JPS63186492A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPS63186492A
JPS63186492A JP1907487A JP1907487A JPS63186492A JP S63186492 A JPS63186492 A JP S63186492A JP 1907487 A JP1907487 A JP 1907487A JP 1907487 A JP1907487 A JP 1907487A JP S63186492 A JPS63186492 A JP S63186492A
Authority
JP
Japan
Prior art keywords
layer
plating
circuit board
thick film
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1907487A
Other languages
English (en)
Inventor
高田 充幸
御福 英史
高砂 隼人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1907487A priority Critical patent/JPS63186492A/ja
Publication of JPS63186492A publication Critical patent/JPS63186492A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高融点金属又は高融点金属を含む合金からな
る導体層の形成された回路基板上に、金属酸化物系サー
メット厚膜抵抗体を形成し、上記導体tmと上記厚膜抵
抗体を無電解めっきにより電気的に接続した回路基板を
形成する技術に関するものである。
〔従来の技術〕
第3図は例えば特開昭59−112681号公報に示さ
れた従来の回路基板を示す断面図であり(101)はセ
ラミック基板、(102)はタングステン導体、(10
3)は無電解ニッケル膜、(104)は電解パラジウム
めっき膜、(105)は銀パラジウム膜である。
次にこの図について説明を加える。
まずセラミックのグリーンシート上にタングステン導体
(102)を1600℃にて焼結したセラミック基板(
101)上に無電解ニッケル膜(103)と電気パラジ
ウムめっき(104)を施し、その上にガラス質を含有
する銀パラジウム膜(105)を印刷し、900℃の酸
化雰囲気で焼成する。
このように構成することによりタングステン導体(10
2)と銀パラジウム膜(105)との接触抵抗は小さく
でき、密着力も良好となる。
次に、特公昭59−112681号公報には記載されて
いないが、銀パラジウム膜(105)と接続して酸化ル
テニウム系厚膜抵抗体を印刷、焼成して、抵抗体を回路
基板上に形成する技術は公知であり、この技術を第3図
に示された状態に適用することにより、第4図の断面図
に示すようにタングステン導体(102)と厚膜抵抗体
(110)を電気的に接続することができる。(第4図
において(110)は酸化ルテニウム系厚膜抵抗体)従
来の回路基板は以上のように構成されているため、銀、
パラジウム等の貴金属材料を使用しなければならず高価
なものとなっていた。またニッケルめっき膜(103)
上に施されるパラジウムめっき(104)は電気めっき
を用いるためめっきされるべきパターンは電源と接続さ
れていなければならず、パターン設計の自由度は低下し
てしまう。さらには、銀パラジウム導体ははんだ付けの
際に溶融はんだ中へ溶出しやすく、また銀マイグレーシ
ョンによる故障の問題もある。加えて、銀パラジウム膜
はスクリーン印刷によりパターンニングされるため、パ
ターンの微細化が難しいという欠点も有している。
上記銀パラジウム膜の欠点を除く目的で銅ペーストを用
いる方法も提案されているが、この方法は銅ペーストの
焼成時に厳密な雰囲気のコントロールを必要とし、大量
の窒素を消費するため必ずしも安価とは言えない。また
、パターンニングはスクリーン印刷を用いて行なうこと
から、パターン精度も銀パラジウムの場合と同程度であ
り、溶融はんだ中への導体溶出の低減、マイグレーショ
ンの低減か達成されることが特徴となり、種々の欠点が
残ることは明らかである。特に、銅ペーストは窒素中で
の焼成、酸化ルテニウム系厚膜抵抗体は空気中での焼成
を必要とするために、銅ペーストを用いる場合は、酸化
ルテニウム系厚膜抵抗体を共存させることはできない。
このため、抵抗体材料としては、非酸化物系、例えば六
硼化ランタンなどを用いなければならず特性、プロセス
条件等の面で多くの欠点を持つている。
〔発明が解決しようとする問題点〕
従来の回路基板は烏価で資源希少な貴金属材料を使用し
なければならず、パターン設計の自由度が低くパターン
の微細化が難しいという問題点かあった。また銀、パラ
ジウム導体の場合、半田(われ、銀マイグレーションを
起こすという問題点があった。さらに銅ペーストを用い
る場合、窒素中での焼成を要し酸化ルテニウム系厚膜抵
抗体を共存させられないという問題点かあった。
この発明は上記のような問題点を解決するためになされ
たもので高融点金属又は高融点金属を含む合金からなる
導体層と金属酸化物系サーメット厚膜抵抗体とを無電解
めっきにより電気的に接続した配線密度の高い回路基板
を形成する技術を提供することを目的としている。
[問題点を解決するための手段] この発明の回路基板の製造方法は絶縁性基板に形成され
た高融点金属又は高融点金属を含む合金からなる導体層
に第1無電解めっきをして第1めつき層を形成する工程
、上記基板に金属酸化物系サーメット厚膜抵抗体を加熱
形成する工程、ガラス成分と第2無電解めっきに対する
触媒作用を有する金属成分を含む活性層で第1めっき層
と上記金属酸化物系サーメット厚膜抵抗体とを接続する
工程、上記活性層上に第2無電解めっきをして第2めっ
き層を形成する工程を施し、第1めっき層と第2めっき
層の間及び上記金属酸化物系サーメット厚膜抵抗体と第
2めっき層の間の活性層を導電性にするものである。
[作用] この発明における第1めっき層は後工程での下地導体層
の酸化を抑制する。第2めっき層形成後、第1めっき−
と第2めっき層間及び金属酸化物系サーメット厚膜抵抗
体と第2めっき層間の活性層は導電性(重なり面積当り
50rrLΩ/−以下)となり両者間、及び導体層と第
2めっき層間を電気的に接続する。一方、絶縁性基板上
の活性層は絶縁性(導体間隔0.1++aで10′30
以上の絶縁抵抗)であり、絶縁性基板上分離独立して形
成された導体層間を絶縁する。第2めっき層は写Xi版
法を適用して、例えば銅、ニッケル等の卑金属めっきで
形成できるのでパターンを微細化でき安価で安定供給を
受けられ、マイグレーション、半田くわれを防止でき、
金属酸化物系厚膜抵抗体と共存できる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図のこの実施例による回路基板を示す断面図において、
(1)は絶縁性基板で、この場合はアルミナセラミック
基板、+21はアルミナセラミック基板(1)上に形成
された高融点金属からなる導体層で、この場合はタング
ステン導体層、(3)はタングステン導体層(2)上に
形成された無電解の第1めっき層で、この場合は無電解
ニッケルボロンめっき層、(4)は金属酸化物系サーメ
ット厚膜抵抗体で、この場合は酸化ルテニウム系厚膜抵
抗体をスクリーン印刷し、850℃で焼成した。(5)
は無電解ニッケルボロンめっき層に被覆されたタングス
テン導体# (21及び厚膜抵抗体(4)を接続するよ
うに両者の少なくとも両端部を被覆するように印刷、焼
成された活性層で、この場合はガラス成分の低融点ガラ
ス粉末と第2無電解めっきに対する触媒作用を有する金
属成分のパラジウム金属粉末を生成分とする活性ペース
ト(奥野裂渠(株)キャタペーストCCP−3730)
ラスクリーン印刷し、6oo℃で焼成した。(6)は活
性層(5)上のみに析出した無電解の第2めっき層で、
この場合は無電解銅めっき層である。
まずアルミナのグリーンシート上にタングステン導体ペ
ーストを所定のパターンで印刷し、1600℃で焼成し
一タングステン導体層(2)を有するアルミナセラミッ
ク基板(1)を得る。次に、この基板に無電解めっきの
ための活性化処理を行ない、タングステン導体層(2)
上のみに選択的に触媒核(主としてパラジウム)を吸着
させる。次にこの基板を無電解ニッケルボロンめっき浴
(図示せず)に浸漬し、無電解ニッケルボロンめっき層
(3)を得る。
次に、酸化ルテニウム系抵抗ペースト(図示せず)をス
クリーン印刷し、850℃で焼成し、厚膜抵抗体(4)
を得る。
次に、この基板上に少なくとも上記無電解ニッケルボロ
ンめっき層(3)の形成されたタングステン導体/il
 F21及び厚膜抵抗体(4)の両端部を被覆するよう
に活性ペースト(図示せず)を印刷し、600 ℃で焼
成し活性層(5)を形成する。
コレらの工程中、無電解ニッケルボロンめっき層(3)
は厚膜抵抗体(4)の焼成時、活性ペーストの焼成時そ
れぞれ850℃、600℃の高温にさらされ酸化される
が、その下部にあるタングステン導体層の酸化を防ぐ作
用を有する。
引き続き、この基板を無電解銅めっき浴に浸漬すること
で、活性層(5)上のみにめっきを析出させ、無電解銅
めっき層(6)が得られる。
また活性層(5)はそれ自体は電気的に絶縁物であるが
、多孔質でかつ下地の導体層のタングステン導体層(2
)、無電解ニッケルボロンめっき層(3)及び厚膜抵抗
体(4)と若干の拡散層を形成することから無電解ニッ
ケルボロンめっき層(3)と無電解銅めっき層(6)間
及び厚膜抵抗体(4)と無電解銅めっき層(6)間の活
性層の抵抗は重なり面積当り50mΩ/IIIIK2以
下と導電性を示し、活性層上に析出した無電解銅めつき
〜(6)と下地の導体Jk +21 t3+及び厚膜抵
抗体(4)とを電気的に接続し、かつ無電解銅めっき層
(6)の下地への密着力を高める作用を有している。
上記実施例では活性層(5)上すべてに無電解めっき層
(6)を形成した場合について述べたか、活性層(5)
形成後、第2無電解めっき工程の前に所定パターンにめ
っき用レジストを形成すれば、活性ペースト層の露出し
た部分のみに無電解めっきを析出させることができる。
これを第2図の他の実施例による回路基板の断面図に示
す。第2図において(1)〜(6)は第1図と同様であ
り、αCはめっき用レジスト層である。めっき用レジス
ト層αCは写真製版法を用いて形成すればスクリーン印
刷法に比較して微細なパターンを形成できることから、
これに応じて析出、形成される無電解めっき層(6)は
絶縁性基板上の活性層自体が絶縁性(導体間隔0.1 
mで10130以上の絶縁抵抗を示す)であるため、パ
ターン間は絶縁され、微細化か可能となる。なお、活性
II上全全面第2めっき層を形成後、エツチングレジス
ト層を形成し、後にエツチングにより微細パターンを形
成することもできる。
無電解ニッケルボロンめっき層り)としては、ニッケル
含有率99%以上のものを用いれば、活性ペースト層焼
成の際の下部タングステンメタライズの酸化防止効果が
高めることかできる。
また、第2無電解めっきによる第2めっき層として、銅
、ニッケル等の卑金属を用いつるため、安価で安定供給
が受けられ、さらに固有抵抗の低い銅を用いることによ
り良好なはんだぬれ性、良好な耐マイグレーシヨン等特
性の良い回路基板か得られる。
この発明に係わる活性ペーストは、例えばガラス粉末、
第2無電解めっきに対する触媒作用を有する金属成分と
してパラジウム粉末、アルミナ粉末、有機溶剤及び樹脂
を含んでおり、うちパラジウム粉末は0.5重量%含ま
れている。上記実施例では600℃で焼成したものにつ
いて述べたが、焼成温度としては400°C〜900℃
程度の種々のものが使用可能である。なお焼成温度40
0℃以下では導電性が得られず、900℃以上では他の
回路要素に悪影響を及ぼすので好ましくない。焼成後の
活性層には焼成により有機溶剤及び樹脂がとんでしまう
ので、パラジウムは1重量%含まれる。
また、上記実施例では活性ペーストをスクリーン印刷し
焼成して活性層を形成するものについて述べたが、ガラ
スを主成分とし、アルミナ粉末。
有機溶剤、樹脂を含むペーストをスクリーン印刷し、焼
成することにより、多孔質でかつ表面に微細な凹凸を有
する絶縁層を形成し、この絶縁層上に第2無電解めっき
に対する触媒作用を有する金属成分、例えばパラジウム
を触媒核として1重量%塗布し吸肴させたものを用いて
も同様の効果を奏する。
さらに、従来例のように銀やパラジウム、金等の高価で
資源希少な貴金属は触媒として例えばパラジウムを極く
小量用いるたけなので安価にできる。
[発明の効果] 以上のように、この発明によれば絶縁性基板に形成され
た高融点金属又は高融点金属を含む合金からなる導体層
に第1無電解めっきをして第1めっき層を形成する工程
、上記基板に金属酸化物系サーメット厚膜抵抗体を加熱
形成する工程、ガラス成分と第2無電解めっきに対する
触媒作用を有する金属成分を含む活性層で第1めっき層
と上記金属酸化物系サーメット厚膜抵抗体とを接続する
工程、上記活性層上に第2無電解めっきをして第2めっ
き層を形成する工程を施し、第1めっき層と第2めっき
層の間及び上記金属酸化物系サーメット厚膜抵抗体と第
2めっき層の間の活性層を導電性にすることにより、活
性層を介して下地導体層と第2めっき層及び厚膜抵抗体
と第2めっき軸を電気的に接続することか可能となり、
写真製版法により第2めっき層を卑金属で形成できるの
で一配線密度の高い回路基板を容易かつ安価に製造でき
る効果かある。
【図面の簡単な説明】 第1図はこの発明の一実施例による回路基板を示す断面
図、第2図はこの発明の他の実施例による回路基板を示
す断面図、第3図及び第4図は従来の回路基板を示す断
面図である。 (1)・・・絶縁性基板、(2)・・・高融点金属又は
高融点金属を含む合金からなる導体層、(3)・・・第
1めっき層、(4)・・・金属酸化物系厚膜抵抗体、(
5)・・・活性層、(6)・・・第2めっき層。 なお、図中、同一符号は同−又は相当部分を示す。

Claims (6)

    【特許請求の範囲】
  1. (1)絶縁性基板に形成された高融点金属又は高融点金
    属を含む合金からなる導体層に第1無電解めつきをして
    第1めつき層を形成する工程、上記基板に金属酸化物系
    サーメット厚膜抵抗体を加熱形成する工程、ガラス成分
    と第2無電解めつきに対する触媒作用を有する金属成分
    を含む活性層で第1めつき層と上記金属酸化物系サーメ
    ット厚膜抵抗体とを接続する工程、上記活性層上に第2
    無電解めつきをして第2めつき層を形成する工程を施し
    、第1めつき層と第2めつき層の間及び上記金属酸化物
    系サーメット厚膜抵抗体と第2めつき層の間の活性層を
    導電性にする回路基板の製造方法。
  2. (2)活性層はガラス成分と無電解めつきに対する触媒
    作用を有する金属成分を含む活性ペーストを塗布し40
    0〜900℃で焼成して形成する特許請求の範囲第1項
    記載の回路基板の製造方法。
  3. (3)活性層はガラス成分で多孔質な絶縁層を形成した
    後、この絶縁層に無電解めつきに対する触媒作用を有す
    る金属成分を吸着させて形成する特許請求の範囲第1項
    記載の回路基板の製造方法。
  4. (4)高融点金属はタングステンである特許請求の範囲
    第1項ないし第3項のいずれかに記載の回路基板の製造
    方法。
  5. (5)第1無電解めつきはニッケル含有率99%以上の
    無電解ニッケルボロンめつきである特許請求の範囲第1
    項ないし第4項のいずれかに記載の回路基板の製造方法
  6. (6)金属酸化物系サーメット厚膜抵抗体は酸化ルテニ
    ウム系厚膜抵抗体である特許請求の範囲第1項ないし第
    5項のいずれかに記載の回路基板の製造方法。
JP1907487A 1987-01-29 1987-01-29 回路基板の製造方法 Pending JPS63186492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1907487A JPS63186492A (ja) 1987-01-29 1987-01-29 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1907487A JPS63186492A (ja) 1987-01-29 1987-01-29 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS63186492A true JPS63186492A (ja) 1988-08-02

Family

ID=11989290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1907487A Pending JPS63186492A (ja) 1987-01-29 1987-01-29 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS63186492A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153111A (ja) * 1989-11-09 1991-07-01 Murata Mfg Co Ltd 弾性表面波発振器
JP2007267229A (ja) * 2006-03-29 2007-10-11 Toshiba Corp マイクロストリップ伝送線路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153111A (ja) * 1989-11-09 1991-07-01 Murata Mfg Co Ltd 弾性表面波発振器
JP2007267229A (ja) * 2006-03-29 2007-10-11 Toshiba Corp マイクロストリップ伝送線路
US8222968B2 (en) 2006-03-29 2012-07-17 Kabushiki Kaisha Toshiba Microstrip transmission line device including an offset resistive region extending between conductive layers and method of manufacture

Similar Documents

Publication Publication Date Title
US4464420A (en) Ceramic multilayer circuit board and a process for manufacturing the same
JP4556422B2 (ja) 電子部品およびその製造方法
JPH023317B2 (ja)
US4783642A (en) Hybrid integrated circuit substrate and method of manufacturing the same
JPS61194794A (ja) 混成集積回路基板の製造方法
JPS63186492A (ja) 回路基板の製造方法
US4946709A (en) Method for fabricating hybrid integrated circuit
JPH0595071U (ja) 厚膜回路基板
JP2816742B2 (ja) 回路基板
JPS63186496A (ja) 回路基板の製造方法
JPS6346595B2 (ja)
JP2931910B2 (ja) 回路基板
JP3170429B2 (ja) 配線基板
JPS61289691A (ja) メタライズ組成物
JPS63186495A (ja) 回路基板の製造方法
JP2760542B2 (ja) セラミック回路基板の製造方法
JPS598373Y2 (ja) プリント配線板
JP2798566B2 (ja) 回路基板の製造方法
JPH0754770B2 (ja) セラミツク配線基板の製法
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JPH03109793A (ja) 抵抗体付配線回路基板の製造方法
JPH0783180B2 (ja) セラミック多層基板とその製造方法
JPS61101093A (ja) 厚膜回路基板の製造方法
JPS6194394A (ja) 厚膜回路基板の製造方法
JPH04372191A (ja) 回路基板