JPH05267815A - セラミックス配線基板及びその製造方法 - Google Patents
セラミックス配線基板及びその製造方法Info
- Publication number
- JPH05267815A JPH05267815A JP4065509A JP6550992A JPH05267815A JP H05267815 A JPH05267815 A JP H05267815A JP 4065509 A JP4065509 A JP 4065509A JP 6550992 A JP6550992 A JP 6550992A JP H05267815 A JPH05267815 A JP H05267815A
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- wiring board
- ceramic wiring
- thick film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】低温焼成多層配線セラミックス基板上に形成さ
れた厚膜抵抗体のレーザによるトリミングを高速度かつ
低公差で行うことができるセラミックス配線基板及びそ
の製造方法を提供する。 【構成】低温焼成多層配線セラミックス基板3上に、絶
縁ガラス層4が設けられている。絶縁ガラス層4の両端
には銀−パラジウム又は銀−白金からなる枕電極6が絶
縁ガラス層4上に延在して設けられており、絶縁ガラス
層4上には酸化ルテニウム系の厚膜抵抗体7が、その両
端で枕電極6上に延在するように設けられている。酸化
ルテニウム系の厚膜抵抗体7の上には、オーバコートガ
ラス8が設けられ、酸化ルテニウム系の厚膜抵抗体7が
オーバコートガラス8の上からYAGレーザによりトリ
ミングパターン9に沿ってトリミングされ、抵抗値が調
整される。
れた厚膜抵抗体のレーザによるトリミングを高速度かつ
低公差で行うことができるセラミックス配線基板及びそ
の製造方法を提供する。 【構成】低温焼成多層配線セラミックス基板3上に、絶
縁ガラス層4が設けられている。絶縁ガラス層4の両端
には銀−パラジウム又は銀−白金からなる枕電極6が絶
縁ガラス層4上に延在して設けられており、絶縁ガラス
層4上には酸化ルテニウム系の厚膜抵抗体7が、その両
端で枕電極6上に延在するように設けられている。酸化
ルテニウム系の厚膜抵抗体7の上には、オーバコートガ
ラス8が設けられ、酸化ルテニウム系の厚膜抵抗体7が
オーバコートガラス8の上からYAGレーザによりトリ
ミングパターン9に沿ってトリミングされ、抵抗値が調
整される。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミックス配線基板及
びその製造方法に関し、特に、厚膜抵抗体等のレーザト
リミングされる膜状回路素子を有するセラミックス配線
基板及びその製造方法に関する。
びその製造方法に関し、特に、厚膜抵抗体等のレーザト
リミングされる膜状回路素子を有するセラミックス配線
基板及びその製造方法に関する。
【0002】
【従来の技術】セラミックス配線基板として、複数の金
属導体層と、ガラス粉末及びアルミナ粉末の混合材料か
らなる絶縁層とが交互に積層され800〜1000℃の
範囲の温度で焼成された低温焼成多層配線セラミックス
基板が知られている。前記低温焼成セラミックス基板
は、800〜1000℃の低温で焼成できるから、A
g、Ag/Pd等の安価でしかも低抵抗の導体材料が使
用できるので、近年広く用いられている。
属導体層と、ガラス粉末及びアルミナ粉末の混合材料か
らなる絶縁層とが交互に積層され800〜1000℃の
範囲の温度で焼成された低温焼成多層配線セラミックス
基板が知られている。前記低温焼成セラミックス基板
は、800〜1000℃の低温で焼成できるから、A
g、Ag/Pd等の安価でしかも低抵抗の導体材料が使
用できるので、近年広く用いられている。
【0003】また、セラミックス配線基板上に、チップ
部品の代替として厚膜抵抗体等を形成し、基板サイズの
小型化及び薄型化が図られている。前記厚膜抵抗体は、
一般に目標とされる抵抗値より10〜20%程度低く形
成され、その抵抗値は厚膜抵抗体にトリミングを施すこ
とにより調整される。前記トリミングは、実際の抵抗値
をリアルタイムで測定しながら、前記厚膜抵抗体にYA
Gレーザにより所定のパターンのトリミングを施すこと
により行われている。
部品の代替として厚膜抵抗体等を形成し、基板サイズの
小型化及び薄型化が図られている。前記厚膜抵抗体は、
一般に目標とされる抵抗値より10〜20%程度低く形
成され、その抵抗値は厚膜抵抗体にトリミングを施すこ
とにより調整される。前記トリミングは、実際の抵抗値
をリアルタイムで測定しながら、前記厚膜抵抗体にYA
Gレーザにより所定のパターンのトリミングを施すこと
により行われている。
【0004】前記YAGレーザによるトリミングは、セ
ラミックス配線基板としてアルミナ基板を使用した場合
には、一般に出力2.7〜4.0w、トリミングスピー
ド15〜100mm/秒(Qレート3〜10kHz、バ
イトサイズ5〜10μm)の範囲の条件で行うことがで
き、抵抗値の公差も±0.5%程度にまで調整すること
ができる。ここでQレートとは、1秒間のパルス数であ
り、バイトサイズとは、1秒間にパルスが進む距離であ
り、これらの積がトリミングスピードである。
ラミックス配線基板としてアルミナ基板を使用した場合
には、一般に出力2.7〜4.0w、トリミングスピー
ド15〜100mm/秒(Qレート3〜10kHz、バ
イトサイズ5〜10μm)の範囲の条件で行うことがで
き、抵抗値の公差も±0.5%程度にまで調整すること
ができる。ここでQレートとは、1秒間のパルス数であ
り、バイトサイズとは、1秒間にパルスが進む距離であ
り、これらの積がトリミングスピードである。
【0005】しかしながら、セラミックス配線基板とし
て、低温焼成多層配線セラミックス基板を使用した場合
には、その機械的強度はアルミナ基板の50%程度しか
なく、耐ヒートショック性にも劣っている。そのため、
YAGレーザによるトリミングをアルミナ基板と同一条
件で行った場合には、低温焼成多層配線セラミックス基
板自体にマイクロクラックが発生し、そのマイクロクラ
ックが厚膜抵抗体にまで伸展して抵抗値のドリフトが生
じてしまう。
て、低温焼成多層配線セラミックス基板を使用した場合
には、その機械的強度はアルミナ基板の50%程度しか
なく、耐ヒートショック性にも劣っている。そのため、
YAGレーザによるトリミングをアルミナ基板と同一条
件で行った場合には、低温焼成多層配線セラミックス基
板自体にマイクロクラックが発生し、そのマイクロクラ
ックが厚膜抵抗体にまで伸展して抵抗値のドリフトが生
じてしまう。
【0006】そこで、従来はYAGレーザの出力を0.
8〜1.2wと小さくし、トリミングスピードも6〜2
4mm/秒(Qレート2〜4kHz、バイトサイズ3〜
6μm)と遅くせざるを得なかった。
8〜1.2wと小さくし、トリミングスピードも6〜2
4mm/秒(Qレート2〜4kHz、バイトサイズ3〜
6μm)と遅くせざるを得なかった。
【0007】さらに、YAGレーザの出力の範囲も0.
8〜1.2wと狭くせざるを得ないから、その範囲内に
レーザの出力を制御するのが困難であり、出力が0.8
wより低いとトリミング残渣が残り、出力が1.2wよ
り高いとクラックが生じてしまうという問題点があっ
た。また、抵抗値の公差も±2%程度にまでしか調整で
きなかった。
8〜1.2wと狭くせざるを得ないから、その範囲内に
レーザの出力を制御するのが困難であり、出力が0.8
wより低いとトリミング残渣が残り、出力が1.2wよ
り高いとクラックが生じてしまうという問題点があっ
た。また、抵抗値の公差も±2%程度にまでしか調整で
きなかった。
【0008】また、セラミックス配線基板としてアルミ
ナ基板を用いた場合であっても、アルミナ中に抵抗体の
抵抗温度係数に影響を与える材料(例えば、チタン、ク
ロム)が含まれた黒色もしくは黒紫色基板を用いる場合
には、セラミックス配線基板上に抵抗体そのものを形成
することができなかった。
ナ基板を用いた場合であっても、アルミナ中に抵抗体の
抵抗温度係数に影響を与える材料(例えば、チタン、ク
ロム)が含まれた黒色もしくは黒紫色基板を用いる場合
には、セラミックス配線基板上に抵抗体そのものを形成
することができなかった。
【0009】
【発明が解決しようとする課題】本発明の一目的は、か
かる不都合を解消して、セラミックス配線基板上に形成
された厚膜抵抗体等の膜状回路素子を高速度かつ低公差
でレーザトリミングすることができるセラミックス配線
基板及びその製造方法を提供することにある。
かる不都合を解消して、セラミックス配線基板上に形成
された厚膜抵抗体等の膜状回路素子を高速度かつ低公差
でレーザトリミングすることができるセラミックス配線
基板及びその製造方法を提供することにある。
【0010】本発明の他の目的は、セラミックス配線基
板として、厚膜抵抗体等の膜状回路素子の特性に影響を
与える材料が含まれた基板を用いた場合であっても、そ
の上に膜状回路素子が形成可能なセラミックス配線基板
を提供することにある。
板として、厚膜抵抗体等の膜状回路素子の特性に影響を
与える材料が含まれた基板を用いた場合であっても、そ
の上に膜状回路素子が形成可能なセラミックス配線基板
を提供することにある。
【0011】
【課題を解決するための手段及び作用】本発明によれ
ば、セラミックス配線基板上に形成された熱衝撃緩和層
と、前記熱衝撃緩和層上に設けられた膜状回路素子と、
前記膜状回路素子の両端にそれぞれ接続して設けられた
電極とを有することを特徴とするセラミックス配線基板
が得られる。
ば、セラミックス配線基板上に形成された熱衝撃緩和層
と、前記熱衝撃緩和層上に設けられた膜状回路素子と、
前記膜状回路素子の両端にそれぞれ接続して設けられた
電極とを有することを特徴とするセラミックス配線基板
が得られる。
【0012】また、本発明によれば、セラミックス配線
基板上に形成された絶縁ガラス層と、前記絶縁ガラス層
上に設けられた膜状回路素子と、前記膜状回路素子の両
端にそれぞれ接続して設けられた電極とを有することを
特徴とするセラミックス配線基板が得られる。
基板上に形成された絶縁ガラス層と、前記絶縁ガラス層
上に設けられた膜状回路素子と、前記膜状回路素子の両
端にそれぞれ接続して設けられた電極とを有することを
特徴とするセラミックス配線基板が得られる。
【0013】さらに、本発明によれば、セラミックス配
線基板上に熱衝撃緩和層を設ける工程と、前記熱衝撃緩
和層上に膜状回路素子を設ける工程と、前記膜状回路素
子の両端にそれぞれ接続する電極を設ける工程と、前記
膜状回路素子をレーザトリミングする工程とを有するこ
とを特徴とするセラミックス配線基板の製造方法が得ら
れる。
線基板上に熱衝撃緩和層を設ける工程と、前記熱衝撃緩
和層上に膜状回路素子を設ける工程と、前記膜状回路素
子の両端にそれぞれ接続する電極を設ける工程と、前記
膜状回路素子をレーザトリミングする工程とを有するこ
とを特徴とするセラミックス配線基板の製造方法が得ら
れる。
【0014】さらにまた、本発明によれば、セラミック
ス配線基板上に絶縁ガラス層を設ける工程と、前記絶縁
ガラス層上に膜状回路素子を設ける工程と、前記膜状回
路素子の両端にそれぞれ接続する電極を設ける工程と、
前記膜状回路素子をレーザトリミングする工程とを有す
ることを特徴とするセラミックス配線基板の製造方法が
得られる。
ス配線基板上に絶縁ガラス層を設ける工程と、前記絶縁
ガラス層上に膜状回路素子を設ける工程と、前記膜状回
路素子の両端にそれぞれ接続する電極を設ける工程と、
前記膜状回路素子をレーザトリミングする工程とを有す
ることを特徴とするセラミックス配線基板の製造方法が
得られる。
【0015】本発明においては、セラミックス配線基板
上に直接膜状回路素子を設けるのではなく、セラミック
ス配線基板上に設けられた熱衝撃緩和層または絶縁ガラ
ス層上に膜状回路素子が設けられる。従って、たとえセ
ラミックス配線基板として、機械的強度の低い低温焼成
多層配線セラミックス基板を用いたとしても、膜状回路
素子をレーザトリミングする際の熱衝撃が、この熱衝撃
緩和層または絶縁ガラス層によって緩和される。その結
果、レーザトリミング時のレーザ出力を高くすることが
でき、トリミングスピードも速くすることができるよう
になり、レーザトリミングを高速度かつ低公差で行うこ
とができるようになる。さらに、レーザ出力の最適範囲
も広げることができ、製造条件のばらつきによる素子特
性のばらつきも抑制できる。
上に直接膜状回路素子を設けるのではなく、セラミック
ス配線基板上に設けられた熱衝撃緩和層または絶縁ガラ
ス層上に膜状回路素子が設けられる。従って、たとえセ
ラミックス配線基板として、機械的強度の低い低温焼成
多層配線セラミックス基板を用いたとしても、膜状回路
素子をレーザトリミングする際の熱衝撃が、この熱衝撃
緩和層または絶縁ガラス層によって緩和される。その結
果、レーザトリミング時のレーザ出力を高くすることが
でき、トリミングスピードも速くすることができるよう
になり、レーザトリミングを高速度かつ低公差で行うこ
とができるようになる。さらに、レーザ出力の最適範囲
も広げることができ、製造条件のばらつきによる素子特
性のばらつきも抑制できる。
【0016】なお、ここで、低温焼成セラミックス基板
とは、ホウケイ酸ガラスや鉛ホウケイ酸ガラス等のガラ
ス粉末と、アルミナ粉末(ガラス粉末/アルミナ粉末の
重量%比が65〜55/35〜45%である)、バイン
ダー、可塑剤及び溶剤を混合し、800〜1000℃で
焼成可能としたような基板をいう。
とは、ホウケイ酸ガラスや鉛ホウケイ酸ガラス等のガラ
ス粉末と、アルミナ粉末(ガラス粉末/アルミナ粉末の
重量%比が65〜55/35〜45%である)、バイン
ダー、可塑剤及び溶剤を混合し、800〜1000℃で
焼成可能としたような基板をいう。
【0017】また、膜状回路素子を、絶縁ガラス層を介
してセラミックス配線基板上に設けることにより、たと
えこのセラミックス配線基板が膜状回路素子の特性に影
響を与える材料を含んでいたとしても、絶縁ガラス層上
の膜状回路素子の特性に影響を与えることはない。
してセラミックス配線基板上に設けることにより、たと
えこのセラミックス配線基板が膜状回路素子の特性に影
響を与える材料を含んでいたとしても、絶縁ガラス層上
の膜状回路素子の特性に影響を与えることはない。
【0018】なお、熱衝撃緩和層としては、好ましく
は、絶縁ガラス層が用いられる。また、膜状回路素子と
して、酸化ルテニウム系の厚膜抵抗体を好ましく用いる
ことができる。
は、絶縁ガラス層が用いられる。また、膜状回路素子と
して、酸化ルテニウム系の厚膜抵抗体を好ましく用いる
ことができる。
【0019】電極として、Ag/Pd、Ag/Pt等の
酸化雰囲気中で焼成できる金属を用いた場合には、酸化
ルテニウム系の厚膜抵抗体等の膜状回路素子は、この電
極上に設けられる。これは、もし厚膜抵抗体等を電極の
下に設けると、まず、酸化ルテニウム系の厚膜抵抗体を
焼成し、その後ほぼ同じ焼成温度でAg/Pd、Ag/
Pt等の電極を焼成することになるから、厚膜抵抗体が
過焼成の状態となり、好ましい特性が得にくくなるから
である。
酸化雰囲気中で焼成できる金属を用いた場合には、酸化
ルテニウム系の厚膜抵抗体等の膜状回路素子は、この電
極上に設けられる。これは、もし厚膜抵抗体等を電極の
下に設けると、まず、酸化ルテニウム系の厚膜抵抗体を
焼成し、その後ほぼ同じ焼成温度でAg/Pd、Ag/
Pt等の電極を焼成することになるから、厚膜抵抗体が
過焼成の状態となり、好ましい特性が得にくくなるから
である。
【0020】また、電極として、Cu等の不活性または
還元雰囲気中で焼成する金属を用いた場合には、厚膜抵
抗体等の膜状回路素子の上に電極が設けられる。もし、
Cu等の不活性または還元雰囲気中で焼成する金属を膜
状回路素子の下に設けると、その上に設けられる厚膜抵
抗体等も不活性または還元雰囲気中で焼成する必要があ
るが、このような雰囲気中で焼成できる厚膜抵抗体とし
ては、LaB6 、SnO2 等の900℃以上で焼成せざ
るを得ないものしか存在しない。そして、900℃以上
で焼成を行うと、セラミックス配線基板として低温焼成
多層配線セラミックス基板を用いた場合にはこの基板が
軟化したり、内部配線に用いられているAgが拡散して
しまう。また、Cu等の電極をAg、Ag/Pd等の金
属を充填したビアホール上に設けた場合にあっては、9
00℃以上で焼成すると、AgがCu中に拡散してしま
い、Cu電極下のスルーホールの上部には空洞が生じて
しまい、電極とビアホールとの導通がとれなくなるとい
う事態も生じる。
還元雰囲気中で焼成する金属を用いた場合には、厚膜抵
抗体等の膜状回路素子の上に電極が設けられる。もし、
Cu等の不活性または還元雰囲気中で焼成する金属を膜
状回路素子の下に設けると、その上に設けられる厚膜抵
抗体等も不活性または還元雰囲気中で焼成する必要があ
るが、このような雰囲気中で焼成できる厚膜抵抗体とし
ては、LaB6 、SnO2 等の900℃以上で焼成せざ
るを得ないものしか存在しない。そして、900℃以上
で焼成を行うと、セラミックス配線基板として低温焼成
多層配線セラミックス基板を用いた場合にはこの基板が
軟化したり、内部配線に用いられているAgが拡散して
しまう。また、Cu等の電極をAg、Ag/Pd等の金
属を充填したビアホール上に設けた場合にあっては、9
00℃以上で焼成すると、AgがCu中に拡散してしま
い、Cu電極下のスルーホールの上部には空洞が生じて
しまい、電極とビアホールとの導通がとれなくなるとい
う事態も生じる。
【0021】従って、このような問題点を避けるため
に、Cu等の不活性または還元雰囲気中で焼成する金属
を電極に用いた場合には、厚膜抵抗体等の膜状回路素子
上に電極を設ける構成を採る。このようにすれば、Cu
等の電極が形成される前に厚膜抵抗体をまず形成するこ
とになるから厚膜抵抗体として、酸化ルテニウム系抵抗
等の空気中850℃で焼成可能な材料を使用できるよう
になり、セラミックス配線基板として低温焼成多層配線
セラミックス基板を用いた場合であっても、基板の軟化
や内部配線に用いられているAgの拡散を防止できる。
このように厚膜抵抗体等の膜状回路素子がまず形成され
るから、その後、Cu等の金属を不活性または還元雰囲
気中で設けることになるが、Cu等は約600℃で焼成
することができるので、先に設けた厚膜抵抗等の膜状回
路素子の特性を変化させることはない。さらに、電極を
このような低い温度で形成すれば、たとえ、電極をビア
ホール上に設けたとしても、そこに充填されているAg
がCu中に拡散することも防止できる。
に、Cu等の不活性または還元雰囲気中で焼成する金属
を電極に用いた場合には、厚膜抵抗体等の膜状回路素子
上に電極を設ける構成を採る。このようにすれば、Cu
等の電極が形成される前に厚膜抵抗体をまず形成するこ
とになるから厚膜抵抗体として、酸化ルテニウム系抵抗
等の空気中850℃で焼成可能な材料を使用できるよう
になり、セラミックス配線基板として低温焼成多層配線
セラミックス基板を用いた場合であっても、基板の軟化
や内部配線に用いられているAgの拡散を防止できる。
このように厚膜抵抗体等の膜状回路素子がまず形成され
るから、その後、Cu等の金属を不活性または還元雰囲
気中で設けることになるが、Cu等は約600℃で焼成
することができるので、先に設けた厚膜抵抗等の膜状回
路素子の特性を変化させることはない。さらに、電極を
このような低い温度で形成すれば、たとえ、電極をビア
ホール上に設けたとしても、そこに充填されているAg
がCu中に拡散することも防止できる。
【0022】また、電極の上に膜状回路素子を設ける
と、電極の端部により形成される凹凸により膜状回路素
子の膜厚にばらつきが生じやすく、素子特性にばらつき
が生じるという問題点もあるが、先に膜状回路素子を設
けておけば、膜状回路素子を設ける際にはまだ電極が設
けられていないから、このような問題点も解決できる。
と、電極の端部により形成される凹凸により膜状回路素
子の膜厚にばらつきが生じやすく、素子特性にばらつき
が生じるという問題点もあるが、先に膜状回路素子を設
けておけば、膜状回路素子を設ける際にはまだ電極が設
けられていないから、このような問題点も解決できる。
【0023】なお、厚膜抵抗体等の膜状回路素子をレー
ザトリミングする際には、この膜状回路素子をオーバコ
ートガラスにより被覆した状態でレーザトリミングを行
うことが好ましい。レーザトリミングにおいては、通
常、YAGレーザを用いるが、オーバコートガラスを用
いることにより、YAGレーザを吸収しやすくなる。ま
た、オーバコートガラスを用いることによって、レーザ
トリミング時のクラックを抑制することができると共
に、圧縮応力が働くので、抵抗値等の膜状回路素子の特
性を安定させることもできる。また、厚膜抵抗体等の膜
状回路素子を外部環境から保護することもできる。
ザトリミングする際には、この膜状回路素子をオーバコ
ートガラスにより被覆した状態でレーザトリミングを行
うことが好ましい。レーザトリミングにおいては、通
常、YAGレーザを用いるが、オーバコートガラスを用
いることにより、YAGレーザを吸収しやすくなる。ま
た、オーバコートガラスを用いることによって、レーザ
トリミング時のクラックを抑制することができると共
に、圧縮応力が働くので、抵抗値等の膜状回路素子の特
性を安定させることもできる。また、厚膜抵抗体等の膜
状回路素子を外部環境から保護することもできる。
【0024】さらに、トリミング後の厚膜抵抗体等の膜
状回路素子のドリフトを抑制すると共に、外部環境から
保護するために、トリミング後に樹脂コートを設けるこ
とが好ましい。
状回路素子のドリフトを抑制すると共に、外部環境から
保護するために、トリミング後に樹脂コートを設けるこ
とが好ましい。
【0025】
【実施例】次に、添付の図面を参照しながら本発明の実
施例についてさらに詳しく説明する。図1は本発明の低
温焼成多層配線基板の製造方法の第1の実施例を工程毎
に示す平面図、図2は図1のII−II線断面図、図3
は比較例1の低温焼成多層配線の構成を示す平面図、図
4は図3のIV−IV線断面図、図5は第2の実施例を
工程毎に示す平面図、図6は図5のVI−VI線断面図
である。
施例についてさらに詳しく説明する。図1は本発明の低
温焼成多層配線基板の製造方法の第1の実施例を工程毎
に示す平面図、図2は図1のII−II線断面図、図3
は比較例1の低温焼成多層配線の構成を示す平面図、図
4は図3のIV−IV線断面図、図5は第2の実施例を
工程毎に示す平面図、図6は図5のVI−VI線断面図
である。
【0026】本発明の第1の実施例のセラミックス配線
基板は、図1(e)及び図2(e)に示すように、銀ま
たは銀−パラジウム合金の内部配線層1と、ホウケイ酸
ガラスまたは鉛ホウケイ酸ガラス等のガラス粉末65〜
55重量%、アルミナ粉末35〜45重量%からなるセ
ラミックス組成物に、さらにバインダー、可塑剤及び溶
剤を混合して成膜した絶縁層2とを複数層交互に積層し
た後800〜1000℃の温度で焼成することにより形
成した低温焼成多層配線セラミックス基板3上に、絶縁
ガラス(デュポン社製5704)層4が設けられてい
る。なお、絶縁層2にはその上下を導通するためのビア
ホール5が設けられており、ビアホール5にも内部配線
層1と同じ銀または銀−パラジウムが充填される。
基板は、図1(e)及び図2(e)に示すように、銀ま
たは銀−パラジウム合金の内部配線層1と、ホウケイ酸
ガラスまたは鉛ホウケイ酸ガラス等のガラス粉末65〜
55重量%、アルミナ粉末35〜45重量%からなるセ
ラミックス組成物に、さらにバインダー、可塑剤及び溶
剤を混合して成膜した絶縁層2とを複数層交互に積層し
た後800〜1000℃の温度で焼成することにより形
成した低温焼成多層配線セラミックス基板3上に、絶縁
ガラス(デュポン社製5704)層4が設けられてい
る。なお、絶縁層2にはその上下を導通するためのビア
ホール5が設けられており、ビアホール5にも内部配線
層1と同じ銀または銀−パラジウムが充填される。
【0027】絶縁ガラス層4の両端には銀−パラジウム
または銀−白金からなる枕電極6が絶縁ガラス層4上に
延在して設けられており、枕電極6はビアホール5内の
銀または銀−パラジウムと導通している。絶縁ガラス層
4上には酸化ルテニウム系の厚膜抵抗体7が、その両端
で枕電極6上に延在するように設けられている。
または銀−白金からなる枕電極6が絶縁ガラス層4上に
延在して設けられており、枕電極6はビアホール5内の
銀または銀−パラジウムと導通している。絶縁ガラス層
4上には酸化ルテニウム系の厚膜抵抗体7が、その両端
で枕電極6上に延在するように設けられている。
【0028】また、酸化ルテニウム系厚膜抵抗体7及び
枕電極6を覆って、鉛ホウケイ酸系低融点ガラス(デュ
ポン社製9137、焼成温度515℃)からなるオーバ
コートガラス8が設けられている。オーバコートガラス
8を設けることにより酸化ルテニウム系の厚膜抵抗体7
に圧縮力が作用してその抵抗値が安定するとともに外部
環境からも保護される。また、オーバコートガラス8は
YAGレーザ光をよく吸収するので酸化ルテニウム系の
厚膜抵抗体7のトリミングを効率よく行うことができ
る。
枕電極6を覆って、鉛ホウケイ酸系低融点ガラス(デュ
ポン社製9137、焼成温度515℃)からなるオーバ
コートガラス8が設けられている。オーバコートガラス
8を設けることにより酸化ルテニウム系の厚膜抵抗体7
に圧縮力が作用してその抵抗値が安定するとともに外部
環境からも保護される。また、オーバコートガラス8は
YAGレーザ光をよく吸収するので酸化ルテニウム系の
厚膜抵抗体7のトリミングを効率よく行うことができ
る。
【0029】本実施例のセラミックス配線基板では、酸
化ルテニウム系の厚膜抵抗体7がオーバコートガラス8
の上からYAGレーザによりトリミングパターン9に沿
ってトリミングされ、その抵抗値が調整されている。ま
た、オーバコートガラス8上にはUV樹脂コート(図示
せず)がさらに設けられている。このように樹脂コート
により酸化ルテニウム系の厚膜抵抗体7を被覆すること
によりトリミング後の抵抗値のドリフトを抑制すること
ができるとともに外部環境からも保護することができ
る。
化ルテニウム系の厚膜抵抗体7がオーバコートガラス8
の上からYAGレーザによりトリミングパターン9に沿
ってトリミングされ、その抵抗値が調整されている。ま
た、オーバコートガラス8上にはUV樹脂コート(図示
せず)がさらに設けられている。このように樹脂コート
により酸化ルテニウム系の厚膜抵抗体7を被覆すること
によりトリミング後の抵抗値のドリフトを抑制すること
ができるとともに外部環境からも保護することができ
る。
【0030】本実施例のセラミックス配線基板は、次の
ようにして製造した。
ようにして製造した。
【0031】まず、図1(a)及び図2(a)に示すよ
うに、低温焼成多層配線セラミックス基板3上に前記絶
縁ガラスを所定のパターンに塗布して、9〜11分間8
45〜855℃の温度に保持する時間を含め合計60分
間かけて焼成し、10〜20μmの厚さの絶縁ガラス層
4を形成した。
うに、低温焼成多層配線セラミックス基板3上に前記絶
縁ガラスを所定のパターンに塗布して、9〜11分間8
45〜855℃の温度に保持する時間を含め合計60分
間かけて焼成し、10〜20μmの厚さの絶縁ガラス層
4を形成した。
【0032】次に、図1(b)及び図2(b)に示すよ
うに、低温焼成多層配線セラミックス基板3上に銀−パ
ラジウムまたは銀−白金の導体ペーストを絶縁ガラス層
4の両端にその一部が積層するように所定のパターンで
印刷し、空気中で9〜11分間845〜855℃の温度
に保持する時間を含め合計60分間かけて焼成し、5〜
15μmの厚さの枕電極6を形成した。
うに、低温焼成多層配線セラミックス基板3上に銀−パ
ラジウムまたは銀−白金の導体ペーストを絶縁ガラス層
4の両端にその一部が積層するように所定のパターンで
印刷し、空気中で9〜11分間845〜855℃の温度
に保持する時間を含め合計60分間かけて焼成し、5〜
15μmの厚さの枕電極6を形成した。
【0033】次に、図1(c)及び図2(c)に示すよ
うに、絶縁ガラス層4上に酸化ルテニウム系の厚膜抵抗
体7を形成する抵抗体ペーストをその両端が枕電極6上
に延在するように所定のパターンで印刷し、空気中で9
〜11分間845〜855℃の温度に保持する時間を含
め合計60分間かけて焼成し、5〜15μmの厚さの酸
化ルテニウム系の厚膜抵抗体7を形成した。
うに、絶縁ガラス層4上に酸化ルテニウム系の厚膜抵抗
体7を形成する抵抗体ペーストをその両端が枕電極6上
に延在するように所定のパターンで印刷し、空気中で9
〜11分間845〜855℃の温度に保持する時間を含
め合計60分間かけて焼成し、5〜15μmの厚さの酸
化ルテニウム系の厚膜抵抗体7を形成した。
【0034】次に、図1(d)及び図2(d)に示すよ
うに、酸化ルテニウム系の厚膜抵抗体7を覆うように前
記鉛ホウケイ酸系低融点ガラスを塗布して空気中510
〜515℃の温度で20分間焼成し、10〜20μmの
厚さのオーバコートガラス8を形成した。
うに、酸化ルテニウム系の厚膜抵抗体7を覆うように前
記鉛ホウケイ酸系低融点ガラスを塗布して空気中510
〜515℃の温度で20分間焼成し、10〜20μmの
厚さのオーバコートガラス8を形成した。
【0035】次に、図1(e)及び図2(e)に示すよ
うに、オーバコートガラス8の上から酸化ルテニウム系
厚膜抵抗体7をトリミングパターン9に沿ってYAGレ
ーザによりトリミングし、酸化ルテニウム系厚膜抵抗体
7の抵抗値の調整を行った。
うに、オーバコートガラス8の上から酸化ルテニウム系
厚膜抵抗体7をトリミングパターン9に沿ってYAGレ
ーザによりトリミングし、酸化ルテニウム系厚膜抵抗体
7の抵抗値の調整を行った。
【0036】前記トリミング後、オーバコートガラス8
上に10〜20μmの厚さのUV樹脂被コート(図示せ
ず)を形成し、本実施例のセラミックス多層配線基板を
完成した。
上に10〜20μmの厚さのUV樹脂被コート(図示せ
ず)を形成し、本実施例のセラミックス多層配線基板を
完成した。
【0037】比較のために、図3及び図4に示すよう
に、低温焼成多層配線セラミックス基板3上に、図1及
び図2に示す絶縁ガラス層4を設けることなく、直接酸
化ルテニウム系の厚膜抵抗体7を設けたセラミックス配
線基板を作成した(比較例1)。他の製造条件は本実施
例と同じであった。さらに比較のために、低温焼成多層
セラミックス基板3に代えて、アルミナを用いた多層配
線セラミックス基板を用いて、他の製造条件を本実施例
と同じにしてセラミックス配線基板を作成した(比較例
2)。これらの各場合についてのトリミング条件を表1
に示す。
に、低温焼成多層配線セラミックス基板3上に、図1及
び図2に示す絶縁ガラス層4を設けることなく、直接酸
化ルテニウム系の厚膜抵抗体7を設けたセラミックス配
線基板を作成した(比較例1)。他の製造条件は本実施
例と同じであった。さらに比較のために、低温焼成多層
セラミックス基板3に代えて、アルミナを用いた多層配
線セラミックス基板を用いて、他の製造条件を本実施例
と同じにしてセラミックス配線基板を作成した(比較例
2)。これらの各場合についてのトリミング条件を表1
に示す。
【0038】
【表1】
【0039】本実施例によれば、機械的強度が低い低温
焼成多層配線セラミックス基板3上にレーザトリミング
用の厚膜抵抗体7を形成した場合であっても、YAGレ
ーザの出力を1.8〜2.5wと高く、しかもその幅を
大きくでき、トリミングスピードも8〜40mm/se
cと大きくでき、しかも抵抗値の公差も±1%と低く抑
えることができ、トリミング条件をアルミナを用いた場
合(比較例2)により近づけることができた。また、こ
の条件のトリミングを行っても低温焼成多層配線基板に
はクラックは生じなかった。
焼成多層配線セラミックス基板3上にレーザトリミング
用の厚膜抵抗体7を形成した場合であっても、YAGレ
ーザの出力を1.8〜2.5wと高く、しかもその幅を
大きくでき、トリミングスピードも8〜40mm/se
cと大きくでき、しかも抵抗値の公差も±1%と低く抑
えることができ、トリミング条件をアルミナを用いた場
合(比較例2)により近づけることができた。また、こ
の条件のトリミングを行っても低温焼成多層配線基板に
はクラックは生じなかった。
【0040】本発明の第2の実施例のセラミックス配線
基板は、図5(e)及び図6(e)に示すように低温焼
成多層配線セラミックス基板3上に設けられた絶縁ガラ
ス層4の上に酸化ルテニウム系の厚膜抵抗体7が設けら
れ、酸化ルテニウム系の厚膜抵抗体7の両端に銅からな
る電極11が酸化ルテニウム系の厚膜抵抗体7上に延在
して設けられていること以外は、図1(e)及び図2
(e)に示す第1の実施例と同一の構成となっている。
基板は、図5(e)及び図6(e)に示すように低温焼
成多層配線セラミックス基板3上に設けられた絶縁ガラ
ス層4の上に酸化ルテニウム系の厚膜抵抗体7が設けら
れ、酸化ルテニウム系の厚膜抵抗体7の両端に銅からな
る電極11が酸化ルテニウム系の厚膜抵抗体7上に延在
して設けられていること以外は、図1(e)及び図2
(e)に示す第1の実施例と同一の構成となっている。
【0041】前記第2の実施例のセラミックス配線基板
は、次のようにして製造した。まず、図5(a)及び図
6(a)に示すように、第1の実施例と同様にして低温
焼成多層配線セラミックス基板3を形成し、その上に絶
縁ガラス層4を形成した。
は、次のようにして製造した。まず、図5(a)及び図
6(a)に示すように、第1の実施例と同様にして低温
焼成多層配線セラミックス基板3を形成し、その上に絶
縁ガラス層4を形成した。
【0042】次に、図5(b)及び図6(b)に示すよ
うに、絶縁ガラス層4上に酸化ルテニウム系の厚膜抵抗
体7を形成する抵抗体ペーストを所定のパターンで印刷
して積層し、空気中で9〜11分間845〜855℃の
温度に保持する時間を含め合計60分間かけて焼成し、
5〜15μmの厚さの酸化ルテニウム系の厚膜抵抗体7
を形成した。
うに、絶縁ガラス層4上に酸化ルテニウム系の厚膜抵抗
体7を形成する抵抗体ペーストを所定のパターンで印刷
して積層し、空気中で9〜11分間845〜855℃の
温度に保持する時間を含め合計60分間かけて焼成し、
5〜15μmの厚さの酸化ルテニウム系の厚膜抵抗体7
を形成した。
【0043】次に、図5(c)及び図6(c)に示すよ
うに、酸化ルテニウム系の厚膜抵抗体7上に銅からなる
電極11を形成する導体ペーストを酸化ルテニウム系の
厚膜抵抗体7の両端上にその一部が延在するように所定
のパターンで印刷し、窒素雰囲気中で6〜8分間595
〜605℃の温度に保持する時間を含め合計45分間か
けて焼成し、10〜20μmの厚さの枕電極11を形成
した。本実施例のセラミックス配線基板では、導体パタ
ーン11を銀−パラジウムまたは銀−白金導体より抵抗
の小さい銅導体により形成したので、導体パターン11
を微細に形成することができた。
うに、酸化ルテニウム系の厚膜抵抗体7上に銅からなる
電極11を形成する導体ペーストを酸化ルテニウム系の
厚膜抵抗体7の両端上にその一部が延在するように所定
のパターンで印刷し、窒素雰囲気中で6〜8分間595
〜605℃の温度に保持する時間を含め合計45分間か
けて焼成し、10〜20μmの厚さの枕電極11を形成
した。本実施例のセラミックス配線基板では、導体パタ
ーン11を銀−パラジウムまたは銀−白金導体より抵抗
の小さい銅導体により形成したので、導体パターン11
を微細に形成することができた。
【0044】次に、図5(d)及び図6(d)に示すよ
うに、酸化ルテニウム系厚膜抵抗体7を覆うように、鉛
ケイ酸系低融点ガラス(旭ガラス社製5840)を塗布
して窒素中550〜580℃の温度で30分間焼成し、
10〜20μmの厚さのオーバコートガラス8を形成
し、図5(e)及び図6(e)に示すように、オーバコ
ートガラス8の上から酸化ルテニウム系厚膜抵抗体7を
トリミングパターン9に沿ってYAGレーザによりトリ
ミングし、酸化ルテニウム系厚膜抵抗体7の抵抗調整を
行った。前記トリミングは、第1の実施例と同一のレー
ザ出力、トリミングスピード条件で行うことができ、抵
抗値の公差も±1.0%に調整することができた。
うに、酸化ルテニウム系厚膜抵抗体7を覆うように、鉛
ケイ酸系低融点ガラス(旭ガラス社製5840)を塗布
して窒素中550〜580℃の温度で30分間焼成し、
10〜20μmの厚さのオーバコートガラス8を形成
し、図5(e)及び図6(e)に示すように、オーバコ
ートガラス8の上から酸化ルテニウム系厚膜抵抗体7を
トリミングパターン9に沿ってYAGレーザによりトリ
ミングし、酸化ルテニウム系厚膜抵抗体7の抵抗調整を
行った。前記トリミングは、第1の実施例と同一のレー
ザ出力、トリミングスピード条件で行うことができ、抵
抗値の公差も±1.0%に調整することができた。
【0045】前記トリミング後、オーバコートガラス8
上に10〜20μmの厚さのUV樹脂コート(図示せ
ず)を形成し、本実施例のセラミックス配線基板を完成
した。
上に10〜20μmの厚さのUV樹脂コート(図示せ
ず)を形成し、本実施例のセラミックス配線基板を完成
した。
【0046】本実施例のように、まず厚膜抵抗体7を形
成し、その上に電極11を形成すれば、たとえ電極11
に不活性又は還元雰囲気中で焼成すべき銅を用いたとし
ても、厚膜抵抗体7には空気中、約850℃で焼成でき
る酸化ルテニウム系抵抗材料を用いることができる。そ
の結果、低温焼成多層配線セラミックス基板3の軟化、
内部配線層1の銀の拡散、並びにビアホール5中の銀が
電極11を形成している銅内に拡散してビアホール5の
上部に空洞が生じることが防止される。
成し、その上に電極11を形成すれば、たとえ電極11
に不活性又は還元雰囲気中で焼成すべき銅を用いたとし
ても、厚膜抵抗体7には空気中、約850℃で焼成でき
る酸化ルテニウム系抵抗材料を用いることができる。そ
の結果、低温焼成多層配線セラミックス基板3の軟化、
内部配線層1の銀の拡散、並びにビアホール5中の銀が
電極11を形成している銅内に拡散してビアホール5の
上部に空洞が生じることが防止される。
【0047】また、銅からなる電極11の形成に先立っ
て酸化ルテニウム系厚膜抵抗体7を形成することによ
り、酸化ルテニウム系厚膜抵抗体7は絶縁ガラス層4上
の平坦な面に積層して形成されることになるので、膜厚
のばらつきを低減することができ、抵抗値のばらつきを
低減することができる。
て酸化ルテニウム系厚膜抵抗体7を形成することによ
り、酸化ルテニウム系厚膜抵抗体7は絶縁ガラス層4上
の平坦な面に積層して形成されることになるので、膜厚
のばらつきを低減することができ、抵抗値のばらつきを
低減することができる。
【0048】
【発明の効果】本発明においては、セラミックス配線基
板上に熱衝撃緩和層または絶縁ガラス層を設け、その上
に厚膜抵抗体等の膜状回路素子を設けることにより、た
とえ、セラミックス配線基板として低温焼成多層配線セ
ラミックス基板を用いたとしても、レーザトリミングを
高速度かつ低公差で行うことができると共に、レーザ出
力の最適範囲も広くなり、素子特性のばらつきも抑制で
きる。
板上に熱衝撃緩和層または絶縁ガラス層を設け、その上
に厚膜抵抗体等の膜状回路素子を設けることにより、た
とえ、セラミックス配線基板として低温焼成多層配線セ
ラミックス基板を用いたとしても、レーザトリミングを
高速度かつ低公差で行うことができると共に、レーザ出
力の最適範囲も広くなり、素子特性のばらつきも抑制で
きる。
【0049】また、セラミックス配線基板上に絶縁ガラ
ス層を設け、その上に厚膜抵抗体等の膜状回路素子を設
けることにより、たとえセラミックス配線基板が膜状回
路素子の特性に影響を与える材料を含んでいても、膜状
回路素子に影響が及ぶことはない。
ス層を設け、その上に厚膜抵抗体等の膜状回路素子を設
けることにより、たとえセラミックス配線基板が膜状回
路素子の特性に影響を与える材料を含んでいても、膜状
回路素子に影響が及ぶことはない。
【図1】本発明に係わる低温焼成多層配線基板の製造方
法の第1の実施例を工程毎に示す平面図。
法の第1の実施例を工程毎に示す平面図。
【図2】図2は図1のII−II線断面図。
【図3】比較例1の低温焼成多層配線の構成を示す平面
図。
図。
【図4】図3のIV−IV線断面図。
【図5】本発明に係わる低温焼成多層配線基板の製造方
法の第2の実施例を工程毎に示す平面図。
法の第2の実施例を工程毎に示す平面図。
【図6】図5のVI−VI線断面図。
1…内部配線層、 2…絶縁層、 3…低温焼成多層配
線セラミックス基板、4…絶縁ガラス層、 5…ビアホ
ール、 6…銀−パラジウムまたは銀−白金からなる枕
電極、 7…厚膜抵抗体、 8…オーバコートガラス、
9…トリミングパターン、 11…銅からなる電極。
線セラミックス基板、4…絶縁ガラス層、 5…ビアホ
ール、 6…銀−パラジウムまたは銀−白金からなる枕
電極、 7…厚膜抵抗体、 8…オーバコートガラス、
9…トリミングパターン、 11…銅からなる電極。
Claims (10)
- 【請求項1】セラミックス配線基板上に形成された熱衝
撃緩和層と、前記熱衝撃緩和層上に設けられた膜状回路
素子と、前記膜状回路素子の両端にそれぞれ接続して設
けられた電極とを有することを特徴とするセラミックス
配線基板。 - 【請求項2】セラミックス配線基板上に形成された絶縁
ガラス層と、前記絶縁ガラス層上に設けられた膜状回路
素子と、前記膜状回路素子の両端にそれぞれ接続して設
けられた電極とを有することを特徴とするセラミックス
配線基板。 - 【請求項3】請求項1または2記載のセラミックス配線
基板において、前記セラミックス配線基板は低温焼成多
層配線セラミックス基板であることを特徴とするセラミ
ックス配線基板。 - 【請求項4】請求項1または2記載のセラミックス配線
基板において、前記セラミックス配線基板は前記膜状回
路素子の特性に影響を与える材料が含まれているセラミ
ックス配線基板であることを特徴とするセラミックス配
線基板。 - 【請求項5】請求項1乃至4のいずれかに記載のセラミ
ックス配線基板において、前記膜状回路素子が、レーザ
トリミングによりその特性が調整される回路素子である
ことを特徴とするセラミックス配線基板。 - 【請求項6】請求項5記載のセラミックス配線基板にお
いて、前記膜状回路素子が厚膜抵抗体であることを特徴
とするセラミックス配線基板。 - 【請求項7】請求項1乃至6のいずれかに記載のセラミ
ックス配線基板において、前記電極が酸化雰囲気中で焼
成できる金属から成り、前記電極上に前記膜状回路素子
が設けられていることを特徴とするセラミックス配線基
板。 - 【請求項8】請求項1乃至6のいずれかに記載のセラミ
ックス配線基板において、前記電極が不活性または還元
雰囲気中で焼成する金属から成り、前記膜状回路素子上
に前記電極が形成されていることを特徴とするセラミッ
クス配線基板。 - 【請求項9】セラミックス配線基板上に熱衝撃緩和層を
設ける工程と、前記熱衝撃緩和層上に膜状回路素子を設
ける工程と、前記膜状回路素子の両端にそれぞれ接続す
る電極を設ける工程と、前記膜状回路素子をレーザトリ
ミングする工程とを有することを特徴とするセラミック
ス配線基板の製造方法。 - 【請求項10】セラミックス配線基板上に絶縁ガラス層
を設ける工程と、前記絶縁ガラス層上に膜状回路素子を
設ける工程と、前記膜状回路素子の両端にそれぞれ接続
する電極を設ける工程と、前記膜状回路素子をレーザト
リミングする工程とを有することを特徴とするセラミッ
クス配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4065509A JP2515202B2 (ja) | 1992-03-24 | 1992-03-24 | セラミックス配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4065509A JP2515202B2 (ja) | 1992-03-24 | 1992-03-24 | セラミックス配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05267815A true JPH05267815A (ja) | 1993-10-15 |
JP2515202B2 JP2515202B2 (ja) | 1996-07-10 |
Family
ID=13289104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4065509A Expired - Lifetime JP2515202B2 (ja) | 1992-03-24 | 1992-03-24 | セラミックス配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2515202B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100483623B1 (ko) * | 2002-06-12 | 2005-04-18 | 삼성전기주식회사 | 매립된 레지스터를 갖는 인쇄회로기판, 이의 제조방법, 및이의 최적화방법 |
JP2006032776A (ja) * | 2004-07-20 | 2006-02-02 | Denso Corp | 厚膜回路基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6171921B2 (ja) | 2013-12-24 | 2017-08-02 | 日亜化学工業株式会社 | 配線基板及び発光装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03274791A (ja) * | 1990-03-23 | 1991-12-05 | Olympus Optical Co Ltd | 印刷厚膜多層回路基板 |
-
1992
- 1992-03-24 JP JP4065509A patent/JP2515202B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03274791A (ja) * | 1990-03-23 | 1991-12-05 | Olympus Optical Co Ltd | 印刷厚膜多層回路基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100483623B1 (ko) * | 2002-06-12 | 2005-04-18 | 삼성전기주식회사 | 매립된 레지스터를 갖는 인쇄회로기판, 이의 제조방법, 및이의 최적화방법 |
JP2006032776A (ja) * | 2004-07-20 | 2006-02-02 | Denso Corp | 厚膜回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2515202B2 (ja) | 1996-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0378798B2 (ja) | ||
JPH11195505A (ja) | 厚膜抵抗体及びその製造方法 | |
JPH06224560A (ja) | セラミック多層配線基板 | |
US4732798A (en) | Multilayer ceramic substrate and method of making the same | |
JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
JP2001307547A (ja) | 導電性組成物およびそれを用いた印刷回路板 | |
JP2515202B2 (ja) | セラミックス配線基板及びその製造方法 | |
JP3019136B2 (ja) | 厚膜ペースト及びそれを用いたセラミック回路基板 | |
JP3093601B2 (ja) | セラミック回路基板 | |
JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
JP2766146B2 (ja) | コンデンサ内蔵多層回路基板 | |
JP2641530B2 (ja) | チップ状電子部品の製造方法 | |
JPH0595071U (ja) | 厚膜回路基板 | |
JP2517726B2 (ja) | 多層配線基板の製造方法 | |
JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
JP2006080322A (ja) | チップ型複合電子部品 | |
JP2000049431A (ja) | セラミック回路基板 | |
JPS63261796A (ja) | 多層ハイブリツドic基板の製造方法 | |
JPH0314001Y2 (ja) | ||
JPS6318356B2 (ja) | ||
JP2505107B2 (ja) | セラミック多層配線基板およびその製造法 | |
JPH0685457A (ja) | セラミック多層回路基板及びその製造方法 | |
JPH08316003A (ja) | 角形チップ抵抗器およびその製造方法 | |
JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
JPS60176297A (ja) | ハイブリツドic用多層基板 |