JPH0378798B2 - - Google Patents

Info

Publication number
JPH0378798B2
JPH0378798B2 JP61108627A JP10862786A JPH0378798B2 JP H0378798 B2 JPH0378798 B2 JP H0378798B2 JP 61108627 A JP61108627 A JP 61108627A JP 10862786 A JP10862786 A JP 10862786A JP H0378798 B2 JPH0378798 B2 JP H0378798B2
Authority
JP
Japan
Prior art keywords
conductor
fired
based conductor
ceramic multilayer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61108627A
Other languages
English (en)
Other versions
JPS62265796A (ja
Inventor
Susumu Nishigaki
Junzo Fukuda
Shinsuke Yano
Hiroshi Kawabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP61108627A priority Critical patent/JPS62265796A/ja
Priority to DE8787106589T priority patent/DE3784764T2/de
Priority to EP87106589A priority patent/EP0245770B1/en
Priority to US07/047,746 priority patent/US4795670A/en
Publication of JPS62265796A publication Critical patent/JPS62265796A/ja
Publication of JPH0378798B2 publication Critical patent/JPH0378798B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12507—More than two components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514—One component Cu-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は民生用やコンピユーター用など電子工
業に用いられるセラミツク多層配線基板に関す
る。
［従来の技術］ 従来電子機器類に使用する回路基板として、セ
ラミツクを絶縁体として使用した配線基板が使用
されてきた。
その代表的なものとして、ＷやMoを配線用導
体として使用し、導体が酸化しないように還元雰
囲気で焼成する導体同時焼成セラミツク多層配線
基板がある。しかしながら、この基板は導体にＷ
やMoを使用するので、導通抵抗が10〜20ｍΩ／
□と高く、ハンダ濡れ性を持たせるため金メツキ
をする必要があり、又、酸化雰囲気で焼成する必
要のある信頼性の高いRuO2系やBi2Ru2O7系の抵
抗を形成しようとすると導体が酸化してしまうな
どの問題があつた。
最近、これらの問題を解決するためにAg、Ag
−Pd，Ag−Pt，Ag−Pd−Ptなどの導通抵抗が
小さく、酸化焼成が可能なAg系導体を使用し、
これらの導体材料の融点（900〜1100℃）以下で
焼成できるセラミツク材料を絶縁体として用いた
導体同時焼成セラミツク多層配線基板が開発され
ている。
又、Cu系導体も知られており、導通抵抗が、
1.5〜３ｍΩ／□と小さく、また、耐マイグレー
シヨン性や耐ハンダ食われ性が優れていて、表面
導体には最適である。
［発明が解決しようとする問題点］ 上記導体にAg系材料を用いた同時焼成セラミ
ツク多層配線基板の場合には、表面に形成される
導体のAg等がマイグレーシヨンを生じ易く、絶
縁不良やシヨートが発生したり、耐ハンダ食われ
性があまり良くないという問題があつた。また、
Ag等の耐マイグレーシヨン性を向上するために、
例えばAg−Pd系のPd量を多くすると、導通抵抗
が例えば20〜30ｍΩ／□と大きくなり、結局、導
通抵抗、耐マイグレーシヨン性、耐ハンダ食われ
性などの特性を総てバランスよく保持する表面導
体をAg系材料より得ることは困難であつた。
又、導体としてCuを使用したセラミツク多層
基板の場合、焼成温度が800〜1100℃と低いので、
セラミツク絶縁体用原料、粉末の成形用有機バイ
ンダーが、Cuを酸化させないために採用する中
性雰囲気や還元雰囲気では、充分に飛散すること
が困難で、カーボン化して絶縁不良を生じたりす
るので、極めて長時間の脱バインダー工程が必要
で、実用的とは言えなかつた。そして、信頼性の
高い抵抗として広く知られているRUO2系や
Bi2RU2O7系の抵抗は、酸化雰囲気焼成が必要で
あるから、Cuが酸化してしまうために用いるこ
とができなかつた。
［問題点を解決するための手段］ 本発明は、上記問題点を解決すべくなされたも
ので、その第１発明は、セラミツク多層配線基板
において、内蔵されている配線用導体を中性もし
くは酸化雰囲気で焼成されたAg系材料をもつて
形成し、表面の導体を中性もしくは還元雰囲気で
焼成されたCu系材料をもつて形成し、両者の導
体を回路的に接合してなることを特徴とするセラ
ミツク多層配線基板である。
すなわち、本発明は表面に導通抵抗が小さく、
耐マイグレーシヨン性、耐ハンダ食われ性の優れ
たCu系導体を使用し、内層の導体にはAg系のも
のを用いたものである。
第２発明にかかるセラミツク多層配線基板を製
造する方法であつて、セラミツク絶縁体材料のグ
リーンシートをAg系導体材料を内蔵させて多層
に積層し、中性もしくは酸化雰囲気で焼成し、得
られた焼成体の表面にAg系導体と回路的に接合
するようCu系導体材料よりなる配線パターンを
形成し、中性もしくは還元雰囲気において焼成す
ることを特徴とするセラミツク多層配線基板の製
造法である。
使用するセラミツク絶縁体材料としては、内蔵
するAg系導体材料の融点よりも低い温度で焼成
できるものを使用する。例えばAg導体やPdおよ
びPtの含有率の低いAg合金系導体を使用する場
合には、それらの多層に形成される金属の融点が
約900〜1200℃と低いので、800〜1100℃で焼成で
きる材料を使用する必要があり、代表的なものと
しては、フウケイ酸ガラスやさらに数種類の酸化
物（例えばMgO，CaO，Al2O3，PbO，K2O，
Na2O，ZnO，Li2Oなど）を含むガラス粉末とア
ルミナ、石英などのセラミツク粉末の混合物を原
料とするものや、コージエライト系、αスポジユ
メン系の結晶化が生じるガラス粉末を原料とする
ものがある。
かかる材料を積層して基板とするためには、グ
リーンシートを使用したグリーンシート積層法や
グリーンシート印刷積層法が用いられる。グリー
ンシート積層法を用いる場合には、セラミツク絶
縁体材料粉末をドクターブレード法により成形
し、厚み0.1〜0.5mm程度のグリーンシートを得
る。そして必要な配線パターンをAg，Ag−Pd，
Ag−Pt，Ag−Pd−Ptなどの導体材料ペースト
を使用してスクリーン印刷する。また、他の導体
層が接続できるように、打ち抜き金型やパンチン
グマシーンでグリーンシートに0.2〜0.5mmφ程度
のスルーホールを形成し、導体材料を充填してお
く。同様の方法で回路を形成するのに必要なだ
け、他のグリーンシートにも配線パターンを印刷
する。これらのグリーンシートを積層した後、80
〜150℃、50〜250Kg／cm2の条件で熱圧着し一体化
する。
回路に抵抗を含む場合には、酸化雰囲気で焼成
されるRuO2，Bi2Ru2O7系の抵抗を形成する。そ
の場合には抵抗用電極とともに表面もしくは内層
用グリーンシートに印刷しておく。
以上のようにしたものを中性又は酸化雰囲気で
焼成し、導体内蔵セラミツク多層基板を得る。さ
らに必要な場合にはRuO2，Bi2Ru2O7系の抵抗お
よびオーバーコートを印刷し、酸化雰囲気で焼成
する。
グリーンシート印刷法を用いる場合には、グリ
ーンシート積層法との同様の方法で、0.3〜2.0mm
程度のグリーンシートを得る。このグリーンシー
ト上に、グリーンシートと同材質のセラミツク絶
縁体ペーストと前記Ag系の導体ペーストを交互
に印刷し、多層配線パターンを得る。導体層間の
接続には、0.2〜0.5mm程度のビアホールにより行
なう。基板と同時焼成により抵抗を得る場合に
は、電極と共に表面および内層部分に印刷してお
く。そして同時焼成するがさらに必要な場合には
抵抗およびオーバーコートを印刷し、酸化雰囲気
で焼成する。
Cu系導体は、以上の方法で得られたセラミツ
ク多層配線基板上にCu系導体材料ペーストを使
用してスクリーン印刷により配線パターンを形成
した後、中性もしくは環元雰囲気で焼成する。
このCu導体の焼成は、500〜1000℃の焼成温度
で行われるが、その焼成温度がAg系の内蔵導体
との共融温度より高い場合には、両方の導体の接
合面に焼成中液相が生じ、Ag成分やCu系導体の
表面に析出し耐マイグレーシヨン性を悪くした
り、ブクやフクレが発生して信頼性が低下したり
する。よつて通常はCu系導体材料の焼成温度は
Ag系導体との共融温度以下になるようにする。
この場合には、低温でもCu系導体が焼成できる
ように0.1〜1.0μm平均粒径の微細なCu系粉末や
0.1〜10μm程度の広い粒度分布を持つCu系粉末が
導体材料に使用される。
しかし、Cu系導体材料の多くは適性焼成温度
が850〜950℃にあり、上記共融温度よりも高い場
合が多い。この場合で特に接合面の信頼性の高い
ものが要求されるときは、両方の導体の接合面に
他の金属層を介在させる。この金属層に使用され
る金属は、Ni，Cr，Ti，Pdのように、Cu導体の
焼成温度850〜950℃で両方の導体との間に液相を
生じないものが使用される。この金属層の形成は
メツキ、蒸着、スパツタ法や通常の厚膜法による
焼成により行なう。
第１図は本発明の基板の構成を示す概念図で、
図中１はグリーンシートより形成されたセラミツ
ク絶縁体層で、図の場合は４層により構成され
る。２はAg系内蔵導体で３のスルーホール内に
も充填して回路を形成している。４は表面に形成
したCu系導体で、５はハンダである。６は抵抗
体でオーバーコート７を有し、レーザートリミン
グ８されている。９はビアホール、１０はシリコ
ンチツプ、１１は受動素子である。
［実施例］ 実施例に基づいて本発明をさらに詳細に説明す
る。なお、％はいずれも重量基準である。
実施例 １ 1450℃で溶融後、水中急冷し、さらに粉砕して
作成したCaO18.2％、Al2O318.2％、SiO254.5％、
B2O39.1％の組成をもつ平均粒径３〜3.5μmのガ
ラス粉末60％と平均粒径1.2μmのアルミナ粉末40
％よりなるセラミツク絶縁体用混合粉末に、溶剤
（トルエン、キシレン、アルコール類）、バインダ
ー（アクリル樹脂）、可塑剤（DOP）を加え、十
分に混練して粘度2000〜4000cpsのスラリーを作
成し、通常のドクターブレード法を用いて厚み
0.4mmのグリーンシートを作成した。
そして第２図（簡略化のため全工程を示してあ
る）に示すようにこのグリーンシート１２を30mm
に切断し、0.3mmφのスルーホール１３を形成し
たのち、Ag粉末にバインダー（エチルセルロー
ズ）と溶剤（テルピネオール）を加え、充分混練
して作成したAg導体ペースト１４をスルーホー
ル１３に充填し、同じAg導体ペーストを使用し
てAg配線パターン１５を印刷した。
同様の方法で配線パターンの印刷を終えたグリ
ーンシート１２を積層した後、100℃、100Kg／cm2
の条件で熱圧着し一体化した。
これを通常の電気式連続ベルト炉を使用して
900℃、20分ホールドの条件で酸化雰囲気焼成し
た。焼成後のAg導体の導通抵抗は2.4ｍΩ／□と
小さかつた。
得られた基板表面にデユポン社製のCu系ペー
スト6001を使用してCu系配線パターン１６を印
刷した。Ag内蔵導体との接合はスルーホール１
３部により行なつた。
Cu系配線パターン１６の印刷後、600℃、10分
ホールドの条件で、通常の電気式連続ベルト炉を
使用してN2雰囲気で焼成した。
Cu系導体とスルーホール部のAg導体との間の
接合面には、液相が生じた粒子は見られずブクや
フクレは発生していなかつた。Cu系導体の導通
抵抗は2.5ｍΩ／□と小さかつた。
第３図に得られたCu系導体のマイグレーシヨ
ン性を評価した結課を示した。評価は上記実施例
と同様の方法で第４図に示したような平面形状を
有する導体１７をギヤツプａをあけて配置した試
料によつて行なつた。すなわち、ギヤツプａのと
ころに水滴１８を落して、両導体１７に直流5V
を印加し、そのとき、水滴を介して電極間ギヤツ
プａに100μAの電流が流れるまでの時間とギヤツ
プａの大きさとの関係をグラフ化したものであ
る。比較のため、アルミナ基板上に市販のAg−
Pd導体ペーストを使用して通常の厚膜法により
形成した導体の評価も比較例として示した。
第３図から明らかなように、実施例１の方が
100μAの電流が流れるまでの時間は桁違いに長
く、耐マイグレーシヨン性が優れていることを示
している。また、260℃に保たれた溶融共晶ハン
ダ（Pb：Sn＝６：４）に５秒間浸漬した場合、
上記Cu系導体は10回まで周辺部分がハンダに食
われて周辺形状を損なうことがなかつた。これに
対して比較例の方は５回目以降、顕著なハンダ食
われが生じて周辺形状が損なわれた。
実施例 ２ 市販のアルミナ鉛ホウケイ酸ガラス（PbO−
Al2O3−SiO2−B2O3系）を粉砕して作成した平
均粒径３〜3.5μmのガラス粉末50％と平均粒径
1.2μmのアルミナ粉末50％のセラミツク絶縁体用
混合粉末を用いて、実施例１と同様の方法で0.4
mm厚のグリーンシートを作成した。そして、
Ag99％、Pt1％の組成割合を持つAg−Pt合金粉
末にバインダー（エチルセルローズ）と溶剤（テ
ルピネオール）を加え、十分混練して作成した導
体ペーストを作成して、上記グリーンシートとと
もに実施例１と同様の方法で多層配線構造を持つ
成形体を得た。
通常の電気式連続ベルト炉を使用して、900℃、
20分ホールドの条件で酸化雰囲気焼成した。
焼成後のAg−Pt導体の導通抵抗は2.2ｍΩ／□
だつた。
得られた基板表面に実施例１と同様の方法で、
デユポン社製6001Cu系導体ペーストを使用して
表面導体を形成した。Cu系導体とスルーホール
部のAg−Pt導体との接合面に液相が生じた様子
は見られず、ブクやフクレは発生しなかつた。
Cu系導体の導通抵抗は2.4ｍΩ／□で、耐マイグ
レーシヨン性、耐ハンダ食われ性はAg−Pb導体
よりも優れた特性を有していた。
実施例 ３ 1450℃で溶融後、水中急冷し、さらに粉砕して
作成したCaO27.3％、Al2O34.5％、SiO259.1％、
B2O39.1％の組成を持つ平均粒径３〜3.5μmのガ
ラス粉末60％と、平均粒径1.2μmのアルミナ粉末
40％よりなるセラミツク絶縁体用混合粉末を実施
例１と同様の方法で1.0μm厚のグリーンシートに
した。第５図に示すようにこのグリーンシート１
２を３cm角に切断した後、Ag90％、Pd10％の混
合粉体にバインダー（エチルセルローズ）と溶剤
（テルピネオール）を加え十分混練して作成した
導体ペーストを使用してAg−Pd系配線パターン
１９を印刷した。
さらに、その上に上記絶縁体用混合粉末にバイ
ンダー（エチルセルローズ）と溶剤（テルピネオ
ール）を加え十分に混練して作成した絶縁ペース
トを印刷し絶縁層２０とし、この絶縁層２０上に
Ag−Pd形配線パターン１９を印刷する。
層間の導体接続は、絶縁層に形成したビアホー
ル２１にAg−Pd系導体を充填することによつて
行なう。
以上を繰り返して多層配線構造とし、通常の電
気式ベルト炉を使用して900℃、20分ホールドの
条件で酸化雰囲気焼成する。焼成後のAg−Pd導
体の導通抵抗は10ｍΩ／□であつた。
このようにして得られた基板表面に平均粒径
0.5μmのCu粉末100部にPb−SiO2−B2O3系のガ
ラス粉末５部を加えた混合粉末にバインダー（エ
チルセルローズ）と溶剤（テルピネオール）とを
混合し、十分に混練して作成したCu導体ペース
トを使用してCu系配線パターン２２を印刷した。
Cu系導体と内蔵Ag−Pd系導体との接合はビアホ
ール２１′に充填したCu系導体４によつて行なつ
た。
その後、750℃、10分ホールドの条件で、通常
の電気式ベルト炉を使用してN2雰囲気で焼成し
た。
得られたCu導体の導通抵抗は2.4ｍΩ／□と小
さく、実施例１のCu系導体と同様、耐マイグレ
ーシヨン性、耐ハンダ食われ性はAg−Pd導体よ
りも優れた特性を有していた。また、内蔵Ag−
Pd導体とビアホールに充填したCu導体の接合面
に液相が生じた様子は見られず、ブクやフクレは
発生しなかつた。
実施例 ４ 実施例１と同様の方法で、第６図に示すように
Ag系内蔵導体２を内蔵した多層配線構造を持つ
成形体を得た。この成形体表面にAg80％、Pd20
％の混合粉末にバインダー（エチルセルローズ）
と溶剤（テルピネオール）を添加し、充分混練し
て作成した導体ペーストを使用して、抵抗用電極
２３を印刷した後、RuO2系の抵抗ペースト２４
を印刷した。使用したRUO2系抵抗ペースト２４
はRuO2粉末２５部とセラミツク絶縁体混合粉末
用のガラス粉末６０部とアルミナ粉末１５部を混
合した粉に、バインダー（エチルセルローズ）と
溶剤を添加し、十分に混練して作成した。
こうして得た抵抗体上にセラミツク絶縁体用粉
末にバインダー（エチルセルローズ）と溶剤（テ
ルピネオール）を加え十分に混練して作成したオ
ーバーコートペーストを使用して、オーバーコー
ト２５を印刷した。
この抵抗を形成した面と反対の表面上には、グ
リーンシートを熱圧着する前に、グリーンシート
に印刷したSiチツプ実装時に使用するワイヤボン
デイング用電極２６を、上記Ag−Pd導体ペース
トを使用して形成しておく。この電極はスルーホ
ール１３に充填した導体を介して内蔵導体と接続
される。通常の電気式ベルト炉を使用して900℃、
20分ホールドの条件で酸化雰囲気焼成した。焼成
後デユポン社製Cu系ペースト6001を使用して、
抵抗を回路に接続する配線２９や信号ライン用の
配線を抵抗を有する表面上に印刷し、通常の電気
式ベルト炉を使用して600℃、10分の条件でN2雰
囲気で焼成した。焼成後、抵抗を有する面と反対
面にSiチツプ２７を接合する電極２８や信号ライ
ン用の配線をデユポン社製Cuペースト6001を使
用して印刷後、上記同様の条件で焼成した。
焼成後、抵抗体のオーバーコートの厚みは約
10μmで、オーバーコートを通じてレーザートリ
ミングにより高精度に抵抗値を調整した。
得られた抵抗体の抵抗値は１ｍΩ／□であつ
た。この抵抗値はRuO2粉末、ガラス粉末、アル
ミナ粉末の割合を変化させることにより、10Ω／
□〜1MΩ／□の範囲で変化し、温度変化特性で
あるTCRは±200ppm／℃以下の値を有してい
た。
実施例 ５ 実施例４と同様の方法を用いて酸化雰囲気焼成
で導体内蔵抵抗体多層配線基板を得た。ただし内
蔵導体には実施例３で使用したAg−Pd導体を使
用しし、Siチツプのワイヤボーデイング用電極は
形成しなかつた。
酸化雰囲気焼成後、無電解メツキにより、第７
図に示すようにスルーホール１３に充填された
Ag90％、Pd10％導体の表面露出部およびオーバ
ーコートより露出している抵抗用電極２３用の
Ag80％Pd20％電極部分にNi金属層３０を形成し
た。更にNi金属上に同様の方法でCuメツキを行
なつた。
メツキ処理後、デユポン社製9153Cu導体ペー
ストを使用して抵抗を回路に接続する配線２９や
信号ライン用の配線を印刷した。印刷後、通常の
電気式ベルト炉を使用して900℃、10分の条件で
N2雰囲気で焼成した。
焼成後、Cu系導体とNiおよびNiと内蔵導体の
間に液相が生じた様子はなく、ブクなフクレは発
生しなかつた。抵抗体の抵抗は10Ω／□〜１ｍ
Ω／□の値を示し、温度変化特性であるTCRは
±200ppm／℃以下の値を有していた。表面のCu
導体の導通抵抗は1.8ｍΩ／□と小さく、耐マイ
グレーシヨン性も第３図に示したように比較例の
場合より優れており、耐ハンダ食われ性も、260
℃に保たれた溶融共晶ハンダに５秒浸漬した場
合、10回浸漬までは全くハンダ食われは発生しな
かつた。
［発明の効果］ 本発明によれば表面に導通抵抗が小さく耐マイ
グレーシヨン性、耐ハンダ食われ性の優れたCu
系導体を有し、内層にはAg系の導体を有する基
板が提供される。そして、信頼性の高いRuO2，
Bi2Ru2O7系の抵抗を一体化して設けることがで
きる。
【図面の簡単な説明】
第１図は本発明基板の説明図、第２図は同製法
の説明図、第３図はマイグレーシヨン性の試験結
果を示すグラフ、第４図は同試験用試片の平面
図、第５図、第６図および第７図は他の実施例の
製法の説明図である。 １……セラミツク絶縁体層、２……Ag系内蔵
導体、３……スルーホール、４……Cu系導体、
５……ハンダ、６……抵抗体、７……オーバーコ
ート、８……レーザートリミング、９……ビアホ
ール、１０……シリコンチツプ、１１……受動素
子、１２……グリーンシート、１３……スルーホ
ール、１４……Ag導体ペースト、１５……Ag配
線パターン、１６……Cu系配線パターン、１７
……導体、１８……水滴、１９……Ag−Pd配線
パターン、２０……絶縁層、２１……ビアホー
ル、２２……Cu系配線パターン、２３……抵抗
用電極、２４……抵抗ペースト、２５……オーバ
ーコートペースト、２６……ワイヤーボンデイン
グ用電極、２７……シリコンチツプ、２８……電
極、２９……配線、３０……Ni金属層、ａ……
ギヤツプ。

Claims (1)

  1. 【特許請求の範囲】 １ セラミツク多層配線基板において、内蔵され
    ている配線用導体を中性もしくは酸化雰囲気で焼
    成されたAg系材料をもつて形成し、表面の導体
    を中性もしくは還元雰囲気で焼成されたCu系材
    料をもつて形成し、両者の導体を回路的に接合し
    てなることを特徴とするセラミツク多層配線基
    板。 ２ セラミツク絶縁体材料のグリーンシートを
    Ag系導体材料を内蔵させて多層に積層し、中性
    もしくは酸化雰囲気で焼成し、得られた焼成体の
    表面にAg系導体と回路的に接合するようCu系導
    体材料よりなる配線パターンを形成し、中性もし
    くは還元雰囲気において焼成することを特徴とす
    るセラミツク多層配線基板の製造法。 ３ Cu系導体材料よりなる配線パターンを形成
    後、中性もしくは還元雰囲気での焼成は、Ag系
    導体とCu系導体の共融温度以下の温度で行なう
    特許請求の範囲第２項記載のセラミツク多層配線
    基板の製造法。 ４ Cu系導体材料よりなる配線パターンを形成
    後、中性もしくは還元雰囲気で焼成するに当り、
    Ag系導体とCu系導体との間に別の金属層を介在
    せしめてなる特許請求の範囲第２項記載のセラミ
    ツク多層配線基板の製造法。 ５ Cu系導体材料よりなる配線パターンを形成
    する以前に、回路に接合する抵抗を酸化雰囲気で
    焼成する特許請求の範囲第２項又は第３項記載の
    セラミツク多層配線基板の製造法。 ６ Ag系導体とCu系導体との間に別の金属層を
    介在せしめる以前に回路に接合する抵抗を酸化雰
    囲気で焼成する特許請求の範囲第４項記載のセラ
    ミツク多層配線基板の製造法。
JP61108627A 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法 Granted JPS62265796A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61108627A JPS62265796A (ja) 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法
DE8787106589T DE3784764T2 (de) 1986-05-14 1987-05-07 Mehrschichtiges keramisches substrat mit gedruckten leiterbahnen und sein herstellungsverfahren.
EP87106589A EP0245770B1 (en) 1986-05-14 1987-05-07 Multilayer ceramic substrate with circuit patterns and his method for making
US07/047,746 US4795670A (en) 1986-05-14 1987-05-08 Multilayer ceramic substrate with circuit patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61108627A JPS62265796A (ja) 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6011632A Division JP2505107B2 (ja) 1994-02-03 1994-02-03 セラミック多層配線基板およびその製造法

Publications (2)

Publication Number Publication Date
JPS62265796A JPS62265796A (ja) 1987-11-18
JPH0378798B2 true JPH0378798B2 (ja) 1991-12-16

Family

ID=14489585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61108627A Granted JPS62265796A (ja) 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法

Country Status (4)

Country Link
US (1) US4795670A (ja)
EP (1) EP0245770B1 (ja)
JP (1) JPS62265796A (ja)
DE (1) DE3784764T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104735905A (zh) * 2013-12-19 2015-06-24 通用汽车环球科技运作有限责任公司 具有使用不同的导电元素形成的导电部件的厚膜电路和相关方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783180B2 (ja) * 1987-05-20 1995-09-06 松下電器産業株式会社 セラミック多層基板とその製造方法
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
JPH0229330A (ja) * 1988-07-19 1990-01-31 Toyota Motor Corp ２トーン塗膜
US5023994A (en) * 1988-09-29 1991-06-18 Microwave Power, Inc. Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes
JPH02122598A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd セラミック多層配線基板とその製造方法
US5082804A (en) * 1989-01-19 1992-01-21 David Sarnoff Research Center, Inc. Thick film copper via fill inks
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
JP2503725B2 (ja) * 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
JP2614778B2 (ja) * 1990-07-12 1997-05-28 株式会社住友金属エレクトロデバイス セラミック多層回路基板の製造方法
JPH0714024B2 (ja) * 1990-11-29 1995-02-15 川崎製鉄株式会社 マルチチップモジュール
JPH0758832B2 (ja) * 1991-05-09 1995-06-21 日本碍子株式会社 セラミック多層配線基板の製造方法
JPH05116985A (ja) * 1991-05-22 1993-05-14 Ngk Spark Plug Co Ltd セラミツク基板
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
JPH05336712A (ja) * 1992-05-28 1993-12-17 Sumitomo Heavy Ind Ltd モータ用積層コイル、その製造方法、及びこれを用いたモータ
US5483217A (en) * 1992-07-15 1996-01-09 Nippondenso Co., Ltd. Electronic circuit device
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
FR2694400A1 (fr) * 1992-07-31 1994-02-04 Inst Nat Polytech Grenoble Matériau d'électrode pour capteur potentiométrique à oxygène fonctionnant à une température inférieure à 250degré C, et procédé pour son obtention.
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
US5429670A (en) * 1993-04-26 1995-07-04 Matsushita Electric Industrial Co., Ltd. Gold paste for a ceramic circuit board
JP2674523B2 (ja) * 1993-12-16 1997-11-12 日本電気株式会社 セラミック配線基板とその製造方法
US5546012A (en) * 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
JP3467872B2 (ja) * 1994-12-02 2003-11-17 株式会社村田製作所 多層セラミック基板の製造方法
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US5565262A (en) * 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
US5514451A (en) * 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
JP3671457B2 (ja) * 1995-06-07 2005-07-13 株式会社デンソー 多層基板
US5697825A (en) * 1995-09-29 1997-12-16 Micron Display Technology, Inc. Method for evacuating and sealing field emission displays
JPH09153710A (ja) * 1995-11-28 1997-06-10 Matsushita Electric Ind Co Ltd セラミック電子部品の製造方法
US5807154A (en) * 1995-12-21 1998-09-15 Micron Display Technology, Inc. Process for aligning and sealing field emission displays
JPH1027987A (ja) 1996-07-10 1998-01-27 Hitachi Ltd 低ｅｍｉ回路基板及び低ｅｍｉケーブルコネクタ
JP3398291B2 (ja) * 1996-11-28 2003-04-21 京セラ株式会社 配線基板
US6399230B1 (en) * 1997-03-06 2002-06-04 Sarnoff Corporation Multilayer ceramic circuit boards with embedded resistors
JPH10253059A (ja) * 1997-03-11 1998-09-25 Nikko Co 火薬点火発熱具用回路板の製造方法
JP3336913B2 (ja) * 1997-06-30 2002-10-21 株式会社村田製作所 電子部品のパッケージ構造
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
DE19903456A1 (de) * 1999-01-28 2000-08-10 Philips Corp Intellectual Pty Mehrkomponenten-Bauteil
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
JP2000277369A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品とその導電ペースト
US6586676B2 (en) * 2000-05-15 2003-07-01 Texas Instruments Incorporated Plastic chip-scale package having integrated passive components
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6762369B2 (en) * 2001-10-29 2004-07-13 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
EP1345271A1 (de) * 2002-03-14 2003-09-17 AB Mikroelektronik Gesellschaft m.b.H. Verfahren zum Herstellen elektrischer Schaltkreise
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
JP2004186665A (ja) * 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
JP2004214573A (ja) * 2003-01-09 2004-07-29 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
US7279217B2 (en) * 2004-05-24 2007-10-09 Tdk Corporation Multilayer ceramic device, method for manufacturing the same, and ceramic device
JP4559936B2 (ja) * 2004-10-21 2010-10-13 アルプス電気株式会社 無電解めっき方法およびこの方法を用いた回路形成方法
JP2006302972A (ja) * 2005-04-15 2006-11-02 Alps Electric Co Ltd 配線基板およびその製造方法
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
JP4572759B2 (ja) 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
WO2009084299A1 (ja) * 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
DE102009006181B4 (de) 2009-01-27 2021-06-24 Via Electronic Gmbh Verfahren zur Herstellung von gedruckten Schaltungen oder derartigen elektronischen Bauelementen
ES2928766T3 (es) * 2010-02-22 2022-11-22 Swiss Tech Enterprise Gmbh Procedimiento para producir un módulo semiconductor
KR20130066929A (ko) * 2011-12-13 2013-06-21 한국전자통신연구원 패턴 형성 조성물 및 이를 이용한 패턴 형성 방법
AT512041B1 (de) * 2012-05-04 2013-05-15 Mikroelektronik Ges Mit Beschraenkter Haftung Ab Verfahren zur Herstellung eines metallisierten Substrats
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
DE102014112365A1 (de) * 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat
EP3200224B1 (en) * 2014-10-29 2019-06-19 Kyocera Corporation Circuit board and electronic device provided with same
EP3277063B1 (en) * 2015-04-27 2019-06-19 Kyocera Corporation Circuit substrate and electronic device provided with same
DE102016214265B4 (de) * 2016-08-02 2022-10-13 Vitesco Technologies GmbH Leiterplatte und Verfahren zur Herstellung einer solchen Leiterplatte
US11222878B2 (en) 2019-04-30 2022-01-11 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Electronic power module
CN111511129B (zh) * 2020-04-15 2021-06-04 深圳市景旺电子股份有限公司 一种不对称板的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031344A (en) * 1957-08-08 1962-04-24 Radio Ind Inc Production of electrical printed circuits
DE2306236C2 (de) * 1973-02-08 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
JPS6013078B2 (ja) * 1978-09-05 1985-04-04 日本特殊陶業株式会社 金メツキされた電子部品及びその製法
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS5797970U (ja) * 1980-12-08 1982-06-16
US4459166A (en) * 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
KR900004379B1 (ko) * 1983-09-16 1990-06-23 마쯔시다덴기산교 가부시기가이샤 세라믹 다층기판 및 그 제조방법
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
GB2162167B (en) * 1984-06-01 1988-01-20 Narumi China Corp Ceramic substrate material
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
DE3426278C2 (de) * 1984-07-17 1987-02-26 Schroff Gmbh, 7541 Straubenhardt Leiterplatte
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JP3941142B2 (ja) * 1996-04-25 2007-07-04 チッソ株式会社 光学活性液晶性化合物、液晶組成物および液晶表示素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104735905A (zh) * 2013-12-19 2015-06-24 通用汽车环球科技运作有限责任公司 具有使用不同的导电元素形成的导电部件的厚膜电路和相关方法

Also Published As

Publication number Publication date
DE3784764D1 (de) 1993-04-22
DE3784764T2 (de) 1993-06-24
EP0245770B1 (en) 1993-03-17
US4795670A (en) 1989-01-03
JPS62265796A (ja) 1987-11-18
EP0245770A3 (en) 1989-03-15
EP0245770A2 (en) 1987-11-19

Similar Documents

Publication Publication Date Title
JPH0378798B2 (ja)
JPH06224560A (ja) セラミック多層配線基板
JP3331083B2 (ja) 低温焼成セラミック回路基板
JP3944791B2 (ja) セラミック多層プリント回路基板
JPH0569319B2 (ja)
JP3785903B2 (ja) 多層基板及びその製造方法
US6037045A (en) Thick-film paste and ceramic circuit substrate using the same
JP3093601B2 (ja) セラミック回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JP3686687B2 (ja) 低温焼成セラミック回路基板
JP2505107B2 (ja) セラミック多層配線基板およびその製造法
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP2816742B2 (ja) 回路基板
JPH04154104A (ja) 積層セラミックコンデンサ
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPH04328207A (ja) 導体組成物および配線基板
JPS63261796A (ja) 多層ハイブリツドｉｃ基板の製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2738603B2 (ja) 回路基板
JP2615970B2 (ja) 内部に導体、抵抗体を配線したＡ▲ｌ▼Ｎ多層基板の製造方法
JP2931910B2 (ja) 回路基板
JPH05267815A (ja) セラミックス配線基板及びその製造方法
JPS6085598A (ja) 多層配線基板
JPH0521935A (ja) 回路基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term