JPH088505A - 低温焼成セラミック回路基板およびその製造法 - Google Patents
低温焼成セラミック回路基板およびその製造法Info
- Publication number
- JPH088505A JPH088505A JP14006694A JP14006694A JPH088505A JP H088505 A JPH088505 A JP H088505A JP 14006694 A JP14006694 A JP 14006694A JP 14006694 A JP14006694 A JP 14006694A JP H088505 A JPH088505 A JP H088505A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- circuit board
- low temperature
- fired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 グリーンシートの焼成ひずみに影響されるこ
となく、貫通スルーホールの導通を完全にし、表面導体
の耐ハンダ食われ性に優れ、かつ量産性に優れた低温焼
成セラミック回路基板を提供する。 【構成】 貫通スルーホールを有する低温焼成セラミッ
ク回路基板において、上記スルーホールの内面及び上記
セラミック回路基板の表面のスルーホールのランド部が
Ａｇ系導体層で被覆され、上記セラミック回路基板の表
面のスルーホールのランド部がＡｇ系導体層に重ねてＣ
ｕ系導体層で被覆されたことを特徴とする低温焼成セラ
ミック回路基板及びその製造法。
となく、貫通スルーホールの導通を完全にし、表面導体
の耐ハンダ食われ性に優れ、かつ量産性に優れた低温焼
成セラミック回路基板を提供する。 【構成】 貫通スルーホールを有する低温焼成セラミッ
ク回路基板において、上記スルーホールの内面及び上記
セラミック回路基板の表面のスルーホールのランド部が
Ａｇ系導体層で被覆され、上記セラミック回路基板の表
面のスルーホールのランド部がＡｇ系導体層に重ねてＣ
ｕ系導体層で被覆されたことを特徴とする低温焼成セラ
ミック回路基板及びその製造法。
Description
【０００１】
【産業上の利用分野】本発明は民生用やコンピューター
用など電子工業に用いられる高密度セラミック回路基板
に関する。
用など電子工業に用いられる高密度セラミック回路基板
に関する。
【０００２】
【従来の技術】従来電子機器類に使用する回路基板とし
て、セラミックを絶縁体として使用した回路基板が使用
されてきた。セラミック回路基板には内面がメタライズ
された貫通スルーホール（図６）を備えたもの、また、
その貫通スルーホールにピン３（図３）や電子部品のリ
ードを挿入し、ハンダ４で固定するために用いられる。
通常の混成集積回路（ＨＩＣ）用の回路基板では、焼成
した基板の貫通スルーホールに対して導電性ペーストを
印刷するが、焼成した基板には収縮ばらつきが±０．５
％程度あるため印刷用のマスクや真空吸引用のチャック
板の穴とスルーホールの位置が一致しないことが多い。
スルーホールの位置が一致しないと、図４のようにスル
ーホール内面のメタライズの厚みがばらついてスルーホ
ール径が不均一となり、ピンやリードが挿入できなかっ
たり、スルーホール内面の一部がメタライズされなくて
信頼性が劣ったりする。特に多層のセラミック回路基板
の場合には収縮のばらつきは重大であり、スルーホール
内面のメタライズが不完全となって回路基板としての機
能を果たさないことになる。基板の寸法の大小に応じて
収縮ばらつきをランク分けして複数の印刷用マスクや真
空吸引用のチャック板を選択することも可能であるがコ
ストアップと量産性の低下は避けられない。
て、セラミックを絶縁体として使用した回路基板が使用
されてきた。セラミック回路基板には内面がメタライズ
された貫通スルーホール（図６）を備えたもの、また、
その貫通スルーホールにピン３（図３）や電子部品のリ
ードを挿入し、ハンダ４で固定するために用いられる。
通常の混成集積回路（ＨＩＣ）用の回路基板では、焼成
した基板の貫通スルーホールに対して導電性ペーストを
印刷するが、焼成した基板には収縮ばらつきが±０．５
％程度あるため印刷用のマスクや真空吸引用のチャック
板の穴とスルーホールの位置が一致しないことが多い。
スルーホールの位置が一致しないと、図４のようにスル
ーホール内面のメタライズの厚みがばらついてスルーホ
ール径が不均一となり、ピンやリードが挿入できなかっ
たり、スルーホール内面の一部がメタライズされなくて
信頼性が劣ったりする。特に多層のセラミック回路基板
の場合には収縮のばらつきは重大であり、スルーホール
内面のメタライズが不完全となって回路基板としての機
能を果たさないことになる。基板の寸法の大小に応じて
収縮ばらつきをランク分けして複数の印刷用マスクや真
空吸引用のチャック板を選択することも可能であるがコ
ストアップと量産性の低下は避けられない。
【０００３】もし、グリーンシートの状態で打抜き加工
した貫通スルーホールに印刷した後、グリーンシートと
スルーホール内面の導電ペーストを同時焼成するのであ
れば、位置ずれの問題はなくなり、上記の欠点は解消さ
れる。同時焼成セラミック回路基板の一つに、ＷやＭｏ
をアルミナまたは窒化アルミ等の基板の配線用導体とし
て使用し、導体が酸化しないように還元雰囲気で同時焼
成するセラミック回路基板がある。しかしながら、この
基板は導体にＷやＭｏを使用するので、導通抵抗が１０
〜２０ｍΩ／□と高く、ハンダ濡れ性を持たせるため表
面にニッケルや金メッキをする必要があり高価となる。
又、酸化雰囲気で焼成する必要のある信頼性の高いＲｕ
Ｏ2系やＢｉ2Ｒｕ2Ｏ7系の抵抗を形成しようとすると導
体が酸化してしまうなどの問題があった。
した貫通スルーホールに印刷した後、グリーンシートと
スルーホール内面の導電ペーストを同時焼成するのであ
れば、位置ずれの問題はなくなり、上記の欠点は解消さ
れる。同時焼成セラミック回路基板の一つに、ＷやＭｏ
をアルミナまたは窒化アルミ等の基板の配線用導体とし
て使用し、導体が酸化しないように還元雰囲気で同時焼
成するセラミック回路基板がある。しかしながら、この
基板は導体にＷやＭｏを使用するので、導通抵抗が１０
〜２０ｍΩ／□と高く、ハンダ濡れ性を持たせるため表
面にニッケルや金メッキをする必要があり高価となる。
又、酸化雰囲気で焼成する必要のある信頼性の高いＲｕ
Ｏ2系やＢｉ2Ｒｕ2Ｏ7系の抵抗を形成しようとすると導
体が酸化してしまうなどの問題があった。
【０００４】これに対して、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−
Ｐｔ、Ａｇ−Ｐｄ−Ｐｔなどの導通抵抗が小さく、酸化
焼成が可能なＡｇ系導体を使用し、これらの導体材料の
融点（９００〜１１００℃）以下で焼成できるセラミッ
ク材料を絶縁体として用いた同時焼成セラミック多層配
線基板が開発されている。一般に約１１００℃以下で焼
成されるセラミック基板を低温焼成セラミック基板とい
い、導体として内層および表層にＡｇ系またはＣｕ系等
が用いられる。しかしながら、導体にＡｇ系材料を用い
た同時焼成セラミック多層配線基板の場合には、表面に
形成される導体のＡｇ等がマイグレーションを生じ易
く、絶縁不良やショートが発生したり、Ａｇを被覆する
半田の中にＡｇが溶け込んで半田食われが生じやすいた
めにピンやリードの接合が不十分であるという問題があ
った。又、導体としてＣｕを使用したセラミック回路基
板の場合、焼成温度が８００〜１０８０℃と低いので、
セラミック絶縁体用原料、粉末の成形用有機バインダー
が、Ｃｕを酸化させないために採用する中性雰囲気や還
元雰囲気では、充分に飛散させることが困難で、カーボ
ン化して絶縁不良を生じたりするので、極めて長時間の
脱バインダー工程が必要で、実用的とは言えなかった。
そして、信頼性の高い抵抗として広く知られているＲｕ
Ｏ2系やＢｉ2Ｒｕ2Ｏ7系の抵抗は、酸化雰囲気焼成が必
要であるから、Ｃｕが酸化してしまうため内層に用いる
ことができなかった。このように、低温焼成基板とＣｕ
の組み合わせは、Ｃｕのハンダ食われは少ないが、Ｃｕ
との同時焼成は雰囲気制御が困難で量産性に乏しいこと
が欠点である。
Ｐｔ、Ａｇ−Ｐｄ−Ｐｔなどの導通抵抗が小さく、酸化
焼成が可能なＡｇ系導体を使用し、これらの導体材料の
融点（９００〜１１００℃）以下で焼成できるセラミッ
ク材料を絶縁体として用いた同時焼成セラミック多層配
線基板が開発されている。一般に約１１００℃以下で焼
成されるセラミック基板を低温焼成セラミック基板とい
い、導体として内層および表層にＡｇ系またはＣｕ系等
が用いられる。しかしながら、導体にＡｇ系材料を用い
た同時焼成セラミック多層配線基板の場合には、表面に
形成される導体のＡｇ等がマイグレーションを生じ易
く、絶縁不良やショートが発生したり、Ａｇを被覆する
半田の中にＡｇが溶け込んで半田食われが生じやすいた
めにピンやリードの接合が不十分であるという問題があ
った。又、導体としてＣｕを使用したセラミック回路基
板の場合、焼成温度が８００〜１０８０℃と低いので、
セラミック絶縁体用原料、粉末の成形用有機バインダー
が、Ｃｕを酸化させないために採用する中性雰囲気や還
元雰囲気では、充分に飛散させることが困難で、カーボ
ン化して絶縁不良を生じたりするので、極めて長時間の
脱バインダー工程が必要で、実用的とは言えなかった。
そして、信頼性の高い抵抗として広く知られているＲｕ
Ｏ2系やＢｉ2Ｒｕ2Ｏ7系の抵抗は、酸化雰囲気焼成が必
要であるから、Ｃｕが酸化してしまうため内層に用いる
ことができなかった。このように、低温焼成基板とＣｕ
の組み合わせは、Ｃｕのハンダ食われは少ないが、Ｃｕ
との同時焼成は雰囲気制御が困難で量産性に乏しいこと
が欠点である。
【０００５】
【発明が解決しようとする課題】本発明は、貫通スルー
ホールの導通を完全にし、表面導体の耐ハンダ食われ性
に優れ、かつ量産性に優れた低温焼成セラミック回路基
板及びその製造法を提供することを目的とする。
ホールの導通を完全にし、表面導体の耐ハンダ食われ性
に優れ、かつ量産性に優れた低温焼成セラミック回路基
板及びその製造法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明者らは鋭意検討し
た結果、低温焼成基板用のグリーンシートに貫通スルー
ホールを穴あけし、Ａｇ系ペーストで内面をコートし貫
通スルーホールの上下の基板表面の近傍のランド部にＡ
ｇペーストを印刷した後、空気中で同時焼成して得た基
板の表面に前記のＡｇ系導体と基板表面のランド部で接
続するよう、Ｃｕ系ペーストを印刷し、窒素中で焼成す
ることにより上記課題が解決されることを見出し本発明
に至った。即ち、本発明は貫通スルーホールを有する低
温焼成セラミック回路基板において、上記スルーホール
の内面及び上記セラミック回路基板の表面のスルーホー
ルのランド部がＡｇ系導体層で被覆され、上記セラミッ
ク回路基板の表面のスルーホールのランド部がＡｇ系導
体層に重ねてＣｕ系導体層で被覆されたことを特徴とす
る低温焼成セラミック回路基板および貫通スルーホール
を有する低温焼成セラミック回路基板の製造方法におい
て、グリーンシートの上記貫通スルーホールの内面及び
上記グリーンシートの表面のスルーホールのランド部を
Ａｇ系ペーストで被覆し、同時低温焼成し、ついで上記
スルーホールのランド部の焼成されたＡｇ系導体層に重
ねてＣｕ系ペーストを印刷し、上記Ｃｕ系ペーストをＡ
ｇとＣｕの共晶点以下で焼成することを特徴とする低温
焼成セラミック回路基板の製造法、さらに上記低温焼成
セラミック回路基板の貫通スルーホールに挿入されたピ
ンがハンダ付けで固定された構造である。
た結果、低温焼成基板用のグリーンシートに貫通スルー
ホールを穴あけし、Ａｇ系ペーストで内面をコートし貫
通スルーホールの上下の基板表面の近傍のランド部にＡ
ｇペーストを印刷した後、空気中で同時焼成して得た基
板の表面に前記のＡｇ系導体と基板表面のランド部で接
続するよう、Ｃｕ系ペーストを印刷し、窒素中で焼成す
ることにより上記課題が解決されることを見出し本発明
に至った。即ち、本発明は貫通スルーホールを有する低
温焼成セラミック回路基板において、上記スルーホール
の内面及び上記セラミック回路基板の表面のスルーホー
ルのランド部がＡｇ系導体層で被覆され、上記セラミッ
ク回路基板の表面のスルーホールのランド部がＡｇ系導
体層に重ねてＣｕ系導体層で被覆されたことを特徴とす
る低温焼成セラミック回路基板および貫通スルーホール
を有する低温焼成セラミック回路基板の製造方法におい
て、グリーンシートの上記貫通スルーホールの内面及び
上記グリーンシートの表面のスルーホールのランド部を
Ａｇ系ペーストで被覆し、同時低温焼成し、ついで上記
スルーホールのランド部の焼成されたＡｇ系導体層に重
ねてＣｕ系ペーストを印刷し、上記Ｃｕ系ペーストをＡ
ｇとＣｕの共晶点以下で焼成することを特徴とする低温
焼成セラミック回路基板の製造法、さらに上記低温焼成
セラミック回路基板の貫通スルーホールに挿入されたピ
ンがハンダ付けで固定された構造である。
【０００７】本発明の基本構成を図面を用いて説明す
る。図１は本発明の低温焼成セラミック回路基板の貫通
スルーホールの断面概略図である。グリーンシートより
形成されたセラミック絶縁体層５に貫通スルーホールが
打ち抜き金型やパンチングマシーンで開けられている。
このスルーホールの内面及び表面のスルーホール上面近
傍をＡｇ／ＰｄなどのＡｇ系ペーストで被覆したランド
部１’を設け、グリーンシートとＡｇ系ペーストを同時
焼成する。この際、先にグリーンシートに開けられた位
置合わせ用の穴を基準にして、印刷用マスクを置き、Ａ
ｇ系ペーストを印刷すると同時に、やはり位置合わせ用
の穴を基準にして真空吸引用のチャック板を合わせ、Ａ
ｇ系ペーストをスルホール内面に吸引付着させるととも
に、穴づまりや孔径精度を低下させる原因となる過剰に
付着したＡｇ系ペーストを吸引除去する。なお、スルー
ホールのランド部のＡｇ／Ｐｄ印刷用パターンはスルー
ホール径の端部より片側で０．０５ｍｍ以上が好まし
く、より好ましくは０．１ｍｍ以上拡大しておく。これ
は、０．０５ｍｍ以下であると、スルーホールと印刷マ
スクとの位置合せが困難になるからである。導体充填用
ビアホールについてはＡｇ系ペーストの充填のみを行
う。又、本発明の回路基板では、多層セラミックからな
る回路基板を含み、この場合には複数の低温焼成用グリ
ーンシートの各グリーンシートに所要のビアホールにＡ
ｇ系ペーストを充填し、グリーンシート上にＡｇ系ペー
ストで回路パターンを印刷し、さらに内部抵抗等を設け
る。これらの各シートを積層した後、貫通スルーホール
内面及びランド部にＡｇ系ペーストを塗布した後、酸化
同時焼成する。ランド部のＡｇ系ペーストの上及び表面
配線として所要のＣｕ系ペーストを塗布した後還元焼
成、又は中性雰囲気で焼成する。多層の場合セラミック
グリーンシートは２〜５０枚程度まで積層することがで
きる。
る。図１は本発明の低温焼成セラミック回路基板の貫通
スルーホールの断面概略図である。グリーンシートより
形成されたセラミック絶縁体層５に貫通スルーホールが
打ち抜き金型やパンチングマシーンで開けられている。
このスルーホールの内面及び表面のスルーホール上面近
傍をＡｇ／ＰｄなどのＡｇ系ペーストで被覆したランド
部１’を設け、グリーンシートとＡｇ系ペーストを同時
焼成する。この際、先にグリーンシートに開けられた位
置合わせ用の穴を基準にして、印刷用マスクを置き、Ａ
ｇ系ペーストを印刷すると同時に、やはり位置合わせ用
の穴を基準にして真空吸引用のチャック板を合わせ、Ａ
ｇ系ペーストをスルホール内面に吸引付着させるととも
に、穴づまりや孔径精度を低下させる原因となる過剰に
付着したＡｇ系ペーストを吸引除去する。なお、スルー
ホールのランド部のＡｇ／Ｐｄ印刷用パターンはスルー
ホール径の端部より片側で０．０５ｍｍ以上が好まし
く、より好ましくは０．１ｍｍ以上拡大しておく。これ
は、０．０５ｍｍ以下であると、スルーホールと印刷マ
スクとの位置合せが困難になるからである。導体充填用
ビアホールについてはＡｇ系ペーストの充填のみを行
う。又、本発明の回路基板では、多層セラミックからな
る回路基板を含み、この場合には複数の低温焼成用グリ
ーンシートの各グリーンシートに所要のビアホールにＡ
ｇ系ペーストを充填し、グリーンシート上にＡｇ系ペー
ストで回路パターンを印刷し、さらに内部抵抗等を設け
る。これらの各シートを積層した後、貫通スルーホール
内面及びランド部にＡｇ系ペーストを塗布した後、酸化
同時焼成する。ランド部のＡｇ系ペーストの上及び表面
配線として所要のＣｕ系ペーストを塗布した後還元焼
成、又は中性雰囲気で焼成する。多層の場合セラミック
グリーンシートは２〜５０枚程度まで積層することがで
きる。
【０００８】このように、本発明においてはグリーンシ
ートの焼成前にＡｇ系ペーストで貫通スルーホールの内
面及び表面のスルーホールのランド部を被覆するため、
焼成による収縮ばらつきを考慮する必要がなく、グリー
ンシートに対する印刷用のマスクや真空吸引用のチャッ
ク板の位置合せを容易かつ確実に行うことができる。よ
って貫通スルーホールに正確にＡｇ系ペーストを被覆さ
せることができ、スルーホール内面のメタライズを完全
かつ均一とすることができる。グリーンシートとＡｇ系
ペーストの酸化雰囲気下での同時焼成の後、スルーホー
ルのランド部のＡｇ系導体層に重ねてＣｕ系ペーストを
印刷し、中性又は還元雰囲気において焼成する。このＣ
ｕ系ペーストの印刷・焼成は、本発明のセラミック回路
基板の表面層回路をも同時に形成することになる。即
ち、本発明のセラミック回路基板、特にセラミック多層
回路基板においては、内部導体がＡｇ系であり、表面導
体がＣｕ系である。
ートの焼成前にＡｇ系ペーストで貫通スルーホールの内
面及び表面のスルーホールのランド部を被覆するため、
焼成による収縮ばらつきを考慮する必要がなく、グリー
ンシートに対する印刷用のマスクや真空吸引用のチャッ
ク板の位置合せを容易かつ確実に行うことができる。よ
って貫通スルーホールに正確にＡｇ系ペーストを被覆さ
せることができ、スルーホール内面のメタライズを完全
かつ均一とすることができる。グリーンシートとＡｇ系
ペーストの酸化雰囲気下での同時焼成の後、スルーホー
ルのランド部のＡｇ系導体層に重ねてＣｕ系ペーストを
印刷し、中性又は還元雰囲気において焼成する。このＣ
ｕ系ペーストの印刷・焼成は、本発明のセラミック回路
基板の表面層回路をも同時に形成することになる。即
ち、本発明のセラミック回路基板、特にセラミック多層
回路基板においては、内部導体がＡｇ系であり、表面導
体がＣｕ系である。
【０００９】使用するセラミック絶縁体材料としては、
内蔵するＡｇ系導体材料の融点よりも低い温度で焼成で
きるものを使用する。例えばＡｇ導体やＰｄおよびＰｔ
の含有率の低いＡｇ合金系導体を使用する場合には、そ
れらの多層に形成される金属の融点が約９００〜１２０
０℃と低いので、８００〜１１００℃で焼成できる材料
を使用する必要があり、代表的なものとしては、ホウケ
イ酸ガラスやさらに数種類の酸化物（例えばＭｇＯ、Ｃ
ａＯ、Ａｌ2Ｏ3、ＰｂＯ、Ｋ2Ｏ、Ｎａ2Ｏ、ＺｎＯ、Ｌ
ｉ2Ｏなど）を含むガラス粉末とアルミナ、石英などの
セラミック粉末の混合物を原料とするものや、コージエ
ライト系、αスポジュメン系の結晶化が生じるガラス粉
末を原料とするものがある。かかる材料は単層としても
用いることができるが、積層して多層基板とするために
は、グリーンシートを使用したグリーンシート積層法が
用いられる。セラミック絶縁体材料粉末をドクターブレ
ード法により成形し、厚み０．１〜０．５ｍｍ程度のグ
リーンシートを得る。そして必要な配線パターンをＡ
ｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ−Ｐｔなどの
導体材料ペーストを使用してスクリーン印刷する。ま
た、他の導体層が接続できるように、打ち抜き金型やパ
ンチングマシーンでグリーンシートに０．３〜２．０ｍ
ｍφ程度の貫通スルーホールを形成する。ピンやリード
の挿入されない配線用ビアホールにはＡｇ系導体材料を
充填しておく。同様の方法で回路を形成するのに必要な
だけ、他のグリーンシートにも配線パターンを印刷す
る。これらのグリーンシートを各グリーンシートに穴明
けした位置決め穴を用いて正確に積層した後、８０〜１
５０℃、５０〜２５０ｋｇ／ｃｍ2の条件で熱圧着し一
体化する。
内蔵するＡｇ系導体材料の融点よりも低い温度で焼成で
きるものを使用する。例えばＡｇ導体やＰｄおよびＰｔ
の含有率の低いＡｇ合金系導体を使用する場合には、そ
れらの多層に形成される金属の融点が約９００〜１２０
０℃と低いので、８００〜１１００℃で焼成できる材料
を使用する必要があり、代表的なものとしては、ホウケ
イ酸ガラスやさらに数種類の酸化物（例えばＭｇＯ、Ｃ
ａＯ、Ａｌ2Ｏ3、ＰｂＯ、Ｋ2Ｏ、Ｎａ2Ｏ、ＺｎＯ、Ｌ
ｉ2Ｏなど）を含むガラス粉末とアルミナ、石英などの
セラミック粉末の混合物を原料とするものや、コージエ
ライト系、αスポジュメン系の結晶化が生じるガラス粉
末を原料とするものがある。かかる材料は単層としても
用いることができるが、積層して多層基板とするために
は、グリーンシートを使用したグリーンシート積層法が
用いられる。セラミック絶縁体材料粉末をドクターブレ
ード法により成形し、厚み０．１〜０．５ｍｍ程度のグ
リーンシートを得る。そして必要な配線パターンをＡ
ｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ−Ｐｔなどの
導体材料ペーストを使用してスクリーン印刷する。ま
た、他の導体層が接続できるように、打ち抜き金型やパ
ンチングマシーンでグリーンシートに０．３〜２．０ｍ
ｍφ程度の貫通スルーホールを形成する。ピンやリード
の挿入されない配線用ビアホールにはＡｇ系導体材料を
充填しておく。同様の方法で回路を形成するのに必要な
だけ、他のグリーンシートにも配線パターンを印刷す
る。これらのグリーンシートを各グリーンシートに穴明
けした位置決め穴を用いて正確に積層した後、８０〜１
５０℃、５０〜２５０ｋｇ／ｃｍ2の条件で熱圧着し一
体化する。
【００１０】回路に抵抗を含む場合には、酸化雰囲気で
焼成されるＲｕＯ2、Ｂｉ2Ｒｕ2Ｏ7系の抵抗を形成す
る。その場合には抵抗用電極とともに表面もしくは内層
用グリーンシートに印刷しておく。以上のようにしたも
のを酸化雰囲気で同時焼成し、導体内蔵セラミック多層
基板を得る。さらに必要な場合には、ＲｕＯ2、Ｂｉ2Ｒ
ｕ2Ｏ7系の抵抗およびオーバーコートを印刷し、酸化雰
囲気で焼成する。このＣｕ導体の焼成は、５００〜１０
００℃の焼成温度で行われるが、その焼成温度がＡｇ系
の内蔵導体との共融温度より高い場合には、両方の導体
の接合面に焼成中液相が生じ、Ａｇ成分がＣｕ系導体の
表面に析出し耐マイグレーション性を悪くしたり、ブク
やフクレが発生して信頼性が低下したりする。よって通
常はＣｕ系導体材料の焼成温度はＡｇ系導体との共融温
度以下になるようにする。この場合には、低温でもＣｕ
系導体が焼成できるように０．１〜１．０μｍ平均粒径
の微細なＣｕ系粉末や０．１〜１０μｍ程度の広い粒度
分布を持つＣｕ系粉末が導体材料に使用される。
焼成されるＲｕＯ2、Ｂｉ2Ｒｕ2Ｏ7系の抵抗を形成す
る。その場合には抵抗用電極とともに表面もしくは内層
用グリーンシートに印刷しておく。以上のようにしたも
のを酸化雰囲気で同時焼成し、導体内蔵セラミック多層
基板を得る。さらに必要な場合には、ＲｕＯ2、Ｂｉ2Ｒ
ｕ2Ｏ7系の抵抗およびオーバーコートを印刷し、酸化雰
囲気で焼成する。このＣｕ導体の焼成は、５００〜１０
００℃の焼成温度で行われるが、その焼成温度がＡｇ系
の内蔵導体との共融温度より高い場合には、両方の導体
の接合面に焼成中液相が生じ、Ａｇ成分がＣｕ系導体の
表面に析出し耐マイグレーション性を悪くしたり、ブク
やフクレが発生して信頼性が低下したりする。よって通
常はＣｕ系導体材料の焼成温度はＡｇ系導体との共融温
度以下になるようにする。この場合には、低温でもＣｕ
系導体が焼成できるように０．１〜１．０μｍ平均粒径
の微細なＣｕ系粉末や０．１〜１０μｍ程度の広い粒度
分布を持つＣｕ系粉末が導体材料に使用される。
【００１１】図２は本発明の基板の構成を示す概念図
で、図中５はグリーンシートより形成されたセラミック
絶縁体層で、図の場合は３層により構成される。貫通ス
ルーホールの内面及び表面のスルーホール近辺にはＡｇ
系導体層１が被覆されており、その表面を一部覆ってＣ
ｕ系導体層２がパターン化されている。そして貫通スル
ーホールにコバーピン３又は電子部品のリードが挿入さ
れ、ハンダ４で固定されている。６はＡｇ系内蔵導体で
７のビアホール内に充填されたＡｇ系導体と接続して回
路を形成している。２は表面に形成したＣｕ系導体で、
４はハンダである。図示はされていないが、抵抗体は多
層のグリーンシートに内蔵されてもよいし、表面に形成
されてもよく、又、内蔵と表面の両方に存在してもよ
い。
で、図中５はグリーンシートより形成されたセラミック
絶縁体層で、図の場合は３層により構成される。貫通ス
ルーホールの内面及び表面のスルーホール近辺にはＡｇ
系導体層１が被覆されており、その表面を一部覆ってＣ
ｕ系導体層２がパターン化されている。そして貫通スル
ーホールにコバーピン３又は電子部品のリードが挿入さ
れ、ハンダ４で固定されている。６はＡｇ系内蔵導体で
７のビアホール内に充填されたＡｇ系導体と接続して回
路を形成している。２は表面に形成したＣｕ系導体で、
４はハンダである。図示はされていないが、抵抗体は多
層のグリーンシートに内蔵されてもよいし、表面に形成
されてもよく、又、内蔵と表面の両方に存在してもよ
い。
【００１２】
【実施例】実施例に基づいて本発明をさらに詳細に説明
する。なお、％はいずれも重量基準である。 実施例１ １４５０℃で溶融後、水中急冷し、さらに粉砕して作成
したＣａＯ１８．２％、Ａｌ2Ｏ3１８．２％、ＳｉＯ2
５４．５％、Ｂ2Ｏ3９．１％の組成をもつ平均粒径３〜
３．５μｍのガラス粉末６０％と平均粒径１．２μｍの
アルミナ粉末４０％よりなるセラミック絶縁体用混合粉
末に、溶剤（トルエン、キシレン、アルコール類）、バ
インダー（アクリル樹脂）、可塑剤（ＤＯＰ）を加え、
十分に混練して粘度２０００〜４００００ｃｐｓのスラ
リーを作成し、通常のドクターブレード法を用いて厚み
０．４ｍｍのグリーンシートを作成した。このグリーン
シートを１５０ｍｍ角に切断し、所定位置に金型で１．
０ｍｍφのスルーホールや導体充填用のビアを形成し
た。
する。なお、％はいずれも重量基準である。 実施例１ １４５０℃で溶融後、水中急冷し、さらに粉砕して作成
したＣａＯ１８．２％、Ａｌ2Ｏ3１８．２％、ＳｉＯ2
５４．５％、Ｂ2Ｏ3９．１％の組成をもつ平均粒径３〜
３．５μｍのガラス粉末６０％と平均粒径１．２μｍの
アルミナ粉末４０％よりなるセラミック絶縁体用混合粉
末に、溶剤（トルエン、キシレン、アルコール類）、バ
インダー（アクリル樹脂）、可塑剤（ＤＯＰ）を加え、
十分に混練して粘度２０００〜４００００ｃｐｓのスラ
リーを作成し、通常のドクターブレード法を用いて厚み
０．４ｍｍのグリーンシートを作成した。このグリーン
シートを１５０ｍｍ角に切断し、所定位置に金型で１．
０ｍｍφのスルーホールや導体充填用のビアを形成し
た。
【００１３】Ａｇ／Ｐｄ粉末にバインダー（エチルセル
ローズ）と溶剤（テルピネオール）を加え、充分混練し
て作成したＡｇ／Ｐｄ導体ペーストを導体充填用ビアに
充填し、同じＡｇ／Ｐｄ導体ペーストを使用してＡｇ／
Ｐｄ配線パターンを印刷した。なお、この時、本発明記
載の貫通スルーホールは、スルーホールの形成のみでそ
の内面の導体コートは行わない。同様の方法でＡｇペー
ストで配線パターンの印刷を終えたグリーンシートの所
定枚数を積層した後、１００℃、１００ｋｇ／ｃｍ2の
条件で熱圧着し一体化した後、貫通スルーホール部分に
下から真空吸引しながらＡｇ／Ｐｄペーストを印刷して
スルーホール内面をコートする。この時、Ａｇ／Ｐｄ印
刷用のパターンはスルーホール径より焼成後の寸法で片
側０．１ｍｍ以上となるよう拡大しておいた。これを通
常の電気式連続ベルト炉を使用して９００℃、２０分ホ
ールドの条件で空気中同時焼成した。
ローズ）と溶剤（テルピネオール）を加え、充分混練し
て作成したＡｇ／Ｐｄ導体ペーストを導体充填用ビアに
充填し、同じＡｇ／Ｐｄ導体ペーストを使用してＡｇ／
Ｐｄ配線パターンを印刷した。なお、この時、本発明記
載の貫通スルーホールは、スルーホールの形成のみでそ
の内面の導体コートは行わない。同様の方法でＡｇペー
ストで配線パターンの印刷を終えたグリーンシートの所
定枚数を積層した後、１００℃、１００ｋｇ／ｃｍ2の
条件で熱圧着し一体化した後、貫通スルーホール部分に
下から真空吸引しながらＡｇ／Ｐｄペーストを印刷して
スルーホール内面をコートする。この時、Ａｇ／Ｐｄ印
刷用のパターンはスルーホール径より焼成後の寸法で片
側０．１ｍｍ以上となるよう拡大しておいた。これを通
常の電気式連続ベルト炉を使用して９００℃、２０分ホ
ールドの条件で空気中同時焼成した。
【００１４】得られた基板表面のランド部のＡｇ／Ｐｄ
導体に重ねてＣｕ系ペーストを使用してＣｕ系配線パタ
ーンを印刷した。この時、Ｃｕのパターンは基板表面で
図１のようにＡｇ／Ｐｄとの重なり部分を有し、かつ貫
通スルーホール端部より外側のみとした。Ｃｕ系配線パ
ターンの印刷後、７５０℃、１０分ホールドの条件で、
通常の電気式連続ベルト炉を使用してＮ2雰囲気で焼成
した。得られた基板の貫通スルーホールに、Ｓｎメッキ
を施したφ１．２ｍｍのつばを有するφ０．５ｍｍのＣ
ｕのリードを挿入し、２３０℃、３０秒の条件で６３Ｐ
ｂ／３７Ｓｎ半田にて半田付けした。
導体に重ねてＣｕ系ペーストを使用してＣｕ系配線パタ
ーンを印刷した。この時、Ｃｕのパターンは基板表面で
図１のようにＡｇ／Ｐｄとの重なり部分を有し、かつ貫
通スルーホール端部より外側のみとした。Ｃｕ系配線パ
ターンの印刷後、７５０℃、１０分ホールドの条件で、
通常の電気式連続ベルト炉を使用してＮ2雰囲気で焼成
した。得られた基板の貫通スルーホールに、Ｓｎメッキ
を施したφ１．２ｍｍのつばを有するφ０．５ｍｍのＣ
ｕのリードを挿入し、２３０℃、３０秒の条件で６３Ｐ
ｂ／３７Ｓｎ半田にて半田付けした。
【００１５】実施例２ Ａｇ／Ｐｄ導体のスルーホール端部からの拡大を０．０
５ｍｍとしたほかは実施例１と同様に行った。
５ｍｍとしたほかは実施例１と同様に行った。
【００１６】比較例１ 混成集積回路基板として焼成済みのセラミック基板の貫
通スルーホールに図４の従来例のようにＣｕペーストを
印刷・焼成した。 比較例２ 表層のＣｕのパターンを用いず、図５のように全てＡｇ
／Ｐｄによる同時焼成とした。 比較例３ 図６のようにＡｇ／Ｐｄ導体のスルーホール端部からの
拡大を０．２ｍｍとしたが、Ａｇ／Ｐｄ導体とＣｕ導体
の間に０．１ｍｍの間隔を設けた。上記の実施例１，２
及び比較例１〜３のスルーホール径、スルーホール内面
の導体被覆不良率及び表面導体のハンダ食われ面積を比
較したものを表１に示す。ここでハンダ食われ面積は２
３０℃、１０秒間を５回繰り返して求めた。
通スルーホールに図４の従来例のようにＣｕペーストを
印刷・焼成した。 比較例２ 表層のＣｕのパターンを用いず、図５のように全てＡｇ
／Ｐｄによる同時焼成とした。 比較例３ 図６のようにＡｇ／Ｐｄ導体のスルーホール端部からの
拡大を０．２ｍｍとしたが、Ａｇ／Ｐｄ導体とＣｕ導体
の間に０．１ｍｍの間隔を設けた。上記の実施例１，２
及び比較例１〜３のスルーホール径、スルーホール内面
の導体被覆不良率及び表面導体のハンダ食われ面積を比
較したものを表１に示す。ここでハンダ食われ面積は２
３０℃、１０秒間を５回繰り返して求めた。
【００１７】
【表１】
【００１８】
【発明の効果】以上のように本発明によれば、グリーン
シートの焼成ひずみに影響されることなく、貫通スルー
ホールの導通を完全にし、表面導体の耐ハンダ食われ性
に優れ、かつ量産性に優れた低温焼成セラミック回路基
板が提供される。しかも、多層配線基板としてみた場合
に、数十層にもおよぶ多数層を、少ない焼成回数で、し
かも、表面に導通抵抗が小さく耐マイグレーション性、
耐ハンダ食われ性の優れたＣｕ系導体を有し、スルーホ
ール内面及び内層には導通抵抗が小さく、酸化焼成が可
能なＡｇ系の導体を有する多層配線基板が提供される。
そして、信頼性の高いＲｕＯ2、Ｂｉ2Ｒｕ2Ｏ7系の抵抗
を一体化して設けることができる。又、本発明によれ
ば、汎用化しうる高密度セラミック多層配線基板部分と
特定用途化しうる表面配線部分からなるため、回路設計
及び設計変更に適した多層配線基板およびその製造法が
提供される。
シートの焼成ひずみに影響されることなく、貫通スルー
ホールの導通を完全にし、表面導体の耐ハンダ食われ性
に優れ、かつ量産性に優れた低温焼成セラミック回路基
板が提供される。しかも、多層配線基板としてみた場合
に、数十層にもおよぶ多数層を、少ない焼成回数で、し
かも、表面に導通抵抗が小さく耐マイグレーション性、
耐ハンダ食われ性の優れたＣｕ系導体を有し、スルーホ
ール内面及び内層には導通抵抗が小さく、酸化焼成が可
能なＡｇ系の導体を有する多層配線基板が提供される。
そして、信頼性の高いＲｕＯ2、Ｂｉ2Ｒｕ2Ｏ7系の抵抗
を一体化して設けることができる。又、本発明によれ
ば、汎用化しうる高密度セラミック多層配線基板部分と
特定用途化しうる表面配線部分からなるため、回路設計
及び設計変更に適した多層配線基板およびその製造法が
提供される。
【図１】本発明の基板のスルーホール部分の説明図、
【図２】同発明の基板の説明図、
【図３】従来の基板の説明図、
【図４】従来の方法によるスルーホール部分の説明図、
【図５】比較例の説明図、
【図６】比較例を示す説明図。
１ Ａｇ系導体 １’ ランド部 ２ Ｃｕ系導体 ３ コバーピン ４ ハンダ ５ セラミック絶縁層 ６ 内部導体 ７ 穴埋め導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲垣 潔 山口県美弥市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミックス内
Claims (3)
- 【請求項１】 貫通スルーホールを有する低温焼成セラ
ミック回路基板において、上記スルーホールの内面及び
上記セラミック回路基板の表面のスルーホールのランド
部がＡｇ系導体層で被覆され、上記セラミック回路基板
の表面のスルーホールのランド部がＡｇ系導体層に重ね
てＣｕ系導体層で被覆されたことを特徴とする低温焼成
セラミック回路基板。 - 【請求項２】 貫通スルーホールを有する低温焼成セラ
ミック回路基板の製造方法において、グリーンシートの
上記貫通スルーホールの内面及び上記グリーンシートの
スルーホールのランド部をＡｇ系ペーストで被覆し、同
時低温焼成し、ついで上記スルーホールのランド部の焼
成されたＡｇ系導体層に重ねてＣｕ系ペーストを印刷
し、上記Ｃｕ系ペーストをＡｇとＣｕの共晶点以下で焼
成することを特徴とする低温焼成セラミック回路基板の
製造法。 - 【請求項３】 請求項１に記載された低温焼成セラミッ
ク回路基板の貫通スルーホールに挿入されたピンがハン
ダ付けで固定された構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006694A JPH088505A (ja) | 1994-06-22 | 1994-06-22 | 低温焼成セラミック回路基板およびその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006694A JPH088505A (ja) | 1994-06-22 | 1994-06-22 | 低温焼成セラミック回路基板およびその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088505A true JPH088505A (ja) | 1996-01-12 |
Family
ID=15260189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14006694A Pending JPH088505A (ja) | 1994-06-22 | 1994-06-22 | 低温焼成セラミック回路基板およびその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088505A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343056A (ja) * | 2003-04-25 | 2004-12-02 | Denso Corp | 厚膜回路基板、その製造方法および集積回路装置 |
| JP2006066760A (ja) * | 2004-08-30 | 2006-03-09 | Nippon Seiki Co Ltd | 回路基板 |
| JP2018205194A (ja) * | 2017-06-07 | 2018-12-27 | 日本特殊陶業株式会社 | ガスセンサ素子の製造方法 |
-
1994
- 1994-06-22 JP JP14006694A patent/JPH088505A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343056A (ja) * | 2003-04-25 | 2004-12-02 | Denso Corp | 厚膜回路基板、その製造方法および集積回路装置 |
| JP4501464B2 (ja) * | 2003-04-25 | 2010-07-14 | 株式会社デンソー | 厚膜回路基板、その製造方法および集積回路装置 |
| JP2006066760A (ja) * | 2004-08-30 | 2006-03-09 | Nippon Seiki Co Ltd | 回路基板 |
| JP2018205194A (ja) * | 2017-06-07 | 2018-12-27 | 日本特殊陶業株式会社 | ガスセンサ素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237258B2 (ja) | セラミック多層配線基板 | |
| JPH0378798B2 (ja) | ||
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH088505A (ja) | 低温焼成セラミック回路基板およびその製造法 | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JP3686687B2 (ja) | 低温焼成セラミック回路基板 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH06334351A (ja) | 導体ペーストおよびそれを用いたセラミック多層配線基板 | |
| JPH0685466A (ja) | 多層回路基板 | |
| JPH0797447B2 (ja) | メタライズ組成物 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JPH0680897B2 (ja) | セラミツク銅多層配線基板の製造方法 | |
| JPS61289691A (ja) | メタライズ組成物 | |
| JPH01138792A (ja) | セラミック多層回路基板 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JPH0632379B2 (ja) | セラミツク配線基板の製造方法 | |
| JP2505107B2 (ja) | セラミック多層配線基板およびその製造法 | |
| JP2842707B2 (ja) | 回路基板 | |
| JPH0685457A (ja) | セラミック多層回路基板及びその製造方法 | |
| JP2001102695A (ja) | セラミック回路基板およびその製造方法 | |
| JPH0818235A (ja) | 積層セラミック回路基板の製造方法 | |
| JPH0554718B2 (ja) | ||
| JPH11307892A (ja) | 導電ペースト組成物およびそれを用いたセラミック配線基板 | |
| JPH0677665A (ja) | 多層回路基板及びその製法 |