JPH0685466A - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JPH0685466A
JPH0685466A JP4232118A JP23211892A JPH0685466A JP H0685466 A JPH0685466 A JP H0685466A JP 4232118 A JP4232118 A JP 4232118A JP 23211892 A JP23211892 A JP 23211892A JP H0685466 A JPH0685466 A JP H0685466A
Authority
JP
Japan
Prior art keywords
conductive paste
circuit board
viscosity
wiring
shear rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4232118A
Other languages
English (en)
Inventor
Yutaka Irumagawa
裕 入間川
Hiroshi Suenaga
弘 末永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4232118A priority Critical patent/JPH0685466A/ja
Publication of JPH0685466A publication Critical patent/JPH0685466A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 ビアホール導体となるスルーホールに導電性
ペーストを充填した時に、充填したビアホール導体の表
面に発生する凹みを防止し、ビアホール導体の導通不良
を皆無とした多層回路基板を提供する。 【構成】 ガラス−セラミックから成る多層回路基板1
0であって、内部配線3間及び内部配線3と表面配線と
を接続するビアホール導体5が、導電性粉末と、無機バ
インダーと、有機ビヒクルからなる導電性ペーストを焼
成して形成されるとともに、その導電性ペーストのずり
速度1が2600〜4200ポイズ、ずり速度5が10
50〜1350ポイズである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子機器に利用される多
層回路基板、特にガラスフリットに無機物フィラーを添
加した低温焼成可能な多層回路基板に関するものであ
る。
【0002】
【従来の技術】一般に電子機器に使用される多層回路基
板は高密度化、高速化、高信頼性化、低価格化などが求
められている。従来は、これらの要求に対応するために
銅張りしたエポキシ・フェノールなどを用いた有機基
板、もしくはMo、Wなどを配線材料として用いたアル
ミナセラミック多層回路基板が用いられていた。しか
し、近年、先に述べた高密度化等の要求もさらに厳しく
なってきている。前述の有機基板においては熱膨張係数
が高く、熱伝導率が悪いために熱的信頼性に劣り、ま
た、アルミナセラミック多層回路基板においては配線材
料としてMo、Wなどを使用するために導体抵抗が高
く、高速化への対応に限界があり、かつ高温焼成である
ため価格にも高いという欠点があった。
【0003】これらの要求に応えるために、基板材料と
して、ガラスフリットにアルミナ等の無機物フィラーを
添加し、内部配線にAu、Ag、Cuなどの低融点、低
抵抗の貴金属材料、即ち、低抵抗の金属材料を用いた低
温焼成可能な多層回路基板が提案されている(例えば、
特開昭61−108192号公報参照)。
【0004】ここで、多層回路基板は、低抵抗の金属材
料の内部配線を配置したガラス−セラミックから成る絶
縁層を積層した回路基板本体の表面に、表面配線を配置
するとともに、前記絶縁層内に内部配線間及び内部配線
と表面配線とを接続するビアホール導体を形成した構造
となっている。
【0005】このような多層回路基板の製造は、まずガ
ラス−セラミックから成るグリーンシートを形成し、こ
のグリーンシートにビアホール導体が充填されるスルー
ホールを形成し、次にこのスルーホール内に導電性ペー
ストを充填し、さらに所定形状の内部配線となる導電性
ペーストで印刷、乾燥する。このように形成されたグリ
ーンシートを複数枚圧着積層して、所定雰囲気、所定温
度条件で一体焼結を行う。その後、焼成した回路基板本
体上に所定形状の表面配線となる導電性ペーストで印刷
形成し、所定雰囲気、所定温度条件で焼きつける。
【0006】前記多層回路基板の製造工程では、ガラス
−セラミックから成る絶縁層の焼結は、通常のアルミナ
セラミックに比較して、900℃前後の低温で焼成され
るため、この絶縁層と同時に焼成される内部配線及びビ
アホール導体を構成する導電性ペーストの焼結挙動を絶
縁層(グリーンシート)の焼結挙動と近似させることが
重要である。通常、内部配線、ビアホール導体として、
低融点で且つ低抵抗の金属粉末を主成分とする導電性ペ
ーストが用いられる。しかし、導電性粉末の融点が低い
ために、内部配線と基板の絶縁層との焼結挙動が合わず
基板の反りを生ずる。特に、Au及びCuに比べて融点
が低いAgを用いた場合は基板の反りが顕著である。
【0007】このような基板の反りを解決するために、
内部配線及びビアホール導体を構成する導電性ペースト
に低融点ガラスフリットを添加して焼結挙動を近似させ
ることが提案されている。
【0008】
【発明が解決しようとする問題点】しかし、内部配線及
びビアホール導体を形成する導電性ペーストにガラスフ
リットを添加したものを用いると、上述の製造工程で、
グリーンシートのスルーホールにビアホール導体となる
導電性ペーストを充填し、さらにグリーンシート上に内
部配線となる配線パターンを印刷し、このグリーンシー
トを複数枚積層する際に、スルーホールの開口で充填し
た導電性ペーストの凹みが発生してしまう。
【0009】この状態で、焼成工程で、導電性ペースト
のガラス成分が凹みに流入して、ビアホール導体での導
通不良が発生することがある。
【0010】このような導通不良を解消するには、ビア
ホール導体となるスルーホールに導電性ペーストを充填
した時に、スルーホールに充填した導電性ペーストの表
面が凹まないようにすることが重要となる。この凹み発
生の原因としては、スルーホールに導電性ペーストを充
填する際には、敷紙上にグリーンシートを載置して、内
部配線となる配線パターンの形成と同時にスルーホール
内に導電性ペーストを充填するが、この工程を終了した
後、グリーンシートを敷紙から剥離した時に、この敷紙
上に、スルーホールに充填した導電性ペーストの一部が
残存してしまい、この結果、スルーホール内の導電性ペ
ーストの充填量が不足してしまうため、グリーンシート
の裏面側のスルーホールの開口やまた表面側の開口で凹
みが発生してしまう。
【0011】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、ビアホール導体となるスル
ーホールに導電性ペーストを充填した時に、充填したビ
アホール導体の表面に発生する凹みを防止し、ビアホー
ル導体の導通不良を皆無とした多層回路基板を提供する
ことである。
【0012】
【問題点を解決するための手段】本発明は、ガラス−セ
ラミックから成る絶縁層間に低抵抗の金属材料から成る
内部配線を配置した回路基板本体の表面に、表面配線を
配置するとともに、前記内部配線間及び内部配線と表面
配線とをビアホール導体を介して接続して成る多層回路
基板であって、前記ビアホール導体は、導電性粉末と、
無機バインダーと、有機ビヒクルから成り、前記ビアホ
ール導体は、導電性粉末と、無機バインダーと、有機ビ
ヒクルから成り、ずり速度1の粘度が2600〜380
0ポイズで、且つずり速度5の粘度が1050〜135
0ポイズである導電性ペーストを焼成して形成されてい
る。
【0013】
【作用】一般に、粘度は、Herscheh−Bulk
leyの流動方程式より導かれる。
【0014】 η=S−SO /D S−SO =μDn 上式で、 S :ずり応力 SO :降伏値 D :ずり速度 μ :非ニュートン粘度係数 n :非ニュートン粘度指数 η :粘度 本発明で、ずり速度1の粘度は、導電性ペーストの構造
的な粘度を示し、応力の低い状態であり、長期保存後の
安定性やスクリーン印刷した後のスルーホールに充填さ
れた状態の静止形状に大きく寄与する。
【0015】ずり速度1の粘度が2600ポイズ未満で
あると、ペーストを長期保存していると、Agなどの導
電性粉末の比重が大きいため、無機バインダー、有機ビ
ヒクル中の有機バインダーが導電性粉末を支えきれず、
導電性粉末の沈降現象を起こし、スクリーン印刷時のス
クリーンメシュの目ずまりが発生してしまい、印刷性を
悪化させる。
【0016】また、ずり速度1の粘度が3800ポイズ
を越えると、ペーストを長期保存していると、Agなど
の導電性粉末が互いに凝集してしまい、増粘現象を起こ
してしまう。これは、導電性ペースト中の有機バインダ
ーの配合量などかが相対的に多くなり、導電性粉末が相
互に接触する確立が高くなるためである。
【0017】本発明でずり速度5の粘度は、スクリーン
印刷時、スキージや印刷直後スクリーンが印刷された導
電性ペーストから剥離された状態の粘度を示し、応力が
かかった状態であり、スクリーンメッシュの通過のし易
さに寄与するものである。
【0018】ずり速度5の粘度が1050ポイズ未満で
あると、導電性ペーストをスクリーン上でスキージで移
動させた印刷した際に、スルーホールに充填したビアホ
ール導体の周囲にニジミが発生しやすく、内部配線パタ
ーンとのマイグレーションなどがによる導通不良が発生
する。
【0019】また、ずり速度5の粘度が1350ポイズ
を越えると、スルーホールに充填した導電性ペースト
が、充填されたことを確認するための敷紙に大量に取ら
れ、ビアホール導体の上部に凹みが発生してしまう。こ
れにより、積層後に上下の内部配線パターンとの導通不
良が発生してしまう。
【0020】従って、本発明の多層回路基板によれば、
ビアホール導体の凹みが発生することなく、安定してビ
アホール導体を形成することができ、生産性にすぐれ、
且つ導通不良のない多層回路基板が得られる。
【0021】
【実施例】以下、本発明を図面に基づいて詳説する。図
において、多層回路基板10は、絶縁層2a、2b、2
cと、内部配線3・・と、表面配線4と、ビアホール導
体5・・・とから成る回路基板本体1と、該回路基板本
体1上形成された表面導体4とから構成されている。
【0022】回路基板本体1は、絶縁層2a、2b、2
cの層間に所定回路パターンに対応して内部配線3・・
・が形成され、さらに該内部配線3及び表面に形成され
る表面配線4と内部配線3・・・とを接続するために、
絶縁層2a、2b、2cを貫くビアホール導体5・・か
ら成り、焼成された回路基板本体1においては、絶縁層
2a、2b、2cは、絶縁層2a、2b、2cの焼結反
応により一体化されることになる。
【0023】絶縁層2a、2b、2cは、低温焼成可能
なガラス−セラミック材料、例えばMgO−SiO2
Al2 3 −B2 3 系、CaO−SiO2 −Al2
3 −B2 3 系、MgO−SiO2 −Al2 3 系、C
aO−SiO2 −Al2 3系、MgO−CaO−Si
2 −Al2 3 系のガラス成分とアルミナ、ムライ
ト、コージェライトなどの無機物フィラーとを主成分と
するグリーンシート部材を焼成して得られる。尚、無機
物フィラーはガラス成分に対して通常10〜45wt%
程度添加される。
【0024】内部配線3は、絶縁層2a、2b、2c間
に配置され、所定回路パターンを達成する所定パターン
に形成されている。具体的には、グリーンシート部材の
主面に内部配線3となるAg系導電性ペーストを厚膜手
法により形成し、シート部材と同時に焼成することによ
り形成される。
【0025】ビアホール導体5は絶縁層2a、2b、2
c間の内部配線3・・・及び内部配線3・・と表面配線
4・・とを接続するために形成され、具体的にはシート
上にスルーホールを形成して置き、上述の内部配線3・
・・を形成するAg系導電性ペーストを印刷する際に、
この導電性ペーストをスルーホール内に充填し、さらに
シート部材と同時に焼成することにより形成される。
【0026】表面配線4は、回路基板本体1の一方又は
両主面に所定の高密度パターンで形成されている。表面
配線4は、例えば、マイグレーションを起こしにくいC
u系導電性ペーストの印刷、焼きつけにより形成され
る。尚、表面配線4の形成と同時に、回路基板本体1上
に搭載される電子部品6の端子電極パッドや、信号の出
力端子を形成することができる。
【0027】また、基板本体1の一方又は両主面に必要
に応じて電子部品6などが搭載される。
【0028】次に、上述の多層回路基板1の製造方法を
説明する。
【0029】先ず、上述のガラス成分と無機物フィラー
を所定組成量比となるように秤量・混合し、さらに有機
ビヒクルを加え、ガラス−セラミックペーストを作成す
る。
【0030】このペーストをドクターブレード法で10
0〜200μmのガラス−セラミックテープを作成す
る。
【0031】次に、このテープ部材を複数又は1つの多
層回路基板が抽出できる寸法に裁断してガラス−セラミ
ックのグリーンシート部材を作成する。
【0032】次に、絶縁層2aに対応するグリーンシー
ト部材に、ビアホール導体が形成される位置にスルーホ
ールをパンチング加工を行う。この時、スルーホールの
穴径は80〜230μmである。具体的にはグリーンシ
ート部材の厚みをx、スルーホールの穴径をyとした
時、y/x(穴径/厚比率:α値)が0.5〜1.3の
範囲になるように設定する。尚、絶縁層2b、2cに対
応するグリーンシート部材についてもパンチング加工を
行う。
【0033】次に、スクリーン印刷装置の印刷基準面
に、敷紙を敷いて、該敷紙上に上述のスルーホールが形
成されたグリーンシート部材を載置し、スクリーン印刷
法によって導電性ペーストをスルーホールに充填する。
また、スルーホールの充填が終了した後、導電性ペース
トをもちいて内部配線3となる配線パターンをスクリー
ン印刷する。尚、導電性ペーストの粘度などの特性によ
っては、一回のスクリーン印刷工程でスルーホール内に
導電性ペーストが充填し、且つグリーンシート上に内部
配線3となる配線パターンを形成してもよい。
【0034】次に、前記敷紙から印刷を施したグリーン
シート部材を剥離する。この時、スルーホールに完全に
導電性ペーストが充填されていれば、敷紙上に導電性ペ
ーストが残存するため、充填の良否を判別することがで
きる。
【0035】次に、このグリーンシート部材を、所定回
路パターンに応じて、複数枚(図では絶縁層2a、2
b、2cの3枚)積層し、熱圧着を行い、未焼成の回路
基板本体1を作成する。
【0036】次に、未焼成の回路基板本体1を、1つの
多層回路基板が抽出できるように、プレス成型によりス
ナップラインを形成する。
【0037】次に、未焼成の回路基板本体1を、大気雰
囲気又は中性雰囲気で、約900℃で焼成する。尚、焼
成工程は、グリーンシート部材を形成する絶縁ペースト
中に加えられた有機ビヒクルや導電性ペースト中の有機
ビヒクルを焼失される脱バイ工程と、グリーンシート部
材の主成分であるガラス−セラミックの焼結反応及び内
部配線3、ビアホール導体5を焼結反応を行う焼結工程
から成る。これにより、焼結された回路基板本体1が完
成する。
【0038】次に、回路基板本体1の一方又は両主面に
Cu系導電性ペーストを用いて、所定表面配線4となる
配線パターンを印刷し、さらに乾燥する。
【0039】次に、表面配線4を形成した回路基板本体
1を還元性雰囲気又は中性雰囲気で870℃以下の温度
で焼成して、回路基板本体1に表面配線5を焼きつけ
る。
【0040】さらに、必要に応じて、電子部品6を回路
基板本体1の表面配線4上に搭載し、スナップラインに
沿って分割して、多層回路基板10を抽出する。
【0041】尚、上述の実施例において、内部配線3、
ビアホール導体5と表面配線4とが同一条件で焼成可能
な場合、例えば、内部配線3、ビアホール導体5と表面
配線4とが共に、Ag系導体(Ag単体、又はAg−P
dのようなAg合金)、Cu系導体などの場合には、焼
結工程を表面配線4の配線パターンを形成した後の1回
にすることができる。またスナップラインに沿って分割
する工程を電子部品6の搭載前にするなど、工程順序を
変えることが可能である。
【0042】本発明は、ビアホール導体5の表面部分で
の凹みが形成されないように、内部配線3及びビアホー
ル導体5を形成する導電性ペーストを厳密に管理するこ
とが重要である。
【0043】この導電性ペーストは、導電性粉末と、無
機バインダーと、主に有機バインダーと有機溶剤からな
る有機ビヒクルとを均質混練して作成される。
【0044】導電性粉末は、Au、Ag、Cu及びその
合金などの低抵抗の金属材料が用いることができるが、
コストや焼成雰囲気を考慮して、Ag系の導電性粉末を
用いることが望ましい。このAg系導電性粉末の平均粒
径3〜8μmである。
【0045】無機バインダーは、屈伏点が700〜87
0℃のホウ珪酸系ガラスフリットやβ−石英固溶体など
が用いられる。この無機バインダーによって、絶縁層2
a〜2cのガラス−セラミック材料の焼結挙動を近時さ
せることができ、焼結後に導電性粉末間の均一に分散さ
れ、導電性粉末を強固を接合させるとともに、絶縁層2
a〜2cと導体との間で一定の接合強度を得るものであ
る。
【0046】有機ビヒクルを構成する有機バインダー
は、導電性ペースト中における導電性粉末及び無機バイ
ンダーを均質に分散させ、また焼成されるまでの配線パ
ターンを印刷形状を維持させるものであり、例えば、重
量平均分子量が7.2×104〜2.1×105 のエチ
ルセルロースなどが用いられる。
【0047】有機ビヒクルを構成する有機溶剤は、有機
バインダーとともに、導電性ペーストの粘度を所定粘度
に制御して、印刷性の向上させるものであり、例えば
2.2.4−トリメチルー1.3−ペンタンジオールモ
ノイソブチレートが用いられる。尚、分散剤として、例
えばポリ燐酸エステルが添加される。尚、有機バインダ
ーは、有機ビヒクル中の3〜5wt%と設定する。
【0048】ここで、重要なことは、導電性ペーストの
粘度を、ずり速度1で2600〜3800ポイズ、ずり
速度5で1050〜1350ポイズにする調整すること
である。
【0049】このような導電性ペーストを用いて、ビア
ホール導体5を形成するために、スルーホール内に充填
すれば、導電性ペーストの粘度を適正化することができ
るため、導電性ペーストをスルーホールに充填し、敷紙
からシート部材を剥離した時に、敷紙側に取られるペー
スト量を極小化させることができ、内部配線3との導通
を良好にすることができる。
【0050】また、長期保存性、スクリーンメッシュの
通過性が向上して、印刷精度が向上する。
【0051】(実験1)本発明者らは、導電性粉末とし
てAg粉末を、無機バインダーとしてホウ珪酸系ガラス
フリットを、有機ビヒクル中の有機バインダーとしてエ
チルセルロースを、有機ビヒクル中の溶剤として2.
2.4−トリメチルー1.3−ペンタンジオールモノイ
ソブチレートを、有機ビヒクル中の分散剤としてポリ燐
酸エステルを、夫々表1に示す含有量で、導電性ペース
ト試料を作成し、そのずり速度1及びずり速度5の粘度
を測定して、厚み180μmのシート部材上に所定内部
配線3のパターンを形成して、上述の製造方法で多層回
路基板1を作成し、ビアホール導体5の断線の有無、導
電性ペーストを3カ月間放置して、導電性粉末成分の沈
降状態及びビアホール導体周囲のニジミ状況を確認し
た。
【0052】尚、ずり速度1及びずり速度5の粘度は、
東機産業製VISCOINC EC型粘度計を用いて測
定し、ビアホール導体5の断線の有無は、任意の電極間
を4端子法により100ポイント測定した。
【0053】
【表1】
【0054】その結果、試料番号1では、ずり速度1の
粘度が4100と高いため、3カ月間の放置により固形
成分(導電性粉末及び無機バインダー)の沈降現象が発
生してしまい、長期保管に適したペーストが達成できな
い。
【0055】試料番号4では、ずり速度1の粘度が25
50と低いため、3カ月間の放置により固形成分の沈降
現象が発生してしまい、長期保管に適したペーストが達
成できない。
【0056】また、試料番号5では、ずり速度5の粘度
が1450と高いため、ビアホール導体を印刷して、グ
リーンシートを敷紙から剥離する際に、充填された多量
の導電性ペーストが取られてしまい、ビアホール導体の
開口部に凹みが発生してしまい、これにより導通不良が
発生してしまう。
【0057】また、試料番号6では、ずり速度5の粘度
が1005と低いため、ビアホール導体の周囲にニジミ
が発生してしまう。また、3カ月間の放置後の印刷にお
いても印刷の精度が劣化したままである。
【0058】以上のように、ビアホールとなるスルーホ
ールに充填する導電性ペーストとして、ずり速度1の粘
度を2600〜4200ポイズ、且つずり速度5の粘度
を1050〜1350ポイズにすることにより、スルー
ホールに充填された導電性ペーストの上部開口に凹みが
発生せず、また、ビアホール導体の周囲にもニジミが発
生せず、内部配線3や表面配線4との良好な導通が達成
できる。
【0059】また、3カ月放置後の印刷によって、良好
な印刷性が可能となる長期保存に適した導電性ペースト
となり、生産性が大幅に向上する。
【0060】尚、本発明において、グリーンシート部材
に、内部配線及びビアホール導体を形成するための導電
性ペーストのずり速度1及びずり速度5の粘度がが極め
て重要であって、有機ビヒクルとして、所定粘度の範囲
が維持できれば、その他に消泡剤などを添加してもよい
し、その他のペースト、即ちグリーンシート部材を形成
する絶縁ペーストや表面配線を形成する導電性ペースト
の組成物や、多層回路基板の構造、製造工程などは種々
の変更が可能である。
【0061】
【発明の効果】以上のように、本発明によれば、少なく
ともビアホール導体となる導電性ペーストがずり速度1
が2600〜4200ボイズであり、ずり速度5が10
50〜1350ボイズとなっているため、多層回路基板
中のビアホール導体の導通不良のない多層回路基板が実
現できる。また、導電性ペーストの混練状態が安定し、
長期保存に適し、また印刷性の向上が達成できる。
【図面の簡単な説明】
【図1】本発明の多層回路基板の断面構造を示す図であ
る。
【符号の説明】
1・・回路基板本体 2・・基板本体 2a、2b、2c・・・シート 3・・・内部配線 4・・・表面配線 5・・・ビアホール導体 6・・・電子部品 10・・多層回路基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ガラス−セラミックから成る絶縁層間に
    低抵抗の金属材料から成る内部配線を配置した回路基板
    本体の表面に、表面配線を配置するとともに、前記内部
    配線間及び内部配線と表面配線とをビアホール導体を介
    して接続して成る多層回路基板であって、 前記ビアホール導体は、導電性粉末と、無機バインダー
    と、有機ビヒクルから成り、ずり速度1の粘度が260
    0〜3800ポイズで、且つずり速度5の粘度が105
    0〜1350ポイズである導電性ペーストを焼成して形
    成されていることを特徴とする多層回路基板。
JP4232118A 1992-08-31 1992-08-31 多層回路基板 Pending JPH0685466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4232118A JPH0685466A (ja) 1992-08-31 1992-08-31 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4232118A JPH0685466A (ja) 1992-08-31 1992-08-31 多層回路基板

Publications (1)

Publication Number Publication Date
JPH0685466A true JPH0685466A (ja) 1994-03-25

Family

ID=16934291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4232118A Pending JPH0685466A (ja) 1992-08-31 1992-08-31 多層回路基板

Country Status (1)

Country Link
JP (1) JPH0685466A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083720A1 (ja) * 2004-02-27 2005-09-09 Tdk Corporation 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
WO2005083719A1 (ja) * 2004-02-27 2005-09-09 Tdk Corporation 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
JP2008117927A (ja) * 2006-11-02 2008-05-22 Murata Mfg Co Ltd バンプ電極の形成方法、その方法により形成されたバンプ電極および電子回路基板
JP2008235641A (ja) * 2007-03-22 2008-10-02 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
US7569247B2 (en) 2003-11-27 2009-08-04 Tdk Corporation Conductive paste for an electrode layer of a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component
US7572477B2 (en) 2003-12-15 2009-08-11 Tdk Corporation Dielectric paste for spacer layer of a multi-layered ceramic electronic component

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569247B2 (en) 2003-11-27 2009-08-04 Tdk Corporation Conductive paste for an electrode layer of a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component
US7572477B2 (en) 2003-12-15 2009-08-11 Tdk Corporation Dielectric paste for spacer layer of a multi-layered ceramic electronic component
WO2005083720A1 (ja) * 2004-02-27 2005-09-09 Tdk Corporation 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
WO2005083719A1 (ja) * 2004-02-27 2005-09-09 Tdk Corporation 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
KR100734785B1 (ko) * 2004-02-27 2007-07-04 티디케이가부시기가이샤 적층 세라믹 전자 부품용 도전체 페이스트 및 적층 세라믹전자 부품용 적층체 유닛의 제조 방법
KR100734783B1 (ko) * 2004-02-27 2007-07-04 티디케이가부시기가이샤 적층 세라믹 전자 부품용 도전체 페이스트 및 적층 세라믹전자 부품용 적층체 유닛의 제조 방법
US7537713B2 (en) 2004-02-27 2009-05-26 Tdk Corporation Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component
US7560050B2 (en) 2004-02-27 2009-07-14 Tdk Corporation Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component
JP2008117927A (ja) * 2006-11-02 2008-05-22 Murata Mfg Co Ltd バンプ電極の形成方法、その方法により形成されたバンプ電極および電子回路基板
JP2008235641A (ja) * 2007-03-22 2008-10-02 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Similar Documents

Publication Publication Date Title
JP3467872B2 (ja) 多層セラミック基板の製造方法
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JPH0685466A (ja) 多層回路基板
JP3003413B2 (ja) 多層セラミック基板の製造方法
KR100227412B1 (ko) 도전성 페이스트의 제조방법 및 이를 사용한 도전체
US9307649B2 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
JPH06224556A (ja) 低温焼成多層基板
JPH0653654A (ja) 多層回路基板及びその製造方法
JP2001291959A (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP2002362987A (ja) 電子部品およびその製造方法
JP2000077805A (ja) 配線基板およびその製造方法
JP3064047B2 (ja) 多層セラミック回路基板
JP3130914B2 (ja) 多層回路基板
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP2816742B2 (ja) 回路基板
JPH1153940A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2003277170A (ja) 配線導体用組成物
JP2931910B2 (ja) 回路基板
JPH05275861A (ja) 多層回路基板
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPS60167489A (ja) セラミツク回路基板の製造方法
JPH0878847A (ja) 低温焼成多層回路基板
JP2003323816A (ja) 導体組成物
JP2000022294A (ja) 電子部品回路基板