JP2008235641A - セラミック多層基板の製造方法 - Google Patents

セラミック多層基板の製造方法 Download PDF

Info

Publication number
JP2008235641A
JP2008235641A JP2007074204A JP2007074204A JP2008235641A JP 2008235641 A JP2008235641 A JP 2008235641A JP 2007074204 A JP2007074204 A JP 2007074204A JP 2007074204 A JP2007074204 A JP 2007074204A JP 2008235641 A JP2008235641 A JP 2008235641A
Authority
JP
Japan
Prior art keywords
conductive paste
ceramic
forming
conductors
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007074204A
Other languages
English (en)
Other versions
JP4876997B2 (ja
Inventor
Atsushi Shigemi
淳 重見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007074204A priority Critical patent/JP4876997B2/ja
Publication of JP2008235641A publication Critical patent/JP2008235641A/ja
Application granted granted Critical
Publication of JP4876997B2 publication Critical patent/JP4876997B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】簡素な工程で、セラミック多層基板表面のビアのくぼみを抑え表面が平滑な導体層を作成できるセラミック基板の製造方法の提供を目的とする。
【解決手段】導体パターンやビアが内部に形成されたグリーンシートを複数枚積層して焼成した焼結体の最外層のビアに導電性ペーストの粘度が50〜200Pa・secである第2の導体を印刷して焼成し、さらに印刷された第2の導体の上に導電性ペーストの粘度が200〜500Pa・secである第3の導体を印刷する。
【選択図】図1

Description

本発明は、セラミック多層基板の製造方法に関するものである。特に、表面が平滑な導体層形成方法に関する。
従来のセラミック多層基板の製造方法を図3に示す。8に示す第1の工程では、導体パターン1やビア2が内部に形成されたセラミックグリーンシート3を複数枚積層して焼成し焼結基板7を得る。次に16に示す第2の工程では、この焼結基板7の両面の表層11と12の所望の位置に導体13及び14を印刷してセラミック多層基板15を得る。その後、20に示す第3の工程では、導体13と14の上部にさらに導体21と22を印刷してセラミック多層基板19を得る。その後、28に示す第4の工程で、第3の工程で得られたセラミック多層基板19を、約850℃で導体を焼成して完成されたセラミック多層基板27を得る。
従来の製造方法では、第2の工程の導体13と14には厚膜材料が使われるが、厚膜材料を使用する場合は(1)導体の密着強度(導体に接続された電子部品やリ−ド端子を垂直方向もしくは水平方向に力を加えて破壊される強度をいう。)や、(2)耐半田喰われ性(半田を用いて導体に電子部品やリ−ド端子を接合する際に、半田内部に導体材料(例えばAg、Cu)が拡散して部品ランドが無くなることをいう。)を向上するために、膜厚を厚くしなければならない。この厚みはAg系導体では10μm以上が必要であり、より好ましくは15μm以上の膜厚が望ましい。そのため、導体13、14の上に、さらに第3の工程を用いて導体21、22を印刷して必要な膜厚の厚さを確保していた。この導体21、22は、導体13、14と同一材料であり、これら導体13、14と導体21、22は同時に焼成していた。
さらに耐半田喰われ性と半田濡れ性の向上(一般に厚膜材料を使用して導体を形成した場合、焼結基板と導体の密着強度を向上させる為にガラスを数%添加するが、このガラスが導体表面で半田濡れ性を阻害する。)の為に32に示す第5の工程で、Ni/Auメッキ23、24を行う場合もある。
しかしながらこのような従来のセラミック基板の製造方法では、表層に位置するビア(2a、2b)の表面に多くのくぼみが発生する。くぼみの原因としては(1)ビアを形成する導電性ペースト中の無機成分の比率のばらつきにより導電性ペーストの収縮率にばらつきが発生する。(2)導電性ペーストは一般に印刷工法により形成されるが、印刷条件のばらつきで導電性ペーストの貫通孔中への充填量にばらつきが発生する。以上の様な原因で発生した表層に位置するビアのくぼみの上部に第2の工程及び第3の工程で導電性ペーストを用いて導体13、14を印刷形成し、必要に応じてさらに導体21、22を重ねて印刷形成する。導体13、14は表層の微細な配線も同時に印刷形成するため、使用される導電性ペーストの粘度は通常200〜400Pa・sec程度である。しかしこの導電性ペーストでは、粘度が高いため、表層にあるビアのくぼみを完全に埋めることができず、ビア2a、2bの表面と導体13、14の間に空間(ビアボイド)が発生する。このビアボイドは導体21、22を重ねて印刷形成しても埋めることはできない。このビアボイドは、次の導電性ペーストの焼成工程において、ビア2a、2bの表面と導体13、14の間のビアボイドを基点に表層部の導体表面にくぼみやクラックを起こし、基板品質を低下させる課題があった。
また耐半田喰われ性と半田濡れ性を向上させるため、導体21、22の表面に無電解のNi/Auメッキ23、24を形成することがあるが、ビア2a、2bの表面と導体13、14の間のビアボイドや、表層部の導体表面に発生したくぼみやクラックにNiメッキ液が侵入し残留することでAuメッキが形成されない状態(無メッキ)が発生する。無メッキ部分はNiが表層部に露出しているので腐食が発生し半田濡れ性を悪化させる。またビア2a、2bの表面と導体13、14の間のビアボイドや、表層部の導体表面に発生したくぼみやクラック中にメッキ液、洗浄液等が溜まることで、後工程の部品実装や半田ボ−ル実装等のリフロ−時にメッキ液や洗浄液等が気化して半田内部に空洞ができる不良(半田ボイド)の原因にもなった。
さらにビア2a、2bの表面と導体13、14の間にビアボイドが発生すると、ビア2a、2bと導体13、14の接続強度が低下するので、ビア2a、2bと導体13、14との接続信頼性が低下する。
この課題の解決方法として、セラミック多層基板のビアホ−ルの導体充填部に生じたボイドにポリイミド樹脂膜を形成し、酸素プラズマによるドライエッチングを行い、ボイド内部以外のポリイミド樹脂膜を除去して、基板表面を平坦化する工法が開示されている(例えば特許文献1参照。)。また、表面層にビア導体や電極導体が形成されたセラミック基板において、そのビア導体や電極導体の少なくとも一部分を金属箔により覆うことでメッキ液の進入を防ぐ方法がある(例えば特許文献2参照。)。
特開平7−307566号公報 特開2004−241432号公報
しかし特許文献1の工法ではビアホ−ルの導体充填部に生じたボイドの表面を平坦化する為の材料がポリイミド樹脂であるため、セラミック多層基板の表面に高温、例えば850℃で焼結させるAg導体の形成は不可能である。また特許文献2の工法ではビア導体と金属箔が接着される構造になるが、通常ビア導体は金属粉末を使用した焼結体であり、内部に空間を有するが、金属箔は緻密であるため、前記ビア導体と前記金属箔の間には同一の金属であっても線膨張係数の差が生じる。セラミック多層基板の場合、通常表面の電極導体を形成した後さらに印刷抵抗、オーバーコ−トガラス等、約850℃程度の高温で焼成する工程があるため、前記ビア導体と前記金属箔の間の線膨張係数の差によって前記ビア導体と前記金属箔の間に剥離が発生し接続信頼性を低下させる問題が発生する。また基材フィルムに金属箔と感光性フィルムを貼り付ける工程、前記基材をガラス原板でマスクし、露光現像する工程、金属箔をエッチングする工程、金属箔をセラミック基板に接着するために表面を荒らす工程、金属箔を転写する工程と印刷形成方法と比較して多くの工程を有する問題があった。
本発明は、前記従来の課題を解決するために、簡素な工程でもセラミック多層基板表面のビアのくぼみを抑え表面が平滑な導体層を作成できるセラミック基板の製造方法の提供を目的としたものである。
前記従来の課題を解決するために、本発明のセラミック基板の製造方法は、
セラミックグリーンシートに貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電性ペーストを用いてビアを形成するビア充填工程と、前記セラミックグリーンシートに第1の導電性ペーストを用いて所定の導体パターンを形成する導体パターン形成工程と、前記セラミックグリーンシートを複数枚積層して積層体を作成する積層体作成工程と、前記積層体を焼成して焼結基板を得る第1の焼成工程と、前記焼結基板のビア表面に第2の導電性ペーストを用いて第1の導体層を印刷形成する第1の印刷工程と、前記第1の導体層が印刷された焼結基板を焼成する第2の焼成工程と、前記第1の導体層の表面に第3の導電性ペーストを用いて第2の導体層を印刷形成する第2の印刷工程とからなることを特徴とする。
さらに、本発明のセラミック基板の製造方法は、セラミックグリーンシートに貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電性ペーストを用いてビアを形成するビア充填工程と、前記セラミックグリーンシートに第1の導電性ペーストを用いて所定の導体パターンを形成する導体パターン形成工程と、前記セラミックグリーンシートを複数枚積層して積層体を作成する第1の積層体作成工程と、前記積層体の両面にセラミックグリーンシートの焼結温度では焼結収縮しない無機組成物を主成分とする拘束シ−トを配置して第2の積層体を作成する第2の積層体作成工程と、前記第2の積層体をセラミックグリーンシートの焼結温度で焼成後、前記拘束シ−トを取り除きセラミック焼結基板を得る第1の焼結基板作成工程と、前記セラミック焼結基板のビア表面に第2の導電性ペーストを用いて第1の導体層を印刷形成する第1の印刷工程と、前記第1の導体層が印刷された前記セラミック焼結基板を焼成する第2の焼結基板作成工程と、前記第1の導体層の表面に第3の導電性ペーストを用いて第2の導体層を印刷形成する第2の印刷工程とからなることを特徴とする。
以上のように本発明によれば、ビア2a、2bの表面が粗くまたくぼみを持つ場合でも、ビア2a、2bの表面と導体13、14との接続部分のビアボイドや表層部の導体表面のくぼみやクラックの発生が無いセラミック基板を提供することができる。さらに、本発明はビア2a、2bの表面に接する導体13、14の形成を全て導電性ペースト印刷工程で行えるため、余分な工程を必要としない。
以下に、本発明の実施の形態について、図面ともに説明する。なお、従来と同じものについては、同符号を用い説明を簡略化している。
(実施の形態1)
図1は、本発明のセラミック基板の製造方法である。第1の工程8は、グリーンシートを積層して焼成し焼結体7を得る工程である。具体的には導体パターン1やビア2が内部に形成されたグリーンシート3を複数枚積層して焼成し焼結体7を得る。導体パタ−ン1やビア2はAgを主成分とした。グリーンシート3はアルミナ粉末を約50wt%、ガラス粉末を約50wt%の割合で混合した粉末に有機バインダ−と溶剤を加えたスラリ−をドクターブレード法により成形を行った。焼結体7を得る為の焼成温度は約900℃で行った。
第2の工程16は、焼結体7の最外層11、12に第2の導体13、14を印刷する工程である。第2の導体13、14の主成分はAgとしており、その導電性ペースト粘度は100Pa・secのものを使用した。
第3の工程18は、第2の導体13、14を焼成する工程であり、焼成温度は約850℃である。本実施例では、焼成後の第2の導体13、14の焼成膜厚は8μmであった。
第4の工程26は、第2の導体13、14の上部に第3の導体21、22を印刷形成する工程である。第3の導体21、22の成分は第2の導体13、14と同一であるが、その導電性ペースト粘度は300Pa・secのものを使用した。この導電性ペーストの粘度の違いによる作用効果については、表1を用いて後述する。
第5の工程30は、第3の導体21、22を焼成する工程である。焼成温度は約850℃であり、焼成後の第2の導体13、14と第3の導体21、22の合計の焼成膜厚は17μmであった。
第6の工程34は、第3の導体21、22の表面にメッキ層23、24を形成する工程である。今回はNi/Auの無電界メッキを行った。
導電性ペーストの粘度は、その違いにより作用効果が異なる。すなわち、導電性ペーストの粘度が高いと、配線を印刷する際のにじみが少ないので配線形成に有利であるが、ビアに生じるくぼみにはなじまない。反対に導電性ペーストの粘度が低くなると、印刷のにじみが大きくなるので配線形成には不向きであるが、ビアのくぼみには良くなじむ作用がある。表1に、第2と第3の導電性ペーストの粘度を様々に変化させて、印刷性、無メッキの発生率、半田ボイドの発生率を評価した結果を示す。
Figure 2008235641
第2の導体13、14の形成用導電性ペーストの粘度及び膜厚、第3の導体形成用導電性ペーストの粘度については、表1に示す実験デ−タより決定した。実施の形態1のサンプル作成条件は表1に示す実験デ−タより選んだ。
表1の結果より、第2の導体13、14の導電性ペースト粘度が50〜250Pa・secの範囲では、にじみが無く良好な印刷性を示している。導電性ペースト粘度が、50Pa・secより低い場合、例えば30Pa・secの場合は実験の結果、にじみが大きく導体形成には至らなかった。しかし、導電性ペースト粘度250Pa・secでは、無メッキの発生および半田ボイドの発生が見られる。導電性ペースト粘度が高いために、表層部のビア2a、2bのくぼみになじみが悪く、ビア2a、2bと第1の導体13、14の間にビアボイド、表層部の導体表面にくぼみやクラックが発生し、無メッキや半田ボイドが発生したと考えられる。従って、第2の導体13、14の導電性ペースト粘度の範囲は50〜200Pa・secが適当である。
第2の導体13、14の導電性ペースト粘度の範囲が50〜200Pa・secの場合、第2の導体の焼成後の導体膜厚は5〜15μmであった。第2の導体13、14の導体膜厚が5〜15μmの場合、第3の導体21、22の導電性ペースト粘度が200〜500Pa・secの範囲において印刷性が良好であった。第2の導体13、14の導体膜厚が18μmの場合、第3の導体21、22の導電性ペースト粘度が150〜600Pa・secの範囲全てにおいてにじみやかすれの印刷不良が発生した。第3の導体21、22は、第2の導体13、14の上部に印刷されるが、第2の導体13、14の隣接部分にも配置される場合がある。例えば第3の導体21、22が第2の導体13、14の上部に配置される場合、第2の導体13、14の導体膜厚が厚いとエッジ切れの不良が発生する。また第3の導体21、22が第2の導体13、14の隣接部に配置される場合、第2の導体13、14の導体膜厚が厚いと導体13、14の周辺部に段差が発止し、導電性ペーストを使用した印刷法では製版とセラミック基板表面との密着が不安定になり、にじみの不良が発生する。
第3の導体の21、22の導電性ペースト粘度が200Pa・secより低い場合、例えば150Pa・secの場合は実験の結果、配線形成部分においてにじみが発生した。例えば線幅/線間が100μm/100μm程度の配線を形成する場合、導電性ペーストの粘度が150Pa・secの場合では、ペーストの形状保持力が小さいため流れやすい為、線幅/線間が150μm/50μmになる。配線部のにじみが50μmあると微細配線としては不良である。
また500Pa・secより高い場合、例えば600Pa・secの場合は実験の結果、配線形成部分においてかすれが発生した。微細配線を印刷法で形成する場合、一般にハイメッシュな製版を使用するが、ハイメッシュな製版はメッシュの開口部が狭い。600Pa・secの導電性ペーストで、ハイメッシュの製版を使用して印刷を行うと、導電性ペーストの流動性の悪さから転写不足が発生し、かすれの不良が発生する。従って、第3の導体21、22の導電性ペースト粘度の範囲は200〜500Pa・secが適当である。
(実施の形態2)
図2は、本発明のセラミック基板の製造方法の実施の形態2を示す。第1の工程6は、グリーンシートを積層して焼成し焼結体5を得る工程である。具体的には導体パターン1やビア2が内部に形成されたグリーンシート3を複数枚積層し、その上下にグリーンシートの焼結温度では焼結しない拘束用シ−ト4を積層して焼成し焼結体5を得る。導体パタ−ン1やビア2はAgを主成分とした。グリーンシート3はアルミナ粉末を約50wt%、ガラス粉末を約50wt%の割合で混合した粉末に有機バインダ−と溶剤を加えたスラリ−をドクターブレード法により成形を行った。拘束用シート4はアルミナ粉末に有機バインダ−と溶剤を加えたスラリ−をドクターブレード法により成形を行った。焼結体5を得る為の焼成温度は約900℃で行った。
第2の工程52は、焼結体5の表面の拘束用シ−ト4を除去し、セラミック多層基板51を得る工程である。一般に平面方向に収縮しない無収縮セラミック多層基板である。
第3の工程54は、焼結体51の最外層11、12に第2の導体13、14を印刷する工程である。第2の導体13、14の主成分はAgとしており、その導電性ペースト粘度は100Pa・secのものを使用した。
第4の工程56は、第2の導体13、14を焼成する工程であり、焼成温度は約850℃である。本実施例では、焼成後の第2の導体13、14の焼成膜厚は8μmであった。
第5の工程58は、第2の導体13、14の上部に第3の導体21、22を印刷形成する工程である。第3の導体21、22の成分は第2の導体13、14と同一であるが、その導電性ペースト粘度は300Pa・secのものを使用した。
第6の工程60は、第3の導体21、22を焼成する工程である。焼成温度は約850℃であり、焼成後の第3の導体21、22の焼成膜厚は17μmであった。
第7の工程34は、第3の導体21、22の表面にメッキ層23、24を形成する工程である。今回はNi/Auの無電界メッキを行った。
導電性ペーストの粘度及び導体膜厚については、実施の形態1と同様に決定した。
本発明にかかるセラミック基板の製造方法は、安価な方法で最外層導体表面のクラックやボイドを低減し、クラックやボイドによる無メッキや半田ボイドの不良低減に有用である。また本発明により得られたセラミック多層基板は、特に2次実装信頼性の向上に有用である。
本発明の実施の形態1に示すセラミック基板の製造工程図 本発明の実施の形態2に示すセラミック基板の製造工程図 従来のセラミック基板の製造工程図
符号の説明
1 導体パタ−ン
2 ビア
2a、2b 表層部のビア
3 グリーンシート
4 拘束用シ−ト
5、7 焼結体
11、12 最外層
13、14 第2の導体
21、22 第3の導体
23、24 メッキ層

Claims (10)

  1. セラミックグリーンシートに貫通孔を形成する貫通孔形成工程と、
    前記貫通孔に導電性ペーストを用いてビアを形成するビア充填工程と、
    前記セラミックグリーンシートに第1の導電性ペーストを用いて所定の導体パターンを形成する導体パターン形成工程と、
    前記セラミックグリーンシートを複数枚積層して積層体を作成する積層体作成工程と、
    前記積層体を焼成して焼結基板を得る第1の焼成工程と、
    前記焼結基板のビア表面に第2の導電性ペーストを用いて第1の導体層を印刷形成する第1の印刷工程と、
    前記第1の導体層が印刷された焼結基板を焼成する第2の焼成工程と、
    前記第1の導体層の表面に第3の導電性ペーストを用いて第2の導体層を印刷形成する第2の印刷工程とからなるセラミック多層基板の製造方法。
  2. 前記第2の導体の導電性ペーストの粘度が50〜200Pa・secで前記第3の導電性ペーストの粘度が200〜500Pa・secである請求項1に記載のセラミック基板の製造方法。
  3. 前記第2の焼成工程の温度は、前記第2の導電性ペーストを焼成する温度である請求項1に記載のセラミック基板の製造方法。
  4. 前記第2の焼成工程の後、焼成された前記第1の導体層の膜厚が5〜15μmである請求項1に記載のセラミック基板の製造方法。
  5. 前記第2の導電性ペーストと前記第3の導電性ペーストとが同一である請求項1に記載のセラミック基板の製造方法。
  6. セラミックグリーンシートに貫通孔を形成する貫通孔形成工程と、
    前記貫通孔に導電性ペーストを用いてビアを形成するビア充填工程と、
    前記セラミックグリーンシートに第1の導電性ペーストを用いて所定の導体パターンを形成する導体パターン形成工程と、
    前記セラミックグリーンシートを複数枚積層して積層体を作成する第1の積層体作成工程と、
    前記積層体の両面にセラミックグリーンシートの焼結温度では焼結収縮しない無機組成物を主成分とする拘束シ−トを配置して第2の積層体を作成する第2の積層体作成工程と、
    前記第2の積層体をセラミックグリーンシートの焼結温度で焼成後、前記拘束シ−トを取り除きセラミック焼結基板を得る第1の焼結基板作成工程と、
    前記セラミック焼結基板のビア表面に第2の導電性ペーストを用いて第1の導体層を印刷形成する第1の印刷工程と、
    前記第1の導体層が印刷された前記セラミック焼結基板を焼成する第2の焼結基板作成工程と、
    前記第1の導体層の表面に第3の導電性ペーストを用いて第2の導体層を印刷形成する第2の印刷工程とからなるセラミック多層基板の製造方法。
  7. 前記第2の導電性ペーストの粘度が50〜200Pa・sec、第3の導電性ペーストの粘度が200〜500Pa・secである請求項6に記載のセラミック多層基板の製造方法。
  8. 前記第2の焼結基板作成工程の温度は、前記第2の導電性ペーストを焼成する温度である請求項6に記載のセラミック基板の製造方法。
  9. 前記第2の焼結基板作成工程の後、焼成された前記第1の導体層の膜厚が5〜15μmであることを特徴とする請求項6に記載のセラミック基板の製造方法。
  10. 前記第2の導電性ペーストと前記第3の導電性ペーストとが同一である請求項6に記載のセラミック基板の製造方法。
JP2007074204A 2007-03-22 2007-03-22 セラミック多層基板の製造方法 Expired - Fee Related JP4876997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007074204A JP4876997B2 (ja) 2007-03-22 2007-03-22 セラミック多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074204A JP4876997B2 (ja) 2007-03-22 2007-03-22 セラミック多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008235641A true JP2008235641A (ja) 2008-10-02
JP4876997B2 JP4876997B2 (ja) 2012-02-15

Family

ID=39908076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007074204A Expired - Fee Related JP4876997B2 (ja) 2007-03-22 2007-03-22 セラミック多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP4876997B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016788A (ja) * 2011-06-30 2013-01-24 Samsung Electro-Mechanics Co Ltd 多層セラミック基板及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248301A (ja) * 1985-04-25 1986-11-05 田中マツセイ株式会社 導体組成物
JPH0685466A (ja) * 1992-08-31 1994-03-25 Kyocera Corp 多層回路基板
JPH08112762A (ja) * 1994-10-14 1996-05-07 Dainippon Printing Co Ltd 厚膜パターン形成方法
JPH10209639A (ja) * 1997-01-27 1998-08-07 Denso Corp セラミック積層基板の製造方法
JP2000200973A (ja) * 1999-01-06 2000-07-18 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板
JP2001291955A (ja) * 2000-04-10 2001-10-19 Murata Mfg Co Ltd 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP2006032747A (ja) * 2004-07-20 2006-02-02 Ngk Spark Plug Co Ltd 積層電子部品及びその製造方法
JP2006114808A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248301A (ja) * 1985-04-25 1986-11-05 田中マツセイ株式会社 導体組成物
JPH0685466A (ja) * 1992-08-31 1994-03-25 Kyocera Corp 多層回路基板
JPH08112762A (ja) * 1994-10-14 1996-05-07 Dainippon Printing Co Ltd 厚膜パターン形成方法
JPH10209639A (ja) * 1997-01-27 1998-08-07 Denso Corp セラミック積層基板の製造方法
JP2000200973A (ja) * 1999-01-06 2000-07-18 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板
JP2001291955A (ja) * 2000-04-10 2001-10-19 Murata Mfg Co Ltd 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP2006032747A (ja) * 2004-07-20 2006-02-02 Ngk Spark Plug Co Ltd 積層電子部品及びその製造方法
JP2006114808A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016788A (ja) * 2011-06-30 2013-01-24 Samsung Electro-Mechanics Co Ltd 多層セラミック基板及びその製造方法

Also Published As

Publication number Publication date
JP4876997B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
EP1956876B1 (en) Ceramic substrate, electronic device, and process for producing a ceramic substrate
US9307637B2 (en) Metallized via-holed ceramic substrate, and method for manufacture thereof
KR20090021090A (ko) 다층 와이어링 기판 및 그의 제조 방법, 및 ic 검사 장치에 사용하기 위한 기판 및 그의 제조 방법
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP5582069B2 (ja) セラミック多層基板
KR20010052848A (ko) 세라믹 회로판의 제조 방법 및 세라믹 회로판
JP4876997B2 (ja) セラミック多層基板の製造方法
CN101593644B (zh) 一种微型表面贴装式熔断器
JPH06100377A (ja) 多層セラミック基板の製造方法
JP2007123677A (ja) 積層セラミック基板の製造方法
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP6016510B2 (ja) 配線基板及び配線基板の製造方法
JP2006066626A (ja) 複合体及び複合体の製造方法並びに、複合シートの製造方法、積層体の製造方法、積層部品の製造方法
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
WO2023058497A1 (ja) 電子部品
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
WO2023228829A1 (ja) 積層基板
WO2023234023A1 (ja) 積層基板
CN109767914B (zh) 多层陶瓷电子组件及其制造方法、嵌有其的印刷电路板
KR100968977B1 (ko) 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법
JP4522282B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees