KR20090021090A - 다층 와이어링 기판 및 그의 제조 방법, 및 ｉｃ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법 - Google Patents

다층 와이어링 기판 및 그의 제조 방법, 및 ｉｃ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20090021090A
KR20090021090A KR1020080082216A KR20080082216A KR20090021090A KR 20090021090 A KR20090021090 A KR 20090021090A KR 1020080082216 A KR1020080082216 A KR 1020080082216A KR 20080082216 A KR20080082216 A KR 20080082216A KR 20090021090 A KR20090021090 A KR 20090021090A
Authority
KR
South Korea
Prior art keywords
multilayer wiring
wiring substrate
main
conductive layer
conductor
Prior art date
Application number
KR1020080082216A
Other languages
English (en)
Inventor
유마 오츠카
다카쿠니 나스
마사노리 기토
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20090021090A publication Critical patent/KR20090021090A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

다층 와이어링 기판은 하나 이상의 수지 절연층(81), 도전층(84), 비아 도전체(91) 및 돌출부(85)를 포함한다. 상기 하나 이상의 수지 절연층(81)은 각각 그 내부에 형성되어 제 1 표면(82) 및 제 2 표면(83)을 통하여 연장되는 비아 홀(90)을 갖는다. 상기 도전층(84)은 도전성 금속재로 형성되며 상기 하나 이상의 수지 절연층(81)의 상기 제 1 표면(82) 상에 배치된다. 상기 비아 도전체(91)는 상기 각각의 비아 홀(90) 내에 배치되고 상기 각각의 도전층(84)에 전기적으로 접속된다. 상기 돌출부(85)는 상기 다층 와이어링 기판의 주 표면(72) 또는 후 표면(73)을 향하여 구부러지며, 상기 각각의 비아 홀(90)의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되고, 상기 각각의 비아 도전체(91)를 관통한다.

Description

다층 와이어링 기판 및 그의 제조 방법, 및 ＩＣ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법 {MULTILAYER WIRING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME, AND SUBSTRATE FOR USE IN IC INSPECTION DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 다층 와이어링 기판과 그의 제조 방법, 및 IC를 전기적으로 검사하기 위한 검사 장치에 사용하기 위한 기판과 그의 제조 방법에 관한 것이다.
종래의 다층 와이어링 기판의 일 예는 수지로 형성되는 유전체 수지층을 갖는 수지 와이어링 기판이다. 수지 와이어링 기판을 제조하기 위하여 다양한 방법이 제안된 바 있다. 특히, 일괄 적층(batch lamination)을 이용하는 방법이 널리 이용된다(예를 들면, 특허문헌 1 및 2 참조). 이 방법에 의하면, 각각의 회로가 상부에 형성되는 다수개의 수지 필름 (구체적으로 말하자면, 각각의 도전층이 상부에 형성되며 비아 도전체가 내부에 형성되는 수지 필름)이 적층되고 압축-본딩되어, 수지 와이어링 기판을 형성하게 된다. 따라서, 다수의 제조 단계를 줄일 수 있다. 비아 홀을 도전성 금속 페이스트로 채움으로써 비아 도전체를 형성하는 경우, 상기 도전층을 접속하기 위하여 도 17 내지 도 19에 나타낸 바와 같은 구조가 우선적으로 채택된다. 도 17에 나타낸 바의 구조에 있어서, 비아 도전체(102)는 하부 도전층(101)의 전면에 면접촉하며, 상기 비아 도전체(102)의 측 표면은 상부 도전층(103)의 단부 표면에 면접촉하므로, 2개의 도전층(101) 및 (103)이 전기적으로 접속된다. 도 18에 나타낸 바의 구조에 있어서, 상기 비아 도전체(102)는 상기 하부 도전층(101)의 전면 및 상기 상부 도전층(103)의 후 표면에 면접촉하므로, 상기 2개의 도전층(101) 및 (103)이 전기적으로 접속된다. 도 19에 나타낸 바의 구조에 있어서, 상기 하부 도전층(101) 및 상기 상부 도전층(103)의 도전성 접속을 위하여 관통-홀 도전체(104)를 형성하고, 상기 관통-홀 도전체(104)의 내부를 상기 비아 도전체(102)로 채움으로써, 상기 2개의 도전층(101) 및 (103)이 전기적으로 접속된다.
특허문헌 1 : 일본국 특허공개공보 제2007-35717호(도 1, 등)
특허문헌 2 : 일본국 특허공개공보 제2004-363325호(도 1, 등)
그러나, 도 17에 나타낸 바의 구조는 접속 신뢰성에 상기 비아 도전체(102) 및 상기 상부 도전층(103) 사이의 접촉 영역이 작다는 문제점이 있다. 도 18 및 도 19에 나타낸 바의 구조에서는 상기 비아 도전체(102) 및 상기 상부 도전층(103) 사 이에 충분한 접촉 영역이 마련되므로 높은 접속 신뢰성이 제공된다. 그러나, 도 18에 나타낸 바의 구조를 형성함에 있어서, 상기 비아 도전체(102)를 위한 비아 홀(105)은 상기 도전층(103)이 존재하는 상태에서 형성된다. 따라서, 상기 비아 홀(105)은 보드의 표면에서 개방되는 관통-홀의 형태로 될 수가 없다. 그 결과, 상기 비아 홀(105)은, 예를 들면, 제조 과정을 복잡하게 하는 화학 용액 또는 플라즈마 애셔(plasma asher)를 사용하여 디스미어링(desmearing)을 수행해야 한다. 마찬가지로, 도 19에 나타낸 바의 구조를 형성함에 있어서는, 상기 비아 도전체(102)를 형성하는 단계뿐만 아니라 상기 관통-홀 도전체(104) 형성 단계가 필요하게 된다. 이 또한 제조 공정을 복잡하게 한다.
본 발명은 상술된 바의 문제점을 고려하여 이루어진 것으로서, 그 목적은 비아 도전체와 도전층 사이에 높은 접속 신뢰성을 갖는 다층 와이어링 기판, 및 상기 다층 와이어링 기판을 포함하는 검사 장치에 사용하기 위한 기판을 제공하는 것이다. 본 발명의 또 다른 목적은 비아 도전체와 도전층 사이에 높은 접속 신뢰성을 갖는 다층 와이어링 기판을 단순한 과정을 통하여 제조하기 위한 방법, 및 상기 다층 와이어링 기판을 포함하는 검사 장치에 사용하기 위한 기판을 제조하기 위한 방법을 제공하는 것이다.
제 1 특징에 있어서, 본 발명의 상기 목적은 주 표면 및 후 표면을 가지며 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판을 제 공함으로써 달성되며, 상기 다층 와이어링 기판은: 개별적으로, 제 1 표면 및 제 2 표면을 가지며, 내부에 형성되어 상기 제 1 표면 및 제 2 표면을 통하여 연장되는 비아 홀을 갖는 하나 이상의 수지 절연층; 도전성 금속재로 형성되며 상기 하나 이상의 수지 절연층의 상기 제 1 표면 및 제 2 표면 중 적어도 하나에 배치되는 도전층; 및 각각의 비아 홀 내에 배치되고 상기 각각의 도전층에 전기적으로 접속되는 비아 도전체로 이루어지며, 상기 도전층은 주 표면 또는 후 표면을 향하여 구부러지는 돌출부를 가지며, 상기 돌출부는 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되고 상기 각각의 비아 도전체를 관통한다.
상술된 바의 제 1 특징에 의하면, 상기 도전층의 돌출부는 상기 각각의 비아 도전체 내부로 관통된다. 따라서, 개별적인 상기 비아 도전체 각각은 해당하는 상기 돌출부의 단부 표면뿐만 아니라 상기 주 표면을 향한 일측부 상에 위치되는 돌출부의 표면 및 상기 후 표면을 향한 일측부 상에 위치되는 돌출부의 일 표면에도 접촉된다. 그러므로, 상기 비아 도전체와 상기 돌출부 사이의 접촉 영역은 증가되고, 따라서 상기 비아 도전체 및 상기 도전층으로 구성되는 회로의 접속 신뢰성이 강화되며 저항이 감소된다. 또한, 내구성 및 충격 저항이 개선된다. 그러므로, 상기 다층 와이어링 기판의 수명을 연장할 수 있다.
제 2 특징에 있어서, 본 발명의 상기 목적은 주 표면 및 후 표면을 가지며 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판을 제공함으로써 달성되며, 상기 다층 와이어링 기판은: 개별적으로, 제 1 표면 및 제 2 표면을 가지며, 내부에 형성되어 상기 제 1 표면 및 제 2 표면을 통하여 연장되는 비아 홀을 갖는 하나 이상의 수지 절연층; 도전성 금속재로 형성되며 상기 하나 이상의 수지 절연층의 상기 제 1 표면 및 제 2 표면 중 적어도 하나에 배치되는 도전층; 및 각각의 비아 홀 내에 배치되고 상기 각각의 도전층에 전기적으로 접속되는 비아 도전체로 이루어지며, 여기에서 상기 도전층은 주 표면 또는 후 표면을 향하여 구부러지는 돌출부를 가지며, 상기 돌출부는 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출된다. 또한, 상기 다층 와이어링 기판에서, 상기 비아 도전체는 그의 측 표면 상에 각각의 홈 부를 가지며, 상기 도전층의 돌출부는 상기 각각의 홈 부 내에 끼워 맞춤된다.
제 3 특징에 있어서, 본 발명의 상기 목적은 주 표면 및 후 표면을 가지며 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판을 제공함으로써 달성되며, 상기 다층 와이어링 기판은: 개별적으로, 제 1 표면 및 제 2 표면을 가지며, 내부에 형성되어 상기 제 1 표면 및 제 2 표면을 통하여 연장되는 비아 홀을 갖는 하나 이상의 수지 절연층; 도전성 금속재로 형성되며 상기 하나 이상의 수지 절연층의 상기 제 1 표면 및 제 2 표면 중 적어도 하나에 배치되는 도전층; 및 각각의 비아 홀 내에 배치되고 상기 각각의 도전층에 전기적으로 접속되는 비아 도전체로 이루어지며, 여기에서 상기 도전층은 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되는 돌출부를 갖는다. 상기 비아 도전체는 그의 측 표면에 각각의 홈 부를 가지며, 상기 도전층의 돌출부는 상기 각각의 홈 부 내에 끼워 맞춤된다.
상술한 바의 제 2 및 제 3 특징에 의하면, 상기 도전층의 돌출부는 상기 비 아 도전체의 각각의 홈 부 내에 끼워 맞춤된다. 따라서, 개별적인 상기 비아 도전체 각각은 해당하는 상기 돌출부의 단부 표면뿐만 아니라 상기 주 표면을 향한 일측부 상에 위치되는 돌출부의 표면 및 상기 후 표면을 향한 일측부 상에 위치되는 돌출부의 일 표면에도 접촉될 수 있다. 이러한 방식으로, 상기 비아 도전체와 상기 돌출부 사이의 접촉 영역은 증가되고, 따라서 상기 비아 도전체 및 상기 도전층으로 구성되는 회로의 접속 신뢰성이 강화되며 저항이 감소된다. 또한, 내구성 및 충격 저항이 개선된다. 그러므로, 상기 다층 와이어링 기판의 수명을 연장할 수 있다.
상기 다층 와이어링 기판의 다수개의 상기 주-표면-측 단자은 상기 다층 와이어링 기판의 주 표면 상에 형성된다. 상기 다층 와이어링 기판의 두께 방향으로 도시된 바와 같이 각각의 상기 주-표면-측 단자의 형태에는 특별한 제한이 없다. 그 형태의 예에는 일반적인 원형 형상, 일반적인 직사각형 형상, 및 일반적인 삼각형 형상이 포함된다. 상기 주-표면-측 단자의 수 및 레이아웃은 상기 다층 와이어링 기판의 용도에 따라 적절히 결정된다. 예를 들면, 상기 다층 와이어링 기판을 IC 검사 장치에 사용하기 위하여 채택하는 경우, 상기 주-표면-측 단자의 수 및 레이아웃은 검사할 IC의 단자에 따라 결정된다.
상기 수지 절연층을 형성하기 위하여 사용되는 바람직한 수지재의 예에는 PI 수지(폴리이미드 수지), EP 수지(에폭시 수지), BT 수지(비스말레이미드 트리아진 수지), PPE 수지(폴리프로필렌 에테르 수지), 불소-함유 수지, 및 실리콘 수지가 포함된다. 더욱이, 임의의 상기 수지 및 부직포 유리 섬유의 복합재, 및 임의의 상 기 수지 및 폴리아미드 섬유와 같은 유기 섬유의 복합재도 사용가능하다. 또한, 상기 수지 절연층은 그 내부에 형성되어 상기 제 1 표면 및 제 2 표면을 통하여 연장되는 비아 홀을 갖는다. 상기 수지 절연층의 두께 방향에 대하여 수직으로 취한 상기 각각의 비아 홀의 단면 형상에는 특별한 제한이 없다. 그러나, 일반적인 원형 형상이 바람직하다.
상기 다층 와이어링 기판의 도전층은 개별적인 상기 수지 절연층 각각의 상기 제 1 표면 및 제 2 표면 중 적어도 어느 하나의 상부에 배치된다. 상기 도전층을 형성하는 데에 사용되는 도전성 금속재에는 특별한 제한이 없다. 그러나, 예를 들면, 상기 도전층은 구리, 알루미늄, 금, 은, 플라티늄, 팔라듐, 니켈, 주석, 납, 티타늄, 텅스텐, 몰리브덴, 탄탈, 니오브 등으로부터 단일로 또는 조합으로 선택되는 하나 이상의 도전성 금속재로 될 수 있다. 특히, 위에 열거한 도전성 금속재 중, 구리는 상기 도전층을 형성하는 데에 사용되는 도전성 금속재로서 바람직하다. 이는 구리가 기타의 도전성 금속재와 비교할 때 우수한 도전성을 보이기 때문이다. 또한, 바람직하게는, 상기 도전층은 금속 호일 또는 금속 시트로 형성된다. 특히, 압연으로 형성되는 "호일"은 고밀도로 결집된 결정체를 가지므로, 호일로 형성되는 상기 도전층은 높은 도전성을 보인다.
상기 도전층의 돌출부는 상기 주 표면 또는 후 표면을 향하여 구부러지고 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출된다. 바람직하게는, 상기 비아 홀의 개방된 가장자리로부터 측정된 바의 개별적인 상기 돌출부 각각의 돌출 양은 상기 비아 홀의 직경의 1/20 내지 1/3이다. 상기 돌출 양이 상기 비아 홀 직경의 1/20보다 작을 경우, 상기 돌출부 및 상기 비아 도전체 사이의 접촉 영역은 감소되며, 잠재적으로 상기 비아 도전체 및 상기 도전체 사이의 접속 유지에 실패하는 결과가 초래된다. 상기 돌출 양이 상기 비아 홀 직경의 1/3을 초과할 경우, 상기 돌출부가 관통하는 상기 비아 도전체의 부분이 (상기 비아 도전체에서 홈 부가 형성되는 부분) 과도하게 얇아져서, 충격이 가해짐에 따라 상기 비아 도전체가 잠재적으로 파손되는 결과가 초래된다. 상기 돌출부의 구부러짐 각도에는 특별한 제한이 없다; 즉, 상기 돌출부 및 상기 수지 절연층의 제 1 표면(및 제 2 표면) 사이의 각도. 그러나, 바람직하게는, 상기 각도는 1
Figure 112008059840042-PAT00001
내지 30
Figure 112008059840042-PAT00002
이다.
상기 도전층의 각각의 돌출부는 그의 전체 원주부를 따라서 또는 원주부의 일부분을 따라서 해당하는 상기 비아 도전체의 상기 측 표면 내로 관통될 수 있다. 바람직하게는, 상기 돌출부는 그의 전체 원주부를 따라서 상기 비아 도전체의 측 표면 내로 관통된다. 이는 상기 돌출부 및 상기 비아 도전체 사이의 접촉 영역이 커지기 때문인 것으로, 접속 신뢰성이 강화된다.
상기 다층 와이어링 기판의 비아 도전체는 각각의 상기 비아 홀 내에 배치된다. 상기 비아 도전체는 상이한 층의 도전체 사이에 전기적 도전성을 형성한다. 구체적으로 말하자면, 상기 비아 도전체는 상기 도전체에 전기적으로 접속된다. 상기 비아 도전체를 형성하는 데에 사용하는 물질에는 특별한 제한이 없다. 그러나, 예를 들면, 상기 물질은 구리, 금, 은, 플라티늄, 팔라듐, 니켈, 주석, 납, 티타늄, 텅스텐, 몰리브덴, 탄탈, 니오브 등으로부터 단일로 또는 조합으로 선택되는 하나 이상의 금속재로 될 수 있다. 2가지 이상의 금속으로 구성되는 도전성 금속의 예로 는 주석과 납의 합금인 솔더(solder)가 있다. 2가지 이상의 금속으로 구성되는 비아 도전체 물질로 사용되는 도전성 금속은 또한 무연 솔더(lead-free solder)로 될 수 있다(예를 들면, Sn-Ag 솔더, Sn-Ag-Cu 솔더, Sn-Ag-Bi 솔더, Sn-Ag-Bi-Cu 솔더, Sn-Zn 솔더, 또는 Sn-Zn-Bi 솔더). 바람직하게는, 상기 비아 도전체는 상술한 바의 도전성 금속의 입자를 유기 물질 내에 혼합하는 공정에 의하여 형성되는 도전성 금속 페이스트의 경화물, 또는 유기 물질을 전혀 또는 거의 함유하지 않는 도전성 금속 입자의 덩어리로 구성된다.
바람직하게는, 상기 비아 도전체는 상기 도전층의 돌출부가 구부러지는 쪽의 측부에 대향되게 위치되는 편평한 단부 표면을 갖는다. 이러한 구조로써, 상기 비아 도전체의 단부 표면은 용이하게 상기 각각의 도전층의 표면과 동일 평면으로 될 수 있으므로, 상기 도전층이 존재하는 상기 수지 절연층의 일측부 상의 표면 조도(roughness)는 줄어든다. 그러므로, 다수개의 상기 수지 절연층은 용이하게 적층 가능하고, 상기 다층 와이어링 기판에 결함이 발생될 가능성은 더욱 감소된다.
바람직하게는, 상기 각각의 비아 도전체는 해당하는 비아 홀 내에 배치되는 상기 제 1 대경부 (이하에서도, 제 1 대경부로 칭함) 및 제 2 대경부 (이하에서도, 제 2 대경부로 칭함)가 소경부를 통하여 함께 연결되는 구조를 가지며, 상기 제 1 대경부 및 제 2 대경부는 상기 돌출부의 두께를 가로질러 그 사이에 상기 도전층의 해당하는 돌출부를 유지하기 위하여 배열된다. 이러한 구조를 이용함으로써, 상기 제 1 대경부 및 상기 제 2 대경부는 상기 후 표면을 향한 일측부 상에 위치되는 돌출부의 일 표면 및 상기 주 표면을 향한 일측부 상에 위치되는 돌출부의 일 표면과 각각 신뢰성있게 접촉된다. 그러므로, 상기 비아 도전체 및 상기 돌출부 사이의 접촉 영역이 신뢰성있게 확보되고, 접속 신뢰성이 강화된다.
상기 다층 와이어링 기판의 두께 방향으로 나타낸 바와 같이 상기 비아 도전체(제 1 대경부, 소경부, 및 제 2 대경부) 각각의 형상에는 특별한 제한이 없다. 그러나, 일반적인 원형 형상이 바람직하다. 이 경우, 바람직하게는, 상기 제 1 대경부 및 상기 제 2 대경부는 30㎛ 내지 200㎛의 외경을 갖는다. 상기 소경부는 상기 제 1 대경부 및 상기 제 2 대경부보다 외경이 작아야 하고, 바람직하게는 15㎛ 내지 195㎛의 외경을 갖는다.
바람직하게는, 상기 제 1 대경부의 두께는 상기 제 2 대경부의 그것보다 더 크고, 상기 수지 절연층의 그것과 실질적으로 동일하다. 상기 제 1 대경부의 두께가 상기 수지 절연층의 그것보다 클 경우에는, 상기 제 1 대경부가 상기 수지 절연층의 제 1 또는 제 2 표면으로부터 돌출되므로, 거친 표면을 유발하게 된다. 그 결과, 다수개의 상기 수지 절연층을 적층하는 것이 곤란해지며, 따라서 상기 다층 와이어링 기판에 결함이 발생될 가능성이 증가된다. 또한, 상기 비아 도전체의 길이가 증가되므로, 저항이 역시 증가된다. 상기 제 1 대경부의 두께가 상기 수지 절연층의 그것보다 작을 경우, 상기 소경부에 연합되는 일측부에 대향되는 상기 제 1 대경부의 단부 표면이 상기 수지 절연층의 제 1 또는 제 2 표면에 도달하지 못한다. 그 결과, 상기 비아 도전체는 인접한 상기 수지 절연층 상에 형성되는 상기 도전층에 접속 실패된다. 따라서, 접속 신뢰성이 감소된다.
또한, 바람직하게는, 상기 제 2 대경부의 단부 표면은 상기 도전층의 표면과 동일 평면으로 된다. 이러한 구조로써, 상기 도전층 및 상기 제 2 대경부가 존재하는 상기 수지 절연층의 일측부 상의 표면 조도가 줄어든다. 그러므로, 다수개의 상기 수지 절연층을 용이하게 적층할 수 있고, 상기 다층 와이어링 기판에 결함이 발생될 가능성은 더욱 감소된다. 상기 제 2 대경부의 단부 표면이 해당하는 상기 도전층의 표면과 동일 평면으로 되지 않을 경우, 상기 도전층 및 상기 제 2 대경부가 존재하는 상기 수지 절연층의 일측부 상의 표면 조도가 과도해진다. 그러므로, 다수개의 상기 수지 절연층을 적층하는 것이 곤란해지고, 따라서 상기 다층 와이어링 기판에 결함이 발생될 가능성이 증가된다.
제 4 특징에 있어서, 본 발명은 검사 장치에 사용하기 위한 기판을 제공하며, 이는 상술된 바의 제 1 내지 제 3 특징 중 어느 하나에 의한 다층 와이어링 기판, 및 상기 다층 와이어링 기판을 지지하기 위하여 상기 다층 와이어링 기판의 후 표면에 본딩되고, 상기 다층 와이어링 기판에 전기적으로 접속되며, 다수개의 도전성 금속 탐침이 상기 다층 와이어링 기판의 상기 다수개의 주-표면-측 단자에 각각 반복적으로 접촉될 수 있는 구조로 되는 세라믹 다층 와이어링 기판으로 이루어진다.
제 5 특징에 있어서, 본 발명은 검사 장치에 사용하기 위한 기판을 제공하며, 이는 상술된 바의 제 1 내지 제 3 특징 중 어느 하나에 의한 다층 와이어링 기판, 상기 다층 와이어링 기판을 지지하기 위하여 상기 다층 와이어링 기판의 후 표면에 본딩되고, 상기 다층 와이어링 기판에 전기적으로 접속되는 세라믹 다층 와이어링 기판; 및 도전성 금속으로 형성되며, 상기 다층 와이어링 기판의 다수개의 주 -표면-측 단자에 각각 부착되고, IC의 각 단자에 접촉되도록 채택되는 다수개의 탐침 핀으로 이루어진다.
상술한 바의 제 4 또는 제 5 특징에 의하면, 상기 비아 도전체 및 상기 도전층 사이에 높은 접속 신뢰성을 갖는 다층 와이어링 기판은 IC 검사 장치를 위한 기판으로서 사용된다. 따라서, 상기 IC 검사 장치에 사용하기 위한 기판은 높은 접속 신뢰성을 보인다. 또한, 상기 도전층의 돌출부는 각각의 상기 비아 도전체 내로 관통되므로, 상기 도전성 금속 탐침이 반복적으로 각각의 상기 주-표면-측 단자에 접촉될 때 상기 주-표면-측 단자에 가해지는 충격, 또는 IC와 접촉하는 각각의 상기 탐침 핀을 통하여 상기 주-표면-측 단자에 반복적으로 가해지는 충격으로 인하여 발생되는 문제점 (예를 들면, 상기 비아 도전체의 탈락)을 방지할 수 있다. 그러므로, 상기 다층 와이어링 기판의 수명 및 상기 IC 검사 장치에 사용하기 위한 기판의 수명을 연장시킬 수 있다.
제 4 또는 제 5 특징에 의한 상기 세라믹 다층 와이어링 기판은, 예를 들면, 세라믹층의 라미네이트이다. 상기 세라믹 다층 와이어링 기판에 주요 물질로서 사용되는 상기 세라믹의 구체적인 예로는, 알루미나, 질화 알루미늄, 보론 질화물, 탄화 규소, 또는 질화 규소와 같은, 고온-소성 세라믹의 소결체가 있다. 또 다른 예로는 알루미나와 같은 무기질 충전재를 붕규산 유리 또는 붕규산연 유리에 첨가함으로써 형성되는 유리 세라믹과 같은, 저온-소성 세라믹의 소결체가 있다.
제 6 특징에 있어서, 본 발명은 상기 제 1 내지 제 3 특징 중 어느 하나에 의한 다층 와이어링 기판을 제조하기 위한 방법을 제공하며, 이는: 금속 호일로 클 래딩된 제 1 표면, 및 제 2 표면을 갖는 수지 필름을 통하여 비아 홀을 드릴링하고, 상기 제 2 표면의 일측부로부터 상기 수지 필름에 레이저 빔을 조사(irradiating)함으로써, 상기 금속 호일에 상기 각각의 비아 홀로부터 그의 중심 축을 향하여 돌출되는 돌출부를 형성하는 드릴링 단계 패턴화된 도전체층을 형성하기 위하여 그대로 남겨둔 상기 돌출부로써 상기 금속 호일을 선택적으로 제거하는 패터닝 단계; 비아 도전체를 형성하기 위하여 상기 제 1 표면의 일측부로부터 상기 비아 홀 내로 도전성 금속 페이스트를 채우는 비아-도전체-형성 단계; 및 상기 비아-도전체-형성 단계를 거친 상기 수지 필름을 다수개 적층하고, 상기 다수개의 수지 필름을 압축-본딩하는 적층-및-압축-본딩 단계;로 이루어진다.
상술한 바의 제 6 특징에 의하면, 상기 비아 홀 및 상기 도전층의 돌출부가 형성된 상태에서, 상기 비아 도전체를 형성하기 위하여 상기 비아-도전체-형성 단계가 수행된다; 따라서, 상기 돌출부는 각각의 상기 비아 도전체 내로 관통된다. 결과적으로, 각각의 상기 비아 도전체는 해당하는 상기 돌출부의 단부 표면뿐만 아니라 상기 주 표면을 향한 일측부 상에 위치되는 돌출부의 일 표면 및 상기 후 표면을 향한 일측부 상에 위치되는 돌출부의 일 표면에도 접촉된다. 이러한 방식으로, 상기 비아 도전체 및 상기 돌출부 사이의 접촉 영역은 증가되고, 따라서 접속 신뢰성이 강화된다.
상기 드릴링 단계에서, 상기 금속-호일-클래드 수지 필름은 상기 수지 필름 및 상기 금속 호일을 통하여 연장되는 홀을 형성하기 위하여 레이저 빔으로 조사된다. 이러한 방식으로, 예를 들면, 화학 용액 또는 플라즈마 애셔(plasma asher)를 사용함으로써 상기 비아 홀에 디스미어링(desmear)을 수행할 필요성이 제거된다. 또한, 상기 관통-홀 도전체를 형성하기 위한 단계는 필요하지 않으며, 따라서 상기 다층 와이어링 기판을 제조하는 공정을 단순화할 수 있다.
상기 드릴링 단계에서, 상기 수지 필름이 상기 제 1 표면의 일측부로부터 레이저 빔으로 조사되면, 상기 레이저 빔의 에너지는 광불투과성 상기 금속 호일을 드릴링하는 데에 주로 소모된다. 따라서, 상기 레이저 빔은 상기 금속 호일 너머로 도달하기 곤란하다. 그 결과, 상기 비아 홀보다 직경이 큰 홀이 상기 금속 호일 내에 형성된다; 즉, 상기 돌출부는 형성될 수 없다. 반대로, 상기 제 6 특징에 의한 제조 방법에 의하면, 상기 드릴링 단계에서, 상기 수지 필름이 상기 제 2 표면의 일측부로부터 레이저 빔으로 조사된다. 따라서, 상기 레이저 빔의 에너지는 상기 금속 호일을 드릴링하기 이전에, 광투과성인 상기 수지 필름을 드릴링하는 데에 우선 사용되어, 큰 직경을 갖는 비아 홀을 용이하게 형성하게 된다. 그 결과, 상기 비아 홀보다 직경이 작은 홀이 상기 금속 호일 내에 형성된다. 이렇게 상기 금속 호일 내에 작은 직경의 홀을 형성할 수 있도록 하는 방식으로, 상기 비아 홀의 개방된 가장자리로부터 상기 비아 홀의 중심 축을 향하여 돌출되는 금속 호일의 돌출부가 형성된다. 즉, 상기 비아 홀이 형성되는 동안, 상기 금속 호일의 돌출부를 신뢰성있게 형성할 수 있다.
상기 적층-및-압축-본딩 단계에서, 상기 수지 필름의 두께 방향을 가로질러 힘을 가함으로써, 상기 도전층의 돌출부를 상기 주 표면 또는 상기 후 표면을 향하여 구부릴 수 있고, 상기 도전층의 돌출부가 구부러지는 쪽의 일측부에 대향되게 위치되는 상기 비아 도전체의 단부 표면은 편평하게 될 수 있다. 이와 관련하여, 상기 다층 와이어링 기판의 주 표면 상의 조도가 줄어, 다수개의 상기 주-표면-측 단자가 상기 주 표면 상에 신뢰성있게 형성될 수 있다. 그러므로, 상기 다층 와이어링 기판에 결함이 발생될 염려가 감소되고, 생산성이 향상된다.
상기 패터닝 단계를 상기 비아-도전체-형성 단계 이전에 수행하거나 또는 상기 비아-도전체-형성 단계를 상기 패터닝 단계 이전에 수행할 수 있다. 그러나, 바람직하게는, 상기 패터닝 단계를 상기 비아-도전체-형성 단계 이전에 수행한다. 상기 비아-도전체-형성 단계가 상기 패터닝 단계 이전에 수행되면, 상기 도전성 금속 페이스트가 상기 제 1 표면으로부터 돌출되어, 거친 표면을 유발한다. 따라서, 상기 패터닝 단계에서 상기 금속 호일 상에 패터닝 필름을 부착할 때에도, 필름 해제 능력(releasability)이 손상되어, 작업성이 열화되는 결과가 초래된다.
바람직하게는, 상기 드릴링 단계의 레이저 조사에 있어서, 상기 레이저 빔은 상기 수지 필름의 제 2 표면을 제외한 위치에 집속된다. 이러한 방식으로, 상기 제 1 표면의 근처에서 상기 레이저 빔의 에너지가 다소 약해지므로, 상기 비아 홀보다 직경이 작은 홀을 상기 금속 호일에 신뢰성있게 형성할 수 있다(즉, 상기 돌출부를 용이하게 형성할 수 있다).
상기 레이저 조사에 사용가능한 레이저에는 YAG 레이저와 같은 UV 레이저 및 이산화탄소 레이저가 포함된다. 그러나, 상기 YAG 레이저가 바람직하다. 상기 이산화탄소 레이저는 열 용해를 통하여 가공을 수행하므로 작업성에 있어서 상기 YAG 레이저보다 열등하다. 구체적으로 말하자면, 상기 이산화탄소 레이저를 사용할 때, 상기 수지 필름은 필요한 정도보다 더 큰 범위로 용해된다. 따라서, 작은-직경의 비아 홀을 형성하는 것이 곤란하다. 또한, 상기 이산화탄소 레이저로부터의 레이저 빔의 파장은 구리 호일의 표면에 의하여 레이저 빔이 반사될 수 있는 정도이다. 따라서, 상기 레이저 빔은 상기 구리 호일을 관통하는 데에 어려움을 겪게 된다. 또한, 비아 홀의 형성에 있어서, 잔류하는 수지의 양이 크다. 예를 들면, 레이저 빔이 상기 수지 필름만을 관통하고 상기 구리 호일은 관통하지 않는 방식으로 이산화탄소 레이저 조사가 수행되는 되는 경우, 상기 비아 홀 내에 (상기 구리 호일의 표면 상에) 잔류하는 수지의 두께는 일반적으로 2㎛ 이다. 반대로, 상기 YAG 레이저는 분자 분해(molecular decomposition)를 통하여 가공을 수행하여 우수한 가공성을 보인다. 즉, 상기 이산화탄소 레이저를 사용하는 경우와 비교하여, 상기 YAG 레이저로부터의 레이저 빔은 비아 홀을 정확히 형성할 수 있고 상기 구리 호일을 신뢰성 있게 관통할 수 있다. 또한, 형성되는 비아 홀 내에 잔류하는 수지의 양이 작다. 예를 들면, 레이저 빔이 상기 수지 필름은 관통하지만 상기 구리 호일은 관통하지 않는 방식으로 YAG 레이저 조사가 수행되는 경우, 상기 비아 홀 내에 (상기 구리 호일의 표면 상에) 잔류하는 수지의 두께는 일반적으로 0.5㎛이다.
상기 도전층을 형성하는 데에는 상기 금속 호일을 사용하므로, 이는 일반적으로 상기 도전층과 동일한 도전성 금속재로 된다. 상기 금속 호일에는 특별한 제한이 없다. 그러나, 예를 들면, 상기 금속 호일은 구리, 알루미늄, 금, 은, 플라티늄, 팔라듐, 니켈, 주석, 납, 티타늄, 텅스텐, 몰리브덴, 탄탈, 니오브 등으로부터 단일로 또는 조합으로 선택되는 하나 이상의 금속재로 이루어질 수 있다. 특히, 위 에 열거된 도전성 금속재 중에서, 구리가 바람직하다. 즉, 구리는 기타의 도전성 금속재와 비교하여 우수한 도전성을 보이므로, 상기 금속 호일은 바람직하게는 구리 호일이다. 또한, 상기 비아 도전체를 형성하는 데에는 상술된 바의 도전성 금속 페이스트를 사용하므로, 이는 대체로 상기 비아 도전체와 동일한 물질로 된다. 상기 도전성 금속 페이스트에는 특별한 제한이 없다. 그러나, 예를 들면, 상기 물질은 구리, 금, 은, 플라티늄, 팔라듐, 니켈, 주석, 납, 티타늄, 텅스텐, 몰리브덴, 탄탈, 니오브 등으로부터 단일로 또는 조합으로 선택되는 하나 이상의 금속으로 이루어질 수 있다. 특히, 상기 도전성 금속 페이스트는, 바람직하게는, 산화에 저항력이 있는 은 입자를 에폭시 수지에 혼합함으로써 준비되는 은 페이스트이다. 상기 은 페이스트의 사용은 상기 비아 도전체의 저항을 낮추고, 상기 비아 도전체 및 상기 도전층의 해당하는 돌출부 사이의 접속 보전(connection integrity)을 보장한다.
제 7 특징에 있어서, 본 발명은 상기 목적은 상기 제 4 또는 제 5 특징에 의한 검사 장치에 사용하기 위한 기판을 제조하기 위한 방법을 제공함으로써 달성되며, 이는: 금속 호일로 클래딩된 제 1 표면, 및 제 2 표면을 갖는 수지 필름을 관통하는 비아 홀을 드릴링하고, 상기 제 2 표면의 측부로부터 상기 수지 필름에 레이저 빔을 조사함으로써, 상기 금속 호일에 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되는 돌출부를 형성하는 드릴링 단계; 패턴화된 도전체층을 형성하기 위하여 그대로 남겨둔 상기 돌출부로 상기 금속 호일을 선택적으로 제거하는 패터닝 단계; 비아 도전체를 형성하기 위하여 상기 제 1 표면의 측부로부터 상기 비아 홀 내로 도전성 금속 페이스트를 채우는 비아-도전체-형성 단계; 및 상기 세라믹 다층 와이어링 기판의 주 표면 상에, 상기 비아-도전체-형성 단계를 거친 상기 수지 필름을 다수개 적층하고, 상기 다수개의 수지 필름 및 상기 세라믹 다층 와이어링 기판을 압축-본딩하는 적층-및-압축-본딩 단계로 이루어진다.상술한 바의 제 7 특징의 제조 방법에 의하면, 상기 비아 홀 및 상기 도전층의 돌출부가 형성된 상태에서, 상기 비아 도전체를 형성하기 위한 비아-도전체-형성 단계가 수행된다. 이러한 방식으로, 상기 돌출부는 각각의 상기 비아 도전체 내로 관통되어 형성된다. 그러므로, 각각의 상기 비아 도전체는 해당하는 상기 돌출부의 단부 표면뿐만 아니라 상기 주 표면을 향한 일측부 상에 위치되는 돌출부의 일 표면 및 상기 후 표면을 향한 일측부 상에 위치되는 돌출부의 일 표면에도 접촉된다. 따라서, 상기 비아 도전체 및 상기 돌출부 사이의 접촉 영역이 증가되고, 따라서 접속 신뢰성이 강화된다. 또한, 상기 드릴링 단계에서, 레이저 조사에 의하여, 상기 수지 필름 및 상기 금속 호일을 관통하여 연장되는 홀이 형성된다. 이러한 방식으로, 예를 들면 화학 용액 또는 플라즈마 애셔를 사용하여 상기 비아 홀을 디스미어링 할 필요가 없어진다. 또한, 관통-홀 도전체를 형성하기 위한 단계가 필요하지 않으므로, 상기 다층 와이어링 기판을 제조하기 위한 공정을 단순화할 수 있다.
이하, 본 발명의 일 실시예에 의하여 검사 장치에 사용하기 위한 기판을 도면을 참조하여 상세히 설명한다. 그러나, 본 발명은 이에 한정되는 것은 아니다.
도 1 내지 도 3은 본 발명에 의하여 IC 검사 장치에 사용하기 위한 기판(10)을 도시한다. IC 검사 장치에 사용하기 위한 상기 기판(10)은 상기 다수개의 IC가 상부에 형성되는 실리콘 웨이퍼를 전기적으로 검사하기 위한 장치의 일 부품(IC 검사 지그)이다. IC 검사 장치에 사용하기 위한 상기 기판(10)은 다층 와이어링 기판(71) 및 상기 다층 와이어링 기판(71)에 전기적으로 접속되는 세라믹 다층 와이어링 기판(11)을 포함한다. 상기 세라믹 다층 와이어링 기판(11)은 다수개의 세락믹층(14)이 적층되는 알루미나 소결체(세라믹재)이며, 평면도에서 대체로 정사각형인 형상을 갖는 판형 제품이다. 본 실시예의 상기 세라믹 다층 와이어링 기판(11)은 한 쪽 측부의 길이가 65㎜이고 두께는 4.0㎜ 내지 5.0㎜이다.
도 3에 도시된 상기 세라믹 다층 와이어링 기판(11)의 내부에는, 텅스텐의 금속화층인 다수개의 내부층 전극(31)이 상기 세라믹층(14) 사이의 계면에 형성된다. 다수개의 주-표면-측 단자는(21) 상기 세라믹 다층 와이어링 기판(11)의 주 표면(12) 상에, 실질적으로 상기 주 표면(12)의 전체 영역에 형성된다. 다수개의 후-표면-측 단자(22)은 상기 세라믹 다층 와이어링 기판(11)의 후 표면(13) 상에, 상기 후 표면(13)의 실질적인 전체 표면에 격자형 구조로 형성된다(도 1 참조). 본 실시예에서, 개별적인 상기 주-표면-측 단자(21) 및 상기 후-표면-측 단자(22)의 각각은 상이한 종류의 도전성 금속 박막이 적층되는 구조로 된다. 개별적인 상기 후-표면-측 단자(22)의 각각은 평면도에서 원형 형상을 가지며, 약 0.3㎜ 내지 1.0㎜의 직경을 갖는다. 상기 IC 검사 지그의 외부 접속 단자로 작용하는 핀(62)은 상기 다수개의 후-표면-측 단자(22)에 각각 부착된다.
상기 세라믹 다층 와이어링 기판(11)의 내부에는, 다수개의 비아 홀(41)이 상기 세라믹 다층 와이어링 기판(11)의 두께 방향으로 연장되도록 형성된다. 개별적인 상기 비아 홀(41)은 대체로 원형 단면 형상을 가지며 100㎛의 직경을 갖는다. 텅스텐 금속화를 통하여 형성되는 비아 도전체(42)는 상기 다수개의 비아 홀(41) 내에 각각 배치된다. 상기 후 표면(13) 상에 노출되는 상기 비아 도전체(42)의 단부 표면은 각각의 상기 후-표면-측 단자(22)에 본딩된다. 상기 세라믹 다층 와이어링 기판(11)의 내부에서, 상기 비아 도전체(42)는 해당하는 내부층 전극(31)에 본딩된다. 따라서, 상기 다수개의 비아 도전체(42)는 상기 내부층 전극(31)과 상기 해당 후-표면-측 단자(22)의 사이에 전기적 접속을 형성한다.
도 3에 나타낸 바와 같이, 상기 다층 와이어링 기판(71)은 주 표면(72) 및 후 표면(73)을 가지며 평면도에서 대략 정사각형 형상을 갖는 판 형 제품이다. 본 실시예의 상기 다층 와이어링 기판(71)은 일측부의 길이가 65㎜이고 두께가 136㎜이다. 사용 시에, 상기 다층 와이어링 기판(71)은 상기 주 표면(72)이 검사할 웨이퍼(도시 생략)를 마주보도록 배치된다. 상기 세라믹 다층 와이어링 기판(11)은 상기 후 표면(73)의 측부로부터 상기 다층 와이어링 기판(71)을 지지하기 위하여 상기 다층 와이어링 기판(71)의 후 표면(73)에 본딩된다.
다수개의 주-표면-측 단자(74)는 중간 영역에 격자형 구조로 상기 다층 와이어링 기판(71)의 주 표면(72) 상에 형성된다(도 2 참조). 본 실시예에서, 개별적인 상기 주-표면-측 단자(74)은 상이한 종류의 도전성 금속 박막이 적층되는 구조로 된다. 개별적인 상기 주-표면-측 단자(74) 각각은 평면도에서 원형 형상을 가지며 약 0.3㎜ 내지 0.5㎜의 직경을 갖는다. 도 3에 나타낸 바와 같이, 웨이퍼 상에 형성되는 개별적인 IC의 각 단자에 접촉가능한 다수개의 도전성 금속 탐침(61)은 상기 각각의 주-표면-측 단자(74)에 반복적으로 접촉 및 분리될 수 있다.
도 3 내지 도 5에 나타낸 바와 같이, 상기 다층 와이어링 기판(71)은 제 1 내지 제 4 수지 절연층(81)이 (각각은 예를 들면 25㎜의 두께를 가짐) 적층되는 구조를 갖는다. 개별적인 상기 수지 절연층(81)은 주로 폴리이미드(UPILEX VT, Ube Industries, Ltd.)의 절연 기판으로 형성되며, 제 1 표면(82) 및 제 2 표면(83)을 갖는다. 개별적인 상기 수지 절연층(81)은 그 내부에 형성되어 상기 제 1 표면(82) 및 제 2 표면(83)을 통하여 연장되는 다수개의 비아 홀(90)을 갖는다. 개별적인 상기 비아 홀(90)은 원형 단면을 가지며 100㎛의 직경을 갖는다.
구리로 되는 다수개의 도전층(84)은 (각각 예를 들면 9㎛의 두께를 가짐) 상기 수지 절연층(81) 각각의 상기 제 1 표면(82) 상에 형성된다. 개별적인 상기 도전층(84) 각각의 일 부분은 해당하는 상기 비아 홀(90)의 개방된 가장자리로부터 상기 해당 비아 홀(90)의 중심 축을 향하여 돌출되는 돌출부(85) 내로 형성된다. 상기 비아 홀(90)의 개방된 가장자리로부터의 상기 돌출부(85)의 돌출 양은 상기 비아 홀(90)의 직경(100㎛)의 약 1/10이다; 즉, 약 10㎛이다. 상기 돌출부(85)는 상기 다층 와이어링 기판(71)의 후 표면(73)을 향하여 구부러진다. 상기 돌출부(85)의 구부림 각도(θ1) (도 4 참조); 즉, 상기 돌출부(85)와 상기 수지 절연층(81)의 상기 제 1 표면(82) 사이의 각도는 약 15°이다.
도 3 내지 도 5에 나타낸 바와 같이, 도전성 금속 페이스트의 경화된 제품인 비아 도전체(91); 즉, 은 페이스트(THR-500A, Harima Chemicals, Inc.)는 상기 각각의 비아 홀(90) 내에 마련된다. 상기 은 페이스트는 에폭시 수지와 다수의 은 입자 사이의 혼합물이다(도 5 참조). 상기 도전체층(84)의 돌출부(85)가 구부러진 방향의 일측부 상에 위치되는 상기 비아 도전체(91)의 단부 표면 및 상기 도전체층(84)의 돌출부(85)가 구부러진 방향의 일측부에 대향되게 위치되는 상기 비아 도전체(91)의 단부 표면(즉, 상기 제 1 표면(82)의 측부 상에 위치되는 단부 표면)은 구부러지고, 편평하다. 또한, 상기 제 1 내지 제 3 수지 절연층(81)에 마련된 상기 비아 도전체(91)은 그의 측 표면(92) 상에 각각의 홈 부(93)를 갖는다(도 4 참조). 도 3에 나타낸 바와 같이, 상기 제 1 수지 절연층(81)에 마련된 상기 비아 도전체(91)은 상기 제 2 표면(83)의 측 표면 상의 그의 단부 표면이, 표면 접촉을 통하여, 각각의 상기 주-표면-측 단자(21)에 전기적으로 접속되고, 상기 제 1 표면(82)의 측부 상의 그의 단부은 상기 제 1 수지 절연층(81) 상에 형성되는 각각의 도전층(84)에 전기적으로 접속된다. 상기 제 2 수지 절연층(81)에 마련된 상기 비아 도전체(91)은 상기 제 2 표면(83)의 측부 상의 그의 단부 표면이, 표면 접촉을 통하여, 상기 제 1 수지 절연층(81) 상에 형성되는 각각의 도전층(84)에 전기적으로 접속되고, 상기 제 1 표면(82)의 측부 상의 그의 단부은 상기 제 2 수지 절연층(81) 상에 형성되는 각각의 도전층(84)에 전기적으로 접속된다. 마찬가지로, 상기 제 3 수지 절연층(81)에 마련된 상기 비아 도전체(91)는 상기 제 2 표면(83)의 측부 상의 그의 단부 표면이, 표면 접촉을 통하여, 상기 제 2 수지 절연층(81) 상에 형성되는 각각의 도전층(84)에 전기적으로 접속되고, 상기 제 1 표면(82)의 측부 상의 그의 단부는 상기 제 3 수지 절연층(81) 상에 형성되는 각각의 도전층(84)에 전기적으로 접속된다. 또한, 상기 제 4수지 절연층(81)에 마련된 상기 비아 도전체(91)는 상기 제 2 표면(83)의 측부 상의 그의 단부 표면이, 표면 접촉을 통하여, 상기 제 3 수지 절연층(81) 상에 형성되는 각각의 도전층(84)에 전기적으로 접속되고, 상기 제 1 표면(82)의 측부 상의 그의 단부 표면은, 표면 접촉을 통하여, 각각의 상기 주-표면-측 단자(74)에 전기적으로 접속된다.
도 4에 나타낸 바와 같이, 개별적인 상기 비아 도전체(91) 각각은 해당하는 비아 홀(90) 내에 배치되는 제 1 대경부(95) 및 소경부(96)를 통하여 상기 제 1 대경부에 함께 연결되는 제 2 대경부(97)을 갖는다. 상기 대경부(95) 및 (97) 및 상기 소경부(96)는 원형 단면을 갖는다. 본 실시예에서, 상기 대경부(95) 및 (97)는 동일한 외경을 갖는다; 구체적으로, 100㎛이다. 상기 소경부(96)는 상기 대경부(95) 및 (97)의 외경보다 작은, 구체적으로 약 95㎛인 외경을 갖는다. 상기 제 1 대경부(95)는 상기 제 2 대경부(97)보다 두껍고 상기 수지 절연층(81)의 두께(25㎜)와 실질적으로 동일한 두께를 갖는다.
상기 제 1 대경부(95) 및 상기 제 2 대경부(97)는 상기 돌출부(85)의 두께 방향을 가로질러서 그 사이에 상기 도전층(84)의 해당 돌출부(85)를 지지하도록 배열된다. 즉, 상기 돌출부(85)는 상기 비아 도전체(91)의 측 표면(92)내로 관통된다. 상기 돌출부(85)는 상기 측 표면(92)의 전체 원주부를 따라서 상기 비아 도전체(91)의 측 표면(92) 내로 관통된다. 상기 제 2 대경부(97)를 향한 측부 상에 위치되는 상기 제 1 대경부(95), 상기 제 1 대경부(95)를 향한 측부 상에 위치되는 상기 제 2 대경부(97)의 단부 표면, 상기 소경부(96)의 측 표면은 상기 홈 부(93)를 구획하므로, 상기 돌출부(85) 또한 상기 홈 부(93)내에 끼워 맞춤된다고 말할 수 있다.
다음으로, IC 검사 장치에 사용하기 위한 상술된 바의 기판(10)을 제조하기 위한 방법을 설명한다. 우선, 상기 세라믹 다층 와이어링 기판(11)을 미리 준비한다. 상기 세라믹 다층 와이어링 기판(11)을 제조하기 위한 방법은 아래에 설명된다.
(1-1) 라미네이트 준비 단계
상기 제조 방법에 의하면, 요구되는 구조를 갖는 세라믹 라미네이트(도시 생략)는 아래에 설명되는 라미네이트 준비 단계에 의하여 준비된다.
a) 우선, 세라믹재; 즉, 알루미나 분말, 유기 용제, 유기 바인더, 등을 용기 내에서 습식-혼합하여, 녹색 시트를 형성하는 데에 사용하는 슬러리를 제공한다. 다음으로, 주지의 주조 장치를 사용하여, 상기 녹색-시트-형성 슬러리를 소정의 시트 상에 얇고 균일하게 주조한다. 이어서, 상기 열을 가하여 상기 시트-형상으로 주조된 상기 슬러리를 건조하여, 녹색 시트를 준비한다. 시트-형성 공정 대신에, 유사한 녹색 시트를 형성하기 위하여 프레스-형성 공정을 이용할 수도 있다. 이렇게 준비된 상기 녹색 시트를 각각 소정의 길이를 갖는 다수개의 녹색 시트로 절단한다.
b) 다음으로, 각각의 소정 위치에 다수의 관통공을 형성하기 위하여, 이렇게 얻어진 상기 다수개의 녹색 시트에 레이저 조사, 펀칭, 드릴링, 등의 공정을 수행 한다. 세라믹 층(14)이 될 상기 녹색 시트에서, 상기 관통공은 상기 비아 홀(41)의 위치에 형성된다.
c) 다음으로, 주지의 페이스트 프린터를 사용함으로써 미리 준비된 내부-층-전극-형성 텅스텐 페이스트를 상기 드릴링된 녹색 시트에 소정 패턴으로 프린팅한다. 그 결과, 상기 내부-층 전극(31)이 될 내부-층-형성 층을 각각의 소정 위치에 형성한다. 또한, 주지의 페이스트-프레스-충진 장치를 사용하여, 미리 준비된 바아-도전체-형성 텅스텐 페이스트를 상기 비아 홀(41)이 될 상기 관통공 내로 프레스-충진한다. 그 결과, 상기 비아 도전체(42)가 될 비아-도전체-형성부를 상기 각각의 비아 홀(41) 내에 형성한다. 상기 페이스트-패턴-프린팅 단계 및 상기 페이스트-프레스-충진 단계는 반대 순서로 수행될 수도 있다.
d) 페이스트 건조 이후, 상기 다수개의 녹색 시트를 층으로 배열한다. 상기 녹색 시트를 통합하기 위하여 함께 압축-본딩하기 위하여 상기 결과물 라미네이트에 시트-층 방향으로 가압력을 가함으로써, 세라믹 라미네이트를 형성한다.
(1-2) 탈결합(Debindering) 단계
상기 라미네이트 준비 단계 이후, 상기 세라믹 라미네이트를 20 내지 60 시간 동안 가열함으로써 200℃ 내지 300℃의 온도에서 대기 중에서 탈결합함으로써, 상기 세라믹 라미네이트 내에 함유된 바인더를 분해를 통하여 제거한다. 탈결합 이후, 상기 세라믹 라미네이트를 소성 장치 내로 이동하여, 알루미나가 소결될 수 있는 온도 (약 1,600℃)에서 소성한다. 그 결과, 상기 페이스트 내에 함유된 알루미나 및 텅스텐을 동시에 소결한다. 상기 소성 공정을 수행함으로써, 상기 녹색 시트 는 상기 세라믹 층(14)이 된다; 상기 비아-도전체-형성부는 상기 비아 도전체(42)가 된다; 그리고 상기 내부-층-형성 층은 상기 내부-층 전극(31)이 된다. 상기 세라믹 라미네이트는 소결을 통하여 밀도가 높아지므로, 그의 기계적 강도가 강화된다. 또한, 상기 세라믹 라미네이트에 양호한 전기적 특성 (절연 특성)이 부여된다.
(1-3) 연마 단계
이어서, 주지의 표면 연마제를 사용하여, 상기 소결된 세라믹 라미네이트 (상기 세라믹 다층 와이어링 기판(11))의 주 표면(12) 및 상기 후 표면(13)을 연마하여 상기 주 표면 및 후 표면(12) 및 (13)의 평탄도를 강화한다. 본 실시예에서, 연마는 150㎛ 내외의 평탄도 및 0.2㎛ 내외의 표면 조도(Ra)를 얻기 위하여 수행된다.
(1-4) 단자-형성 단계
상기 연마 단계 이후에, 상기 비아 도전체(42) 보다 직경이 큰 원형으로 되는 상기 주-표면-측 단자(21)를, 상기 세라믹 다층 와이어링 기판(11)의 상기 주 표면(12)에 노출되는 각각의 비아 도전체(42)의 단부 표면 상에 형성한다. 마찬가지로, 상기 비아 도전체(42) 보다 직경이 큰 원형으로 되는 상기 후-표면-측 단자(22)를 상기 세라믹 다층 와이어링 기판(11)의 상기 후 표면(13)에 노출되는 각각의 비아 도전체(42)의 단부 표면 상에 형성한다. 상기 단자(21) 및 (22)를 형성하기 위한 구체적인 과정을 아래에 설명한다.
우선, 상기 세라믹 다층 와이어링 기판(11)의 전체 주 표면(12) 및 전체 후 표면(13)에 하나 이상의 도전성 금속으로 되는 아래 금속층을 단층 구조 또는 다층 구조로 형성한다. 상기 아래 금속층으로 사용가능한 금속의 예로는 티타늄, 몰리브덴, 크롬, 코발트, 텅스텐, 니켈, 탄탈 및 니오브가 포함된다. 본 실시예에서는 스퍼터링에 의하여 형성되는 티타늄 및 몰리브덴의 2-층 구조를 갖는 아래 금속층을 이용한다. 다음으로, 소정의 도금 레지스트(plating resist)를 상기 아래 금속층에 도포하는 경우, 구리 전기 도금을 수행함으로써, 구리 도금층을 형성한다. 이어서, 상기 도금 레지스트를 제거하고, 상기 아래 금속층의 노출된 부분을 제거하기 위한 에칭을 수행한다. 그 결과, 각각 티타늄-스퍼터링층, 몰리브덴-스퍼터링층, 및 구리 도금층으로 구성되는 다수개의 적층된(적층) 금속 부분을 상기 세라믹 다층 와이어링 기판(11)의 주 표면(12) 및 후 표면(13)에 노출되는 각각의 비아 도전체(42)의 단부 표면 상부에 형성한다. 다음으로, 상기 각각의 적층된 금속 부분을 커버하는 니켈 도금층을 형성하기 위하여 니켈 전기 도금을 수행한다. 또한, 상기 각각의 니켈 도금층을 커버하는 금 도금층을 형성하기 위하여 금 전기 도금을 수행한다. 그 결과, 다수개의 주-표면-측 단자(21) 및 후-표면-측 단자(22)를 갖는 상기 세라믹 와이어링 기판(11)을 완성한다.
다음으로, 상기 다층 와이어링 기판(71)의 제조 방법을 설명한다.
(2-1) 드릴링 단계
상기 드릴링 단계에서, 구리-호일-클래드 수지 필름을 준비하는데, 이는 두께가 25㎛이고, 그의 제 1 표면(82)이 두께가 9㎛인 구리 호일(162) (금속 호일)로 피복(clad)되는, 수지 필름(161)이다(도 6 참조). 다음으로, YAG 레이저 (모델명 5150, ESI사 제품) 등을 사용하여 상기 제 2 표면측(83)으로부터 상기 수지 필 름(161)에 레이저를 조사한다. 구체적으로 말하자면, 레이저 빔이 상기 수지 필름(161)의 상기 제 2 표면(83)을 제외한 위치에 집속되도록 수행되고 (본 실시예에서, 상기 제 2 표면(83)으로부터 0.75㎜ 떨어져서 위치된 지점), 상기 레이저 빔이 트래퍼닝(trepanning)을 위하여 원형으로 이동되도록 레이저 조사가 이루어진다. 상기 레이저 출력은 약 0.3 W 내지 0.5 W이다.
이러한 방식으로, 상기 수지 필름(161)을 통하여 연장되는 비아 홀(90)을, 상기 비아 홀(90)의 개방된 가장자리로부터 상기 비아 홀(90)의 중심축을 향하여 돌출되는 상기 구리 호일(162)의 돌출부(85)와 함께 형성한다(도 7 참조). 도 7에서 화살표는 레이저 조사 방향을 나타낸다.
(2-2) 패터닝 단계
이어지는 패터닝 단계에서, 그대로 남겨둔 상기 돌출부(85)로써 상기 구리 호일(162)을 선택적으로 제거하여, 상기 도전층(84)을 형성한다. 구체적으로 말하자면, 상기 도전층(84)을 형성하기 위한 음각 패턴화(subtractivePatterning)를 위하여 상기 수지 필름(161)의 제 1 표면(82) 상에 있는 상기 구리 호일(162)을 에칭한다. 더욱 구체적으로 말하자면, 비전착성 구리 도금을 수행한 후, 이렇게 공통 전극으로서 형성되는 비전착성 구리 도금층을 사용하여, 구리 전기 도금을 수행한다. 또한, 두께가 25㎛인 드라이 필름(163)(RY-3325, Hitachi Chemical Co., Ltd.)을 그 위에 적층한다(도 8 참조). 상기 드라이 필름(163)을 노광 및 현상함으로써, 상기 드라이 필름(163)을 소정의 패턴으로 형성한다. 이 경우, 상기 구리 전기 도금층, 상기 비전착성 구리 도금층, 및 상기 구리 호일(162)의 불필요한(마스킹되지 않은) 부분은 에칭으로 제거한다. 이어서, 상기 드라이 필름(163)을 제거한다. 이때에, 상기 도전층(84)이 형성된다. 그러면, 상기 도전층(84)의 표면은 거칠게 된다(CZ 처리).
(2-3) 비아-도전체-형성 단계
이어지는 비아-도전체-형성 단계에서, 상기 비아 도전체(91)를 형성하기 위하여, 프린터(마이크로-테크사의 제품)를 사용하는 주지의 프린팅 방법으로 상기 제 1 표면(82)의 측부로부터 상기 비아 홀(90) 내에 은 페이스트를 채운다(도 9 참조). 즉, 본 실시예에서, 상기 패터닝 단계는 상기 비아-도전체-형성 단계 이전에 수행한다. 구체적으로 말하자면, 상기 수지 필름(161)을 열-저항 아크릴 테이프(164) (HT-50SCBA,PaNAC Corp.) 상에 위치시킨다. 다음으로, 상기 비아 홀(90)에 해당하는 위치에 개구부 (직경 110㎜)를 갖는 프린팅 마스크 (두께가 20㎜인 금속 마스크)를 사용하여 0.15MPa의 프린팅 압력 및 15㎜/sec의 프린팅 속도로 프린팅을 통하여 상기 비아 홀(90) 내에 상기 은 페이스트를 채운다. 이때에, 상기 은 페이스트는 각각의 상기 도전층(84)으로부터 돌출되고, 상기 은 페이스트의 돌출부는 해당하는 돌출부(85)의 일 표면에 부분적으로 부착된다(상기 도전층(84)의 제 1 표면(82)과 접촉하는 상기 돌출부(85)의 표면 반대쪽). 또한, 상기 은 페이스트는 상기 돌출부(85)의 후 표면을 향하여 부분적으로 이동되고, 상기 돌출부(85)의 후 표면에 부착된다(상기 도전층(84)의 제 1 표면(82)과 접촉하는 상기 돌출부(85)의 일 표면). 이렇게 처리된 필름을 상기 프린터로부터 제거한 후에, 용제 등을 증발시키기 위하여 상기 은 페이스트를 가열하여 응고시킨다. 다음으로, 약 30분 정도 동안 열을 가함으로써 약 100℃의 온도에서 상기 은 페이스트를 일시적으로 경화시킨다. 그 결과, 상기 은 페이스트의 에폭시 수지는 경화 및 수축되어 상기 에폭시 수지 내에 함유되는 다수의 은 입자가 서로 가압된다. 따라서, 상기 은 페이스트의 경화물인 상기 비아 도전체(91)가 형성된다. 이어서, 상기 열-저항 아크릴 테이프(164)를 벗겨낸다.
(2-4) 적층-및-압축-본딩 단계
이어지는 라미네이팅-및-압축-본딩 단계에서, 우선, 상기 세라믹 다층 와이어링 기판(11)을 판형 하부 지그 (도시 생략) 상에 위치시키고, 이어서 상기 제 1 내지 제 4 수지 절연층(81) (수지 필름(161))을 상기 세라믹 다층 와이어링 기판(11)의 주 표면(12) 상에 위치시킨다(도 10 참조). 연장된 상태에서 상기 하부 지그 상에 마련되는 다수개의 위치 핀(positioning pin)(도시 생략)이 상기 수지 절연층(81)을 통하여 연장되게 함으로써, 상기 수지 절연층(81)의 수평 이동을 방지한다. 이어서, 판형 상부 지그(도시 생략)를 상기 세라믹 다층 와이어링 기판(11) 및 상기 4개의 수지 절연층(81)의 라미네이트 상에 위치시킨다. 다음으로, 2,000Pa 내지 3,000Pa 내외의 진공 하에서 그 결과물 조립체를 가열하면서(360℃), 한 시간 동안 상기 라미네이팅 방향으로 (본딩 방향으로) 가압력(5MPa)을 가한다(진공 열 프레스 이용). 이 과정에 이어서, 상기 세라믹 다층 와이어링 기판(11) 및 상기 수지 절연층(81)이 상기 적층 방향을 따라 가압되고, 상기 가열이 상기 수지 절연층(81)의 부분에 소성 변형이 유발된다. 또한, 상기 도전층(84)의 돌출부(85)를 아래쪽으로 구부린다(상기 세라믹 다층 와이어링 기판(11)쪽으로). 마찬 가지로, 상기 비아 도전체(91)을 압축하여, 상기 제 1 표면(82)의 측부 및 상기 해당 도전층(84) 사이에 위치되는 상기 비아 도전체(91)의 단부 표면 사이에서 단차를 감소시킨다. 그 결과, 상기 세라믹 다층 와이어링 기판(11) 및 상기 수지 절연층(81) (다층 와이어링 기판(71))은 서로 본딩된다(열적으로 압축-본딩됨) (도 11 참조).
(2-5) 주-표면-측-단자-형성 단계
라미네이팅-및-압축-본딩 단계 이후에, 상기 다층 와이어링 기판(71)의 주 표면(72)에 노출되는 각각의 상기 비아 도전체(91)의 단부 표면 상에 상기 비아 도전체(91)보다 직경이 더 큰 원형의 상기 주-표면-측 단자(74)를 형성한다. 상기 단자(74)를 형성하기 위한 구체적인 과정을 아래에 설명한다.
우선, 하나 이상의 도전성 금속으로써 단층 구조 또는 다층 구조로 형성되는 아래 금속층을 스퍼터링에 의하여 상기 다층 와이어링 기판(71)의 주 표면(72)의 중앙 영역 내에 형성한다. 다음으로, 상기 아래 금속층 위에 소정의 도금 레지스트가 도포되는 상태에서, 구리 전기 도금을 수행함으로써, 구리 도금층을 형성한다. 이어서, 상기 도금 레지스트를 제거하고, 상기 아래 금속층의 노출되는 부분을 제거하기 위한 에칭을 수행한다. 그 결과, 상기 다층 와이어링 기판(71)의 주 표면(72)에 노출된 각각의 비아 도전체(91)의 단부 표면 상에 티타늄-스퍼터링층, 몰리브덴-스퍼터링층, 및 구리 도금층을 각각 포함하는 다수개의 적층된 금속부를 형성한다. 다음으로, 상기 각각의 적층된 금속부를 커버하는 니켈 도금층을 형성하기 위하여 니켈 전기 도금을 수행한다. 또한, 상기 각각의 니켈 도금층을 커버하는 금 도금층을 형성하기 위하여 금 전기 도금을 수행한다. 그 결과, 다수개의 상기 주-표면-측 단자(74)를 갖는 다층 와이어링 기판(71)이 완성된다. 따라서, IC 검사 장치에 사용하기 위한 기판(10)이 완성된다.
그러므로, 본 실시예에 의하면 아래의 효과를 얻을 수 있다.
(1) IC 검사 장치에 사용하기 위한 본 실시예의 기판(10)에서, 상기 도전층(84)의 돌출부(85)는 각각의 비아 도전체(91) 내로 관통된다. 그러므로, 개별적인 상기 비아 도전체(91) 각각은 해당하는 돌출부(85)의 단부 표면에 접촉할 뿐만 아니라, 상기 주 표면(72)을 향한 일측부에 위치되는 돌출부(85)의 일 표면 및 상기 후 표면(73)을 향한 일측부에 위치되는 돌출부(85)의 일 표면에도 접촉된다. 이는 상기 비아 도전체(91) 및 상기 돌출부(85) 사이의 접촉 영역을 증가시키므로, 그 사이의 접속 신뢰성을 강화하고 IC 검사 장치에 사용하기 위한 상기 기판(10)의 접속 신뢰성을 강화하게 된다. 상기 돌출부(85)가 각각의 비아 도전체(91) 내로 관통되므로, 상기 비아 도전체(91) 및 해당하는 상기 도전층(84) 사이의 접속이 신뢰성 있게 유지될 수 있으며, 내구성 및 충격 저항 또한 개선된다. 예를 들면, 상기 도전성 금속 탐침(61)이 반복적으로 상기 주-표면-측 단자(74)에 접촉될 때 상기 주-표면-측 단자(74)에 대한 충격으로 인하여 발생되는 문제점 (예를 들면, 상기 비아 도전체(91)의 탈락)을 방지할 수 있다. 그러므로, 상기 다층 와이어링 기판(71)의 수명 및 상기 IC 검사 장치에 사용하기 위한 상기 기판(10)의 수명을 연장할 수 있다. 또한, 상기 비아 도전체(91) 및 상기 돌출부(85) 사이의 접촉 영역이 크기 때문에, 상기 비아 도전체(91) 및 상기 돌출부(85)로 구성되는 회로의 저 항을 낮출 수 있다.
(2) IC 검사 장치에 사용하기 위한 본 실시예의 기판(10)은 상기 세라믹 다층 와이어링 기판(11) 및 상기 다층 와이어링 기판(71)이 함께 적층된 구조를 갖는다. 따라서, 상기 세라믹 다층 와이어링 기판(11)을 유니버설 기판(공통 부품)으로서 이용할 수 있고, 상기 다층 와이어링 기판(71)을 고객의 구체적인 요구 사항에 따라 주문형으로 할 수 있다. 그러므로, 상기 세라믹 다층 와이어링 기판(11)은 미리 제작될 수 있다. 주문 접수에 따라, 상기 다층 와이어링 기판(71)만을 제조할 수 있다. 이는 IC 검사 장치에 사용하기 위한 상기 기판(10)의 출하를 앞당길 수 있게 하고 인도 기간의 단축을 가능하게 한다.
(3) 본 실시예의 제조 방법에 의하면, 레이저 조사는 드릴링 단계에서 수행되며, 따라서 상기 수지 필름(161) 및 상기 구리 호일(162)을 통하여 연장되는 홀 (비아 홀(90))을 형성하게 된다. 종래 관행과는 달리, 이는 상기 비아 홀을 디스미어링을 수행할 필요가 없다. 또한, 본 실시예에서, 도 19에 도시된 바의 관통-홀 도전체(104) 형성 단계는 필수적이지 않다. 그러므로, 상기 다층 와이어링 기판(71)의 제조 공정은 단순화될 수 있다.
본 실시예는 또한 아래에 설명된 바와 같이 수정할 수 있다.
상술된 바의 실시예에서, 패터닝 단계는 상기 비아-도전체-형성 단계 이전에 수행한다. 그러나, 상기 패터닝 단계를 상기 비아-도전체-형성 단계 이후에 수행할 수도 있다. 이 경우, 상기 비아 홀(90)이 내부에 형성되고 상기 구리 호일(162)의 돌출부(85)가 상부에 형성되는 상기 수지 필름(161) 상에 상기 비아-도전체-형성 단계를 수행함으로써(도 12 참조), 각각의 상기 비아 홀(90) 내에 상기 비아 도전체(91)를 형성하게 된다(도 13 참조). 또한, 그대로 남겨둔 상기 돌출부(85)로써 상기 구리 호일(162)을 선택적으로 제거하기 위하여 상기 패터닝 단계를 수행함으로써, 상기 도전층(84)를 형성하게 된다(도 14 참조).
상술된 바의 실시예에서는 4개의 수지 절연층(81)로 상기 다층 와이어링 기판(71)을 구성하지만, 1 내지 3개의 수지 절연층(81), 또는 5개 이상의 수지 절연층(81)으로 구성할 수도 있다.
상술된 바의 실시예에서는 상기 도전층(84)의 돌출부(85)를 상기 후 표면(73)을 향하여 구부리지만, 그 반대 방향으로 구부릴 수도 있다(즉, 상기 주 표면(72)을 향하여). 양자택일적으로, 도 15에 나타낸 바와 같은 본 발명의 또 다른 일 실시예에 의하여, IC 검사 장치에 사용하기 위한 기판(10A)에서의 다층 와이어링 기판(71A)의 경우에서와 마찬가지로, 상기 도전층(84)의 돌출부(85)는 상기 주 표면(72)이나 상기 후 표면(73) 중 어느 쪽으로도 구부리지 않고 일직선 상태로 할 수도 있다(즉, 단차 방식으로 수평으로 돌출시킬 수 있다). 이는, 예를 들면, 적층-및-압축-본딩 단계에서 인가되는 압축력을 상술된 바의 실시예에서 사용된 바보다 다소 작게 설정함으로써 가능하다.
이 실시예에서도, 상기 도전층(84)의 돌출부(85)는 각각의 상기 비아 도전체(91) 홈 부(93) 내로 끼워 맞춤된다. 따라서, 개별적인 상기 비아 도전체(91) 각각은 해당하는 상기 돌출부(85)의 단부 표면, 상기 주 표면을 향한 일측부 상에 위치되는 돌출부(85)의 일 표면, 및 상기 후 표면을 향한 일측부 상에 위치되는 돌출 부(85)의 일 표면에 접촉될 수 있다. 이는 상기 비아 도전체(91) 및 상기 돌출부(85) 사이의 접촉 영역을 증가시키므로, 접속 신뢰성을 강화시킨다. 마찬가지로, 상기 돌출부(85)를 각각의 상기 비아 도전체(91)의 홈 부(93) 내로 끼워 맞춤하므로, 상기 비아 도전체(91) 및 해당하는 상기 도전층(84) 사이의 접속을 신뢰성 있게 유지할 수 있고, 내구성 및 충격 저항 또한 개선할 수 있다. 그러므로, 상기 다층 와이어링 기판(11)의 수명을 연장시킬 수 있다. 또한, 상기 비아 도전체(91) 및 해당하는 상기 돌출부(85) 사이의 접촉 영역이 크기 때문에, 상기 비아 도전체(91) 및 상기 도전층(84)으로 구성되는 회로의 저항을 낮출 수 있다.
도 16은 본 발명에 의한 또 다른 일 실시예에 의하여 IC 검사 장치에 사용하기 위한 기판(10B)의 개략적인 구조를 나타낸다. IC 검사 장치에 사용하기 위한 상기 기판(10B)에서는, 다수개의 상기 도전성 금속 탐침(61)을 상기 세라믹 다층 와이어링 기판(11)의 후 표면(13)의 일측부 상에 배치하고 상기 주 표면(12)의 측부에는 배치하지 않는다. 다수개의 상기 도전성 금속 탐침(61)은 다수개의 상기 후-표면-측 단자(22)에 기계적으로 각각 접촉한다. 도 16에서는, 상기 도전성 금속 탐침(61) 대신에, 도전성 금속으로 되는 다수개의 탐침 핀(65)을 상기 주-표면-측 단자(74)에 각각 부착하고, IC의 각 단자에 접촉되도록 채택한다.
상술된 바의 구조에 의하면, IC와 접촉하는 각각의 상기 탐침 핀(65)을 통하여 상기 주-표면-측 단자(74)에 반복적으로 충격이 가해지는 경향이 있다. 그러나, 상기 돌출부(85)가 상기 비아 도전체(91) 내부에 관통되므로, 상기 비아 도전체(91)의 탈락 등의 문제점을 방지할 수 있다. 그러므로, 상기 다층 와이어링 기 판(71)의 수명 및 상기 IC 검사 장치에 사용하기 위한 기판(10B)의 수명을 연장할 수 있다.
상술된 바의 실시예들은 상기 다층 와이어링 기판은 주 표면 및 후 표면을 가지며, 다수개의 주-표면-측 단자은 상기 주 표면 상에 형성되는 본 발명의 다층 와이어링 기판에 실행가능한 것으로, 상기 다층 와이어링 기판은: 각각 제 1 표면 및 제 2 표면을 가지며, 내부에 형성되어 상기 제 1 표면 및 제 2 표면을 통하여 연장되는 비아 홀을 갖는 하나 이상의 수지 절연층; 도전성 금속재로 형성되며 각각의 상기 수지 절연층의 제 1 표면 및 제 2 표면 중 적어도 하나의 상부에 배치되는 도전층; 상기 각각의 비아 홀 내에 배치되며, 도전성 금속 페이스트의 경화물 또는 도전성 금속 입자의 덩어리로 형성되고, 각각의 도전층에 전기적으로 접속되는 비아 도전체; 및 상기 도전층의 돌출부로서, 상기 주 표면 또는 후 표면을 향하여 구부러지고, 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되며, 상기 각각의 비아 도전체의 측 표면 내로 관통되는 돌출부;로 이루어진다.
당업자는 이상에서 도시 및 설명된 바의 본 발명의 형태 및 세부 사항에 있어서 다양한 변경을 수행할 수 있다. 이러한 변경은 이에 첨부된 특허 청구의 범위의 기본 요지 및 범위 내에 포함된다.
본 출원은 2007년 8월 24일자의 일본국 특허출원 제2007-219073호에 기초한 것으로, 이는 참고로 이에 완전히 구체화된다.
도 1은 본 발명의 일 실시예에 의한 IC 검사 장치에 사용하기 위한 기판을 도시하는 것으로서, 후-표면측으로부터 본 개략도
도 2는 IC 검사 장치에 사용하기 위한 기판을 도시하는 것으로서, 주-표면측으로부터 본 개략도
도 3은 IC 검사 장치에 사용하기 위한 기판을 도시하는 개략적인 단면도
도 4는 다층 와이어링 기판의 주요 부분을 도시하는 확대 단면도
도 5는 상기 다층 와이어링 기판의 돌출부를 도시하는 확대 사진
도 6은 IC 검사 장치에 사용하기 위한 기판의 제조 방법에 있어서, 중간부의 확대 단면도
도 7은 상기 IC 검사 장치에 사용하기 위한 기판의 제조 방법에 있어서, 중간부의 확대 단면도
도 8은 상기 IC 검사 장치에 사용하기 위한 기판의 제조 방법에 있어서, 중간부의 확대 단면도
도 9는 상기 IC 검사 장치에 사용하기 위한 기판의 제조 방법에 있어서, 중간부의 확대 단면도
도 10은 IC 검사 장치에 사용하기 위한 기판의 제조 방법을 나타내는 개략적인 단면도
도 11은 IC 검사 장치에 사용하기 위한 기판의 제조 방법을 나타내는 개략적인 단면도
도 12는 본 발명의 다른 일 실시예에 의하여 IC 검사 장치에 사용하기 위한 기판의 제조 방법에서 일 단계를 나타내는 개략적인 단면도
도 13은 본 발명의 다른 일 실시예에 의하여 IC 검사 장치에 사용하기 위한 기판의 제조 방법에서 일 단계를 나타내는 개략적인 단면도
도 14는 본 발명의 다른 일 실시예에 의하여 IC 검사 장치에 사용하기 위한 기판의 제조 방법에서 일 단계를 나타내는 개략적인 단면도
도 15는 본 발명의 다른 일 실시예에 의하여 IC 검사 장치에 사용하기 위한 기판을 나타내는 개략적인 확대 단면도
도 16은 본 발명의 또 다른 일 실시예에 의하여 IC 검사 장치에 사용하기 위한 기판을 나타내는 개략적인 단면도
도 17은 종래 기술에 의한 다층 와이어링 보드의 일 부분을 나타내는 확대 단면도
도 18은 종래 기술에 의한 다층 와이어링 보드의 일 부분을 나타내는 확대 단면도
도 19는 종래 기술에 의한 다층 와이어링 보드의 일 부분을 나타내는 확대 단면도
* 도면 중 주요 부분에 대한 부호의 설명 *
10, 10A, 10B - IC 검사 장치에 사용하기 위한 기판
11 - 세라믹 다층 와이어링 기판 61 - 도전성 금속 탐침
65 - 탐침 핀 71,71A - 다층 와이어링 기판
72 - 주 표면 73 - 후 표면
74 - 주-표면-측 단자 81 - 수지 절연층
82 - 제 1 표면 83 - 제 2 표면
84 - 도전층 85 - 돌출부
90 - 비아 홀 91 - 비아 도전체
92 - 비아 도전체의 측 표면 93 - 홈 부
95 - 제 1 대경부 96 - 소경부
97 - 제 2 대경부 161 - 수지 필름
162 - 금속 호일로서의 구리 호일

Claims (18)

  1. 개별적으로, 제 1 표면 및 제 2 표면을 가지며, 내부에 형성되어 상기 제 1 표면 및 제 2 표면을 통하여 연장되는 비아 홀을 갖는 하나 이상의 수지 절연층;
    도전성 금속재로 형성되며 상기 하나 이상의 수지 절연층의 상기 제 1 표면 및 제 2 표면 중 적어도 하나에 배치되는 도전층; 및
    각각의 비아 홀 내에 배치되고 상기 각각의 도전층에 전기적으로 접속되는 비아 도전체로 이루어지며,
    상기 도전층은 주 표면 또는 후 표면을 향하여 구부러지는 돌출부를 가지며, 상기 돌출부는 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되고 상기 각각의 비아 도전체를 관통하는,
    상기 주 표면 및 후 표면을 가지며 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  2. 개별적으로, 제 1 표면 및 제 2 표면을 가지며, 내부에 형성되어 상기 제 1 표면 및 제 2 표면을 통하여 연장되는 비아 홀을 갖는 하나 이상의 수지 절연층;
    도전성 금속재로 형성되며 상기 하나 이상의 수지 절연층의 상기 제 1 표면 및 제 2 표면 중 적어도 하나에 배치되는 도전층; 및
    각각의 비아 홀 내에 배치되고 상기 각각의 도전층에 전기적으로 접속되는 비아 도전체로 이루어지며,
    상기 도전층은 주 표면 또는 후 표면을 향하여 구부러지는 돌출부를 가지며, 상기 돌출부는 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되고,
    상기 비아 도전체는 그의 측 표면 상에 각각의 홈 부를 가지며, 상기 도전층의 돌출부는 상기 각각의 홈 부 내에 끼워 맞춤되는,
    상기 주 표면 및 후 표면을 가지며 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  3. 청구항 1에 있어서,
    상기 돌출부는 그의 전체 원주부를 따라서 각각의 상기 비아 도전체의 측 표면 내로 관통됨을 특징으로 하는, 상기 주 표면 및 후 표면을 가지며, 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  4. 청구항 2에 있어서,
    상기 돌출부는 그의 전체 원주부를 따라서 각각의 상기 비아 도전체의 측 표면 내로 관통됨을 특징으로 하는, 상기 주 표면 및 후 표면을 가지며, 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  5. 청구항 1에 있어서,
    상기 비아 도전체는 상기 도전층의 돌출부가 향하여 구부러지는 측부의 반대쪽에 위치되는 편평한 단부 표면을 가짐을 특징으로 하는, 상기 주 표면 및 후 표면을 가지며, 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  6. 청구항 2에 있어서,
    상기 비아 도전체는 상기 도전층의 돌출부가 향하여 구부러지는 측부의 반대쪽에 위치되는 편평한 단부 표면을 가짐을 특징으로 하는, 상기 주 표면 및 후 표면을 가지며, 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  7. 청구항 1에 있어서,
    개별적인 상기 비아 도전체 각각은 해당하는 비아 홀 내에 배치되는 제 1 대경부, 및 소경부를 통하여 함께 연결되는 제 2 대경부로 이루어지며, 상기 제 1 대경부 및 상기 제 2 대경부는 도전층의 해당 돌출부를 상기 돌출부의 두께 방향을 가로질러 그 사이에 유지함을 특징으로 하는, 상기 주 표면 및 후 표면을 가지며 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  8. 청구항 2에 있어서,
    개별적인 상기 비아 도전체 각각은 해당하는 비아 홀 내에 배치되는 제 1 대경부, 및 소경부를 통하여 함께 연결되는 제 2 대경부로 이루어지며, 상기 제 1 대경부 및 상기 제 2 대경부는 도전층의 해당 돌출부를 상기 돌출부의 두께 방향을 가로질러 그 사이에 유지함을 특징으로 하는, 상기 주 표면 및 후 표면을 가지며 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  9. 개별적으로, 제 1 표면 및 제 2 표면을 가지며, 내부에 형성되어 상기 제 1 표면 및 제 2 표면을 통하여 연장되는 비아 홀을 갖는 하나 이상의 수지 절연층;
    도전성 금속재로 형성되며 상기 하나 이상의 수지 절연층의 상기 제 1 표면 및 제 2 표면 중 적어도 하나에 배치되는 도전층; 및
    각각의 비아 홀 내에 배치되고 상기 각각의 도전층에 전기적으로 접속되는 비아 도전체로 이루어지며,
    상기 도전층은 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되는 돌출부를 가지며,
    상기 비아 도전체는 그의 측 표면에 각각의 홈 부를 가지며, 상기 도전층의 돌출부는 상기 각각의 홈 부내에 끼워 맞춤되는,
    상기 주 표면 및 후 표면을 가지며 상기 주 표면 상에 다수개의 주-표면-측 단자가 형성되는 다층 와이어링 기판.
  10. 청구항 1에 기재된 바의 다층 와이어링 기판, 및 상기 다층 와이어링 기판을 지지하기 위하여 상기 다층 와이어링 기판의 후 표면에 본딩되고, 상기 다층 와이어링 기판에 전기적으로 접속되며, 다수개의 도전성 금속 탐침이 상기 다층 와이어링 기판의 상기 다수개의 주-표면-측 단자에 각각 반복적으로 접촉될 수 있는 구조로 되는 세라믹 다층 와이어링 기판으로 이루어지는, IC 검사 장치에 사용하기 위한 기판.
  11. 청구항 2에 기재된 바의 다층 와이어링 기판, 및 상기 다층 와이어링 기판을 지지하기 위하여 상기 다층 와이어링 기판의 후 표면에 본딩되고, 상기 다층 와이어링 기판에 전기적으로 접속되며, 다수개의 도전성 금속 탐침이 상기 다층 와이어링 기판의 상기 다수개의 주-표면-측 단자에 각각 반복적으로 접촉될 수 있는 구조로 되는 세라믹 다층 와이어링 기판으로 이루어지는, IC 검사 장치에 사용하기 위한 기판.
  12. 청구항 1에 기재된 바의 다층 와이어링 기판;
    상기 다층 와이어링 기판을 지지하기 위하여 상기 다층 와이어링 기판의 후 표면에 본딩되고, 상기 다층 와이어링 기판에 전기적으로 접속되는 세라믹 다층 와이어링 기판; 및
    도전성 금속으로 형성되며, 상기 다층 와이어링 기판의 다수개의 주-표면-측 단자에 각각 부착되고, IC의 각 단자에 접촉되도록 채택되는 다수개의 탐침 핀으로 이루어지는, IC 검사 장치에 사용하기 위한 기판.
  13. 청구항 2에 기재된 바의 다층 와이어링 기판;
    상기 다층 와이어링 기판을 지지하기 위하여 상기 다층 와이어링 기판의 후 표면에 본딩되고, 상기 다층 와이어링 기판에 전기적으로 접속되는 세라믹 다층 와이어링 기판; 및
    도전성 금속으로 형성되며, 상기 다층 와이어링 기판의 다수개의 주-표면-측 단자에 각각 부착되고, IC의 각 단자에 접촉되도록 채택되는 다수개의 탐침 핀으로 이루어지는, IC 검사 장치에 사용하기 위한 기판.
  14. 금속 호일로 클래딩된 제 1 표면, 및 제 2 표면을 갖는 수지 필름을 통하여 비아 홀을 드릴링하고, 상기 제 2 표면의 일측부로부터 상기 수지 필름에 레이저 빔을 조사함으로써, 상기 금속 호일에 상기 각각의 비아 홀로부터 그의 중심 축을 향하여 돌출되는 돌출부를 형성하며;
    패턴화된 도전체층을 형성하기 위하여 그대로 남겨둔 상기 돌출부로써 상기 금속 호일을 선택적으로 제거하고;
    비아 도전체를 형성하기 위하여 상기 제 1 표면의 일측부로부터 상기 비아 홀 내로 도전성 금속 페이스트를 채우고; 및
    상기 비아-도전체-형성 단계를 거친 상기 수지 필름을 다수개 적층하고, 상기 다수개의 수지 필름을 압축-본딩하는 단계로 이루어지는, 청구항 1에 기재된 다층 와이어링 기판을 제조하기 위한 방법.
  15. 청구항 14에 있어서,
    상기 패터닝 단계는 상기 비아-도전체-형성 단계 이전에 수행됨을 특징으로 하는, 청구항 1에 기재된 다층 와이어링 기판을 제조하기 위한 방법.
  16. 청구항 14에 있어서,
    상기 금속 호일은 구리 호일로 이루어지고, 도전성 금속 페이스트는 은 페이스트로 이루어짐을 특징으로 하는, 청구항 1에 기재된 다층 와이어링 기판을 제조하기 위한 방법.
  17. 청구항 14에 있어서,
    상기 드릴링 단계의 레이저 조사에 있어서, 상기 레이저 빔은 상기 수지 필름의 제 2 표면을 제외한 위치에 집속됨을 특징으로 하는, 청구항 1에 기재된 다층 와이어링 기판을 제조하기 위한 방법.
  18. 금속 호일로 클래딩된 제 1 표면, 및 제 2 표면을 갖는 수지 필름을 관통하는 비아 홀을 드릴링하고, 상기 제 2 표면의 측부로부터 상기 수지 필름에 레이저 빔을 조사함으로써, 상기 금속 호일에 상기 각각의 비아 홀의 개방된 가장자리로부터 그의 중심 축을 향하여 돌출되는 돌출부를 형성하며;
    패턴화된 도전체층을 형성하기 위하여 그대로 남겨둔 상기 돌출부로 상기 금속 호일을 선택적으로 제거하고;
    비아 도전체를 형성하기 위하여 상기 제 1 표면의 측부로부터 상기 비아 홀 내로 도전성 금속 페이스트를 채우고; 및
    상기 세라믹 다층 와이어링 기판의 주 표면 상에, 상기 비아-도전체-형성 단 계를 거친 상기 수지 필름을 다수개 적층하고, 상기 다수개의 수지 필름 및 상기 세라믹 다층 와이어링 기판을 압축-본딩하는 단계로 이루어지는, 청구항 10에 기재된 바의 IC 검사 장치에 사용하기 위한 기판을 제조하기 위한 방법.
KR1020080082216A 2007-08-24 2008-08-22 다층 와이어링 기판 및 그의 제조 방법, 및 ｉｃ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법 KR20090021090A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007219073 2007-08-24
JPJP-P-2007-00219073 2007-08-24

Publications (1)

Publication Number Publication Date
KR20090021090A true KR20090021090A (ko) 2009-02-27

Family

ID=40381406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080082216A KR20090021090A (ko) 2007-08-24 2008-08-22 다층 와이어링 기판 및 그의 제조 방법, 및 ｉｃ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20090051041A1 (ko)
JP (1) JP5236379B2 (ko)
KR (1) KR20090021090A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278784B1 (ko) * 2010-11-25 2013-06-25 후지쯔 가부시끼가이샤 프린트 배선판의 제조 방법, 프린트 배선판 및 전자 기기

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484950B (zh) * 2009-08-24 2014-12-31 株式会社村田制作所 树脂多层基板以及该树脂多层基板的制造方法
GB0918221D0 (en) * 2009-10-16 2009-12-02 Cambridge Silicon Radio Ltd Inductor structure
KR101101589B1 (ko) * 2009-10-19 2012-01-02 삼성전기주식회사 프로브 기판 및 그의 제조 방법
EP2496061A4 (en) 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US8907694B2 (en) 2009-12-17 2014-12-09 Xcerra Corporation Wiring board for testing loaded printed circuit board
US8674513B2 (en) * 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
EP2773169A4 (en) * 2011-10-28 2016-02-10 Kyocera Corp PCB AND ELECTRONIC DEVICE THEREFOR
JP6185695B2 (ja) * 2012-03-13 2017-08-23 日本特殊陶業株式会社 多層配線基板およびその製造方法
JP2014049701A (ja) * 2012-09-03 2014-03-17 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
SG11201700368WA (en) * 2014-07-18 2017-02-27 Mitsubishi Gas Chemical Co Laminate and substrate for mounting a semiconductor device, and methods for producing the same
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
JP2017183653A (ja) * 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
KR102544563B1 (ko) * 2016-08-18 2023-06-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
JP2019060819A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2019060817A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP6889672B2 (ja) * 2018-02-19 2021-06-18 日本特殊陶業株式会社 検査装置用配線基板
JP2020030127A (ja) * 2018-08-23 2020-02-27 日本特殊陶業株式会社 電気検査用基板およびその製造方法
JP7075335B2 (ja) * 2018-12-27 2022-05-25 京セラ株式会社 多層基板及びその製造方法
TWI706139B (zh) * 2019-10-25 2020-10-01 巨擘科技股份有限公司 金屬探針結構及其製造方法
US20230076558A1 (en) * 2020-01-30 2023-03-09 Kyocera Corporation Circuit board and probe card
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
WO2023105765A1 (ja) * 2021-12-10 2023-06-15 日本たばこ産業株式会社 エアロゾル生成装置の電源ユニット
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技（成都）有限公司 导电结构及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135595A (ja) * 1996-10-31 1998-05-22 Kyocera Corp 回路基板及びその製造方法
SG82590A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
JP2001053450A (ja) * 1999-08-10 2001-02-23 Nec Corp ブラインドビアホールの形成方法
JP2003021668A (ja) * 1999-11-18 2003-01-24 Ibiden Co Ltd 検査装置およびプローブカード
US6716657B1 (en) * 2000-05-26 2004-04-06 Agere Systems Inc Method for interconnecting arrays of micromechanical devices
WO2002009169A1 (fr) * 2000-07-25 2002-01-31 Ibiden Co., Ltd. Dispositif d'inspection et carte sonde
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
JP2003179351A (ja) * 2001-12-11 2003-06-27 Cmk Corp ビルドアップ多層配線基板及びその製造方法
DE10392162B4 (de) * 2002-08-07 2012-02-23 Denso Corporation Schaltkreiskartenverbindungsstruktur und Herstellungsverfahren hierfür
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278784B1 (ko) * 2010-11-25 2013-06-25 후지쯔 가부시끼가이샤 프린트 배선판의 제조 방법, 프린트 배선판 및 전자 기기

Also Published As

Publication number Publication date
US20090051041A1 (en) 2009-02-26
JP2009076873A (ja) 2009-04-09
JP5236379B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
KR20090021090A (ko) 다층 와이어링 기판 및 그의 제조 방법, 및 ｉｃ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법
TWI386140B (zh) Flexible multilayer circuit board
JP4767269B2 (ja) 印刷回路基板の製造方法
TW201225770A (en) Printed circuit board and method for manufacturing the same
TWI658754B (zh) 電子零件檢查用之多層配線基板
JP2020182007A (ja) 多層配線板の製造方法
JP2007088058A (ja) 多層基板、及びその製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP2004221388A (ja) 電子部品搭載用多層基板及びその製造方法
JP4683758B2 (ja) 配線基板の製造方法
KR101043480B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005268672A (ja) 基板
JP2004111701A (ja) プリント配線板及びその製造方法
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
WO2019130496A1 (ja) 積層体及びその製造方法
JP4974421B2 (ja) 多層配線基板の製造方法
JP6139856B2 (ja) 配線基板及びその製造方法
JP2014049701A (ja) 配線基板及びその製造方法
JPH11284350A (ja) 多層配線基板の製造方法
JP2004128478A (ja) 配線基板の製造方法
JP2004172309A (ja) 基板の層間接続方法およびこれを利用した回路基板
JPH08130373A (ja) 電子部品搭載用基板の製造方法
KR20100116047A (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application