JP2009076873A - 多層配線基板及びその製造方法、ic検査装置用基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法、ic検査装置用基板及びその製造方法 Download PDF

Info

Publication number
JP2009076873A
JP2009076873A JP2008197645A JP2008197645A JP2009076873A JP 2009076873 A JP2009076873 A JP 2009076873A JP 2008197645 A JP2008197645 A JP 2008197645A JP 2008197645 A JP2008197645 A JP 2008197645A JP 2009076873 A JP2009076873 A JP 2009076873A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
conductor
via hole
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008197645A
Other languages
English (en)
Other versions
JP5236379B2 (ja
Inventor
Yuma Otsuka
祐磨 大塚
Takaari Nasu
孝有 奈須
Masanori Kito
正典 鬼頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008197645A priority Critical patent/JP5236379B2/ja
Publication of JP2009076873A publication Critical patent/JP2009076873A/ja
Application granted granted Critical
Publication of JP5236379B2 publication Critical patent/JP5236379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0382Continuously deformed conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

【課題】ビア導体と導体層との接続信頼性が高い多層配線基板を提供すること。
【解決手段】多層配線基板は、樹脂絶縁層81、導体層84、ビア導体91及び突出部85を備える。樹脂絶縁層81には、第1面82及び第2面83を貫通するビア孔90が形成される。導体層84は、導電性金属材料からなり、樹脂絶縁層81の第1面82に配置される。ビア導体91は、ビア孔90内に配置され、導体層84に電気的に接続される。突出部85は、導体層84の一部であって、多層配線基板の裏面側に曲がり、ビア孔90の開口縁からビア孔中心軸方向に突出し、ビア導体91に食い込んでいる。
【選択図】図4

Description

本発明は、多層配線基板及びその製造方法、ICを電気的に検査するための装置に用いるIC検査装置用基板及びその製造方法に関するものである。
従来の多層配線基板としては、例えば絶縁層部分が樹脂で形成された樹脂配線基板が知られている。樹脂配線基板の製造方法は種々提案されているが、特には、一括積層による方法を採用することが好適である(例えば特許文献1,2参照)。この方法によれば、回路形成済みの樹脂フィルム(具体的には、導体層やビア導体が形成された樹脂フィルム)を複数枚積層して圧着するだけで樹脂配線基板を製造できるため、製造工程数の削減が可能である。また、ビア導体が、ビア孔内に導電性金属ペーストを充填することによって形成される場合、各導体層を接続する構造としては、主として図17〜図19に示されるものを挙げることができる。図17は、下層側の導体層101の表面にビア導体102を面接触させるとともに、ビア導体102の側面に上層側の導体層103の端面を面接触させることにより、両導体層101,103を電気的に接続する構造である。図18は、ビア導体102を、下層側の導体層101の表面と上層側の導体層103の裏面とにそれぞれ面接触させることにより、両導体層101,103を電気的に接続する構造である。図19は、下層側の導体層101と上層側の導体層103とを接続導通するスルーホール導体104を形成するとともに、スルーホール導体104の内部をビア導体102で埋めることにより、両導体層101,103を電気的に接続する構造である。
特開2007−35717号公報(図1など) 特開2004−363325号公報(図1など)
ところが、図17に示される構造では、ビア導体102と上層側の導体層103との接触面積が小さいため、接続信頼性に問題がある。なお、図18,図19に示される構造であれば、ビア導体102と導体層103との接触面積が十分に確保されるため、接続信頼性が高くなる。しかしながら、図18に示される構造では、導体層103を形成した状態でビア導体102用のビア孔105を形成するため、ビア孔105を貫通させることができない。その結果、薬液またはプラズマアッシャー等を使用したビア孔105のデスミア処理が必要となるため、製造工程が複雑である。また、図19に示される構造では、ビア導体102を形成する工程だけでなく、スルーホール導体104を形成する工程も必要となるため、この場合も製造工程が複雑である。
本発明は上記の課題に鑑みてなされたものであり、その目的は、ビア導体と導体層との接続信頼性が高い多層配線基板、IC検査装置用基板を提供することにある。また、本発明の別の目的は、ビア導体と導体層との接続信頼性が高い多層配線基板を得ることができ、しかも製造工程を簡略化できる多層配線基板の製造方法を提供することにある。
そして上記課題を解決するための手段(手段1)としては、主面及び裏面を有し、前記主面上に複数の主面側端子が形成された多層配線基板であって、第1面及び第2面を有し、前記第1面及び前記第2面を貫通するビア孔が形成された樹脂絶縁層と、導電性金属材料からなり、前記樹脂絶縁層の前記第1面及び前記第2面の少なくともいずれか一方に配置された導体層と、前記ビア孔内に配置され、前記導体層に電気的に接続されるビア導体と、前記導体層の一部であって、前記主面側または前記裏面側に曲がり、前記ビア孔の開口縁からビア孔中心軸方向に突出し、前記ビア導体に食い込んでいる突出部とを備えたことを特徴とする多層配線基板がある。
従って、上記手段1によれば、導体層の一部である突出部がビア導体に食い込んでいるため、ビア導体は、突出部の先端面だけでなく、主面側の面及び裏面側の面にも接触するようになる。これにより、ビア導体と突出部との接触面積が大きく確保されるため、接続信頼性が高くなる。また、ビア導体に突出部が食い込んでいるため、ビア導体と導体層との接続状態を確実に維持することができ、しかも耐久性や耐衝撃性が向上する。よって、多層配線基板の長寿命化を図ることができる。さらに、ビア導体と突出部との接触面積が大きいために、ビア導体及び導体層からなる回路の低抵抗化を図ることができる。
また、上記課題を解決するための別の手段(手段2)としては、主面及び裏面を有し、前記主面上に複数の主面側端子が形成された多層配線基板であって、第1面及び第2面を有し、前記第1面及び前記第2面を貫通するビア孔が形成された樹脂絶縁層と、導電性金属材料からなり、前記樹脂絶縁層の前記第1面及び前記第2面の少なくともいずれか一方に配置された導体層と、前記ビア孔内に配置され、前記導体層に電気的に接続されるビア導体と、前記導体層の一部であって、前記主面側または前記裏面側に曲がり、前記ビア孔の開口縁からビア孔中心軸方向に突出する突出部とを備え、前記ビア導体はその側面に溝部を有し、前記突出部は前記溝部に嵌合していることを特徴とする多層配線基板がある。また、さらに別の手段(手段3)としては、主面及び裏面を有し、前記主面上に複数の主面側端子が形成された多層配線基板であって、第1面及び第2面を有し、前記第1面及び前記第2面を貫通するビア孔が形成された樹脂絶縁層と、導電性金属材料からなり、前記樹脂絶縁層の前記第1面及び前記第2面の少なくともいずれか一方に配置された導体層と、前記ビア孔内に配置され、前記導体層に電気的に接続されるビア導体と、前記導体層の一部であって、前記ビア孔の開口縁からビア孔中心軸方向に突出する突出部とを備え、前記ビア導体はその側面に溝部を有し、前記突出部は前記溝部に嵌合していることを特徴とする多層配線基板、がある。
従って、上記手段2,3によれば、導体層の一部である突出部がビア導体の溝部に嵌合しているため、ビア導体を、突出部の先端面、主面側の面及び裏面側の面にも接触させることができる。これにより、ビア導体と突出部との接触面積が大きく確保されるため、接続信頼性が高くなる。また、ビア導体の溝部に突出部が嵌合しているため、ビア導体と導体層との接続状態を確実に維持することができ、しかも耐久性や耐衝撃性が向上する。よって、多層配線基板の長寿命化を図ることができる。さらに、ビア導体と突出部との接触面積が大きいために、ビア導体及び導体層からなる回路の低抵抗化を図ることができる。
多層配線基板を構成する複数の主面側端子は、多層配線基板の主面上に形成される。複数の主面側端子を基板厚さ方向から見たときの形状は特に限定されないが、例えば略円形状、略矩形状、略三角形状などが挙げられる。主面側端子の数やレイアウトは、多層配線基板の用途に応じて適宜設定される。例えば、多層配線基板がIC検査装置用の基板を構成する場合には、検査対象であるICの端子に対応した数及びレイアウトとなるように主面側端子が形成される。
前記樹脂絶縁層を構成する樹脂材料の好適例としては、PI樹脂(ポリイミド樹脂)、EP樹脂(エポキシ樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)、フッ素樹脂、シリコーン樹脂などがある。そのほか、これらの樹脂とガラス不織布やポリアミド繊維等の有機繊維との複合材料を使用してもよい。また、樹脂絶縁層には、前記第1面及び前記第2面を貫通するビア孔が形成されている。樹脂絶縁層の厚さ方向に垂直なビア孔の断面形状は特に限定されないが、例えば略円形状であることがよい。
多層配線基板を構成する導体層は、前記樹脂絶縁層の前記第1面及び前記第2面の少なくともいずれか一方に配置されている。導体層を形成する導電性金属材料としては特に限定されないが、例えば銅、アルミニウム、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の導電性金属材料を挙げることができる。特に、前記導体層は、他の導電性金属材料よりも導電性に優れた銅からなることが好ましい。なお、前記導体層は金属箔または金属板からなることがより好ましい。導体層が特に圧延によって形成された「箔」であれば、結晶が凝集していて緻密なため、導電性が高い。
前記突出部は、前記導体層の一部であって、前記主面側または前記裏面側に曲がり、前記ビア孔の開口縁からビア孔中心軸方向に突出している。ここで、ビア孔の開口縁からの突出部の突出量は、ビア孔の内径の1/20以上1/3以下であることが好ましい。仮に、突出量がビア孔の内径の1/20未満であると、突出部とビア導体との接触面積が少なくなるため、ビア導体と導体層との接続状態を維持できない可能性がある。一方、突出量がビア孔の内径の1/3よりも大きいと、ビア導体においてビア導体が食い込んでいる部分(ビア導体において溝部を有する部分)が細くなりすぎるため、衝撃が加わった際にビア導体が折損する可能性がある。また、突出部の曲がり角度、即ち、樹脂絶縁層の第1面(及び第2面)と突出部とがなす角度は特に限定されないが、例えば1°以上30°以下であることが好ましい。なお、ビア導体が形成された状態で突出部を大きく曲げることは困難であり、曲げることができたとしても、信頼性を飛躍的に向上できる訳ではなく、メリットが少ない。
なお、前記突出部は、前記ビア導体の側面の全周にわたって食い込んでいてもよいし、前記ビア導体の側面の一部のみに食い込んでいてもよいが、前記ビア導体の側面の全周にわたって食い込んでいることが好ましい。このような構成であれば、ビア導体と突出部との接触面積がよりいっそう大きくなり、接続信頼性がよりいっそう高くなる。
多層配線基板を構成するビア導体は前記ビア孔内に配置されている。ビア導体は、異なる層にある導体間の導通を図るための構造物であって、具体的には、導体層に電気的に接続されている。ビア導体を形成する材料としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができる。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。2種以上の金属からなる導電性金属として、鉛フリーのはんだ(例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等)を用いても勿論よい。なお、ビア導体としては、上記の導電性金属の粒子を有機材料内に含有させて硬化させた導電性金属ペーストの硬化物や、有機材料を全くまたは殆ど含まない導電性金属粒子の凝集体を用いることが好ましい。
なお、前記ビア導体は、前記突出部が曲がっている方向とは反対側の端面が平坦面であることが好ましい。このようにすれば、ビア導体の端面を導体層の表面と面一にしやすくなるため、樹脂絶縁層において導体層が存在する面に生じる凹凸が小さくなる。よって、樹脂絶縁層を確実に複数枚積層することができるため、多層配線基板が不良品となる確率がよりいっそう低くなる。
前記ビア導体は、前記ビア孔内に配置された主大径部に対し、小径部を介して副大径部を接続した構造を有し、前記主大径部及び前記副大径部は、前記突出部をその厚さ方向から挟み込んだ状態で配置されていることが好ましい。このようにすれば、主大径部及び副大径部が、突出部の主面側の面及び裏面側の面に確実に接触するため、ビア導体と突出部との接触面積を確実に確保でき、接続信頼性が確実に高くなる。
ビア導体(主大径部、小径部、副大径部)を基板厚さ方向から見たときの形状は特に限定されないが、例えば略円形状であることがよい。この場合における主大径部及び副大径部の外径は30μm以上200μm以下であることがよい。また、小径部の外径は、主大径部及び副大径部の外径よりも小さいことが必須であり、具体的には15μm以上195μm以下であることがよい。
また、主大径部の厚さは、副大径部の厚さよりも厚いことが好ましく、前記樹脂絶縁層の厚さとほぼ等しいことが好ましい。仮に、主大径部の厚さが樹脂絶縁層の厚さよりも厚いと、主大径部の一部が樹脂絶縁層の第1面または第2面から突出して凹凸が生じてしまう。その結果、樹脂絶縁層を複数枚積層することが困難になり、多層配線基板が不良品となる確率が高くなる。また、ビア導体が長くなるため、高抵抗化してしまう。一方、主大径部の厚さが樹脂絶縁層の厚さよりも薄いと、主大径部において小径部が接続されていない側の端面が、樹脂絶縁層の第1面または第2面に到達しなくなる。その結果、ビア導体を、隣接する樹脂絶縁層に形成された導体層に接続できなくなるため、接続信頼性が低下してしまう。
さらに、副大径部の端面が導体層の表面と面一になることが好ましい。このようにすれば、樹脂絶縁層において導体層及び副大径部が存在する面に生じる凹凸が小さくなる。よって、樹脂絶縁層を確実に複数枚積層することができるため、多層配線基板が不良品となる確率がよりいっそう低くなる。仮に、副大径部の端面が導体層の表面と面一ではない場合、樹脂絶縁層において導体層及び副大径部が存在する面に生じる凹凸が大きくなりすぎてしまうため、樹脂絶縁層を複数枚積層することが困難になり、多層配線基板が不良品となる確率が高くなる。
さらに、上記課題を解決するための別の手段(手段4)としては、上記手段1乃至3のいずれか1項に記載の多層配線基板と、前記多層配線基板をその裏面側から支持すべく当該裏面側に接合され、前記多層配線基板と電気的に接続されたセラミック多層配線基板とを備え、前記複数の主面側端子に複数の導電性金属プローブが繰り返し当接しうるように構成されたIC検査装置用基板がある。また、さらに別の手段(手段5)としては、上記手段1乃至3のいずれか1項に記載の多層配線基板と、前記多層配線基板をその裏面側から支持すべく当該裏面側に接合され、前記多層配線基板と電気的に接続されたセラミック多層配線基板と、前記複数の主面側端子上にそれぞれ取り付けられ、IC側の端子に当接する複数の導電性金属製のプローブピンとを備えたIC検査装置用基板がある。
従って、手段4,5によれば、ビア導体と導体層との接続信頼性が高い多層配線基板を用いてIC検査装置用基板を構成しているため、IC検査装置用基板の接続信頼性も高くなる。また、ビア導体に突出部が食い込んでいるため、主面側端子に導電性金属プローブが繰り返し当接する際に掛かる衝撃、あるいはICに当接するプローブピンを介して主面側端子に繰り返し掛かる衝撃に起因した問題(例えば、ビア導体の抜け落ちなど)の発生を防止できる。よって、多層配線基板、ひいてはIC検査装置用基板の長寿命化を図ることができる。
手段4,5のセラミック多層配線基板は、例えば複数のセラミック層を積層してなるものである。ここで、セラミック多層配線基板の主材料となるセラミックの具体例としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が挙げられる。このほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が挙げられる。
また、上記課題を解決するための別の手段(手段6)としては、手段1乃至3のいずれか1項に記載の多層配線基板の製造方法であって、第1面及び第2面を有し前記第1面に金属箔を貼付してなる金属箔付きの樹脂フィルムを用意し、前記第2面側にレーザ照射を行うことにより、前記樹脂フィルムを貫通するビア孔を形成するとともに、そのビア孔の開口縁からビア孔中心軸方向に突出した突出部を形成する穴あけ工程と、前記突出部を残した状態で前記金属箔を選択的に除去して導体層を形成するパターニング工程と、前記ビア孔内に前記第1面側から導電性金属ペーストを充填してビア導体を形成するビア導体形成工程と、前記ビア導体形成後の前記樹脂フィルムを複数枚積層して圧着する積層圧着工程とを含むことを特徴とする多層配線基板の製造方法がある。
従って、手段6の製造方法によると、ビア孔及び突出部が形成された状態で、ビア導体形成工程を行ってビア導体を形成することにより、突出部がビア導体に食い込んだ状態となる。このため、ビア導体は、突出部の先端面だけでなく、主面側の面及び裏面側の面にも接触するようになる。これにより、ビア導体と突出部との接触面積が大きく確保されるため、接続信頼性が高くなる。
また、穴あけ工程においてレーザ照射を行うことにより、樹脂フィルム及び金属箔を貫通する孔が形成されるため、薬液またはプラズマアッシャー等を使用したビア孔のデスミア処理が不要となる。しかも、スルーホール導体を形成する工程を必須としないため、多層配線基板の製造工程を簡略化することができる。
例えば、穴あけ工程において樹脂フィルムの第1面側からレーザ照射を行うと、レーザの持っているエネルギの殆どが光を透過しない金属箔の孔あけに用いられ、レーザが金属箔の裏側に透過しにくい。その結果、金属箔には、ビア孔よりも大径の孔が形成されるため、突出部を形成できない。一方、手段4の製造方法では、穴あけ工程において樹脂フィルムの第2面側からレーザ照射を行っている。従って、レーザの持っているエネルギが、金属箔の孔あけよりも先に光を透過する樹脂フィルムの孔あけに用いられるため、大径のビア孔を形成しやすい。その結果、金属箔には、ビア孔よりも小径の孔が形成されるようになる。なお、この小径の孔の形成が、ビア孔の開口縁からビア孔中心軸方向に突出した突出部を形成することになるため、ビア孔を形成しつつ突出部も確実に形成することができる。
また、積層圧着工程において樹脂フィルムの厚さ方向に力を加えることにより、突出部を主面側または裏面側に曲げることができるとともに、ビア導体において突出部が曲がっている方向とは反対側の端面を平坦面にすることができる。これに伴い、多層配線基板の主面に生じる凹凸が少なくなるため、主面上に複数の主面側端子を確実に形成できる。従って、多層配線基板が不良品となる確率が低くなり、歩留まりの向上につながる。
なお、前記ビア導体形成工程前に前記パターニング工程を行ってもよいし、前記パターニング工程前に前記ビア導体形成工程を行ってもよいが、前記ビア導体形成工程前に前記パターニング工程を行うことが好ましい。仮に、パターニング工程前にビア導体形成工程を行うと、第1面から導電性金属ペーストの一部が突出して凹凸が生じてしまう。このため、パターニング工程において金属箔上にパターニング用のフィルムを貼付したとしても、フィルムの剥離性が悪くなってしまい、作業性が低下してしまう。
また、前記穴あけ工程では、前記樹脂フィルムの前記第2面の手前側位置に焦点を設定してレーザ照射を行うことが好ましい。このようにすれば、レーザの持っているエネルギが、樹脂フィルムの第1面付近で若干弱められるため、金属箔にビア孔よりも小径の孔(即ち突出部)を容易に形成することができる。
ここで、レーザ照射に用いられるレーザとしては、YAGレーザ等のUVレーザや、炭酸ガスレーザなどが挙げられるが、YAGレーザを用いることが好ましい。炭酸ガスレーザは、熱溶融によって加工するものであるため、YAGレーザよりも加工性に劣ってしまう。具体的に言うと、炭酸ガスレーザを用いる場合、樹脂フィルムが必要以上に溶融されてしまうため、小径のビア孔を形成することが困難である。また、炭酸ガスレーザの波長では、レーザが銅箔の表面で反射してしまうため、レーザで銅箔を貫通させることが困難である。しかも、ビア孔を形成した際の樹脂残りが大きい。例えば、樹脂フィルムのみを貫通させ、銅箔を貫通させないようにした場合、ビア孔内(銅箔の表面)に残る樹脂の厚さは一般的に2μmとなる。一方、YAGレーザは、分子分解によって加工を行うものであるため、加工性に優れている。即ち、炭酸ガスレーザを用いる場合に比べてビア孔を正確に形成することができ、銅箔も確実に貫通させることができる。また、ビア孔を形成した際の樹脂残りが少なくなる。例えば、樹脂フィルムのみを貫通させ、銅箔を貫通させないようにした場合、ビア孔内に(銅箔の表面)に残る樹脂の厚さは一般的に0.5μmとなる。
なお、前記金属箔は、導体層を形成するものであるため、導体層と同じ導電性金属材料によって形成される。金属箔としては特に限定されないが、例えば銅、アルミニウム、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の導電性金属材料からなる金属箔を挙げることができる。特に、前記金属箔は、他の導電性金属材料よりも導電性に優れた銅からなる銅箔であることが好ましい。また、前記導電性金属ペーストは、ビア導体を形成するものであるため、ビア導体と同じ材料によって形成される。導電性金属ペーストを形成する材料としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができる。特に、前記導電性金属ペーストは、エポキシ樹脂内に酸化しにくい銀粒子を含有する銀ペーストであることが好ましい。このようにすれば、ビア導体の低抵抗化を図りやすくなる。また、ビア導体と突出部との接続が確実になる。
また、上記課題を解決するための別の手段(手段7)としては、手段4または5に記載のIC検査装置用基板の製造方法であって、第1面及び第2面を有し前記第1面に金属箔を貼付してなる金属箔付きの樹脂フィルムを用意し、前記第2面側にレーザ照射を行うことにより、前記樹脂フィルムを貫通するビア孔を形成するとともに、そのビア孔の開口縁からビア孔中心軸方向に突出した突出部を形成する穴あけ工程と、前記突出部を残した状態で前記金属箔を選択的に除去して導体層を形成するパターニング工程と、前記ビア孔内に前記第1面側から導電性金属ペーストを充填してビア導体を形成するビア導体形成工程とを行った後、前記ビア導体形成後の前記樹脂フィルムをセラミック多層配線基板の主面上にて複数枚積層し、前記セラミック多層配線基板とともに圧着する積層圧着工程を行うことを特徴とするIC検査装置用基板の製造方法がある。従って、手段7の製造方法によると、ビア孔及び突出部が形成された状態で、ビア導体形成工程を行ってビア導体を形成することにより、突出部がビア導体に食い込んだ状態となる。このため、ビア導体は、突出部の先端面だけでなく、主面側の面及び裏面側の面にも接触するようになる。これにより、ビア導体と突出部との接触面積が大きく確保されるため、接続信頼性が高くなる。また、穴あけ工程においてレーザ照射を行うことにより、樹脂フィルム及び金属箔を貫通する孔が形成されるため、薬液またはプラズマアッシャー等を使用したビア孔のデスミア処理が不要となる。しかも、スルーホール導体を形成する工程を必須としないため、多層配線基板の製造工程を簡略化することができる。
以下、本発明をIC検査装置用基板に具体化した一実施形態を図1〜図11に基づき詳細に説明する。
図1〜図3に示す本実施形態のIC検査装置用基板10は、複数箇所にICが形成されたシリコンウェハの電気検査を行うための装置(IC検査用治具)の一部に使用される部品である。IC検査装置用基板10は、多層配線基板71と、同多層配線基板71と電気的に接続されたセラミック多層配線基板11とを備えている。セラミック多層配線基板11は、複数のセラミック層14を積層してなるアルミナ(セラミック材料)の焼結体であって、平面視で略正方形状の外形を呈する板状物である。本実施形態のセラミック多層配線基板11は、一辺の長さが65mmに設定され、かつ厚さが4.0mm以上5.0mm以下に設定されている。
図3に示されるセラミック多層配線基板11の内部において、セラミック層14同士の界面には、タングステンのメタライズ層からなる複数の内層電極31が形成されている。また、セラミック多層配線基板11の主面12上には、複数の主面側端子21が略全域にわたって形成され、セラミック多層配線基板11の裏面13上には、複数の裏面側端子22がほぼ全域にわたって格子状に形成されている(図1参照)。なお、本実施形態の主面側端子21及び裏面側端子22は、複数種の導電性金属薄膜を積層してなる構造となっている。裏面側端子22は平面視円形状をなし、その直径は0.3mm〜1.0mm程度に設定されている。そして、複数の裏面側端子22上には、IC検査用治具の外部接続端子用のピン62が取り付けられている。
また、セラミック多層配線基板11の内部には、セラミック多層配線基板11の厚さ方向に延びる複数のビア孔41が形成されている。これらのビア孔41は断面円形状をなしており、それらの内径は100μmに設定されている。そして、複数のビア孔41内には、タングステンのメタライズからなるビア導体42が配置されている。ビア導体42の裏面13側に露出する端面は、裏面側端子22と接合されている。また、ビア導体42はセラミック多層配線基板11の内部において内層電極31と接合されている。従って、複数のビア導体42によって、内層電極31と裏面側端子22との間が電気的に接続されている。
図3に示されるように、前記多層配線基板71は、主面72及び裏面73を有し、平面視で略正方形状の外径を呈する板状物である。本実施形態の多層配線基板71は、一辺の長さが65mmに設定され、かつ厚さが136μmに設定されている。なお、多層配線基板71主面72は、使用時において検査対象であるウェハ(図示略)側に向けて配置されるようになっている。一方、多層配線基板71の裏面73には、多層配線基板71をその裏面73側から支持するセラミック多層配線基板11が接合されている。
また、多層配線基板71の主面72上の中央部分には、複数の主面側端子74が格子状に形成されている(図2参照)。なお、本実施形態の主面側端子74は、複数種の導電性金属薄膜を積層してなる構造となっている。主面側端子74は平面視円形状をなし、その直径は0.3mm〜0.5mm程度に設定されている。そして図3に示されるように、複数の主面側端子74上には、ウェハ上に形成された各ICの端子群に対して当接可能な導電性金属プローブ61が繰り返し当接しうるようになっている。
図3〜図5に示されるように、多層配線基板71は、第1層〜第4層の樹脂絶縁層81(厚さ25μm)を積層した構造を有している。各樹脂絶縁層81は、ポリイミド(宇部興産株式会社製 ユーピレックスVT)からなる絶縁基材を主体として形成され、第1面82及び第2面83を有している。また、各樹脂絶縁層81には、第1面82及び第2面83を貫通するビア孔90が複数箇所に形成されている。これらのビア孔90は断面円形状をなしており、それらの内径は100μmに設定されている。
また、各樹脂絶縁層81の第1面82には、『導電性金属材料』である銅からなる複数の導体層84(厚さ9μm)が形成されている。なお、導体層84の一部は、ビア孔90の開口縁からビア孔中心軸方向に突出する突出部85となっている。ここで、ビア孔90の開口縁からの突出部85の突出量は、ビア孔90の内径(100μm)の1/10程度、即ち10μm程度となっている。そして、突出部85は、多層配線基板71の裏面73側に曲がっている。なお、突出部85の曲がり角度θ1(図4参照)、即ち、樹脂絶縁層81の第1面82と突出部85の裏面とがなす角度は、15°程度に設定されている。
図3〜図5に示されるように、各ビア孔90内には、『導電性金属ペースト』である銀ペースト(ハリマ化成株式会社製 THR−500A)の硬化物からなるビア導体91が設けられている。なお、銀ペーストは、エポキシ樹脂内に多数の銀粒子を含有したものである(図5参照)。各ビア導体91は、突出部85が曲がっている方向の端面(即ち、第2面83側の端面)と、突出部85が曲がっている方向とは反対側の端面(即ち、第1面82側の端面)とが平坦面となっている。また、第1層〜第3層の樹脂絶縁層81に設けられたビア導体91は、その側面92に溝部93(図4参照)を有している。そして、第1層の樹脂絶縁層81に設けられたビア導体91は、第2面83側の端面が前記主面側端子21に面接触した状態で電気的に接続されるとともに、第1面82側の端部が第1層の樹脂絶縁層81に形成された導体層84に電気的に接続されている。第2層の樹脂絶縁層81に設けられたビア導体91は、第2面83側の端部が第1層の樹脂絶縁層81に形成された導体層84に面接触した状態で電気的に接続されるとともに、第1面82側の端部が第2層の樹脂絶縁層81に形成された導体層84に電気的に接続されている。同様に、第3層の樹脂絶縁層81に設けられたビア導体91は、第2面83側の端部が第2層の樹脂絶縁層81に形成された導体層84に面接触した状態で電気的に接続されるとともに、第1面82側の端部が第3層の樹脂絶縁層81に形成された導体層84に電気的に接続されている。さらに、第4層の樹脂絶縁層81に設けられたビア導体91は、第2面83側の端部が第3層の樹脂絶縁層81に形成された導体層84に面接触した状態で電気的に接続されるとともに、第1面82側の端部が前記主面側端子74に面接触した状態で電気的に接続されている。
図4に示されるように、ビア導体91は、ビア孔90内に配置された主大径部95に対し、小径部96を介して副大径部97を接続した構造を有している。大径部95,97及び小径部96は、断面円形状をなしている。本実施形態において、大径部95,97の外径は互いに等しくなっており、具体的には100μmに設定されている。一方、小径部96の外径は、大径部95,97の外径よりも小さくなっており、具体的には95μm程度に設定されている。また、主大径部95の厚さは、副大径部97の厚さよりも厚く、樹脂絶縁層81の厚さ(25μm)とほぼ等しくなっている。
また、主大径部95及び副大径部97は、前記突出部85をその厚さ方向から挟み込んだ状態で配置されている。即ち、突出部85は、ビア導体91の側面92に食い込んだ状態となっている。なお、突出部85は、ビア導体91の側面92の全周にわたって食い込んでいる。また、主大径部95の副大径部97側の端面、副大径部97の主大径部95側の端面、及び、小径部96の側面によって前記溝部93が構成されるため、突出部85は溝部93に嵌合した状態であるとも言える。
次に、上記のIC検査装置用基板10の製造方法を説明する。まず、セラミック多層配線基板11をあらかじめ準備しておく。ここで、セラミック多層配線基板11の製造方法を説明する。
(1−1)積層体準備工程
この製造方法では、積層体準備工程を行って所望構造のセラミック積層体(図示略)を準備するが、具体的には以下のようにする。
a)まず、セラミック原料であるアルミナ粉末、有機溶剤、有機バインダ等をポットで湿式混合することにより、グリーンシートの形成に用いるスラリーを得る。次に、このグリーンシート形成用スラリーを原料とし、従来周知のキャスティング装置を用いて、所定のシートの上に同スラリーを薄く均一な厚さでキャスティングする。その後、シート状にキャスティングされたスラリーを加熱乾燥し、グリーンシートを形成する。このようなシート成形法に代えて、プレス成形法により同様のグリーンシートを作製することもできる。なお、グリーンシートは所定の長さにカットされ、複数枚のグリーンシートとなる。
b)次に、このようにして得られた複数枚のグリーンシートに対し、レーザ照射加工、パンチング加工、ドリリング加工等による穴あけを行って、所定の位置に複数の貫通孔を多数形成する。ここで後にセラミック層14となるべきグリーンシートには、ビア孔41の形成位置に貫通孔が形成される。
c)次に、穴あけ後のグリーンシートに対し、あらかじめ用意しておいた内層電極形成用のタングステンペーストを従来周知のペースト印刷装置を用いてパターン印刷する。その結果、後に内層電極31となるべき内層電極形成層が所定位置に形成される。また、あらかじめ用意しておいたビア導体形成用のタングステンペーストを従来周知のペースト圧入充填装置を用いて、ビア孔41となるべき貫通孔内に圧入充填する。その結果、ビア孔41内に後にビア導体42となるべきビア導体形成部が形成される。なお、ペーストパターン印刷及びペースト圧入充填の順序は逆にしてもよい。
d)ペースト乾燥後、複数枚のグリーンシートを積み重ねて配置し、シート積層方向に押圧力を付与することにより、各グリーンシートを圧着、一体化してセラミック積層体を形成する。
(1−2)脱バインダ工程
積層体準備工程の後、セラミック積層体を大気中にて200〜300℃で20〜60時間加熱することで脱脂を行い、セラミック積層体中に含まれるバインダを分解除去する。脱脂後、セラミック積層体を焼成装置に移し、アルミナが焼結しうる温度(約1600℃)で約24時間加熱して焼成を行う。その結果、アルミナ及びペースト中のタングステンが同時焼結する。この焼成により、グリーンシートがセラミック層14となり、ビア導体形成部がビア導体42となり、内層電極形成層が内層電極31となる。なお、セラミック積層体は、焼結により緻密化して機械的強度が高くなる。また、セラミック積層体には好適な電気的特性(絶縁特性)が付与される。
(1−3)研磨工程
この後、焼結したセラミック積層体(セラミック多層配線基板11)の主面12及び裏面13を従来周知の表面研磨装置を用いて研磨し、主面12及び裏面13の平坦度を高くする。本実施形態では、平坦度が150μm以下かつ表面粗さRaが0.2μm以下となるように研磨を行う。
(1−4)端子形成工程
研磨工程後、セラミック多層配線基板11の主面12にて露出するビア導体42の主面側端面上に、ビア導体42の直径よりも大きい円形状の主面側端子21を形成する。同様に、セラミック多層配線基板11の裏面13にて露出するビア導体42の裏面側端面の上に、ビア導体42の直径よりも大きい円形状の裏面側端子22を形成する。その具体的な手順を以下に示す。
まず、セラミック多層配線基板11の主面12全体及び裏面13全体に、導電性金属からなる1層または2層以上の下地金属層を形成する。下地金属層として使用可能な金属の例を挙げると、チタン、モリブデン、クロム、コバルト、タングステン、ニッケル、タンタル、ニオブ等がある。本実施形態ではチタン及びモリブデンからなる2層構造の下地金属層を選択するとともに、これらをスパッタで形成している。次いで、下地金属層上に所定のめっきレジストを設けた状態で電解銅めっきを行って銅めっき層を形成した後、そのめっきレジストを除去し、さらにエッチングを行って下地金属層の露出部分を除去する。その結果、ビア導体42の主面側端面上及び裏面側端面上に対応した箇所に、チタンスパッタ層、モリブデンスパッタ層及び銅めっき層からなる複数の積層金属部が形成される。次に、電解ニッケルめっきを行って積層金属部を覆うニッケルめっき層を形成し、さらに電解金めっきを行ってニッケルめっき層を覆う金めっき層を形成する。その結果、複数の主面側端子21及び複数の裏面側端子22を備えるセラミック多層配線基板11が完成する。
次に、多層配線基板71の製造方法を説明する。
(2−1)穴あけ工程
穴あけ工程では、厚さ25μmの樹脂フィルム161の第1面82に厚さ9μmの銅箔162(金属箔)を貼付してなる銅箔付き樹脂フィルムを用意する(図6参照)。次に、樹脂フィルム161の第2面83側に対して、YAGレーザ(ESI社製 5150)等を用いたレーザ照射を行う。具体的には、樹脂フィルム161の第2面83の手前側位置(本実施形態では、第2面83よりも0.75mm手前側の位置)に焦点を設定してレーザ照射を行い、レーザ光を円移動させて孔をあけるトレパニング加工を行う。なお、このときのレーザ出力は、0.3〜0.5W程度に設定されている。これにより、樹脂フィルム161を貫通するビア孔90が形成されるとともに、そのビア孔90の開口縁からビア孔中心軸方向に突出した突出部85が形成される(図7参照)。なお、図7に示す矢印はレーザの照射方向を示している。
(2−2)パターニング工程
続くパターニング工程では、突出部85を残した状態で銅箔162を選択的に除去して導体層84を形成する。具体的には、樹脂フィルム161の第1面82の銅箔162のエッチングを行って導体層84を例えばサブトラクティブ法によってパターニングする。詳述すると、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらに厚さ25μmのドライフィルム163(日立化成工業株式会社製 RY−3325)をラミネートし(図8参照)、同ドライフィルム163に対して露光及び現像を行うことにより、ドライフィルム163を所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔162をエッチングで除去する。その後、ドライフィルム163を剥離する。この時点で、導体層84が形成される。そして、導体層84の表面の粗化(CZ処理)を行う。
(2−3)ビア導体形成工程
続くビア導体形成工程では、印刷装置(マイクロテック株式会社製)を用いた従来周知の印刷法により、ビア孔90内に第1面82側から銀ペーストを充填してビア導体91を形成する(図9参照)。即ち、本実施形態では、ビア導体形成工程前にパターニング工程が行われている。具体的には、樹脂フィルム161を耐熱性アクリルテープ164(パナック株式会社製 HT−50SCBA)上に載置する。次に、ビア孔90に対応した位置に開口部(内径110μm)を有する印刷マスク(厚さ20μmのメタルマスク)を用い、印圧を0.15MPa、印刷スピードを15mm/secに設定して、銀ペーストを印刷し、ビア孔90内に銀ペーストを充填させる。このとき、銀ペーストの一部が導体層84から突出するとともに、突出部分の一部が突出部85の表面(導体層84において第1面82に接していない側の面)に付着する。さらに、銀ペーストの一部が突出部85の裏面側に回り込み、突出部85の裏面(導体層84において第1面82に接する側の面)に付着する。そして、印刷装置から取り外した後、銀ペーストを加熱して溶剤等を蒸発させ、固形化させる。次いで、100℃程度の温度で約30分間加熱して仮硬化を行う。その結果、銀ペーストを構成するエポキシ樹脂が硬化収縮し、エポキシ樹脂に含まれる多数の銀粒子が互いに圧接することにより、銀ペーストの硬化物からなるビア導体91が形成される。その後、耐熱性アクリルテープ164を剥離する。
(2−4)積層圧着工程
続く積層圧着工程では、まず、平板状の下治具(図示略)上にセラミック多層配線基板11を積層し、セラミック多層配線基板11の主面12上に第1層〜第4層の樹脂絶縁層81(樹脂フィルム161)を順番に積層する(図10参照)。なお、各樹脂絶縁層81には、下治具に突設された複数の位置決めピン(図示略)が挿通される。このため、各樹脂絶縁層81の平面方向への位置ずれが防止される。その後、セラミック多層配線基板11と4枚の樹脂絶縁層81とからなる積層物に、平板状の上治具(図示略)を載置する。そして次に、2000〜3000Pa以下の真空下で加熱(360℃)を行いながら、1時間のあいだ積層方向(接合方向)に押圧力(5MPa)を加える(真空熱プレス)。これに伴い、セラミック多層配線基板11及び各樹脂絶縁層81が積層方向に沿って押圧されるとともに、熱により樹脂絶縁層81の一部が塑性変形する。さらに、導体層84の各突出部85が下側(セラミック多層配線基板11側)に曲がり、ビア導体91が圧縮されることにより、ビア導体91の第1面82側の端面と導体層84との間に生じている段差が小さくなる。その結果、セラミック多層配線基板11及び各樹脂絶縁層81(多層配線基板71)が接合(熱圧着)される(図11参照)。
(2−5)主面側端子形成工程
積層圧着工程後、多層配線基板71の主面72にて露出するビア導体91の主面側端面の上に、ビア導体91の直径よりも大きい円形状の主面側端子74をそれぞれ形成する。その具体的な手順を以下に示す。
まず、多層配線基板71の主面72の中央部分に、導電性金属からなる1層または2層以上の下地金属層をスパッタで形成する。次いで、下地金属層上に所定のめっきレジストを設けた状態で電解銅めっきを行って銅めっき層を形成した後、そのめっきレジストを除去し、さらにエッチングを行って下地金属層の露出部分を除去する。その結果、ビア導体91の主面側端面上に、チタンスパッタ層、モリブデンスパッタ層及び銅めっき層からなる複数の積層金属部が形成される。次に、電解ニッケルめっきを行って積層金属部を覆うニッケルめっき層を形成し、さらに電解金めっきを行ってニッケルめっき層を覆う金めっき層を形成する。その結果、複数の主面側端子74が形成された多層配線基板71が完成し、IC検査装置用基板10が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態のIC検査装置用基板10では、導体層84の一部である突出部85がビア導体91に食い込んでいるため、ビア導体91は、突出部85の先端面だけでなく、主面72側の面及び裏面73側の面にも接触するようになる。これにより、ビア導体91と突出部85との接触面積が大きく確保されるため、接続信頼性が高くなり、ひいては、IC検査装置用基板10の接続信頼性も高くなる。また、ビア導体91に突出部85が食い込んでいるため、ビア導体91と導体層84との接続状態を確実に維持することができ、しかも耐久性や耐衝撃性が向上する。例えば、主面側端子74に導電性金属プローブ61が繰り返し当接する際に掛かる衝撃に起因した問題(例えば、ビア導体91の抜け落ちなど)の発生を防止できる。よって、多層配線基板71、ひいてはIC検査装置用基板10の長寿命化を図ることができる。さらに、ビア導体91と突出部85との接触面積が大きいために、ビア導体91及び導体層84からなる回路の低抵抗化を図ることができる。
(2)本実施形態のIC検査装置用基板10は、セラミック多層配線基板11と多層配線基板71とを積層した構造となっている。このため、セラミック多層配線基板11を、ユニバーサルな基板(共通部分)とすることができるとともに、多層配線基板71を、顧客の要求に合わせたカスタム品とすることができる。よって、セラミック多層配線基板11をあらかじめ準備しておき、受注があった際に多層配線基板71のみを製造すれば済むため、IC検査装置用基板10の短納期化(リードタイム短縮)を図ることができる。
(3)本実施形態の製造方法では、穴あけ工程においてレーザ照射を行うことにより、樹脂フィルム161及び銅箔162を貫通する孔(ビア孔90)が形成されるため、従来行われていたビア孔のデスミア処理が不要となる。しかも本実施形態では、図19に示されるようなスルーホール導体104を形成する工程を必須としないため、多層配線基板71の製造工程を簡略化することができる。
なお、本実施形態は以下のように変更してもよい。
・上記実施形態では、ビア導体形成工程前にパターニング工程を行っていたが、ビア導体形成工程後にパターニング工程を行ってもよい。この場合、ビア孔90及び突出部85が形成された樹脂フィルム161(図12参照)に対してビア導体形成工程を行い、ビア孔90内にビア導体91を形成する(図13参照)。さらに、パターニング工程を行い、突出部85を残した状態で銅箔162を選択的に除去して導体層84を形成する(図14参照)。
・上記実施形態の多層配線基板71は、4層の樹脂絶縁層81から構成されていたが、1〜3層の樹脂絶縁層81から構成されていてもよいし、5層以上の樹脂絶縁層81から構成されていてもよい。
・上記実施形態では、導体層84の一部に設けられた突出部85が、裏面73側に曲がっていたが、これとは逆方向(即ち主面72側)に曲がっていてもよい。あるいは、図15に示される他の実施形態のIC検査装置用基板10Aにおける多層配線基板71Aのように、導体層84の一部に設けられた突出部85が、主面72側にも裏面73側にも曲がっておらず、直線的な形状になっていてもよい。このような形態は、例えば、積層圧着工程時に加える押圧力を上記実施形態のときよりも若干小さく設定することで実現することが可能である。そして、このような形態であっても、導体層84の一部である突出部85がビア導体91の溝部に嵌合しているため、ビア導体91を、突出部85の先端面、主面側の面及び裏面側の面にも接触させることができる。これにより、ビア導体91と突出部85との接触面積が大きく確保され、接続信頼性が高くなる。また、ビア導体91の溝部93に突出部85が嵌合しているため、ビア導体91と導体層84との接続状態を確実に維持することができ、しかも耐久性や耐衝撃性が向上する。よって、セラミック多層配線基板11の長寿命化を図ることができる。さらに、ビア導体91と突出部85との接触面積が大きいために、ビア導体91及び導体層84からなる回路の低抵抗化を図ることができる。
・例えば図16に示される他の実施形態のIC検査装置用基板10Bのように構成してもよい。このIC検査装置用基板10Bの場合、複数の導電性金属プローブ61が、セラミック多層配線基板11の主面12側ではなく裏面13側に位置するようになっている。複数の導電性金属プローブ61は、複数の裏面側端子22に対して機械的に接触するようになっている。その代わりに、図16において複数の主面側端子74上には、IC側の端子に当接する複数の導電性金属製のプローブピン65が取り付けられている。そして、この構成によると、ICに当接するプローブピン65を介して主面側端子74に繰り返し衝撃が掛かりやすいが、ビア導体91に突出部85を食い込ませた構造を採用しているため、ビア導体91の抜け落ちなどの発生を防止することができる。よって、多層配線基板71、ひいてはIC検査装置用基板10Bの長寿命化を図ることができる。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)主面及び裏面を有し、前記主面上に複数の主面側端子が形成された多層配線基板であって、第1面及び第2面を有し、前記第1面及び前記第2面を貫通するビア孔が形成された樹脂絶縁層と、導電性金属材料からなり、前記樹脂絶縁層の前記第1面及び前記第2面の少なくともいずれか一方に配置された導体層と、前記ビア孔内に配置された導電性金属ペーストの硬化物または導電性金属粒子の凝集体からなり、前記導体層に電気的に接続されるビア導体と、前記導体層の一部であって、前記主面側または前記裏面側に曲がり、前記ビア孔の開口縁からビア孔中心軸方向に突出し、前記ビア導体の側面に食い込んでいる突出部とを備えたことを特徴とする多層配線基板。
本発明を具体化した一実施形態のIC検査装置用基板を示す概略裏面図。 IC検査装置用基板を示す概略主面図。 IC検査装置用基板を示す概略断面図。 多層配線基板の要部を示す拡大断面図。 多層配線基板の要部を示す拡大写真。 IC検査装置用基板の製造方法を示す要部拡大断面図。 IC検査装置用基板の製造方法を示す要部拡大断面図。 IC検査装置用基板の製造方法を示す要部拡大断面図。 IC検査装置用基板の製造方法を示す要部拡大断面図。 IC検査装置用基板の製造方法を説明するための概略断面図。 IC検査装置用基板の製造方法を説明するための概略断面図。 他の実施形態におけるIC検査装置用基板の製造方法を説明するための概略断面図。 他の実施形態におけるIC検査装置用基板の製造方法を説明するための概略断面図。 他の実施形態におけるIC検査装置用基板の製造方法を説明するための概略断面図。 他の実施形態におけるIC検査装置用基板を示す要部拡大断面図。 他の実施形態におけるIC検査装置用基板を示す概略断面図。 従来技術における多層配線基板の要部を示す拡大断面図。 従来技術における多層配線基板の要部を示す拡大断面図。 従来技術における多層配線基板の要部を示す拡大断面図。
符号の説明
10,10A,10B…IC検査装置用基板
11…セラミック多層配線基板
61…導電性金属プローブ
65…プローブピン
71,71A…多層配線基板
72…主面
73…裏面
74…主面側端子
81…樹脂絶縁層
82…第1面
83…第2面
84…導体層
85…突出部
90…ビア孔
91…ビア導体
92…ビア導体の側面
93…溝部
95…主大径部
96…小径部
97…副大径部
161…樹脂フィルム
162…金属箔としての銅箔

Claims (13)

  1. 主面及び裏面を有し、前記主面上に複数の主面側端子が形成された多層配線基板であって、
    第1面及び第2面を有し、前記第1面及び前記第2面を貫通するビア孔が形成された樹脂絶縁層と、
    導電性金属材料からなり、前記樹脂絶縁層の前記第1面及び前記第2面の少なくともいずれか一方に配置された導体層と、
    前記ビア孔内に配置され、前記導体層に電気的に接続されるビア導体と、
    前記導体層の一部であって、前記主面側または前記裏面側に曲がり、前記ビア孔の開口縁からビア孔中心軸方向に突出し、前記ビア導体に食い込んでいる突出部と
    を備えたことを特徴とする多層配線基板。
  2. 主面及び裏面を有し、前記主面上に複数の主面側端子が形成された多層配線基板であって、
    第1面及び第2面を有し、前記第1面及び前記第2面を貫通するビア孔が形成された樹脂絶縁層と、
    導電性金属材料からなり、前記樹脂絶縁層の前記第1面及び前記第2面の少なくともいずれか一方に配置された導体層と、
    前記ビア孔内に配置され、前記導体層に電気的に接続されるビア導体と、
    前記導体層の一部であって、前記主面側または前記裏面側に曲がり、前記ビア孔の開口縁からビア孔中心軸方向に突出する突出部と
    を備え、前記ビア導体はその側面に溝部を有し、前記突出部は前記溝部に嵌合していることを特徴とする多層配線基板。
  3. 前記突出部は、前記ビア導体の側面の全周にわたって食い込んでいることを特徴とする請求項1または2に記載の多層配線基板。
  4. 前記ビア導体は、前記突出部が曲がっている方向とは反対側の端面が平坦面であることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
  5. 前記ビア導体は、前記ビア孔内に配置された主大径部に対し、小径部を介して副大径部を接続した構造を有し、
    前記主大径部及び前記副大径部は、前記突出部をその厚さ方向から挟み込んだ状態で配置されていることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板。
  6. 主面及び裏面を有し、前記主面上に複数の主面側端子が形成された多層配線基板であって、
    第1面及び第2面を有し、前記第1面及び前記第2面を貫通するビア孔が形成された樹脂絶縁層と、
    導電性金属材料からなり、前記樹脂絶縁層の前記第1面及び前記第2面の少なくともいずれか一方に配置された導体層と、
    前記ビア孔内に配置され、前記導体層に電気的に接続されるビア導体と、
    前記導体層の一部であって、前記ビア孔の開口縁からビア孔中心軸方向に突出する突出部と
    を備え、前記ビア導体はその側面に溝部を有し、前記突出部は前記溝部に嵌合していることを特徴とする多層配線基板。
  7. 請求項1乃至6のいずれか1項に記載の多層配線基板と、前記多層配線基板をその裏面側から支持すべく当該裏面側に接合され、前記多層配線基板と電気的に接続されたセラミック多層配線基板とを備え、前記複数の主面側端子に複数の導電性金属プローブが繰り返し当接しうるように構成されたIC検査装置用基板。
  8. 請求項1乃至6のいずれか1項に記載の多層配線基板と、前記多層配線基板をその裏面側から支持すべく当該裏面側に接合され、前記多層配線基板と電気的に接続されたセラミック多層配線基板と、前記複数の主面側端子上にそれぞれ取り付けられ、IC側の端子に当接する複数の導電性金属製のプローブピンとを備えたIC検査装置用基板。
  9. 請求項1乃至6のいずれか1項に記載の多層配線基板の製造方法であって、
    第1面及び第2面を有し前記第1面に金属箔を貼付してなる金属箔付きの樹脂フィルムを用意し、前記第2面側にレーザ照射を行うことにより、前記樹脂フィルムを貫通するビア孔を形成するとともに、そのビア孔の開口縁からビア孔中心軸方向に突出した突出部を形成する穴あけ工程と、
    前記突出部を残した状態で前記金属箔を選択的に除去して導体層を形成するパターニング工程と、
    前記ビア孔内に前記第1面側から導電性金属ペーストを充填してビア導体を形成するビア導体形成工程と、
    前記ビア導体形成後の前記樹脂フィルムを複数枚積層して圧着する積層圧着工程と
    を含むことを特徴とする多層配線基板の製造方法。
  10. 前記ビア導体形成工程前に前記パターニング工程を行うことを特徴とする請求項9に記載の多層配線基板の製造方法。
  11. 前記金属箔は銅箔であり、前記導電性金属ペーストは銀ペーストであることを特徴とする請求項9または10に記載の多層配線基板の製造方法。
  12. 前記穴あけ工程では、前記樹脂フィルムの前記第2面の手前側位置に焦点を設定してレーザ照射を行うことを特徴とする請求項9乃至11のいずれか1項に記載の多層配線基板の製造方法。
  13. 請求項7または8に記載のIC検査装置用基板の製造方法であって、
    第1面及び第2面を有し前記第1面に金属箔を貼付してなる金属箔付きの樹脂フィルムを用意し、前記第2面側にレーザ照射を行うことにより、前記樹脂フィルムを貫通するビア孔を形成するとともに、そのビア孔の開口縁からビア孔中心軸方向に突出した突出部を形成する穴あけ工程と、
    前記突出部を残した状態で前記金属箔を選択的に除去して導体層を形成するパターニング工程と、
    前記ビア孔内に前記第1面側から導電性金属ペーストを充填してビア導体を形成するビア導体形成工程と
    を行った後、
    前記ビア導体形成後の前記樹脂フィルムをセラミック多層配線基板の主面上にて複数枚積層し、前記セラミック多層配線基板とともに圧着する積層圧着工程を行う
    ことを特徴とするIC検査装置用基板の製造方法。
JP2008197645A 2007-08-24 2008-07-31 Ic検査装置用基板及びその製造方法 Active JP5236379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008197645A JP5236379B2 (ja) 2007-08-24 2008-07-31 Ic検査装置用基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007219073 2007-08-24
JP2007219073 2007-08-24
JP2008197645A JP5236379B2 (ja) 2007-08-24 2008-07-31 Ic検査装置用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009076873A true JP2009076873A (ja) 2009-04-09
JP5236379B2 JP5236379B2 (ja) 2013-07-17

Family

ID=40381406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008197645A Active JP5236379B2 (ja) 2007-08-24 2008-07-31 Ic検査装置用基板及びその製造方法

Country Status (3)

Country Link
US (1) US20090051041A1 (ja)
JP (1) JP5236379B2 (ja)
KR (1) KR20090021090A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085572A (ja) * 2009-10-19 2011-04-28 Samsung Electro-Mechanics Co Ltd プローブ基板及びその製造方法
CN102656468A (zh) * 2009-12-17 2012-09-05 特拉华资本构造公司 用于对加载印刷电路板进行测试的布线板
JP5206878B2 (ja) * 2009-08-24 2013-06-12 株式会社村田製作所 樹脂多層基板及び該樹脂多層基板の製造方法
JP2013191645A (ja) * 2012-03-13 2013-09-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP2014049701A (ja) * 2012-09-03 2014-03-17 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2018029173A (ja) * 2016-08-18 2018-02-22 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びプリント回路基板の製造方法
JP2019060817A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2019060819A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2019144057A (ja) * 2018-02-19 2019-08-29 日本特殊陶業株式会社 検査装置用配線基板
JP2020030127A (ja) * 2018-08-23 2020-02-27 日本特殊陶業株式会社 電気検査用基板およびその製造方法
JP2020107519A (ja) * 2018-12-27 2020-07-09 京セラ株式会社 多層基板及びその製造方法
WO2023105765A1 (ja) * 2021-12-10 2023-06-15 日本たばこ産業株式会社 エアロゾル生成装置の電源ユニット

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0918221D0 (en) * 2009-10-16 2009-12-02 Cambridge Silicon Radio Ltd Inductor structure
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
CN102598883A (zh) 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
US8674513B2 (en) 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
EP2773169A4 (en) * 2011-10-28 2016-02-10 Kyocera Corp PCB AND ELECTRONIC DEVICE THEREFOR
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
US10964552B2 (en) * 2014-07-18 2021-03-30 Mitsubishi Gas Chemical Company, Inc. Methods for producing laminate and substrate for mounting a semiconductor device
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
JP6508416B2 (ja) * 2016-03-03 2019-05-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
JP2017183653A (ja) * 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
TWI706139B (zh) * 2019-10-25 2020-10-01 巨擘科技股份有限公司 金屬探針結構及其製造方法
KR20220119463A (ko) * 2020-01-30 2022-08-29 교세라 가부시키가이샤 회로 기판 및 프로브 카드
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技(成都)有限公司 导电结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135595A (ja) * 1996-10-31 1998-05-22 Kyocera Corp 回路基板及びその製造方法
JP2001053450A (ja) * 1999-08-10 2001-02-23 Nec Corp ブラインドビアホールの形成方法
JP2002374067A (ja) * 2001-06-13 2002-12-26 Denso Corp プリント基板のおよびその製造方法
JP2003021668A (ja) * 1999-11-18 2003-01-24 Ibiden Co Ltd 検査装置およびプローブカード
JP2003179351A (ja) * 2001-12-11 2003-06-27 Cmk Corp ビルドアップ多層配線基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444236B (en) * 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
US6716657B1 (en) * 2000-05-26 2004-04-06 Agere Systems Inc Method for interconnecting arrays of micromechanical devices
WO2002009169A1 (fr) * 2000-07-25 2002-01-31 Ibiden Co., Ltd. Dispositif d'inspection et carte sonde
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
JP3849705B2 (ja) * 2002-08-07 2006-11-22 株式会社デンソー 配線基板および配線基板の接続構造
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135595A (ja) * 1996-10-31 1998-05-22 Kyocera Corp 回路基板及びその製造方法
JP2001053450A (ja) * 1999-08-10 2001-02-23 Nec Corp ブラインドビアホールの形成方法
JP2003021668A (ja) * 1999-11-18 2003-01-24 Ibiden Co Ltd 検査装置およびプローブカード
JP2002374067A (ja) * 2001-06-13 2002-12-26 Denso Corp プリント基板のおよびその製造方法
JP2003179351A (ja) * 2001-12-11 2003-06-27 Cmk Corp ビルドアップ多層配線基板及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206878B2 (ja) * 2009-08-24 2013-06-12 株式会社村田製作所 樹脂多層基板及び該樹脂多層基板の製造方法
JP2011085572A (ja) * 2009-10-19 2011-04-28 Samsung Electro-Mechanics Co Ltd プローブ基板及びその製造方法
US8907694B2 (en) 2009-12-17 2014-12-09 Xcerra Corporation Wiring board for testing loaded printed circuit board
CN102656468A (zh) * 2009-12-17 2012-09-05 特拉华资本构造公司 用于对加载印刷电路板进行测试的布线板
US9753058B2 (en) 2009-12-17 2017-09-05 Xcerra Corporation Wiring board for testing loaded printed circuit board
JP2013191645A (ja) * 2012-03-13 2013-09-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP2014049701A (ja) * 2012-09-03 2014-03-17 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2018029173A (ja) * 2016-08-18 2018-02-22 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びプリント回路基板の製造方法
JP2019060817A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2019060819A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2019144057A (ja) * 2018-02-19 2019-08-29 日本特殊陶業株式会社 検査装置用配線基板
JP2020030127A (ja) * 2018-08-23 2020-02-27 日本特殊陶業株式会社 電気検査用基板およびその製造方法
JP2020107519A (ja) * 2018-12-27 2020-07-09 京セラ株式会社 多層基板及びその製造方法
JP7075335B2 (ja) 2018-12-27 2022-05-25 京セラ株式会社 多層基板及びその製造方法
WO2023105765A1 (ja) * 2021-12-10 2023-06-15 日本たばこ産業株式会社 エアロゾル生成装置の電源ユニット

Also Published As

Publication number Publication date
JP5236379B2 (ja) 2013-07-17
US20090051041A1 (en) 2009-02-26
KR20090021090A (ko) 2009-02-27

Similar Documents

Publication Publication Date Title
JP5236379B2 (ja) Ic検査装置用基板及びその製造方法
TWI658754B (zh) 電子零件檢查用之多層配線基板
JP2007273654A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP6502205B2 (ja) 多層配線基板およびその製造方法
KR102165502B1 (ko) 전자부품 검사장치용 배선기판
JP5566271B2 (ja) 配線基板およびその製造方法
JP2004221388A (ja) 電子部品搭載用多層基板及びその製造方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP4786914B2 (ja) 複合配線基板構造体
TW507484B (en) Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
JP4711757B2 (ja) 配線基板
JP2005268672A (ja) 基板
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP5122935B2 (ja) 電子部品検査治具用多層セラミック基板の製造方法
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP2004111701A (ja) プリント配線板及びその製造方法
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
JP4616230B2 (ja) Ic検査装置用基板
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
WO2010004929A1 (ja) 多層プリント配線板の層間接続部材とその製造方法並びに多層プリント配線板とその製造方法
JP6185695B2 (ja) 多層配線基板およびその製造方法
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板
JP2015002263A (ja) 配線基板、多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250