CN114613724B - 导电结构及其制造方法 - Google Patents
导电结构及其制造方法 Download PDFInfo
- Publication number
- CN114613724B CN114613724B CN202210202880.5A CN202210202880A CN114613724B CN 114613724 B CN114613724 B CN 114613724B CN 202210202880 A CN202210202880 A CN 202210202880A CN 114613724 B CN114613724 B CN 114613724B
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductive material
- hole
- layer
- thickening layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 92
- 230000008719 thickening Effects 0.000 claims abstract description 61
- 239000004020 conductor Substances 0.000 claims abstract description 57
- 238000009713 electroplating Methods 0.000 claims abstract description 26
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 238000005553 drilling Methods 0.000 claims abstract description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 85
- 229910052799 carbon Inorganic materials 0.000 claims description 85
- 238000007650 screen-printing Methods 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 8
- 238000007639 printing Methods 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 239000007921 spray Substances 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000000126 substance Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供一种导电结构的制造方法，包含：对一基板进行一钻孔步骤，以在所述基板形成至少一通孔；对所述基板进行一清洗步骤；在所述基板上、下表面与所述至少一通孔内形成一固化的导电材料，其中所述固化的导电材料自所述基板上、下表面延伸至所述至少一通孔内，且填满所述至少一通孔；对所述基板进行一第一电镀制程，以形成一第一增厚层完全包覆所述固化的导电材料；对所述基板进行一第二电镀制程，以形成一第二增厚层完全包覆所述第一增厚层；以及对所述基板进行一黑化制程，以形成一黑化层完全包覆所述第二增厚层。
Description
技术领域
本发明有关于一种显示器的制造方法，尤其指一种用于透明显示器的导电结构及其制造方法。
背景技术
在现有导电结构制程中，通孔搭接多是在基板钻孔后进行化镀与电镀填孔，并搭配图案化制程的生产流程。导电结构的感测器(sensor)需求主要为双面导电层，一般是利用二次电镀制程增厚表面金属铜层(8μm+8μm)以降低金属阻抗，并藉由通孔化镀制程使正反金属层经由通孔进行电性搭接导通。
请参考图1，图1绘示现有技术中导电结构制造方法的流程图。如图1所示，现有技术的导电结构制程包含步骤S1～S12，说明如下。步骤S1针对基板进行清洗；步骤S2在基板溅镀一层导电性佳的金属膜；步骤S3在步骤S2的金属膜上进行第一次电镀以形成第一金属铜层；步骤S4在基板形成通孔；步骤S5在通孔进行化学镀，以形成一化学镀层；步骤S6进行第二次电镀以在第一金属铜层上与通孔内形成第二金属铜层；步骤S7进行一干膜制程；步骤S8(曝光)、步骤S9(显影)、步骤S10(蚀刻)依序进行一图案化制程；步骤S11进行一去膜制程；步骤S12进行一黑化制程。
然而，图1所示的现有导电结构制程存在着一些问题。例如，因应金属层厚度需求而普遍使用两次电镀制程，且电镀前底层需先行溅镀一层导电性佳的金属膜，故底层金属存在视效反光问题。另外，现有导电结构的电极材料主要为铟锡氧化物(ITO)、半穿反金属、或金属线。然而，铟锡氧化物(ITO)有阻抗过高问题；金属线有反光问题；半穿反金属虽可解决上述问题，但制做难度高导致成本昂贵。再者，现有导电结构制程也存在着工序繁琐的问题。
综上所述，如何提供一个能解决上述问题且更简化的导电结构制造方法，乃是业界所需思考的重要课题。
发明内容
鉴于上述内容，本发明的一态样为提供一种导电结构的制造方法，包含：对一基板进行一钻孔步骤，以在所述基板形成至少一通孔；对所述基板进行一清洗步骤；在所述基板上、下表面与所述至少一通孔内形成一固化的导电材料，其中所述固化的导电材料以大体上均一的厚度自所述基板上、下表面延伸至所述至少一通孔内，未填满所述至少一通孔；对所述基板进行一第一电镀制程，以形成一第一增厚层，延伸至所述至少一通孔内且完全包覆所述固化的导电材料；对所述基板进行一第二电镀制程，以形成一第二增厚层，延伸至所述至少一通孔内且完全包覆所述第一增厚层；以及对所述基板进行一黑化制程，以形成一黑化层，延伸至所述至少一通孔内且完全包覆所述第二增厚层。
根据本发明的一个或多个实施方式，其中所述固化的导电材料由银、铜或碳的浆料构成。
根据本发明的一个或多个实施方式，其中所述固化的导电材料的光学浓度(OD值)大于3，而可见光全波段反射率小于70。
根据本发明的一个或多个实施方式，其中所述固化的导电材料的形成方法包含网印、喷印、电镀、化镀或蒸镀其中之一或者其组合。
根据本发明的一个或多个实施方式，其中所述固化的导电材料依序经由一第一次网印碳浆制程、一第一次烘烤制程、一第二次网印碳浆制程以及一第二次烘烤制程而制成。
本发明另一态样为提供另一种导电结构的制造方法，包含：对一基板进行一钻孔步骤，以在所述基板形成至少一通孔；对所述基板进行一清洗步骤；在所述基板上、下表面与所述至少一通孔内形成一固化的导电材料，其中所述固化的导电材料自所述基板上、下表面延伸至所述至少一通孔内，且填满所述至少一通孔；对所述基板进行一第一电镀制程，以形成一第一增厚层完全包覆所述固化的导电材料；对所述基板进行一第二电镀制程，以形成一第二增厚层完全包覆所述第一增厚层；以及对所述基板进行一黑化制程，以形成一黑化层完全包覆所述第二增厚层。
根据本发明的一个或多个实施方式，其中所述固化的导电材料由银、铜或碳的浆料构成。
根据本发明的一个或多个实施方式，其中所述固化的导电材料的光学浓度(OD值)大于3，而可见光全波段反射率小于70。
根据本发明的一个或多个实施方式，其中所述固化的导电材料的形成方法包含网印、喷印、电镀、化镀或蒸镀其中之一或者其组合。
根据本发明的一个或多个实施方式，其中所述固化的导电材料依序经由一第一次网印碳浆制程、一第一次烘烤制程、一第二次网印碳浆制程以及一第二次烘烤制程而制成。
本发明另提供一种导电结构，包括：一基板，具有一上表面与相对于所述上表面的一下表面，所述基板的所述上表面与所述下表面的间形成有至少一通孔；一固化的导电材料，配置于所述基板与所述至少一通孔内，其中所述固化的导电材料以大体上均一的厚度自所述基板上、下表面延伸至所述至少一通孔内，未填满所述至少一通孔；一第一增厚层，其覆盖于所述固化的导电材料；以及一第二增厚层，其覆盖于所述第一增厚层。
本发明另提供一种导电结构，包括：一基板，具有一上表面与相对于所述上表面的一下表面，所述基板的所述上表面与所述下表面之间形成有至少一通孔；一固化的导电材料，配置于所述基板与所述至少一通孔内，其中所述固化的导电材料自所述基板上、下表面延伸至所述至少一通孔内，并填满所述至少一通孔；一第一增厚层，其覆盖于所述固化的导电材料；以及一第二增厚层，其覆盖位于所述基板的所述上、下表面的所述第一增厚层。
本发明的导电结构制造方法利用碳浆取代现有技术的遮蔽层、导电层以及化镀层，因此可以大幅简化制程步骤。另外，因为碳浆有流动性、遮光性以及导电性，故可做为导电通孔，且解决现有技术中导电结构存在的金属线路的反光问题，更有效降低整体的生产成本。
附图说明
为让本发明的上述与其他目的、特征、优点与实施例能更浅显易懂，所附附图的说明如下：
图1绘示现有技术中导电结构制造方法的流程图。
图2绘示本发明一实施例的导电结构制造方法的流程图。
图3A～3F绘示本发明一实施例的导电结构制造方法的流程图。
图4A～4F绘示本发明另一实施例的导电结构制造方法的流程图。
根据惯常的作业方式，图中各种特征与元件并未依实际比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号指称相似的元件及部件。
符号说明
210、310：基板
212、312：通孔
214、314、216、316：导电碳层
218、220、318、320：增厚层
222、322：黑化层
300、400：导电结构
S1～S12、S21～S29：步骤
具体实施方式
为便贵审查委员能对本发明的目的、形状、构造装置特征及其功效，做更进一步的认识与了解，兹举实施例配合附图，详细说明如下。
以下揭露提供不同的实施例或示例，以建置所提供的标的物的不同特征。以下叙述的成分以及排列方式的特定示例是为了简化本公开，目的不在于构成限制；元件的尺寸和形状亦不被揭露的范围或数值所限制，但可以取决于元件的制程条件或所需的特性。例如，利用剖面图描述本发明的技术特征，这些剖面图是理想化的实施例示意图。因而，由于制造工艺和/公差而导致附图的形状不同是可以预见的，不应为此而限定。
再者，空间相对性用语，例如「下方」、「在…之下」、「低于」、「在…之上」以及「高于」等，是为了易于描述附图中所绘示的元素或特征之间的关系；此外，空间相对用语除了附图中所描绘的方向，还包含元件在使用或操作时的不同方向。
以下，搭配附图说明本案的实施例的导电结构及其制造方法。
请再次参考图1，在一比较例中，为了改善金属线路反射问题，乃在执行图1的步骤S2时，于清洗后的基板上溅镀一层低反射层或抗反射层，取代导电性佳但有反射问题的金属膜。另外，在此比较例中，在执行图1的步骤S7时，形成金属导电干膜。除此之外，此比较例的其余步骤与图1的现有技术的步骤相同。也就是说，此比较例同样也是多达十二个步骤的制程。
为了解决制程步骤繁复的问题，本发明一实施例提出一种简化步骤数目的导电结构制造方法。请参考图2，图2绘示本发明一实施例的导电结构制造方法的流程图。此实施例的导电结构制造方法包含步骤S21～S29共九个步骤，可以在简化制程步骤的同时也解决金属线路反光的问题，说明如下。
在步骤S21中，先针对基板进行钻孔。在基板内形成至少一个通孔。在本发明的实施例中，基板由透明材料或半透明材料构成，例如是环烯烃聚合物(COP)、聚酰亚胺(PI)、无色聚酰亚胺(CPI)、聚对苯二甲酸乙二酯(PET)或聚偏二氟乙烯(PVDF)。另外，在本发明的实施例中，基板的通孔的数目可以根据需求而设计。
在步骤S22中，接着针对完成钻孔的基板进行清洗。在本发明的实施例中，可以针对不同材料所构成的基板，选用不同的化学药液以及去离子水清洗在步骤S21中完成钻孔的基板，以便清洁基板表面与通孔表面。
在步骤S23中，接着针对完成清洗的基板进行第一次网印碳浆制程。此第一次网印碳浆制程将导电碳层印刷于基板上表面与通孔内。在本发明的实施例中，除了导电碳层之外，也可以使用其他导电材料。在本发明的实施例中，其他导电材料例如是银、铜或碳等具有导电性的浆料。
在步骤S24中，接着进行第一次烘烤制程以固化步骤S23中印刷于基板上表面与通孔内的导电碳层。
在步骤S25中，针对在步骤S23、步骤S24完成第一次网印碳浆制程与第一次烘烤制程的基板，再次进行第二次网印碳浆制程。此第二次网印碳浆制程将导电碳层印刷于基板下表面，至此在基板上、下表面与通孔内皆形成有导电碳层。在本发明的实施例中，除了导电碳层之外，也可以使用其他导电材料。在本发明的实施例中，其他导电材料例如是银、铜或碳等具有导电性的浆料。
在步骤S26中，接着再进行第二次烘烤制程以固化步骤S25印刷于基板下表面的导电碳层。在此要说明的是，在本发明的实施例中，除了网印之外，也可以利用喷印等印刷制程而完成通孔电性连接。
在步骤S27中，针对在步骤S25、步骤S26完成第二次网印碳浆制程与第二次烘烤制程的基板，进行第一次电镀制程，以增厚基板上、下表面与通孔内的导电材料。
在步骤S28中，针对在步骤S27中增厚的基板上、下表面与通孔内的导电材料，进行第二次电镀制程，以进一步增厚基板上、下表面与通孔内的导电材料。
在此要特别说明的是，在本发明的其他实施例中，步骤S23的第一次网印碳浆制程若已经将基板的通孔填满，则后续步骤S27的第一次电镀制程、步骤S28的第二次电镀制程增厚基板上、下表面与通孔外的导电材料。
最后，针对步骤S28中增厚的导电材料进行黑化制程，完成本发明一实施例的导电结构。
以下，请参考图3A～3F，图3A～3F绘示本发明一实施例的导电结构制造方法的流程图。
如图3A所示，基板210已经过一钻孔步骤而形成至少一个通孔212，之后经过一清洗步骤而完成表面清洁，包含但不限定基板210的上、下表面以及至少一个通孔212的表面的清洁。
如图3B所示，在表面清洁完成的基板210上执行第一次网印碳浆制程，以在基板210的上表面以及通孔212的表面形成一层导电碳层214。然后，执行第一次烘烤制程，以使得印刷于基板210的上表面与通孔212内的导电碳层受热而固化。要特别说明的是，在本发明的此实施例中，导电碳层214并未将通孔212填满，而是以大体上均一的厚度自基板210上、下表面延伸至通孔212内。
如图3C所示，接下来在基板210的下表面也形成一层导电碳层216。之后，也一样执行一烘烤制程即第二次烘烤制程，将基板210的下表面的导电碳层216固化。
再来，如图3D所示，执行第一次电镀制程，以在基板210上、下表面与通孔212内的导电材料(包含导电碳层214以及导电碳层216)形成一增厚层218。要特别说明的是，在本发明的实施例中，增厚层218一连续层且可以是与导电碳层214以及导电碳层216相同或者不相同的导电材料。而且，在本发明的此实施例中，增厚层218完全包覆导电碳层214以及导电碳层216。另外，要特别说明的是，导电碳层214以及导电碳层216作为上、下电极，彼此间藉由通孔212内固化的导电碳层而达成电性连接。
接着，如图3E所示，执行第二次电镀制程，以进一步在增厚层218上形成另一增厚层220。要特别说明的是，在本发明的实施例中，增厚层220也是一连续层，且可以是与导电碳层214以及导电碳层216相同或者不相同的导电材料。另外，在本发明的此实施例中，增厚层220完全包覆增厚层218。
之后，如图3F所示，针对增厚层220执行一黑化制程，形成一黑化层222，完成本发明一实施例的导电结构300。在图3F中，导电结构300包括基板210、固化的导电材料(即导电碳层214以及导电碳层216)、一第一增厚层(即增厚层218)以及一第二增厚层(即增厚层220)。如图3F所示，基板210具有一上表面与相对于所述上表面的一下表面，基板210的所述上表面与所述下表面之间形成有至少一通孔212。固化的导电材料(即导电碳层214以及导电碳层216)配置于基板210与至少一通孔212内，且固化的导电材料(即导电碳层214以及导电碳层216)以大体上均一的厚度自基板210上、下表面延伸至至少一通孔212内，但未填满至少一通孔212。增厚层218覆盖于固化的导电材料(即导电碳层214以及导电碳层216)；另外，增厚层220覆盖于增厚层218。
另外，请参考图4A～4F，图4A～4F绘示本发明另一实施例的导电结构制造方法的流程图。在此要先说明的是，图3A～3F的通孔212未被导电碳层填满，而图4A～4F的通孔312乃被导电碳层填满，以下进一步详细说明。
如图4A所示，基板310已经过一钻孔步骤而形成至少一个通孔312，之后经过一清洗步骤而完成表面清洁，包含但不限定基板310的上、下表面以及至少一个通孔312的表面的清洁。
如图4B所示，在表面清洁完成的基板310上执行第一次网印碳浆制程，以在基板310的上表面以及通孔312内形成导电碳层314。然后，执行第一次烘烤制程，以使得印刷于基板310的上表面与通孔312内的导电碳层受热而固化。要特别说明的是，在本发明的此实施例中，导电碳层314乃是将通孔312填满。
如图4C所示，接下来在基板310的下表面也形成一层导电碳层316。之后，也一样执行一烘烤制程即第二次烘烤制程，将基板310的下表面的导电碳层316固化。
再来，如图4D所示，执行第一次电镀制程，以在基板310上、下表面的导电材料(包含导电碳层314以及导电碳层316)上形成一增厚层318。要特别说明的是，在本发明的实施例中，增厚层318为一连续层且可以是与导电碳层314以及导电碳层316相同或者不相同的导电材料。而且，在本发明的此实施例中，增厚层318完全包覆导电碳层314以及导电碳层316。另外，要特别说明的是，导电碳层314以及导电碳层316作为上、下电极，彼此间藉由通孔312内固化的导电碳层而达成电性连接。
接着，如图4E所示，执行第二次电镀制程，以进一步在增厚层318上形成另一增厚层320。要特别说明的是，在本发明的实施例中，增厚层320也是一连续层，且可以是与导电碳层314以及导电碳层316相同或者不相同的导电材料。另外，在本发明的此实施例中，增厚层320完全包覆增厚层318。
之后，如图4F所示，针对增厚层320执行一黑化制程，形成一黑化层322，完成本发明一实施例的导电结构400。在图4F中，导电结构400包括基板310、固化的导电材料(即导电碳层314以及导电碳层316)、一第一增厚层(即增厚层318)以及一第二增厚层(即增厚层320)。如图4F所示，基板310具有一上表面与相对于所述上表面的一下表面，基板310的所述上表面与所述下表面之间形成有至少一通孔312。固化的导电材料(即导电碳层314以及导电碳层316)配置于基板310的上、下表面与至少一通孔312内，且固化的导电材料(即导电碳层314以及导电碳层316)自基板310上、下表面延伸至至少一通孔312内，并填满至少一通孔312。增厚层318覆盖于固化的导电材料(即导电碳层314以及导电碳层316)；另外，增厚层320覆盖位于基板310的所述上、下表面的增厚层318。
在此要特别说明的是，在本发明的其他任一实施例中，形成导电碳层的步骤并不限定于网印或喷印制程，也可以利用电镀、化镀或蒸镀其中之一或其组合的制程来达成。
综上所述，本发明的实施例的导电结构制造方法利用碳浆取代现有技术的遮蔽层、导电层以及化镀层，因此可以简化制程步骤。另外，因为碳浆有流动性、遮光性以及导电性，故可做为导电通孔，且解决现有技术中导电结构存在的金属线路的反光问题。
以上实施方式仅用以说明本发明的技术方案而非限制，尽管参照较佳实施方式对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。
Claims (7)
1.一种导电结构的制造方法，其特征在于，包含：
对一基板进行一钻孔步骤，以在所述基板形成至少一通孔；
对所述基板进行一清洗步骤；
在所述基板上、下表面与所述至少一通孔内形成一固化的导电材料，其中所述固化的导电材料以大体上均一的厚度自所述基板上、下表面延伸至所述至少一通孔内，未填满所述至少一通孔；
对所述基板进行一第一电镀制程，以形成一第一增厚层，延伸至所述至少一通孔内且完全包覆所述固化的导电材料；
对所述基板进行一第二电镀制程，以形成一第二增厚层，延伸至所述至少一通孔内且完全包覆所述第一增厚层；以及
对所述基板进行一黑化制程，以形成一黑化层，延伸至所述至少一通孔内且完全包覆所述第二增厚层。
2.如权利要求1所述的导电结构的制造方法，其特征在于，其中所述固化的导电材料由银、铜或碳的浆料构成。
3.如权利要求1所述的导电结构的制造方法，其特征在于，其中所述固化的导电材料的光学浓度大于3，而可见光全波段反射率小于70。
4.如权利要求1所述的导电结构的制造方法，其特征在于，其中所述固化的导电材料的形成方法包含网印、喷印、电镀、化镀或蒸镀其中之一或者其组合。
5.如权利要求1所述的导电结构的制造方法，其特征在于，其中所述固化的导电材料依序经由一第一次网印碳浆制程、一第一次烘烤制程、一第二次网印碳浆制程以及一第二次烘烤制程而制成。
6.一种导电结构，其特征在于，包括：
一基板，具有一上表面与相对于所述上表面的一下表面，所述基板的所述上表面与所述下表面的间形成有至少一通孔；
一固化的导电材料，配置于所述基板与所述至少一通孔内，其中所述固化的导电材料以大体上均一的厚度自所述基板的所述上、下表面延伸至所述至少一通孔内，未填满所述至少一通孔；
一第一增厚层，覆盖于所述固化的导电材料；以及
一第二增厚层，覆盖于所述第一增厚层。
7.一种导电结构，其特征在于，包括：
一基板，具有一上表面与相对于所述上表面的一下表面，所述基板的所述上表面与所述下表面的间形成有至少一通孔；
一固化的导电材料，配置于所述基板与所述至少一通孔内，其中所述固化的导电材料自所述基板上、下表面延伸至所述至少一通孔内，并填满所述至少一通孔；
一第一增厚层，覆盖于所述固化的导电材料；以及
一第二增厚层，覆盖位于所述基板的所述上、下表面的所述第一增厚层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210202880.5A CN114613724B (zh) | 2022-03-02 | 2022-03-02 | 导电结构及其制造方法 |
| TW111108558A TWI804231B (zh) | 2022-03-02 | 2022-03-09 | 導電結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210202880.5A CN114613724B (zh) | 2022-03-02 | 2022-03-02 | 导电结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114613724A CN114613724A (zh) | 2022-06-10 |
| CN114613724B true CN114613724B (zh) | 2023-06-02 |
Family
ID=81861155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210202880.5A Active CN114613724B (zh) | 2022-03-02 | 2022-03-02 | 导电结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114613724B (zh) |
| TW (1) | TWI804231B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103429003A (zh) * | 2012-05-25 | 2013-12-04 | 大毅科技股份有限公司 | 陶瓷金属化散热板的制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100867038B1 (ko) * | 2005-03-02 | 2008-11-04 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
| DE102006049562A1 (de) * | 2006-10-20 | 2008-04-24 | Qimonda Ag | Substrat mit Durchführung und Verfahren zur Herstellung desselben |
| JP5236379B2 (ja) * | 2007-08-24 | 2013-07-17 | 日本特殊陶業株式会社 | Ｉｃ検査装置用基板及びその製造方法 |
| JP5311104B2 (ja) * | 2008-06-27 | 2013-10-09 | Ｊｓｒ株式会社 | 絶縁性被膜を有する構造体及びその製造方法、樹脂組成物並びに電子部品 |
| US20130313687A1 (en) * | 2012-01-13 | 2013-11-28 | Zycube Co., Ltd. | Through via/the buried via elrctrolde material and the said via structure and the said via manufacturing method |
| JP6539992B2 (ja) * | 2014-11-14 | 2019-07-10 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
| CN106304662B (zh) * | 2015-05-27 | 2019-06-11 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
| KR101629285B1 (ko) * | 2015-07-08 | 2016-06-22 | 두두테크 주식회사 | 자동차용 브레이크 페달 코일 인쇄 회로 기판의 제조 방법 |
| JP7172211B2 (ja) * | 2017-07-28 | 2022-11-16 | Tdk株式会社 | 導電性基板、電子装置及び表示装置 |
-
2022
- 2022-03-02 CN CN202210202880.5A patent/CN114613724B/zh active Active
- 2022-03-09 TW TW111108558A patent/TWI804231B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103429003A (zh) * | 2012-05-25 | 2013-12-04 | 大毅科技股份有限公司 | 陶瓷金属化散热板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI804231B (zh) | 2023-06-01 |
| CN114613724A (zh) | 2022-06-10 |
| TW202337279A (zh) | 2023-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3680759B1 (en) | Touch substrate and preparation method therefor, and display panel | |
| KR20140014843A (ko) | 터치 패널의 투명전극 필름 및 그 제조 방법, 터치 패널의 투명전극 필름을 포함하는 터치패널 | |
| CN112366220B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN111477589B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| CN109742106A (zh) | 显示面板及其制作方法、显示装置 | |
| CN110190094B (zh) | 一种显示面板及其制作方法、智能终端 | |
| KR102169229B1 (ko) | 시트재, 메탈 메시, 배선 기판 및 표시 장치, 및 그것들의 제조 방법 | |
| US9645688B2 (en) | OGS touch screen substrate and method of manufacturing the same, and related apparatus | |
| JP2020526778A (ja) | 表示基板、表示基板の製造方法、および表示装置 | |
| CN108346622B (zh) | 阵列基板及其制备方法、显示面板 | |
| KR101049891B1 (ko) | 터치패널의 제조용 패드 및 이에 인쇄회로기판이 결합한 조립체 | |
| CN114613724B (zh) | 导电结构及其制造方法 | |
| CN112711354B (zh) | 触控面板及其制备方法、显示触控装置 | |
| CN102646792B (zh) | 有机薄膜晶体管阵列基板及其制备方法 | |
| KR20140041138A (ko) | 전극 부재 및 이의 제조방법 | |
| CN101055886A (zh) | 发光设备及其制造方法 | |
| CN102446018A (zh) | 触控面板制造方法 | |
| CN116960244A (zh) | 一种集成式led芯片结构及制作方法 | |
| CN111651088B (zh) | 触控显示面板及其制作方法 | |
| KR101066932B1 (ko) | 터치패널용 패드의 제조방법 및 이에 의해 제조되는 터치패널용 패드 | |
| JP2012109170A (ja) | 透明電極基板および光電変換素子 | |
| CN219979576U (zh) | 一种太阳能薄膜电池 | |
| KR101663854B1 (ko) | 무전해도금을 이용한 터치패널 형성 방법 | |
| JP6341692B2 (ja) | 発光装置 | |
| CN113556882B (zh) | 透明电路板的制作方法以及透明电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240112 Address after: 518109, Building E4, 101, Foxconn Industrial Park, No. 2 East Ring 2nd Road, Fukang Community, Longhua Street, Longhua District, Shenzhen City, Guangdong Province (formerly Building 1, 1st Floor, G2 District), H3, H1, and H7 factories in K2 District, North Shenchao Optoelectronic Technology Park, Minqing Road, Guangdong Province Patentee after: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd. Patentee after: Interface Technology (Chengdu) Co., Ltd. Patentee after: GENERAL INTERFACE SOLUTION Ltd. Address before: No.689 Hezuo Road, West District, high tech Zone, Chengdu City, Sichuan Province Patentee before: Interface Technology (Chengdu) Co., Ltd. Patentee before: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd. Patentee before: Yicheng Photoelectric (Wuxi) Co.,Ltd. Patentee before: GENERAL INTERFACE SOLUTION Ltd. |