JPH10209639A - セラミック積層基板の製造方法 - Google Patents

セラミック積層基板の製造方法

Info

Publication number
JPH10209639A
JPH10209639A JP9012638A JP1263897A JPH10209639A JP H10209639 A JPH10209639 A JP H10209639A JP 9012638 A JP9012638 A JP 9012638A JP 1263897 A JP1263897 A JP 1263897A JP H10209639 A JPH10209639 A JP H10209639A
Authority
JP
Japan
Prior art keywords
conductor
printed
laminated substrate
ceramic laminated
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9012638A
Other languages
English (en)
Other versions
JP3995294B2 (ja
Inventor
Shinji Ota
真治 太田
Yasutomi Asai
浅井  康富
Takashi Nagasaka
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP01263897A priority Critical patent/JP3995294B2/ja
Publication of JPH10209639A publication Critical patent/JPH10209639A/ja
Application granted granted Critical
Publication of JP3995294B2 publication Critical patent/JP3995294B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 セラミック積層基板において、フリップチッ
プICと電気接続される導体ランド部の導体を、焼成後
においても高く形成できるようにする。 【解決手段】 グリーンシート1にスルーホールを形成
し、このスルーホールに導体2を充填し、グリーンシー
ト上に導体3(最表層の導体ランド部の導体3aを含
む)を印刷形成する。そして、全てのグリーンシートを
積層し、プレスにて加圧した後、導体ランド部の導体3
a上に、導体3bを印刷形成し、プレスによる加圧を行
わずに、焼成を行って、セラミック積層基板を得る。こ
のような製造方法によれば、グリーンシートの積層加圧
後に、導体ランド部に導体3bを印刷形成し、この後は
加圧を行わずに焼成を行っているので、導体ランド部の
導体を焼成後において高くすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数のグリーンシ
ートを各層間が電気的に導通するように導体を形成した
状態で積層し、加圧した後、焼成してセラミック積層基
板を製造する方法に関する。
【0002】
【従来の技術】従来のセラミック積層基板の製造方法を
図5に示す。まず、セラミックのグリーンシート1を複
数用意し(図5(a)参照)、次に、各グリーンシート
にスルーホールを形成し、スルーホールに導体2を充填
し(図5(b)参照)、それぞれのグリーンシート上に
配線形成のために導体3(導体ランド部の導体3aを含
む)を印刷形成する(図5(c)参照)。そして、全て
のグリーンシートを積層し、プレスにて加圧する(図5
(d)参照)。この後、焼成してセラミック積層基板を
得る。
【0003】このようにして製造されたセラミック積層
基板に対し、最表層の導体ランド部に形成された導体3
aの表面に金属めっきを施して導体ランドを構成し、こ
の後、導体ランド上にはんだペーストをスクリーン印刷
する。この後、フリップチップICの電極端子に形成し
たはんだバンプを、はんだペーストが印刷された導体ラ
ンド上に位置合わせし、リフローを行ってフリップチッ
プICをセラミック積層基板上にはんだ接続する。
【0004】
【発明が解決しようとする課題】上記したセラミック積
層基板の製造において、最表層に形成される導体3(3
a)は、積層後に行われる加圧によりグリーンシート内
に埋め込まれる。このため、焼成後において基板表面か
らの導体3(3a)の高さが低くなり、例えば10μm
程度になってしまう。
【0005】従って、導体ランド部に形成された導体3
aを用いて、フリップチップICをはんだ接続すると、
フリップチップICとセラミック積層基板間の隙間が狭
くなる。この場合、フリップチップICとして大型のも
のを用い、その電極端子間のピッチが狭いと、フリップ
チップICとセラミック積層基板の熱膨張係数の相違に
より、それぞれに熱応力がかかり、フリップチップIC
の電極端子と導体ランド間のはんだ接合部の接合強度が
低下するという問題が発生する。
【0006】このような接合強度の低下に対しては、フ
リップチップICとセラミック積層基板間の隙間に補強
用の樹脂を注入し充填することが考えられるが、上述し
たように、その隙間が狭くなっているため、樹脂の注入
は困難である。また、セラミック積層基板においては、
フリップチップICが搭載される領域において焼成収縮
により反りが発生している場合があり、このときには樹
脂の注入が一層困難になる。
【0007】導体ランド部の導体3aを高くするために
は、印刷時の導体を厚くする、あるいは複数回の印刷を
行って導体を厚くする方法が考えられるが、積層後のプ
レスにより導体の突出部はグリーンシート内に埋め込ま
れるため、それによる効果をあまり期待することはでき
ない。また、導体ランド部の導体3a上に形成する金属
めっきを厚くすることも考えられるが、この場合にはコ
スト上の問題が生じる。
【0008】本発明は上記問題に鑑みたもので、導体ラ
ンド部の導体を焼成後においても高く形成できるように
することを目的とする。
【0009】
【課題を解決するための手段】本発明は、導体ランド部
の導体が高くならないのが積層後の加圧にある点に着目
し、導体ランド部の導体印刷を積層プレス後に行うこと
により、上記目的を達成するようにしている。具体的に
は、請求項1に記載の発明では、複数のグリーンシート
(1)を各層間が電気的に導通するように導体(2、
3)を形成した状態で積層し、加圧した後、最表層の導
体ランド部に導体(3b、3c)を印刷形成し、この
後、加圧を行わずに焼成を行うことを特徴としている。
【0010】従って、導体ランド部の導体印刷を積層プ
レス後に行っているから、焼成後において基板表面から
の導体ランド部の導体を高くすることができる。この場
合、請求項2に記載の発明のように、積層、加圧を行う
前に形成した導体(3a)と、加圧後に形成した導体
(3b)により導体ランド部の導体を形成すれば、一
層、導体ランド部の導体を高くすることができる。
【0011】
【発明の実施の形態】図1に本発明の一実施形態に係る
セラミック積層基板の製造方法を示す。まず、アルミナ
を主成分とするセラミックのグリーンシート1を複数用
意し(図1(a)参照)、次に、各グリーンシートに金
型によるパンチング等の方法にてスルーホールを形成
し、スルーホールにモリブデンを主な材料とする導体2
を充填する(図1(b)参照)。そして、それぞれのグ
リーンシート上に、配線形成のために、タングステンを
主な材料とする導体3を印刷形成する(図1(c)参
照)。このとき、最表層の導体ランド部の導体3aも印
刷形成する。そして、全てのグリーンシートを積層し、
プレスにて加圧する(図1(d)参照)。この後、導体
ランド部の導体3a上に、再度、導体3bを印刷形成し
(図1(e)参照)、プレスによる加圧を行わずに、1
600℃程度の温度の還元雰囲気中で焼成を行い、セラ
ミック積層基板を得る。
【0012】このような製造方法によれば、グリーンシ
ートの積層加圧後に、導体ランド部に導体3bを印刷形
成し、この後は加圧を行わずに焼成を行っているので、
導体ランド部の導体を焼成後において高くすることがで
きる。この後、最表層の導体ランド部の導体3bの表面
に金属めっきを施し、はんだ濡れ性を確保する。めっき
材料は、Cu、Ni、Au等のはんだ濡れ性の良好な金
属が好ましい。また、めっき方法は、無電解めっき、電
解めっき等いずれでもよい。
【0013】このようにして構成された導体ランドの構
成を図2に示す。グリーンシートを積層、加圧する前に
印刷形成した1層目の導体3aは、焼成後において表面
から10μmより低い高さになるが、積層、加圧後に印
刷形成した2層目の導体3bは、焼成後において15μ
mの高さになり、また金属めっき4の厚さを10μmと
すると、導体ランドの高さは合計で35μm程度となる
ため、十分な高さを得ることができる。
【0014】このようにして導体ランドを形成した後、
導体ランド上にはんだペーストをスクリーン印刷する。
そして、フリップチップICの電極端子に形成したはん
だバンプを、はんだペーストが印刷された導体ランド上
に位置合わせし、リフローを行ってフリップチップIC
をセラミック積層基板上にはんだ接続する。 (第2実施形態)図3に本発明の第2実施形態に係るセ
ラミック積層基板の製造方法を示す。
【0015】この実施形態においては、各グリーンシー
ト1のスルーホールに導体2を充填するとともに、それ
ぞれのグリーンシート上に配線形成のために導体3を印
刷形成する(図3(a)参照)。但し、最表層の導体ラ
ンド部の導体は印刷形成しない。そして、全てのグリー
ンシートを積層し、プレスにて加圧する(図3(b)参
照)。この後、最表層の導体ランド部の導体3cを印刷
形成し(図3(c)参照)、この後、第1実施形態と同
様、プレス加圧を行わずに焼成を行う。
【0016】従って、この実施形態によれば、第1実施
形態に比べ、1層目の導体3aがない分だけ導体ランド
の高さが低くなるが、導体ランド部の導体印刷を積層プ
レス後に行っているため、従来のものよりも導体ランド
を高くすることができる。 (第3実施形態)図4に本発明の第3実施形態に係るセ
ラミック積層基板の製造方法を示す。
【0017】この実施形態においては、各グリーンシー
ト1のスルーホールに導体2を充填するとともに、それ
ぞれのグリーンシート上に配線形成のために導体3を印
刷形成する(図4(a)参照)。但し、最表層の導体は
印刷形成しない。そして、全てのグリーンシートを積層
し、プレスにて加圧する(図4(b)参照)。この後、
最表層の導体3dおよび3cを印刷形成し(図4(c)
参照)、この後、第1実施形態と同様、プレス加圧を行
わずに焼成を行う。
【0018】従って、この実施形態においても、第2実
施形態と同様、従来のものよりも導体ランドを高くする
ことができる。なお、他の導体部の導体3dも導体ラン
ド部の導体3cと同様に高くなるが、それを通常の配線
及びランドとして用いるのであれば何ら問題は生じな
い。上記した第1乃至第3実施形態においては、グリー
ンシートの積層及び加圧を全層同時に行うものを示した
が、一層ずつ、導体印刷と、積層・加圧を交互に行うよ
うにしてもよい。
【0019】また、グリーンシートとしてはアルミナを
主成分にするものに限らず、ガラスを主成分とするもの
であってもよい。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るセラミック積層基
板の製造方法を示す工程図である。
【図2】図1に示す方法によって製造されたセラミック
積層基板における導体ランドの構成を示す断面図であ
る。
【図3】本発明の第2実施形態に係るセラミック積層基
板の製造方法を示す工程図である。
【図4】本発明の第3実施形態に係るセラミック積層基
板の製造方法を示す工程図である。
【図5】従来のセラミック積層基板の製造方法を示す工
程図である。
【符号の説明】
1…グリーンシート、2、3…導体、4…金属めっき。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数のグリーンシート(1)を各層間が
    電気的に導通するように導体(2、3)を形成した状態
    で積層し、加圧した後、焼成してセラミック積層基板を
    製造する方法において、 前記積層および加圧を行った後、最表層の導体ランド部
    に導体(3b、3c)を印刷形成し、この後、前記加圧
    を行わずに前記焼成を行うことを特徴とするセラミック
    積層基板の製造方法。
  2. 【請求項2】 前記最表層の導体ランド部に導体(3
    a)を印刷形成した状態で前記加圧を行い、この後、前
    記導体ランド部の導体上に再度導体(3b)を印刷形成
    し、前記加圧を行わずに前記焼成を行うことを特徴とす
    る請求項1に記載のセラミック積層基板の製造方法。
JP01263897A 1997-01-27 1997-01-27 セラミック積層基板の製造方法 Expired - Fee Related JP3995294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01263897A JP3995294B2 (ja) 1997-01-27 1997-01-27 セラミック積層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01263897A JP3995294B2 (ja) 1997-01-27 1997-01-27 セラミック積層基板の製造方法

Publications (2)

Publication Number Publication Date
JPH10209639A true JPH10209639A (ja) 1998-08-07
JP3995294B2 JP3995294B2 (ja) 2007-10-24

Family

ID=11810924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01263897A Expired - Fee Related JP3995294B2 (ja) 1997-01-27 1997-01-27 セラミック積層基板の製造方法

Country Status (1)

Country Link
JP (1) JP3995294B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692061B1 (ko) * 2004-12-24 2007-03-12 엘지전자 주식회사 플라즈마 표시 패널의 적층 세라믹 기판 제조방법
JP2008235641A (ja) * 2007-03-22 2008-10-02 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692061B1 (ko) * 2004-12-24 2007-03-12 엘지전자 주식회사 플라즈마 표시 패널의 적층 세라믹 기판 제조방법
JP2008235641A (ja) * 2007-03-22 2008-10-02 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Also Published As

Publication number Publication date
JP3995294B2 (ja) 2007-10-24

Similar Documents

Publication Publication Date Title
CN100568489C (zh) 电路模块及其制造方法
US6860006B2 (en) Method for manufacturing a monolithic ceramic electronic component
JP5278149B2 (ja) 回路基板及び回路モジュール
JPS5969910A (ja) 積層キヤパシタ及びその製造方法
US8541694B2 (en) Multilayer wiring board
US6788545B2 (en) Composite electronic component and method of producing same
WO2010067508A1 (ja) 多層基板およびその製造方法
CN113555220A (zh) 层叠陶瓷电容器
WO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP3995294B2 (ja) セラミック積層基板の製造方法
CN113555219B (zh) 层叠陶瓷电容器
US20090230596A1 (en) Method of manufacturing multi-layered ceramic substrate
JP2006032747A (ja) 積層電子部品及びその製造方法
JP4900227B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP3064751B2 (ja) 多層型ジャンパーチップの製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006140513A (ja) セラミック多層基板の製造方法
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP6174327B2 (ja) 電子素子搭載用基板および電子装置
JP5516608B2 (ja) セラミック積層基板の製造方法
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP4038611B2 (ja) セラミックス基板
JPH03133136A (ja) 集積回路用パッケージの製造方法
JP2002026527A (ja) 積層配線基板及びその製造方法
JP2551064B2 (ja) セラミック多層基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070731

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees