KR100692061B1 - 플라즈마 표시 패널의 적층 세라믹 기판 제조방법 - Google Patents
플라즈마 표시 패널의 적층 세라믹 기판 제조방법 Download PDFInfo
- Publication number
- KR100692061B1 KR100692061B1 KR1020040112464A KR20040112464A KR100692061B1 KR 100692061 B1 KR100692061 B1 KR 100692061B1 KR 1020040112464 A KR1020040112464 A KR 1020040112464A KR 20040112464 A KR20040112464 A KR 20040112464A KR 100692061 B1 KR100692061 B1 KR 100692061B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- ceramic substrate
- dam
- molding
- tape
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
- H01J9/26—Sealing together parts of vessels
- H01J9/261—Sealing together parts of vessels the vessel being for a flat panel display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/48—Sealing, e.g. seals specially adapted for leading-in conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
- H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2209/00—Apparatus and processes for manufacture of discharge tubes
- H01J2209/26—Sealing parts of the vessel to provide a vacuum enclosure
- H01J2209/265—Surfaces for sealing vessels
- H01J2209/268—Surfaces for sealing vessels treated surfaces and surface preparations, e.g. to improve adhesion
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 플라즈마 표시 패널의 적층 세라믹 기판 제조방법에 관한 것으로서, 적층 세라믹 기판의 제작과정에서 몰딩을 위해 기판면에 형성되는 댐(Dam)을 기판과 동일한 세라믹 재료를 사용하여 형성시킴으로서 몰딩후의 패키지 형상이 전체적으로 균일한 높이 및 두께를 이룰 수 있도록 하기위한 것이다. 이를 실현하기 위한 본 발명은, 롤형태로 공급되는 세라믹 재질의 그린테이프를 기판형태로 재단하여 준비하는 재단단계와; 상기 준비된 각각의 세라믹 기판을 다수의 층으로 적층 구비하는 적층단계와; 상기 적층 구비된 다층 기판의 최상층 둘레를 따라 댐형태로 제작된 세라믹 재질의 그린테이프를 부착시키는 테이프 부착단계와; 상기 댐형성용 그린테이프가 상부에 부착된 다층 세라믹 기판을 압착시키는 압착단계와; 상기 압착이 이루어진 다층 세라믹 기판을 소성시키는 소성단계와; 상기 소성이 이루어진 다층 세라믹 기판의 상부면에 IC 및 수동소자를 실장하는 실장단계와; 상기 실장된 소자의 보호를 위해 기판 상부면에 몰딩을 실시하는 몰딩단계를 포함하는 것을 특징으로 한다.
플라즈마, 표시, 적층, 세라믹, 기판, 댐, 그린테이프, 몰딩
Description
도 1은 종래 기술에 따른 기판면에 댐이 형성된 상태도.
도 2는 본 발명의 플라즈마 표시 패널의 적층 세라믹 기판 제조과정 순서도.
도 3은 본 발명의 제조과정중 기판의 적층 및 압착공정을 나타낸 공정도.
도 4는 본 발명의 적층기판면에 댐이 형성된 상태도.
도 5는 본 발명의 댐 형성 후 몰딩이 이루어진 상태도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 세라믹 기판 2 : 전극
10 : 댐(Dam) 20 : 보호몰딩
본 발명은 적층 세라믹 기판에 관한 것으로서, 더욱 상세하게는 다수의 그린시트를 적층하여 전자부품소자 및 인쇄회로기판을 제조하는 과정에서 기판상에 실장된 소자 보호를 위해 구성되는 댐(Dam)을 보다 효율적으로 형성시킬 수 있도록 하기위한 플라즈마 표시 패널의 적층 세라믹 기판 제조방법에 관한 것이다.
일반적으로, 적층 세라믹 기판은 반도체 디바이스 등의 전자부품 소형화를 위해 구현되는 기술로서, 소정의 도전패턴이 형성된 복수의 세라믹 그린 시트를 적층 가압하고 이를 소성함으로 얻어지게 된다.
이러한 세라믹 그린시트는 최종 제품에 따라 유전적 또는 자기적 성질을 갖는 재료로 복수개의 층을 이루는 적층기판(Laminated board)을 이루며, 상기 도전패턴은 Ag, Cu 등의 금속으로 각 층 상에 신호라인을 형성한다. 또한, 적층 세라믹 기판에서는 복수개의 다른 층 상에 위치한 도전패턴을 도전성 비아홀을 통하여 수직 연결함으로써, 상기 신호라인을 3차원으로 구성할 수 있으며, 이러한 수직 연결구조를 통한 3차원 구성을 통해 적층 세라믹 기판에 구현된 회로를 보다 집적화 시킬 수 있는 것이다.
한편, 적층 세라믹 기판의 제조과정에 있어서 적층이 이루어진 기판면에 IC 및 수동소자를 실장한 후 소자를 보호하기 위해 댐엔필(Dam & Fill)방식으로 몰딩을 실시하게 된다.
즉, 댐엔필 방식에서 댐을 형성시키기 위한 단계에서 페이스트 형태의 재료를 사용하게 되며 도 1에서와 같이 기판(100)의 소자(101)를 보호하기 위해 테두리부를 따라 페이스트 재료를 띠형태로 도포시킴으로서 소정 높이의 댐(102)을 형성시키게 된다.
그리고, 상기 댐(102)에 의해 감싸지는 내부에 성형수지를 주입하여 몰딩을 실시하게 되면, 몰딩수지는 댐(102)에 의해 기판 외부로 빠져나가는 것이 방지되는 가운데 하나의 패키지 외형이 완성되어지게 된다.
그러나, 종래 기술에서 댐 형성을 위해 사용되는 페이스트의 재료는 물리화학적으로 양생시 균열, 휨과 같은 결함을 방지하는 조성을 갖지 못하기 때문에 페이스트 점도로 인하여 댐의 퍼짐현상이 발생하게 된다.
그리고, 이러한 재료적 퍼짐의 정도 차이에 의해 각 패키지별로 몰딩부의 형상이 균일하지 않을 뿐 아니라 댐 형성과정에서의 형상제어가 용이하지 못한 문제점이 있었다.
본 발명은 상기한 종래 적층 세라믹 기판 제작과정에서 지적되는 문제점을 개선하기 위해 제안된 것으로서, 상기 제작과정에서 형상제어가 가능한 재료 및 방법을 이용하여 기판면에 댐을 형성시킴으로서 이후 성형재료를 주입하여 몰딩을 실시하였을때 각 패키지별 몰딩형상 및 두께가 균일하게 나타내어질 수 있도록 하는데 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은, 플라즈마 표시 패널의 적층 세라믹 기판 제조방법에 있어서, 세라믹 재질의 그린테이프를 기판형태로 재단하여 다수의 층으로 적층하고, 최상층 둘레를 따라 댐형태로 제작된 테이프를 부착시킨 후 상기 다층 세라믹 기판을 압착시키는 것을 특징으로 한다.
또한, 롤형태로 공급되는 세라믹 재질의 그린테이프를 기판형태로 재단하여 준비하는 재단단계와; 상기 준비된 각각의 세라믹 기판을 다수의 층으로 적층 구비하는 적층단계와; 상기 적층 구비된 다층 기판의 상부 둘레를 따라 댐형태로 제작 된 테이프를 부착시키는 테이프 부착단계와; 상기 댐형성용 테이프가 상부에 부착된 다층 세라믹 기판을 압착시키는 압착단계와; 상기 압착이 이루어진 다층 세라믹 기판을 소성시키는 소성단계와; 상기 소성이 이루어진 다층 세라믹 기판의 상부면에 IC 및 수동소자를 실장하는 실장단계와; 상기 실장된 소자의 보호를 위해 기판 상부면에 몰딩을 실시하는 몰딩단계를 포함한다.
또한, 상기 테이프 부착단계에서 부착되어지는 그린테이프는 댐이 일정 높이를 이루도록 다수의 층으로 반복 적층하여 부착시킨다. 상기 테이프 부착단계에서 사용되는 테이프는 기판과 동일한 세라믹 재질의 그린테이프를 사용하는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부된 도 2 내지 도 5를 참조하여 상세히 살펴보기로 한다.
도 2는 본 실시예에 따른 세라믹 기판의 적층 제작을 위한 개략적인 순서도이다.
도시된 바와 같이, 본 발명은 롤형태로 공급되는 세라믹 재질의 그린테이프를 기판형태로 재단하여 준비하는 재단단계와; 상기 준비된 각각의 세라믹 기판을 다수의 층으로 적층 구비하는 적층단계와; 상기 적층 구비된 다층 기판의 상부 둘레를 따라 댐형태로 제작된 테이프를 부착시키는 테이프 부착단계와; 상기 댐형성용 테이프가 상부에 부착된 다층 세라믹 기판을 압착시키는 압착단계와; 상기 압착이 이루어진 다층 세라믹 기판을 소성시키는 소성단계와; 상기 소성이 이루어진 다층 세라믹 기판의 상부면에 IC 및 수동소자를 실장하는 실장단계와; 상기 실장된 소자의 보호를 위해 기판 상부면에 몰딩을 실시하는 몰딩단계로 구성된다.
또한, 도 3은 제작 과정중 본 발명에 의한 기판 적층단계를 시각화 한 상태도이며, 도 4는 본 발명의 댐이 완성된 기판 상태도이고, 도 5는 패키지화가 이루어진 기판의 몰딩 상태도이다.
본 발명에 따른 적층 세라믹 기판의 전체적인 제작과정을 도 2의 순서도를 통해 살펴보면 다음과 같다.
본 발명은, 플라즈마 표시 패널의 적층 세라믹 기판 제조방법에 있어서, 세라믹 재질의 그린테이프를 기판형태로 재단하여 다수의 층으로 적층하고, 최상층 둘레를 따라 댐형태로 제작된 테이프를 부착시킨 후 상기 다층 세라믹 기판을 압착시켜 적층 세라믹 기판을 제조한다.
이를 위하여 먼저, 재단 단계에서는 롤상태로 공급된 세라믹 재질의 연성 그린테이프(Flexible Green tape)를 기판형상을 이루도록 일정 간격으로 재단하여 여러장을 만들고, 이후 재단된 각각의 세라믹 기판(1)상에는 소정위치에 대한 펀칭작업을 통해 관통구(비아홀)을 형성하게 된다.
그리고, 상기 각 세라믹 기판(1)에 형성된 홀에 도전성 물질을 충진하는 필링(filling)단계를 실시함과 함께 각 세라믹 기판(1)의 일측면에는 소정패턴의 전극(2)을 인쇄하는 전극인쇄단계를 거침으로 세라믹 기판 적층을 위한 준비과정을 거치게 된다.
상기한 일련의 과정은 일반적으로 적층 세라믹 기판을 제조하기 위해 실시되는 통상의 단계로서, 이때까지 각각의 세라믹 기판(1)은 플렉시블한 상태를 이루고 있으므로 원하는 패턴으로의 전극 형성이 가능하게 되며, 이후 적층과정이 실시되면 도전성을 갖는 비아홀과 전극간의 연결을 통해 3차원적인 신호라인을 구성할 수 있게된다.
한편, 이와같은 과정을 통해 적층을 위한 세라믹 기판(1)의 준비과정이 완료되면 각각의 세라믹 기판(1)을 소정 갯수로 적층 구비시키는 적층단계를 실시한 뒤, 다수의 층으로 적층된 기판의 층간 전극의 연결을 위한 압착(laminating)단계가 실시되어지게 된다.
특히, 상기 적층 단계 후 본 발명에서는 적층이 이루어진 세라믹 기판(1)의 최상층부의 둘레를 따라 상향 돌출형태를 이룰 수 있도록 기판과 동일한 세라믹 재질의 그린테이프를 소정두께의 댐형태로 제작한 후 이를 부착시켜 댐(10)을 이루도록 하는 단계가 실시되어지게 된다.
한편, 이때 형성되는 댐(10)이 소정 높이를 이룰 수 있도록 그린테이프를 수회 부착하여 다층으로 적층시킬 수도 있게된다.
이와같이 부착이 이루어진 댐(10)은 이후의 소성(firing)과정에서 고온분위기에 의해 다층의 세라믹 기판(1)과 함께 소성이 이루어지면서 치밀한 구조를 갖게된다.
즉, 소성과정에서는 플렉시블한 형태의 적층 기판의 가열이 이루어지면서 경화되어지게 됨에 따라 도시된 바와같이 세라믹 기판(1)과 함께 기판의 둘레를 따라 부착되어져 있던 댐(10)은 상호간에 동일한 재질이므로 일체형의 구조체를 이루게 된다.
한편 도 3은 상기 본 발명의 세라믹 기판 제조과정에서 기판의 적층 및 압착단계를 도시한 것으로서, 도시된 바와같이 적층단계에서는 3~4개의 세라믹 기판(1)을 적층하여 구비한 상태를 이루게 되고, 이후 압착단계에서는 적층된 세라믹 기판(1)의 최상층에 테이프 부착을 통해 댐(10)을 형성시킨 상태에서 압착이 이루어지게 됨을 확인할 수 있다.
그리고 도 4는 소성단계를 통해 완성된 다층 세라믹 기판(1)을 나타낸 것으로서, 도시된 바와같이 상부면에 전극(2)이 노출되어진 상태의 기판(1)에는 둘레를 따라 댐(10)이 동일한 높이를 유지하며 일체형의 구조로 형성되어진 것을 확인할 수 있다.
그리고, 이러한 소성단계가 완료되면 실장부에 IC 및 수동소자를 실장한 후 소자들의 보호를 위해 도 5에서와 같이 보호몰딩(20;glob top molding)을 실시하게 된다.
이때에는 성형용 몰딩재료를 기판면에 일정량 주입하게 되면 몰딩재료들이 도시된 바와같이 기판면에 채워지면서 보호몰딩(20)이 형성되어지게 되는데, 이 과정에서 성형용 몰딩재료들은 소정높이를 이루며 기 소성이 이루어져 있던 댐(10)에 의해 기판의 외부로 흘러나가는 것이 방지됨으로서 상부가 만곡된 보호몰딩(20) 형상을 이루게 되는 것이다.
따라서, 본 발명에서는 기판(1)의 외곽을 따라 일정 높이를 이루고 있는 세라믹 댐(10)이 형성되어져 있으므로 몰딩용 성형수지 도포시 형상과 높이를 동일하게 하여 몰딩작업을 완료할 수 있게된다.
이와같은 과정을 통해 제작이 완료된 적층 세라믹 기판 패키지의 구조적 특징 및 그에따른 작용효과를 살펴보기로 한다.
통상의 적층 세라믹기판의 제작시 본 발명의 방법에 따라 형성되어진 댐(10)은 기판(1)과 동일한 재질로 이루어진 상태에서 소성이 이루어지게 됨으로, 기판(1)과 효과적인 일체형의 구조체를 이루게 되며 전체적으로 균일한 두께 및 높이가 유지될 수 있게된다.
즉, 종래에는 댐의 형성을 위해 페이스트 형태의 재료를 사용함으로 인해 형상제어가 어려워 높이 및 두께의 균일성을 이룰 수 없었으나, 본 발명에서는 기판과 동일한 재질의 세라믹 테이프를 이용하여 댐을 형성시킴으로서 각 패키지 별로 동일한 댐 형상을 이룰 수 있게되어 종래 문제점이 해결되어질 수 있게됨을 알 수 있다.
따라서, 댐(10)의 형상이 균일하게 구성되어질 수 있게 됨으로 제작이 이루어지는 각 기판 패키지에 대한 보호몰딩(20)의 형상과 높이를 동일하게 완료할 수 있게되는 것이다.
또한, 이와같은 몰딩높이 및 형상의 균일화를 통해 기판의 휨정도가 균일하게 작용하게 되어 후공정의 볼 어태치(Ball Attach) 공정에 미치는 악영향이 방지되어질 수 있게된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다.
이상에서 살펴본 바와같은 본 발명은, 적층 세라믹 기판의 제작과정중 기판면에 노출된 소자의 보호를 위한 몰딩작업을 위해 기판면에 형성되는 댐의 형상제어가 가능하도록 하여 제작되어진 패키지에 있어 몰딩의 형상과 높이를 동일하게 유지할 수 있게되는 효과를 나타낸다. 특히, 댐을 기판과 동일한 세라믹 테이프를 부착하여 형성시킴으로서 댐의 퍼짐현상이 방지되어짐과 함께 소성과정에서 기판면과의 구조적 일체화를 이룰 수 있는 효과가 있다.
Claims (4)
- 플라즈마 표시 패널의 적층 세라믹 기판 제조방법에 있어서,세라믹 재질의 그린테이프를 기판형태로 재단하여 다수의 층으로 적층하고,최상층 둘레를 따라 댐형태로 제작된 세라믹 재질의 테이프를 부착시킨 후 상기 다층 세라믹 기판을 압착 및 소성하는 것을 특징으로 하는 플라즈마 표시 패널의 적층 세라믹 기판 제조방법.
- 제 1항에 있어서,롤형태로 공급되는 세라믹 재질의 그린테이프를 기판형태로 재단하여 준비하는 재단단계와;상기 준비된 각각의 세라믹 기판을 다수의 층으로 적층 구비하는 적층단계와;상기 적층 구비된 다층 기판의 최상층 둘레를 따라 댐형태로 제작된 테이프를 부착시키는 테이프 부착단계와;상기 댐형성용 테이프가 상부에 부착된 다층 세라믹 기판을 압착시키는 압착단계와;상기 압착이 이루어진 다층 세라믹 기판을 소성시키는 소성단계와;상기 소성이 이루어진 다층 세라믹 기판의 상부면에 IC 및 수동소자를 실장하는 실장단계와;상기 실장된 소자의 보호를 위해 기판 상부면에 몰딩을 실시하는 몰딩단계를 포함하는 것을 특징으로 하는 플라즈마 표시 패널의 적층 세라믹 기판 제조방법.
- 제 2항에 있어서,상기 테이프 부착단계에서 부착되어지는 그린테이프는 댐이 일정 높이를 이루도록 다수의 층으로 반복 적층하여 부착시키는 것을 특징으로 하는 플라즈마 표시 패널의 적층 세라믹 기판 제조방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040112464A KR100692061B1 (ko) | 2004-12-24 | 2004-12-24 | 플라즈마 표시 패널의 적층 세라믹 기판 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040112464A KR100692061B1 (ko) | 2004-12-24 | 2004-12-24 | 플라즈마 표시 패널의 적층 세라믹 기판 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060073315A KR20060073315A (ko) | 2006-06-28 |
KR100692061B1 true KR100692061B1 (ko) | 2007-03-12 |
Family
ID=37166426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040112464A KR100692061B1 (ko) | 2004-12-24 | 2004-12-24 | 플라즈마 표시 패널의 적층 세라믹 기판 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100692061B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645762A (ja) * | 1992-07-24 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 多層セラミック基板とその製造方法 |
KR940027620U (ko) * | 1993-05-08 | 1994-12-10 | 칩-온-필름의 인캡슐레이션 구조 | |
JPH10209639A (ja) * | 1997-01-27 | 1998-08-07 | Denso Corp | セラミック積層基板の製造方法 |
KR20020023484A (ko) * | 2000-09-22 | 2002-03-29 | 이중구 | 메모리카드용 반도체패키지 및 그 제조방법 |
KR20040048000A (ko) * | 2002-12-02 | 2004-06-07 | 전자부품연구원 | 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 |
-
2004
- 2004-12-24 KR KR1020040112464A patent/KR100692061B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645762A (ja) * | 1992-07-24 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 多層セラミック基板とその製造方法 |
KR940027620U (ko) * | 1993-05-08 | 1994-12-10 | 칩-온-필름의 인캡슐레이션 구조 | |
JPH10209639A (ja) * | 1997-01-27 | 1998-08-07 | Denso Corp | セラミック積層基板の製造方法 |
KR20020023484A (ko) * | 2000-09-22 | 2002-03-29 | 이중구 | 메모리카드용 반도체패키지 및 그 제조방법 |
KR20040048000A (ko) * | 2002-12-02 | 2004-06-07 | 전자부품연구원 | 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20060073315A (ko) | 2006-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11152157B2 (en) | Stacked electronic component and method for manufacturing stacked electronic component | |
US10660227B2 (en) | Electronic module and method of manufacturing electronic module | |
WO2020224480A1 (zh) | 一种防止分层窜锡的封装及制造方法 | |
CN107734877B (zh) | 一种柔性线路板及其激光制备工艺 | |
CN103066029A (zh) | 封装基板条构造及其制造方法 | |
KR100762006B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
KR100748238B1 (ko) | 무수축 세라믹 기판 및 그 제조방법 | |
WO2018030192A1 (ja) | セラミック電子部品 | |
KR100692061B1 (ko) | 플라즈마 표시 패널의 적층 세라믹 기판 제조방법 | |
CN101378623A (zh) | 具有内埋孔穴的多层陶瓷基板及其制造方法 | |
TWI569696B (zh) | 製造電路板與晶片封裝之方法,以及藉由使用此方法製成之電路板 | |
US20090133806A1 (en) | Method of manufacturing dielectric sheet and multilayer ceramic substrate | |
US20030019563A1 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
JP2021158283A (ja) | コイル部品の製造方法 | |
KR101855275B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
WO2017025002A1 (zh) | 一种电阻和电容串联的组件及其制作方法 | |
US20220367363A1 (en) | Ltcc electronic device unit structure | |
JP5682342B2 (ja) | 積層型セラミック電子部品の製造方法 | |
KR101167375B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100896649B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
KR100780220B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
KR100887112B1 (ko) | 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판 | |
KR101038891B1 (ko) | 세라믹 기판 및 그의 제조 방법 | |
KR20090090718A (ko) | 무수축 세라믹 기판 및 그 제조 방법 | |
KR100481197B1 (ko) | 내장형 세라믹 인덕터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |