KR101038891B1 - 세라믹 기판 및 그의 제조 방법 - Google Patents

세라믹 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101038891B1
KR101038891B1 KR1020090022638A KR20090022638A KR101038891B1 KR 101038891 B1 KR101038891 B1 KR 101038891B1 KR 1020090022638 A KR1020090022638 A KR 1020090022638A KR 20090022638 A KR20090022638 A KR 20090022638A KR 101038891 B1 KR101038891 B1 KR 101038891B1
Authority
KR
South Korea
Prior art keywords
pad
ceramic
capture pad
conductive
capture
Prior art date
Application number
KR1020090022638A
Other languages
English (en)
Other versions
KR20100104311A (ko
Inventor
성제홍
김진완
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090022638A priority Critical patent/KR101038891B1/ko
Publication of KR20100104311A publication Critical patent/KR20100104311A/ko
Application granted granted Critical
Publication of KR101038891B1 publication Critical patent/KR101038891B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 적어도 하나의 세라믹층; 상기 세라믹층의 상하면을 관통하도록 형성된 도전성 비아; 상기 세라믹층의 상면 및 하면 중 적어도 하나에 상기 도전성 비아를 덮도록 형성된 캡쳐 패드 및 상기 캡쳐 패드와 연결된 도전성 라인을 구비하는 전극 패턴; 및 상기 캡쳐 패드를 덮도록 상기 캡쳐 패드보다 큰 면적을 가지며 도전성 물질로 형성된 단락 방지용 패드;를 포함하는 세라믹 기판 및 그의 제조 방법에 관한 것이다.
상기의 구성 결과, 비아와 전극 라인 간의 불량 및 단선을 방지함으로써 우수한 신뢰성을 갖는 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.
세라믹 기판, 비아, 전극 라인, 캡쳐 패드, 단선

Description

세라믹 기판 및 그의 제조 방법{CERAMIC SUBSTRATE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 더 자세하게는 비아와 전극 라인 간의 불량 및 단선을 방지함으로써 우수한 신뢰성을 갖는 세라믹 기판 및 그의 제조 방법에 관한 것이다.
최근, 전자부품영역에 있어서 점차 소형화 추세가 강화, 지속됨에 따라 전자부품의 정밀화, 미세 패턴화, 및 박막화를 통한 소형모듈 및 기판이 개발되고 있다. 그러나, 통상 사용되는 인쇄회로기판(Printed circuit board, PCB)을 소형화된 전자부품에 이용한 경우, 사이즈의 소형화, 고주파 영역에서의 신호손실, 및 고온고습시의 신뢰성 저하와 같은 단점이 발생하였다.
이러한 단점을 극복하기 위하여 PCB 기판이 아닌, 세라믹을 이용한 기판이 사용되고 있다. 세라믹 기판의 주성분이 저온 동시 소성이 가능한 글래스(glass) 가 세라믹 조성물인 경우, 기판은 저온동시소성세라믹(LTCC) 기판으로 분류된다.
저온동시소성 세라믹(Low Temperature Co-fired Ceramic, LTCC) 기판을 제조하는 방법은 다양한데, 그 중 소성시 기판이 수축하는지 여부에 따라 수축공법 및 무수축공법으로 분류할 수 있다. 즉, LTCC 기판을 소성하는 온도는 약 600℃ 내지 900℃인데, 이 온도에서 세라믹은 통상 약 14%의 수축률을 나타낸다. 따라서, 소성시 기판이 수축되도록 하여 제조하는 방법이 수축공법이고, 세라믹이 수축되지 않도록 별도의 방법을 이용하여 소성하는 방법이 무수축 공법이다.
그리고, 저온동시소성 세라믹 기판은 반도체 IC 칩과 같은 능동 소자와 캐패시터, 인덕터 및 저항과 같은 수동소자를 복합화한 부품으로 사용되거나, 또는 단순한 반도체 IC 패키지로 사용되고 있다. 이러한 다층 세라믹 기판의 층 간의 전기적 연결을 위해서 일반적으로 도전성 비아 구조가 채용된다.
도전성 비아를 형성하는 공정으로 세라믹층의 관통홀에 도전성 페이스트를 인쇄하는 스크린 인쇄법이 이용되는데, 비아를 채운 후 전극 패턴과 단락 방지 패드를 동시에 형성한다. 이때, 비아와 전극 패턴은 구성 물질이 상이함에 따라 전극 패턴 인쇄시 젖음성 차이로 인해 계면의 형상이 불균일하게 되는 경우가 빈번하다. 또한, 비아 채움이 불량한 경우, 계면에서 단선이 발생할 수 있는 문제가 있다.
따라서, 본 발명은 상기와 같은 문제점을 개선하기 위하여 안출된 것으로서, 그 목적은 비아와 전극 라인 간의 불량 및 단선을 방지함으로써 우수한 신뢰성을 갖는 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여, 본 발명에 따른 세라믹 기판은 적어도 하나의 세라믹층; 상기 세라믹층의 상하면을 관통하도록 형성된 도전성 비아; 상기 세라믹층의 상면 및 하면 중 적어도 하나에 상기 도전성 비아를 덮도록 형성된 캡쳐 패드 및 상기 캡쳐 패드와 연결된 도전성 라인을 구비하는 전극 패턴; 및 상기 캡쳐 패드를 덮도록 상기 캡쳐 패드보다 큰 면적을 가지며 도전성 물질로 형성된 단락 방지용 패드;를 포함하는 것을 특징으로 한다.
상기 캡쳐 패드의 크기는 상기 도전성 비아의 크기보다 더 큰 것이 바람직하다.
상기 캡쳐 패드는 원형일 수 있다.
상기의 목적을 달성하기 위하여, 본 발명에 따른 세라믹 기판의 제조 방법은 적어도 하나의 세라믹 그린 시트에 상하면을 관통하는 관통홀을 형성하는 단계; 상기 관통홀에 도전성 물질을 충전하여 도전성 비아를 형성하는 단계; 상기 세라믹 그린 시트의 상면 및 하면 중 적어도 하나에 상기 도전성 비아를 덮는 캡쳐 패드 및 상기 캡쳐 패드와 연결된 도전성 라인을 구비하는 전극 패턴을 형성하는 단계; 상기 캡쳐 패드를 덮도록 상기 캡쳐 패드보다 큰 면적을 가지며 도전성 물질로 이루어진 단락 방지용 패드를 형성하는 단계; 적어도 하나의 상기 세라믹 그린 시트를 적층하여 세라믹 적층체를 형성하는 단계; 및 상기 세라믹 적층체를 소성하는 단계;를 포함하는 것을 특징으로 한다.
상기 패드를 형성하는 단계는, 상기 캡쳐 패드가 노출되도록 개방부를 구비하는 마스크를 배치하는 단계; 및 상기 개방부를 통하여 노출된 상기 캡쳐 패드에 도전성 페이스트를 도포하는 단계;를 포함할 수 있다.
상기 개방부는 상기 단락 방지용 패드와 크기가 동일하거나 상기 단락 방지용 패드보다 더 크게 형성될 수 있다.
상기 마스크의 두께는 30㎛ 내지 100㎛인 것이 바람직하다.
상기 세라믹 적층체를 소성하는 단계에서, 상기 비아, 상기 전극 패턴 및 상기 단락 방지용 패드의 소성 거동은 동일할 수 있다.
상기 세라믹 적층체를 소성하는 단계는 800℃ 내지 900℃에서 수행되는 것이 바람직하다.
상기 캡쳐 패드의 크기는 상기 도전성 비아의 크기보다 더 크게 형성되는 것이 바람직하다.
상기 캡쳐 패드는 원형으로 형성될 수 있다.
상기의 구성 결과, 본 발명에 따른 세라믹 기판은 전극 패턴 인쇄 후 소성시, 비아와 전극 패턴의 계면에서 발생할 수 있는 단선에 의한 불량을 방지할 수 있다.
또한, 본 발명에 따른 세라믹 기판의 제조 공정에 따르면 세라믹 기판을 제작공정에서 빈번하게 발생할 수 있는 비아와 전극 패턴의 계면 불량을 방지할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 세라믹 기판을 개략적으로 나타낸 도면이다.
본 발명에 따른 세라믹 기판(1)은 적어도 하나의 세라믹층(10a); 상기 세라믹층(10a)의 상하면을 관통하도록 형성된 도전성 비아(21); 상기 세라믹층(10a)의 상면 및 하면 중 적어도 하나에 상기 도전성 비아(21)를 덮도록 형성된 캡쳐 패드(31) 및 상기 캡쳐 패드(31)와 연결된 도전성 라인(33)을 구비하는 전극 패턴(30); 및 상기 캡쳐 패드(31)를 덮도록 상기 캡쳐 패드(31)보다 큰 면적을 가지며 도전성 물질로 형성된 단락 방지용 패드(50);를 포함한다.
여기서, 캡쳐 패드(31)는 원형이며, 도전성 비아(21)의 크기보다 더 크다.
이와 같이 본 발명의 실시예에서는, 비아(21)의 상부면을 덮는 캡쳐 패드(31) 상에, 캡쳐 패드(31)보다 넓게 단락 방지용 패드(50)가 형성됨으로써, 구성 물질이 상이한 캡쳐 패드(31), 비아(21) 및 단락 방지용 패드(50)가 동일 또는 유사한 소성 거동을 갖게 되어 전극 패턴(30) 인쇄 후 소성시, 비아(21)와 캡쳐 패드(31)의 계면에서 발생할 수 있는 단선에 의한 불량을 방지할 수 있다. 특히, 무수축 공법을 사용하여 세라믹 기판을 제작할 때 빈번하게 발생할 수 있는 비아(21)와 전극 패턴(30)의 일부분인 캡쳐 패드(31)의 계면 불량을 효과적으로 방지할 수 있다.
이하에서는, 도 2 내지 도 6b를 참조하여 본 발명에 따른 세라믹 기판의 제 조 방법을 공정 단계에 따라 설명한다.
본 발명에 따른 세라믹 기판(1)의 제조 방법은 적어도 하나의 세라믹 그린 시트(10a)에 상하면을 관통하는 관통홀(20)을 형성하는 단계; 상기 관통홀(20)에 도전성 물질을 충전하여 도전성 비아(21)를 형성하는 단계; 상기 세라믹 그린 시트(10a)의 상면 및 하면 중 적어도 하나에 상기 도전성 비아(21)를 덮는 캡쳐 패드(31) 및 상기 캡쳐 패드(31)와 연결된 도전성 라인(33)을 구비하는 전극 패턴(30)을 형성하는 단계; 상기 캡쳐 패드(31)를 덮도록 상기 캡쳐 패드(31)보다 큰 면적을 가지며 도전성 물질로 이루어진 단락 방지용 패드(50)를 형성하는 단계; 적어도 하나의 상기 세라믹 그린 시트(10a)를 적층하여 세라믹 적층체(1)를 형성하는 단계; 및 상기 세라믹 적층체(1)를 소성하는 단계;를 포함한다.
도 2는 본 발명에 따른 세라믹 기판 제조 공정에서, 세라믹 그린 시트의 상하면을 관통하는 관통홀을 형성하는 공정을 나타내는 개략도이다.
도 2를 참조하면, 세라믹 기판용 세라믹 그린 시트(10a)가 준비되는데, 세라믹 그린 시트(10a)는 저온에서 소성 가능한 세라믹을 포함한다. 예를 들면, 세라믹 그린 시트(10a)는 유리 세라믹 재료를 포함할 수 있다. 또한, 세라믹 그린 시트(10a)는 산화규소, 산화칼슘, 및 산화붕소 파우더를 더 포함할 수 있다. 시트 형태의 세라믹 그린 시트(10a)로 성형되기 위하여 저온소성 세라믹 재료는 전술한 파우더와 함께 용매 및 결합제와 혼합될 수 있다.
세라믹 그린 시트(10a)에는 인쇄회로패턴이 형성되기 위한 관통홀(20)이 세라믹 그린 시트(10a)의 상하면을 관통하도록 형성된다. 관통홀(20)은 인쇄회로패턴에 따라 적절한 수로 형성될 수 있다. 관통홀(20)은 공지의 방법으로 형성될 수 있는데, 예를 들면, 펀칭(punching)방법 또는 레이저 조사법이 이용될 수 있다.
도 3은 도 2의 관통홀에 도전성 물질을 충전하여 비아를 형성하는 공정을 나타내는 개략도이다.
도 3을 참조하면, 관통홀(20)에는 도전성 물질이 충전되어 도전성 비아(21)가 형성된다. 도전성 물질은 도전성 금속 및 첨가제로 이루어질 수 있는데, 첨가제로는 유리, 바인더 및 용매 등이 사용될 수 있다.
도 4a는 도 3의 비아를 덮도록 전극 패턴을 형성하는 공정을 나타내는 개략도이고, 도 4b는 도 4a의 상부 평면을 나타내는 개략도이다.
도 4a를 참조하면, 세라믹 그린 시트(10a)의 상면에 도전성 비아(21)를 덮도록 캡쳐 패드(31) 및 캡쳐 패드(31)와 연결된 도전성 라인(33)을 구비하는 전극 패턴(30)을 형성한다.
도 4b를 참조하면, 캡쳐 패드(31)의 크기는 도전성 비아(21)의 크기보다 더 크게 형성되며, 원형으로 형성된다. 본 실시예에서는 캡쳐 패드(31)가 원형으로 형성되는 것을 예시하였으나 본 발명은 이에 한정되는 것은 아니며, 도전성 비아(21)의 모양에 따라 달라질 수 있다.
도 5a는 도 4a의 전극 패턴 상에 마스크를 배치하는 공정을 나타내는 개략도이고, 도 5b는 도 5a의 상부 평면을 나타내는 개략도이다.
도 5a를 참조하면, 세라믹 그린 시트(10a)의 상면에 도전성 비아(21)를 덮도록 형성된 캡쳐 패드(31) 상에, 마스크(40)를 배치한다. 여기서, 마스크(40)는 전극패턴(30)의 일부분인 캡쳐 패드(31)가 노출되도록 하는 개방부를 구비하고 있다. 도 5b를 참조하면, 개방부의 크기는 이후 형성될 도 6a의 단락 방지용 패드(50)와 동일한 크기를 가지거나 공정 마진을 고려하여 단락 방지용 패드(50)보다 더 크게 형성되는 것이 바람직하다. 또한, 마스크(40)는 두께가 30㎛ 내지 100㎛인 것을 사용하는 것이 바람직하다.
도 6a는 도 4a의 전극 패턴 상에 단락 방지용 패드를 형성하는 공정을 나타내는 개략도이고, 도 6b은 도 6a의 상부 평면을 나타내는 개략도이다.
마스크(40)의 개방부를 통하여 노출된 캡쳐 패드(31) 상에 도전성 물질을 도포하여 단락 방지용 패드(50)를 형성한다. 도 6b를 참조하면, 단락 방지용 패드(50)는 캡쳐 패드(31)보다 더 크게 형성된다.
다음으로, 이러한 세라믹 그린 시트(10a 내지 10c)이 적층된 세라믹 적층체(1)에 다른 유전체층들을 적절하게 추가 적층시킨 후, 1,000℃ 이하, 바람직하게는 약 800℃ 내지 900℃ 정도의 온도 범위에서 소성하여 도 1에 도시한 세라믹 기판(1)을 제조한다.
전극 패턴(30)의 캡쳐 패드(31)와 비아(21)의 구성 물질이 상이하므로, 비아(21) 상에 전극 패턴(30) 인쇄시 젖음성 차이로 인해 형상이 불균일해져 단선이 발생할 수 있으며, 도정성 물질을 비아(21)에 충전하는 선행 공정시 비아(21) 충전에 불량이 발생한 경우에도 단선이 발생할 수 있다.
이와 같이 본 발명의 실시예에서는, 비아(21)의 상부면을 덮는 캡쳐 패드(31) 상에, 캡쳐 패드(31)보다 큰 면적을 가지며 도전성 물질로 이루어진 단락 방지용 패드(50)를 형성함으로써, 구성 물질이 상이한 캡쳐 패드(31), 비아(21) 및 단락 방지용 패드(50)가 동일한 소성 거동을 갖게 되어 전극 패턴(30) 인쇄 후 소성시, 비아(21)와 캡쳐 패드(31)의 계면에서 발생할 수 있는 단선에 의한 불량을 방지할 수 있다. 특히, 무수축 공법을 사용하여 세라믹 기판을 제작할 때 빈번하게 발생할 수 있는 비아(21)와 전극 패턴(30)의 일부분인 캡쳐 패드(31)의 계면 불량을 효과적으로 방지할 수 있다.
상기한 바와 같이 본 발명은 해당 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 얼마든지 다양한 형태의 치환, 변형 및 변경이 가능할 것이다. 본 발명의 전반에 걸쳐서, 세라믹층과 세라믹 그린 시트 및 세라믹 적층체와 세라믹 기판은 동일 또는 유사한 의미로 혼용하여 사용될 수 있다.
따라서, 본 발명의 권리범위는 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 물론 아니고, 이후 기술되는 청구범위에 의하여 한정되어야 할 것이다.
도 1은 본 발명의 실시예에 따른 세라믹 기판을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 세라믹 기판 제조 공정에서, 세라믹 기판의상하면을 관통하는 관통홀을 형성하는 공정을 나타내는 개략도이다.
도 3은 도 2의 관통홀에 도전성 물질을 충전하여 비아를 형성하는 공정을 나타내는 개략도이다.
도 4a는 도 3의 비아를 덮도록 전극 패턴을 형성하는 공정을 나타내는 개략도이다.
도 4b는 도 4a의 상부 평면을 나타내는 개략도이다.
도 5a는 도 4a의 전극 패턴 상에 마스크를 배치하는 공정을 나타내는 개략도이다.
도 5b는 도 4a의 상부 평면을 나타내는 개략도이다.
도 6a는 도 4a의 전극 패턴 상에 단락 방지용 패드를 형성하는 공정을 나타내는 개략도이다.
도 6b는 도 6a의 상부 평면을 나타내는 개략도이다.
**도면의 주요부분에 대한 부호의 설명**
1: 세라믹 기판 10a, 10b, 10c: 세라믹층
20: 관통홀 21: 도전성 비아
30: 전극 패턴 31: 캡쳐 패드
33: 도전성 라인 50: 단락 방지용 패드

Claims (11)

  1. 적어도 하나의 세라믹층;
    상기 세라믹층의 상하면을 관통하도록 형성된 도전성 비아;
    상기 세라믹층의 상면 및 하면 중 적어도 하나에 상기 도전성 비아를 덮도록 형성된 캡쳐 패드 및 상기 캡쳐 패드와 연결된 도전성 라인을 구비하는 전극 패턴; 및
    상기 캡쳐 패드를 덮도록 상기 캡쳐 패드보다 큰 면적을 가지며 도전성 물질로 형성된 단락 방지용 패드;
    를 포함하는 것을 특징으로 하는 세라믹 기판.
  2. 제1항에 있어서,
    상기 캡쳐 패드의 크기는 상기 도전성 비아의 크기보다 더 큰 것을 특징으로 하는 세라믹 기판.
  3. 제1항에 있어서,
    상기 캡쳐 패드는 원형인 것을 특징으로 하는 세라믹 기판.
  4. 적어도 하나의 세라믹 그린 시트에 상하면을 관통하는 관통홀을 형성하는 단계;
    상기 관통홀에 도전성 물질을 충전하여 도전성 비아를 형성하는 단계;
    상기 세라믹 그린 시트의 상면 및 하면 중 적어도 하나에 상기 도전성 비아를 덮는 캡쳐 패드 및 상기 캡쳐 패드와 연결된 도전성 라인을 구비하는 전극 패턴을 형성하는 단계;
    상기 캡쳐 패드를 덮도록 상기 캡쳐 패드보다 큰 면적을 가지며 도전성 물질로 이루어진 단락 방지용 패드를 형성하는 단계;
    적어도 하나의 상기 세라믹 그린 시트를 적층하여 세라믹 적층체를 형성하는 단계; 및
    상기 세라믹 적층체를 소성하는 단계;
    를 포함하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 단락 방지용 패드를 형성하는 단계는,
    상기 캡쳐 패드가 노출되도록 개방부를 구비하는 마스크를 배치하는 단계; 및
    상기 개방부를 통하여 노출된 상기 캡쳐 패드에 도전성 페이스트를 도포하는 단계;를 포함하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  6. 제5항에 있어서,
    상기 개방부는 상기 단락 방지용 패드와 크기가 동일하거나 상기 단락 방지용 패드보다 더 크게 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  7. 제5항에 있어서,
    상기 마스크의 두께는 30㎛ 내지 100㎛인 것을 특징으로 하는 세라믹 기판의 제조 방법.
  8. 제4항에 있어서,
    상기 세라믹 적층체를 소성하는 단계에서,
    상기 비아, 상기 전극 패턴 및 상기 단락 방지용 패드의 소성 거동은 동일한 것을 특징으로 하는 세라믹 기판의 제조 방법.
  9. 제4항에 있어서,
    상기 세라믹 적층체를 소성하는 단계는 800℃ 내지 900℃에서 수행되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  10. 제5항에 있어서,
    상기 캡쳐 패드의 크기는 상기 도전성 비아의 크기보다 더 크게 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  11. 제5항에 있어서,
    상기 캡쳐 패드는 원형으로 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
KR1020090022638A 2009-03-17 2009-03-17 세라믹 기판 및 그의 제조 방법 KR101038891B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090022638A KR101038891B1 (ko) 2009-03-17 2009-03-17 세라믹 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090022638A KR101038891B1 (ko) 2009-03-17 2009-03-17 세라믹 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100104311A KR20100104311A (ko) 2010-09-29
KR101038891B1 true KR101038891B1 (ko) 2011-06-02

Family

ID=43008570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022638A KR101038891B1 (ko) 2009-03-17 2009-03-17 세라믹 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101038891B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353769A (ja) 1999-06-11 2000-12-19 Sumitomo Metal Mining Co Ltd 半導体素子搭載用セラミック基板
JP2002016361A (ja) 2000-06-26 2002-01-18 Sumitomo Metal Electronics Devices Inc ガラスセラミック回路基板の製造方法
JP2002368423A (ja) 2001-06-05 2002-12-20 Sumitomo Metal Electronics Devices Inc セラミック基板
KR20050026369A (ko) * 2003-09-09 2005-03-15 니혼도꾸슈도교 가부시키가이샤 세라믹 기판의 제조방법 및 세라믹 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353769A (ja) 1999-06-11 2000-12-19 Sumitomo Metal Mining Co Ltd 半導体素子搭載用セラミック基板
JP2002016361A (ja) 2000-06-26 2002-01-18 Sumitomo Metal Electronics Devices Inc ガラスセラミック回路基板の製造方法
JP2002368423A (ja) 2001-06-05 2002-12-20 Sumitomo Metal Electronics Devices Inc セラミック基板
KR20050026369A (ko) * 2003-09-09 2005-03-15 니혼도꾸슈도교 가부시키가이샤 세라믹 기판의 제조방법 및 세라믹 기판

Also Published As

Publication number Publication date
KR20100104311A (ko) 2010-09-29

Similar Documents

Publication Publication Date Title
KR101089936B1 (ko) 다층 세라믹 회로 기판 및 제조방법
JP5236371B2 (ja) セラミック部品の製造方法
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
KR20110019536A (ko) 세라믹 기판 및 그 제조방법
US6974916B2 (en) Laminated ceramic electronic component having via-hole conductors with different sectional sizes
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
WO2018030192A1 (ja) セラミック電子部品
KR101038891B1 (ko) 세라믹 기판 및 그의 제조 방법
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
KR100946017B1 (ko) 세라믹 기판의 제조 방법
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
KR100916075B1 (ko) 다층 세라믹기판 제조방법
KR101051590B1 (ko) 세라믹 기판 및 그 제조방법
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2005039071A (ja) セラミック積層デバイスの製造方法
KR101046142B1 (ko) 무수축 세라믹 기판의 제조 방법
JP2010225707A (ja) セラミック多層基板及びその製造方法
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
KR101060906B1 (ko) 다층 ｌｔｃｃ 기판의 제조방법
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법
KR101085642B1 (ko) 세라믹 기판의 제조방법
JP2005175504A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
KR100586953B1 (ko) 반도체 소자의 비아 형성방법 및 이에 따라 형성된 비아
KR20090090718A (ko) 무수축 세라믹 기판 및 그 제조 방법
JP2006041241A (ja) セラミック配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 8