KR101060906B1 - 다층 ｌｔｃｃ 기판의 제조방법 - Google Patents

다층 ｌｔｃｃ 기판의 제조방법 Download PDF

Info

Publication number
KR101060906B1
KR101060906B1 KR1020080083594A KR20080083594A KR101060906B1 KR 101060906 B1 KR101060906 B1 KR 101060906B1 KR 1020080083594 A KR1020080083594 A KR 1020080083594A KR 20080083594 A KR20080083594 A KR 20080083594A KR 101060906 B1 KR101060906 B1 KR 101060906B1
Authority
KR
South Korea
Prior art keywords
ceramic
pattern
external electrode
layer
conductive
Prior art date
Application number
KR1020080083594A
Other languages
English (en)
Other versions
KR20100024852A (ko
Inventor
성제홍
김진완
오광재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080083594A priority Critical patent/KR101060906B1/ko
Publication of KR20100024852A publication Critical patent/KR20100024852A/ko
Application granted granted Critical
Publication of KR101060906B1 publication Critical patent/KR101060906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 LTCC 기판의 제조방법을 제공하기 위한 것으로, 본 발명은 복수의 세라믹층으로 이루어진 세라믹 소결체를 마련하는 단계와, 상기 세라믹 소결체의 최외곽 세라믹층에 레이저광을 조사하여 상기 최외곽 세라믹층이 관통하지 않는 홈부 패턴을 형성하는 단계와, 상기 홈부 패턴에 도전성 페이스트를 충전하는 단계와, 외부 전극 패턴이 형성되도록 상기 도전성 페이스트를 소성하는 단계를 포함함으로써, 저비용이면서, 신뢰성이 향상된 다층 LTCC 기판을 제조할 수 있다.
LTCC 기판, 외부 전극 패턴, 레이저 패터닝

Description

다층 ＬＴＣＣ 기판의 제조방법{Method for manufacturing multi-layer LTCC substrate}
본 발명은 외부 전극 패턴이 형성된 다층 저온동시소성 세라믹(LTCC) 기판의 제조방법에 관한 것으로, 특히, 고주파(RF), 초고주파(mm파)에 적용할 수 있도록 정밀한 외부 전극 패턴이 형성된 다층 LTCC 기판의 제조방법에 관한 것이다.
전자 패키징용 다층 LTCC 기판의 제조에 있어서, SMT, 와이어 본딩(wire bonding), 플립칩(flip chip) 등을 표면 실장시 외부 전극 패턴의 정밀도 및 품질은 패키징 공정성과 수율뿐만 아니라 모듈의 신뢰성에 있어서 매우 중요한 이슈가 되어 왔다.
근래, 세라믹 패키지의 기능의 융합/복합화, 초고주파(밀리미터파)화, 초정밀화의 요구가 증가되고 있으며, 특히, 밀리미터파 대역의 전장용 Car radar에서 LTCC 를 이용한 SIP가 가능하기 위해서는 정밀한 외부 전극 패턴이 요구된다.
미세 패턴을 형성하기 위한 방식은 크게 박막공법과 후막공법이 있다. 박막공법의 경우, 공정이 복잡하고 비용이 비싸고, 세라믹 기판과의 접착력을 확보하기 위해서 사용가능한 메탈이 한정적인 단점이 있다. 또한, 소자간 연결을 위한 와이어 본딩, 솔더링, 은(Ag) 에폭시(epoxy) SMT 등의 패키지 기술의 융합 및 복합화에 따라서 한 기판내에 서로 상충적 요소기술이 필요한 경우 박막공법을 적용하기 어렵다. 즉, 소정전 LTCC기판 상에 미세 패턴을 형성하는 경우, 미세 패턴을 세라믹 그린시트(ceramic green sheet)상에 구현하고, 모재(LTCC)와 동시에 소성하는데 기술적 어려움이 있으며, 소성된 LTCC 기판상에 미세 패턴을 형성하는 경우, LTCC 기판상에 접착층 및 금속 전도층을 설계하는데 어려움이 있다.
한편, 후막공법은 감광성 후막 페이스트를 이용한 포토 에칭 및 포토 이미지 공법, 그리고 미세 인쇄 스크린으로 통상의 인쇄공정을 이용하여 미세 패턴을 형성하는 기술로 분류된다. 이러한 후막공법 중 감광성 페이스트를 이용한 기술의 경우, 고가의 감광성 페이스트를 이용해야 하며, 또한, 노광, 현상, 에칭 등 고비용의 공정이 요구된다.
이하, 도 1 및 도 2를 참조하여 종래 다층 세라믹 기판상에 외부 전극 패턴을 형성하는 방법에 대해 설명한다.
도 1은 종래기술에서 다층 세라믹 기판상에 포토 패터닝 기법을 이용하여 외 부 전극 패턴을 형성하는 공정별 수직 단면도이다. 도 1의 (a)에 도시된 바와 같이, 세라믹 기판(11)의 표면 전면에 감광성 수지층(12)을 형성한다. 그런 다음, 도 1의 (b)에 도시된 바와 같이, 전면 노광 처리하여 네거티브(negative)형 감광성 수지층(12)에 레이저광을 배선 패턴에 대응하여 조사하고, 세라믹 기판(11)의 표면에 배선 패턴에 대응한 홈부(16)를 형성한다. 그리고, 도 1의 (c)에 도시된 바와 같이, 이 홈부(16)에 도체 페이스트를 충전하고, 충전되는 도체 페이스트를 소성시켜 도체 페이스트의 고체 성분을 세라믹 기판(11)에 접착시키고, 현상 처리에 의하여 네거티브형 감광성 수지층(15)을 제거한다. 이로써 세라믹 기판(11)상에 배선 패턴(17)이 형성된다.
도 2는 종래기술에서 다층 세라믹 기판상에 레이저 패터닝 기법을 이용하여 외부 전극 패턴을 형성하는 공정별 수직 단면도이다. 도 2의 (a) 및 (b)에 도시된 바와 같이, 세라믹 기판(21)의 표면에 금속층(22)을 형성하고, 금속층(22)에 레이저광을 배선 패턴에 대응하여 조사한다. 이로써 도 2의 (c)에 도시된 바와 같이, 레이저광의 조사에 의해 금속층(22)을 식각하여 홈부 바닥(24)과 배선 패턴(25)을 형성한다. 이로써 세라믹 기판(21)상에 배선 패턴에 대응한 금속층만 남게 된다.
따라서, 도 1과 같이 세라믹 기판상에 배선 패턴을 형성할 경우, 고가의 감광성 수지층을 이용해야 하며, 노광, 현상 및 에칭 등 고비용의 공정 과정이 필요한 문제점이 있다.
또한, 도 2와 같이 세라믹 기판상에 배선 패턴을 형성할 경우, 선폭이 미세해짐에 따라 레이저의 데미지로 인한 전기적 특성 및 금속층의 고착강도 등의 기계적 특성이 열화되는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 개선하기 위해, 통상적으로 사용되는 LTCC 기판 제조 공정 및 레이저 가공 기술을 접목하여 저비용이면서, 효과적으로 정밀한 외부 전극 패턴을 구현할 수 있는 다층 LTLCC 기판의 제조방법을 제공하고자 한다.
상술한 기술적 과제를 달성하기 위해, 본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조방법은, 복수의 세라믹층으로 이루어진 세라믹 소결체를 마련하는 단계; 상기 세라믹 소결체의 최외곽 세라믹층에 레이저광을 조사하여 상기 최외곽 세라믹층이 관통하지 않는 홈부 패턴을 형성하는 단계; 상기 홈부 패턴에 도전성 페이스트를 충전하는 단계; 및 외부 전극 패턴이 형성되도록 상기 도전성 페이스트를 소성하는 단계;를 포함한다.
바람직하게는, 상기 외부 전극 패턴에 도금층을 형성하는 단계;를 더 포함할 수 있으며, 상기 도전성 페이스트를 충전하는 단계는 스크린 프린팅 기법에 의해 실행될 수 있다.
바람직하게는, 상기 도전성 페이스트는 Ag, Ag-Pd, Cu 및 Au를 포함하는 그 룹으로부터 선택된 금속과 글래스 성분의 혼합물일 수 있으며, 상기 도전성 페이스트의 소성 온도는 세라믹 소결체에 적용된 소성 온도보다 낮다.
바람직하게는, 상기 홈부 패턴이 형서된 상기 세라믹 소결체의 최외곽 세라믹층의 두께는 내부의 다른 세라믹층의 두께보다 클 수 있으며, 상기 외부 전극 패턴은 50㎛ 이하의 선폭을 가질 수 있다.
본 발명에 의하면, 소성된 다층 LTCC 기판상에 레이저 패터닝을 이용하여 정밀한 외부 전극 패턴을 형성함으로써 저비용이면서, 신뢰성이 향상된 다층 LTCC 기판을 제조할 수 있다.
또한, 본 발명에 따르면, 소성된 다층 LTCC 기판상에 레이저 패터닝을 이용하여 미세 라인(선폭)뿐만 아니라 전극의 두께를 임의로 제어가능함에 따른 세라믹층(LTCC)과의 접촉면적을 제어하여 외부 전극 패턴을 형성함으로써 전기전도성의 향상과, 접착 강도가 보완되어 기계적 신뢰성을 개선하는 효과가 있고, 이로 인해 고주파(RF), 초고주파(mm파) 및 광학용 세라믹 패키지에 적용할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범 위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 3은 본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조 방법에 의해 제조된 다층 LTCC 기판의 수직 단면도를 나타낸 것이다. 도 3에 도시된 바와 같이, 다층 LTCC 기판(300)은, 내부에 제1 및 제2 도체 패턴(330a, 330b) 및 제1 내지 제3 도전성 비아(320a, 320b, 320c)가 형성된 복수의 세라믹층(310a, 310b, 310c)을 포함하며, 최상층인 제3 세라믹층(310c) 및 최하층인 제1 세라믹층(310a)에는 외부 전극 패턴(340)이 형성되며, 외부 전극 패턴(340)은 제1 및 제3 세라믹층(310a, 310c)에 형성된 회로 패턴과 접속된다. 그리고, 도체 패턴(330a, 330b) 및 도전성 비아(320a, 320b, 320c)는 구현하고자 하는 회로 패턴에 따라 서로 전기적으로 연결된다.
복수의 세라믹층(310a, 310b, 310c)은 제1 세라믹층(310a)을 최하층으로 하여 제2 세라믹층(310b) 및 제3 세라믹층(310c)의 순서로 적층된다. 제1 및 제3 세라믹층(310a, 310c))에는 외부 단자(미도시)와 접속되기 위한 외부 전극 패턴(340)과, 외부 전극 패턴(340)과 수직 연결되는 도전성 비아(320a, 320c)가 형성된다. 그리고, 제1 세라믹층(310a)에는 도전성 비아(320a)와 접속되는 도체 패턴(330a)이 형성된다.
그리고, 외부 전극 패턴(340)은 레이저에 의해 제1 및 제3 세라믹층(310a, 310c)을 관통하지 않도록 홈부 패턴이 형성되고, 이 홈부 패턴에 도전성 페이스트가 매입되어 형성된다. 이때, 외부 전극 패턴(340)은 도전성 비아(320a, 320c)와 접속되기 위해서, 도전성 비아(320a, 320c)가 형성된 영역을 적어도 포함하여 형성된다.
즉, 도 3에 도시된 바와 같이, 외부 전극 패턴(340)은 도전성 비아(320a, 320c) 및 도전성 비아(320a, 320c)와 접속한 세라믹층의 표면에 레이저광을 조사하여 홈부 패턴을 형성하고, 이 홈부 패턴에 도전성 페이스트를 매입하여 형성된다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 외부 전극 패턴(340)은 도전성 비아(320a, 320c)와 접속되는 형태이면 모두 가능하다.
그리고, 제2 세라믹층(310b)에는 제3 세라믹층(310a, 310c)에 형성된 도전성 비아(320c)와 접속되는 도체 패턴(330b) 및 제1 세라믹층(310a)에 형성된 도체 패턴(330a)과 수직 연결되는 도전성 비아(320b)가 형성된다.
도 4a 내지 도 4d는 본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조방법을 설명하기 위한 공정별 수직 단면도를 나타낸 것이다.
본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조방법은, 복수의 세라믹층으로 이루어진 세라믹 소결체를 마련하는 단계와, 상기 세라믹 소결체의 최외곽층에 레이저광을 조사하여 상기 최외곽 세라믹층이 관통하지 않는 홈부 패턴을 형성하는 단계와, 상기 홈부 패턴에 도전성 페이스트를 충전하는 단계와, 외부 전극 패턴이 형성되도록 상기 도전성 페이스트를 소성하는 단계를 포함하는 것을 특징으로 한다. 또한, 상기 외부 전극 패턴에 Ni, Pd, Au 및 Sn 중 어느 하나의 금속을 이용하여 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 한다. 상기 외부 전극 패턴은 세라믹 소결체 내부에 형성된 회로 패턴과 전기적으로 접속되도록 형성된다.
도 4a에 도시된 바와 같이, 내부에 구현하고자 하는 회로 패턴이 형성된 복수개의 세라믹 그린 시트를 마련한다. 먼저, 유전체 세라믹 분말에 결합제, 가소제, 분산제 및 혼합용매를 첨가하고, 이러한 혼합액은 볼밀을 이용한 분산, 슬러리화, 여과 및 탈포 공정 등을 거치고, 닥터 블레이드법을 이용해 원하는 두께의 세라믹 그린시트로 성형한 후, 일정 크기로 재단하여 세라믹 그린 시트를 형성한다. 여기서, 혼합용매로는 톨루엔과 에탄올이 사용될 수 있다.
그런 다음, 복수개의 세라믹 그린 시트에 원하는 회로 패턴을 형성한다. 구체적으로, 제1 세라믹 그린 시트(410a)에는 제1 도전성 비아(420a)와 제1 도전 패턴(430a)을 형성한다. 제1 도전성 비아(420a)는 펀칭 등에 의해 제1 세라믹 그린 시트(410a)를 두께 방향으로 관통하는 비아홀을 형성한 후 도전성 페이스트로 이를 채워 형성된다. 그리고, 제1 도전 패턴(430a)은 프린트 스크린 기법에 의해 제1 도전성 비아(420a)와 접속되도록 형성된다.
그리고, 제2 세라믹 그린 시트(420b)에는 제2 도전성 비아(420b)와 제2 도전 패턴(430b)을 형성한다. 제2 도전성 비아(420b)는 펀칭 등에 의해 제2 세라믹 그린 시트(410b)를 관통하는 비아홀을 형성한 후 도전성 페이스트로 이를 채워 형성된다. 그리고, 제2 도전 패턴(430b)은 도전성 페이스트를 사용한 프린트 스크린 기법에 의해 제2 도전성 비아(420b)와 접속되도록 형성된다.
그리고, 제3 세라믹 그린 시트(420c)에는 제3 도전성 비아(420c)를 형성한다. 제3 도전성 비아(420c)는 펀칭 등에 의해 제3 세라믹 그린 시트(410c)를 관통하는 비아홀을 형성한 후 도전성 페이스트로 이를 채워 형성된다.
그런 다음, 도 4b에 도시된 바와 같이, 구현하고자 하는 회로 패턴이 형성된 제1 내지 제3 세라믹 그린 시트(410a, 410b, 410c)를 적층 한다. 적층 순서는 제1 세라믹 그린 시트(410a) 상면에 제2 및 제3 세라믹 그린 시트(410b, 410c)를 순차 적층한다. 이때, 제1 도전 패턴(430a)과 제2 도전성 비아(420b)가 수직 연결되고, 제2 도전 패턴(430b)과 제3 도전성 비아(420c)가 수직 연결되도록 제1 내지 제3 세라믹 그린 시트(410a, 410b, 410c)가 적층 된다. 이와 같이 적층된 세라믹 적층체 를 소성하여 세라믹 소결체를 형성한다.
다음에, 도 4c에 도시된 바와 같이, 소성된 세라믹 소결체의 최외곽층을 이루고 있는 세라믹층(410a, 410c)에 외부 전극 패턴을 형성하기 위한 홈부 패턴(440a)을 형성한다. 즉, 소성된 세라믹 소결체의 최외곽 세라믹층 표면에 레이저광을 조사하는 것에 의해 제1 및 제3 도전성 비아(420a, 420c)와, 최외곽 세라믹층(410a, 410c)을 두께 방향으로 관통하지 않는 홈부 패턴(440a)을 형성한다.
구체적으로, 제1 및 제3 세라믹층(410a, 410c)에 레이저광을 조사하여, 제1 및 제3 도전성 비아(420a, 420c)와, 제1 및 제3 도전성 비아(420a, 420c)와 접속하고 있는 제1 및 제3 세라믹층(410a, 410c)의 표면을, 세라믹층을 두께 방향으로 관통하지 않는 홈부 패턴(440a)을 각각 형성한다. 즉, 홈부 패턴(440a)은 제1 및 제3 도전성 비아(420a, 420c)가 형성된 영역을 적어도 포함하도록 형성된다. 그라나, 본 발명은 이에 한정되는 것이 아니며, 홈부 패턴(440a)은 도전성 비아들(420a, 420c)과 접속되는 형태이면 모두 가능하다.
이때, 레이저광을 세라믹층에 조사하여 홈부 패턴을 형성할 때, 세라믹층을 관통하지 않도록 레이저의 강도를 조절하여 약한 강도의 레이저광을 여러 차례 조사할 수 있다.
그 다음에, 도 4d에 도시된 바와 같이, 세라믹 소결체에 형성된 홈부 패턴(440a)에 도전성 페이스트(440b)를 채운 후 소성하여 외부 전극 패턴(440)을 형성한다. 즉, 홈부 패턴(440a)에 도전성 페이스트(440b)를 충전하여 소성함으로써 원하는 외부 전극 패턴(440)을 형성할 수 있다.
이때, 외부 전극 패턴(440)의 두께는 세라믹 소결체의 최외곽 세라믹층의 두께를 두껍게 하는 것에 의해 조절가능하며, 또한, 레이저광에 의한 식각을 통해 50㎛ 이하의 정밀한 미세 선폭을 갖도록 형성 가능하다. 따라서, 본 발명에서는 외부 전극 패턴(440)의 선폭 및 두께를 임의로 제어 가능하며, 이로 인해 세라믹층(LTCC)과의 접촉면적을 제어할 수 있다.
구체적으로, 제1 및 제3 세라믹층(410a, 410c)에 형성된 홈부 패턴(440a)에 스크린 프린팅을 이용해 도전성 페이스트(440b)를 충전한다. 도전성 페이스트(440b)는 Ag, Ag-Pd, Cu 및 Au를 포함하는 그룹으로부터 선택된 금속과 글래스(glass) 성분의 혼합물로 형성될 수 있다.
그런 다음, 도전성 페이스트(440b)가 충전된 세라믹 소결체를 소성하여 외부 전극 패턴(440)을 형성함으로써 다층 LTLCC 기판을 완성한다. 이와 같이 형성된 다층 LTCC 기판은 외부 전극 패턴(440)이 세라믹층에 매입된 형태이므로 그 표면이 평탄하게 형성된다. 그리고, 소성된 외부 전극 패턴(440)에 Ni, Pd, Au 및 Sn 중 어느 하나의 금속을 이용하여 도금층을 형성할 수 있다.
그리고, 도전성 페이스트(440b)를 소성하기 위한 소성 온도는, 세라믹 소결체에 적용된 소성 온도보다 높은 온도에서 도전성 페이스트를 소성할 경우, 기판의 변형이 생길 수 있기 때문에, 세라믹 소결체에 적용된 소성 온도보다 낮은 것이 바람직하다.
도 5는 본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조방법에 의해 제조된 다층 LTCC 기판의 다른 실시예를 나타낸 수직 단면도이다. 도 5에 도시된 바와 같이, 다층 LTCC 기판(500)은, 내부에 제1 및 제2 도체 패턴(530a, 530b) 및 제1 내지 제3 도전성 비아(520a, 520b, 520c)가 형성된 복수의 세라믹층(510a, 510b, 510c)을 포함하며, 최상층인 제3 세라믹층(510c) 및 최하층인 제1 세라믹층(510a)에는 외부 전극 패턴(540)이 형성되며, 외부 전극 패턴(540)은 제1 및 제3 세라믹층(510a, 510c) 내부에 형성된 회로 패턴과 접속된다. 그리고, 도체 패턴(530a, 530b) 및 도전성 비아(520a, 520b, 520c)는 구현하고자 하는 회로 패턴에 따라 서로 전기적으로 연결된다.
복수의 세라믹층(510a, 510b, 510c)은 제1 세라믹층(510a)을 최하층으로 하여 제2 세라믹층(510b) 및 제3 세라믹층(510c)의 순서로 적층된다. 제1 및 제3 세라믹층(510a, 510c)에는 외부 단자(미도시)와 접속되기 위한 외부 전극 패턴(540) 과, 외부 전극 패턴(540)과 수직 연결되는 도전성 비아(520a, 520c)가 각각 형성된다. 그리고, 제1 세라믹층(510a)에는 도전성 비아(520a)와 접속되는 도체 패턴(530a)이 형성되고, 제2 세라믹층(510b)에는 제3 세라믹층(510a, 510c)에 형성된 도전성 비아(520c)와 접속되는 도체 패턴(530b) 및 제1 세라믹층(510a)에 형성된 도체 패턴(530a)과 수직 연결되는 도전성 비아(520b)가 형성된다.
그리고, 외부 전극 패턴(540)은 도전성 비아(520a, 520c)와 접속한 제1 및 제3 세라믹층(510a, 510c)의 표면에 세라믹층의 두께 방향으로 관통하지 않는 홈부 패턴이 형성되고, 이 홈부 패턴에 도전성 페이스트가 매입되어 형성된다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 외부 전극 패턴(540)은 도전성 비아(520a, 520c)와 접속되는 형태이면 모두 가능하다.
따라서, 본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조방법은 레이저 패터닝을 통해 외부 전극 패턴을 구현함으로써 공정 비용을 낮출 수 있으며, 또한, 레이저 패터닝을 통해 외부 전극 패턴의 선폭뿐만 아니라 두께를 임의로 제어가능하여, 세라믹층과의 접촉면적을 제어할 수 있으므로, 이러한 제조방법에 의해 제조된 다층 LTCC 기판의 기계적 신뢰성을 개선할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 종래기술에서 다층 세라믹 기판상에 포토 패터닝 기법을 이용하여 외부 전극 패턴을 형성하는 공정별 수직 단면도,
도 2는 종래기술에서 다층 세라믹 기판상에 레이저 패터닝 기법을 이용하여 외부 전극 패턴을 형성하는 공정별 수직 단면도,
도 3은 본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조방법에 의해 제조된 다층 LTCC 기판의 수직 단면도,
도 4a 내지 도 4d는 본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조방법을 설명하기 위한 공정별 수직 단면도, 그리고,
도 5는 본 발명의 일실시 형태에 따른 다층 LTCC 기판의 제조방법에 의해 제조된 다층 LTCC 기판의 수직 단면도이다.

Claims (7)

  1. 복수의 세라믹층으로 이루어지며 복수개의 도전성 비아를 구비하고, 최외곽 세라믹층의 두께가 다른 내부의 세라믹층의 두께보다 두꺼운 세라믹 소결체를 마련하는 단계;
    상기 세라믹 소결체의 상기 최외곽 세라믹층의 도전성 비아 위에 레이저광을 조사하여 상기 최외곽 세라믹층을 관통하지 않는 홈부 패턴을 형성하는 단계;
    상기 홈부 패턴에 도전성 페이스트를 충전하는 단계;
    외부 전극 패턴이 형성되도록 상기 도전성 페이스트를 소성하는 단계; 및
    상기 외부 전극 패턴에 도금층을 형성하는 단계;
    를 포함하는 다층 LTCC 기판의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 도전성 페이스트는 Ag, Ag-Pd, Cu 및 Au를 포함하는 그룹으로부터 선택된 금속과 글래스 성분의 혼합물인 것을 특징으로 하는 다층 LTCC 기판의 제조방법.
  4. 제1항에 있어서,
    상기 도전성 페이스트의 소성 온도는 상기 세라믹 소결체에 적용된 소성 온도보다 낮은 것을 특징으로 하는 다층 LTCC 기판의 제조방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 외부 전극 패턴은 50㎛ 이하의 선폭을 갖는 것을 특징으로 하는 다층 LTCC 기판의 제조방법.
  7. 제1항에 있어서,
    상기 도전성 페이스트를 충전하는 단계는, 스크린 프린팅 기법에 의해 실행되는 것을 특징으로 하는 다층 LTCC 기판의 제조방법.
KR1020080083594A 2008-08-26 2008-08-26 다층 ｌｔｃｃ 기판의 제조방법 KR101060906B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080083594A KR101060906B1 (ko) 2008-08-26 2008-08-26 다층 ｌｔｃｃ 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083594A KR101060906B1 (ko) 2008-08-26 2008-08-26 다층 ｌｔｃｃ 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100024852A KR20100024852A (ko) 2010-03-08
KR101060906B1 true KR101060906B1 (ko) 2011-08-30

Family

ID=42176586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083594A KR101060906B1 (ko) 2008-08-26 2008-08-26 다층 ｌｔｃｃ 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101060906B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282352A (ja) * 2002-03-27 2003-10-03 Kyocera Corp 積層セラミックコンデンサの製造方法
KR100790695B1 (ko) * 2006-05-19 2008-01-02 삼성전기주식회사 전자부품 패키지용 세라믹 기판의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282352A (ja) * 2002-03-27 2003-10-03 Kyocera Corp 積層セラミックコンデンサの製造方法
KR100790695B1 (ko) * 2006-05-19 2008-01-02 삼성전기주식회사 전자부품 패키지용 세라믹 기판의 제조방법

Also Published As

Publication number Publication date
KR20100024852A (ko) 2010-03-08

Similar Documents

Publication Publication Date Title
JP4337950B2 (ja) 回路基板の製造方法
KR101089936B1 (ko) 다층 세라믹 회로 기판 및 제조방법
US7463475B2 (en) Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
JP2005108950A (ja) セラミックモジュール部品およびその製造方法
JP4463045B2 (ja) セラミック電子部品及びコンデンサ
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
KR20090051627A (ko) 다층 세라믹 기판 및 그의 제조방법
US20160242287A1 (en) Multilayer substrate and method for manufacturing the same
JP2009111394A (ja) 多層セラミック基板の製造方法
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
WO2018030192A1 (ja) セラミック電子部品
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
KR101060906B1 (ko) 다층 ｌｔｃｃ 기판의 제조방법
JP7011563B2 (ja) 回路基板および電子部品
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4429130B2 (ja) セラミック電子部品の製造方法
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP6750728B2 (ja) 積層型電子部品および積層型電子部品モジュール
JP2011049342A (ja) 電子部品搭載用基板およびその製造方法
JP4463046B2 (ja) セラミック電子部品及びコンデンサ
JP2006041319A (ja) 表面実装型多連コンデンサ及びその実装構造
JP2005039071A (ja) セラミック積層デバイスの製造方法
KR101038891B1 (ko) 세라믹 기판 및 그의 제조 방법
JP5289874B2 (ja) セラミック部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 9