JP5289874B2 - セラミック部品の製造方法 - Google Patents
セラミック部品の製造方法 Download PDFInfo
- Publication number
- JP5289874B2 JP5289874B2 JP2008236003A JP2008236003A JP5289874B2 JP 5289874 B2 JP5289874 B2 JP 5289874B2 JP 2008236003 A JP2008236003 A JP 2008236003A JP 2008236003 A JP2008236003 A JP 2008236003A JP 5289874 B2 JP5289874 B2 JP 5289874B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductor
- unsintered
- manufacturing
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
11…素子としての表面弾性波フィルタ
14…セラミック基体部としてのセラミック焼結層
23…領域
24…内部配線導体としての内部導体パターン
25,28…非貫通ビア導体
29…貫通ビア導体
41…未焼結セラミック成形体としてのセラミックグリーンシート
43…底部
44…凹み部
45…貫通孔
46…ビア孔
49…未焼結導体としてのタングステンペースト
50…窪み
51…未焼結セラミック材料としてのセラミック絶縁ペースト
Claims (10)
- セラミック基体部と、前記セラミック基体部の内部に埋設された内部配線導体と、前記セラミック基体部からその一部を露出させた状態で前記セラミック基体部に設けられるとともに前記セラミック基体部の内部にて前記内部配線導体に接続する非貫通ビア導体とを備えるセラミック部品の製造方法であって、
焼結後に前記セラミック基体部となるべき未焼結セラミック成形体に、底部を有する凹み部を形成する凹み部形成工程と、
前記凹み部内に、焼結後に前記内部配線導体及び前記非貫通ビア導体となるべき未焼結導体を充填する導体充填工程と、
前記未焼結導体を前記底部上に残しつつその一部をレーザ照射により除去することにより、前記未焼結導体に窪みを形成するレーザ加工工程と、
前記窪み内に前記セラミック基体部の一部となるべき未焼結セラミック材料を充填するセラミック材料充填工程と、
前記セラミック材料充填工程の後、前記未焼結セラミック成形体、前記未焼結セラミック材料及び前記未焼結導体を同時に焼結させる焼成工程と
を含むことを特徴とするセラミック部品の製造方法。 - 前記凹み部形成工程において、前記底部を貫通する貫通孔を併せて形成するとともに、前記導体充填工程において、前記凹み部内及び前記貫通孔内に、焼結後に前記内部配線導体及び前記非貫通ビア導体となるべき未焼結導体を充填することを特徴とする請求項1に記載のセラミック部品の製造方法。
- 前記凹み部形成工程において、前記凹み部とは別の位置に前記未焼結セラミック成形体を貫通するビア孔を併せて形成するとともに、前記導体充填工程において、前記凹み部内及び前記ビア孔内に、焼結後に前記内部配線導体及び前記貫通ビア導体となるべき未焼結導体を充填することを特徴とする請求項1または2に記載のセラミック部品の製造方法。
- 前記未焼結セラミック成形体は、単層からなるセラミックグリーンシートであることを特徴とする請求項1乃至3のいずれか1項に記載のセラミック部品の製造方法。
- 前記凹み部形成工程において、前記凹み部の形成をレーザ照射により行うことを特徴とする請求項1乃至4のいずれか1項に記載のセラミック部品の製造方法。
- 前記凹み部形成工程において、前記貫通孔の形成をレーザ照射により行うことを特徴とする請求項2乃至4のいずれか1項に記載のセラミック部品の製造方法。
- 前記凹み部形成工程において、前記ビア孔の形成をレーザ照射により行うことを特徴とする請求項3または4に記載のセラミック部品の製造方法。
- 前記レーザ加工工程において、前記凹み部の底部上に30μm以上の厚さの前記未焼結導体を残すことを特徴とする請求項1乃至7のいずれか1項に記載のセラミック部品の製造方法。
- 前記未焼結セラミック材料は、前記未焼結セラミック成形体と共通のセラミック成分を含むセラミック絶縁ペーストであることを特徴とする請求項1乃至8のいずれか1項に記載のセラミック部品の製造方法。
- 前記セラミック部品は、素子を搭載可能な領域を有するセラミックパッケージであることを特徴とする請求項1乃至9のいずれか1項に記載のセラミック部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008236003A JP5289874B2 (ja) | 2008-09-16 | 2008-09-16 | セラミック部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008236003A JP5289874B2 (ja) | 2008-09-16 | 2008-09-16 | セラミック部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073713A JP2010073713A (ja) | 2010-04-02 |
JP5289874B2 true JP5289874B2 (ja) | 2013-09-11 |
Family
ID=42205264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008236003A Expired - Fee Related JP5289874B2 (ja) | 2008-09-16 | 2008-09-16 | セラミック部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5289874B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3591819B2 (ja) * | 1999-06-17 | 2004-11-24 | 京セラ株式会社 | 配線基板の製造方法 |
JP2005243831A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板 |
JP2006303360A (ja) * | 2005-04-25 | 2006-11-02 | Fujikura Ltd | 貫通配線基板、複合基板及び電子装置 |
JP2008135685A (ja) * | 2006-10-23 | 2008-06-12 | Fujifilm Corp | 配線基板の製造方法及び配線基板、並びに、多層配線基板の製造方法及び多層配線基板 |
-
2008
- 2008-09-16 JP JP2008236003A patent/JP5289874B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010073713A (ja) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4748161B2 (ja) | 多層配線基板及びその製造方法 | |
US7833370B2 (en) | Method for manufacturing a ceramic multi-layered substrate | |
JP4597585B2 (ja) | 積層電子部品及びその製造方法 | |
JP4337950B2 (ja) | 回路基板の製造方法 | |
JP5448400B2 (ja) | セラミック部品の製造方法 | |
JP3928665B2 (ja) | チップ型電子部品内蔵型多層基板及びその製造方法 | |
JP2002141248A (ja) | セラミック電子部品およびその製造方法 | |
JP2000138455A (ja) | セラミック多層基板の製造方法 | |
EP1909322A1 (en) | Stacked electronic component, electronic device and method for manufacturing stacked electronic component | |
JP2005108950A (ja) | セラミックモジュール部品およびその製造方法 | |
JP5442974B2 (ja) | セラミック部品の製造方法 | |
JP5236371B2 (ja) | セラミック部品の製造方法 | |
JP2003229669A (ja) | 多層セラミック基板、その製造方法および製造装置 | |
JP4965237B2 (ja) | 配線基板内蔵用コンデンサ及び配線基板 | |
WO2003072325A1 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
JP4329762B2 (ja) | チップ型電子部品内蔵型多層基板 | |
JPWO2006040941A1 (ja) | 積層セラミック部品とその製造方法 | |
JP6819603B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP5314370B2 (ja) | セラミック部品の製造方法 | |
JP5289874B2 (ja) | セラミック部品の製造方法 | |
JP4038616B2 (ja) | 多層セラミック基板の製造方法 | |
JP2006032747A (ja) | 積層電子部品及びその製造方法 | |
JP6418918B2 (ja) | プローブカード用回路基板およびそれを備えたプローブカード | |
JP5831984B2 (ja) | 配線基板の製造方法 | |
JP4228701B2 (ja) | 多層セラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5289874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |