JP5289874B2 - セラミック部品の製造方法 - Google Patents

セラミック部品の製造方法 Download PDF

Info

Publication number
JP5289874B2
JP5289874B2 JP2008236003A JP2008236003A JP5289874B2 JP 5289874 B2 JP5289874 B2 JP 5289874B2 JP 2008236003 A JP2008236003 A JP 2008236003A JP 2008236003 A JP2008236003 A JP 2008236003A JP 5289874 B2 JP5289874 B2 JP 5289874B2
Authority
JP
Japan
Prior art keywords
ceramic
conductor
unsintered
manufacturing
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008236003A
Other languages
English (en)
Other versions
JP2010073713A (ja
Inventor
政美 長谷川
敦史 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008236003A priority Critical patent/JP5289874B2/ja
Publication of JP2010073713A publication Critical patent/JP2010073713A/ja
Application granted granted Critical
Publication of JP5289874B2 publication Critical patent/JP5289874B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、セラミック基体部とそのセラミック基体部の内部に埋設される内部配線導体とを備えるセラミック部品を製造する方法に係り、特には内部配線導体を形成する方法に特徴を有するセラミック部品の製造方法に関するものである。
従来、半導体素子や、水晶振動子、水晶発振器、圧電振動子、表面弾性波フィルタなどの電子部品素子を搭載するための小型のセラミックパッケージが各種提案されている。図12には従来のセラミックパッケージ70の一例を示している。セラミックパッケージ70は、2層のセラミック焼結層71,72からなる多層構造を有しており、その上面には電子部品素子73と接続するための端子74が設けられている。また、セラミックパッケージ70の下面には、他の基板上に接続するためのパッド部75が設けられている。そして、各パッド部75は、ビア導体76及び内層導体パターン77(内部配線導体)を介して端子74に接続されている。
ここで、従来のセラミックパッケージ70の製造方法を例示する。
具体的には、まず、アルミナ粉末、有機バインダ、溶剤、可塑剤等を混合してスラリーを作製する。そしてこのスラリーを従来周知の手法によりシート状に成形して、セラミックグリーンシートを作製する。そして、セラミックグリーンシートに対して従来周知のパンチング(打ち抜き)加工を施すことによって、ビア導体用貫通孔を形成する。
次に、従来周知のペースト印刷装置を用いて、タングステン等を主成分とする導体ペーストをビア導体用貫通孔に充填する。さらに、スクリーン印刷法に従って、セラミックグリーンシートの表面に導体ペーストを塗布する。なおここでは、形成すべき回路配線に応じた所定パターンのマスクを用い、導体ペーストを所定パターン状に印刷形成する。
その後、2枚のセラミックグリーンシートを積層し、従来周知のラミネート装置を用いて厚さ方向に所定の荷重を加えることにより、これらを圧着、一体化して積層体を形成する。
その後、この積層体をアルミナが焼結しうる所定の温度に加熱する焼成工程を行う。この焼成を経ると、各セラミックグリーンシート及び導体ペーストが焼結して、セラミックパッケージ70が得られる。
なお、絶縁性シートを積層して焼成することによりスルーホール導体や内層導体パターンを形成した積層型電子部品が特許文献1や特許文献2等に開示されている。
特開昭63−136697号公報 特開平9−17635号公報
ところで、従来のセラミックパッケージ70の製造方法において、内層導体パターン77を形成するためには、複数層のセラミック焼結層71,72を積み重ねた積層構造とする必要がある。つまり、内層導体パターン77の平面印刷工程や、セラミックグリーンシートの積層工程が必要となる。この場合、セラミックグリーンシートの積層時のズレにより、内層導体パターン77の位置ズレが生じると、製品不良品となってしまうことがある。特に、セラミックパッケージが小型のものとなると、内層導体パターン77が微細なパターンとなるため、高い位置精度が必要となる。また、平面印刷を行う場合、その後の積層工程でシート間に隙間を発生させないようにするために、内層導体パターン77の厚みに制約(例えば、30μm以下)を設ける必要がある。この厚みの規制により、導体パターン77の抵抗値が高くなってしまう。
なお、特許文献1,2に開示されている製造方法では、絶縁性シートに溝を形成してその溝内に導体ペースを充填しているので、導体パターンとしては溝に対応する厚さを確保することができる。しかしながら、絶縁性シートの積層工程が必要となるため、積層時のズレにより導体パターン間の位置ズレが生じてしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、セラミック基体部の内部に位置ズレがなく正確に内部配線導体を形成することができるセラミック部品の製造方法を提供することにある。
上記課題を解決するための手段(手段1)としては、セラミック基体部と、前記セラミック基体部の内部に埋設された内部配線導体と、前記セラミック基体部からその一部を露出させた状態で前記セラミック基体部に設けられるとともに前記セラミック基体部の内部にて前記内部配線導体に接続する非貫通ビア導体とを備えるセラミック部品の製造方法であって、焼結後に前記セラミック基体部となるべき未焼結セラミック成形体に、底部を有する凹み部を形成する凹み部形成工程と、前記凹み部内に、焼結後に前記内部配線導体及び前記非貫通ビア導体となるべき未焼結導体を充填する導体充填工程と、前記未焼結導体を前記底部上に残しつつその一部をレーザ照射により除去することにより、前記未焼結導体に窪みを形成するレーザ加工工程と、前記窪み内に前記セラミック基体部の一部となるべき未焼結セラミック材料を充填するセラミック材料充填工程と、前記セラミック材料充填工程の後、前記未焼結セラミック成形体、前記未焼結セラミック材料及び前記未焼結導体を同時に焼結させる焼成工程とを含むことを特徴とするセラミック部品の製造方法がある。
従って、手段1に記載のセラミック部品の製造方法によると、凹み部の底部上に未焼結導体を残しつつ未焼結導体に窪みが形成され、その窪み内に未焼結セラミック材料が充填される。この後、焼成工程において、未焼結セラミック成形体、未焼結セラミック材料及び未焼結導体が同時に焼結されることで、凹み部の底部に内部配線導体が形成されるとともに、内部配線導体に接続する非貫通ビア導体が形成される。またこのとき、未焼結セラミック材料が焼結してセラミック基体部の一部となり、そのセラミック基体部の一部により内部配線導体が被覆される。このようにセラミック部品を製造すれば、従来のような積層構造としなくても、セラミック基体部の内部に内部配線導体を形成することができる。また、従来のような積層時の位置ズレがなく、微細な内部配線導体を正確に形成することができるため、セラミック部品の小型化が可能となる。さらに、従来技術と比較して内部配線導体を厚く形成することができるので、その抵抗値を低く抑えることができ、セラミック部品の電気的特性を高めることができる。また、窪み内に未焼結セラミック材料を充填しているので、その部分の厚さを十分に確保することができ、内部配線導体の絶縁性を十分に高めることができる。よって、その未焼結セラミック材料が焼結した部分の表面上にも導体部を形成することが可能となる。
前記凹み部形成工程において、前記底部を貫通する貫通孔を併せて形成するとともに、前記導体充填工程において、前記凹み部内及び前記貫通孔内に、焼結後に前記内部配線導体及び前記非貫通ビア導体となるべき未焼結導体を充填してもよい。このようにすれば、内部配線導体に接続する非貫通ビア導体を貫通孔内に形成することができる。またここで、凹み部内に形成される非貫通ビア導体と貫通孔内に形成される非貫通ビア導体とは平面視で異なる位置に形成され、内部配線導体がそれらビア導体同士を電気的に接続してもよい。
前記凹み部形成工程において、前記凹み部とは別の位置に前記未焼結セラミック成形体を貫通するビア孔を併せて形成するとともに、前記導体充填工程において、前記凹み部内及び前記ビア孔内に、焼結後に前記内部配線導体及び前記貫通ビア導体となるべき未焼結導体を充填してもよい。このようにすれば、セラミック基体部において、内部配線導体に加えて貫通ビア導体を介して接続される回路配線を形成することができる。
前記未焼結セラミック成形体は、単層からなるセラミックグリーンシートであることが好ましい。この場合、従来技術のように積層時の位置ズレがなく、内部配線導体を正確に形成することができる。
前記凹み部形成工程において、前記凹み部、前記貫通孔、前記ビア孔の形成をレーザ照射により行うことが好ましい。ここで、貫通孔及びビア孔をパンチング加工で形成する場合、その加工装置が別途必要となることに加え、凹み部形成工程とは別工程で貫通孔及びビア孔を形成する必要がある。またこの場合、各工程で加工位置の位置合わせがそれぞれ必要となる。これに対して、凹み部、貫通孔、ビア孔の形成を凹み部形成工程で行う場合、同じレーザ照射装置を使用することができ、一度位置合わせを行うことで、凹み部、貫通孔、及びビア孔を正確な位置に形成することができる。従って、セラミック部品の製造コストを抑えることができる。
前記レーザ加工工程において、前記凹み部の底部上に30μm以上の厚さの前記未焼結導体を残すことが好ましい。このようにすれば、凹み部の底部上に形成される内部配線導体の抵抗値を低く抑えることができ、セラミック部品の電気的特性を高めることができる。
前記未焼結セラミック材料は、前記未焼結セラミック成形体と共通のセラミック成分を含むセラミック絶縁ペーストであることが好ましい。このようにすれば、未焼結セラミック成形体の焼結部分とセラミック絶縁ペーストの焼結部分との見分けがつかないようにセラミック基体部を形成することができ、セラミック部品の外観品質を高めることができる。
前記セラミック基体部を形成する材料の好適例としては、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、窒化珪素、低温焼成セラミックなどを挙げることができる。また、セラミック基体部の形成材料としては、チタン酸バリウム、チタン酸ストロンチウム等のセラミック誘電体材料を選択してもよい。
前記未焼結導体に含まれる導電性金属粉末は、セラミック基体部の焼成温度よりも高融点である必要がある。例えば、セラミック基体部がいわゆる高温焼成セラミック(例えばアルミナ等)からなる場合には、未焼結導体中の金属粉末として、タングステン(W)、モリブデン(Mo)、マンガン(Mn)等やそれらの合金が選択可能である。セラミック基体部がいわゆる低温焼成セラミック(例えばガラスセラミック等)からなる場合には、未焼結導体中の金属粉末として、銅(Cu)、銀(Ag)等やそれらの合金が選択可能である。
前記レーザ加工工程で用いられるレーザの種類は特に限定されないが、例えば、YAGレーザであることが好ましい。
前記セラミック部品としては、素子を搭載可能な領域を有するセラミックパッケージを挙げることができる。また、セラミックパッケージ以外にセラミックコンデンサなどの電子部品を挙げることができる。さらに、一般的なセラミックパッケージのように平板形状の部品に限定されるものではなく、より立体的な形状(例えばキューブ状、球状など)のセラミック部品に本発明を具体化してもよい。またこの場合、未焼結セラミック成形体としては、シート成形品に限定されるものではなく、プレス成形品などを用いることもできる。
以下、本発明を具体化した実施の形態のセラミックパッケージ及びその製造方法を図面に基づき詳細に説明する。図1は、セラミックパッケージ10を示す概略断面図である。また、図2は、セラミックパッケージ10の上面図であり、図3は、セラミックパッケージ10の下面図である。
図1に示されるように、本実施形態のセラミックパッケージ10(セラミック部品)は、表面弾性波フィルタ11(素子)を搭載するための装置である。本実施の形態のセラミックパッケージ10は、上面12及び下面13を有する矩形平板状の部材であり、アルミナ焼結体からなるセラミック焼結層14(セラミック基体部)を備える。本実施の形態のセラミックパッケージ10は、例えば、縦2.0mm×横2.0mm×高さ0.5mmのサイズである。
図1及び図2に示されるように、セラミックパッケージ10の上面12には、表面弾性波フィルタ11を接続するための端子21,22が複数形成されている。なお、セラミックパッケージ10の上面12において、各端子21,22が形成されている領域23が素子を搭載可能な領域となる。セラミック焼結層14の内部には、内部導体パターン24(内部配線導体)が形成されている。この内部導体パターン24は、例えば40μmの厚さを有しており、セラミック焼結層14における厚さ方向の略中央部に形成されている。セラミックパッケージ10の上面12の端子21は、非貫通ビア導体25を介して内部導体パターン24に接続されている。また、図1及び図3に示されるように、セラミック焼結層14の下面13には複数のパッド部26,27が設けられており、内部導体パターン24は、非貫通ビア導体28を介してパッド部26に接続されている。
セラミックパッケージ10において、端子21に接続する非貫通ビア導体25とパッド部26に接続する非貫通ビア導体28とは平面視で異なる位置に形成されており、内部導体パターン24はそれらビア導体25,28同士を電気的に接続している。さらに、セラミック焼結層14の上面12の端子22は、貫通ビア導体29を介して下面13のパッド部27に接続されている。なお、セラミックパッケージ10の各パッド部26,27は、セラミックパッケージ10を図示しない他の基板上に実装する際に、複数の基板側端子に対して接合される。
本実施の形態のセラミックパッケージ10において、端子21,22、内部導体パターン24、非貫通ビア導体25,28、パッド部26,27は、例えばタングステンを主体とするメタライズ金属からなる導体部である。
次に、上記構造のセラミックパッケージ10を製造する方法について図4〜図11に基づいて説明する。なお、本実施の形態のセラミックパッケージ10は、多数個取りの手法で製造される。
まず、未焼結セラミック成形体を準備する準備工程を実施する。具体的には、セラミック粉末としてのアルミナ粉末、有機バインダ、溶剤、可塑剤等を混合してスラリーを作製する。そしてこのスラリーを従来周知の手法(例えばドクターブレード法やカレンダーロール法)によりシート状に成形して、図4に示すようなセラミックグリーンシート41(未焼結セラミック成形体)を1枚作製する。
続く凹み部形成工程では、レーザ照射装置を用いてセラミックグリーンシート41にレーザL1を照射することにより、底部43を有する凹み部44を形成するとともに、その凹み部44の底部43を貫通する貫通孔45を形成する(図5参照)。またこのとき、セラミックグリーンシート41の厚さ方向に貫通するビア孔46を併せて形成する。なお、この形成工程では、図示しない吸引装置やブロー装置を用いて、レーザ照射による加工屑を除去しながら凹み部44やビア孔46等を形成する。
続く導体充填工程では、まず従来周知のペースト印刷装置によるメタライズ充填手法を行って、凹み部44内に内部導体パターン24及び非貫通ビア導体28となるべきタングステンペースト49を充填するとともに、貫通孔45及びビア孔46内に非貫通ビア導体25及び貫通ビア導体29となるべきタングステンペースト49を充填する(図6参照)。即ち、凹み部44内、貫通孔45内、及びビア孔46内を完全にタングステンペースト49で満たすようにする。
その後、レーザ加工工程では、レーザ照射装置を用いてレーザL1を照射して、凹み部44内に充填されたタングステンペースト49を底部43上に残しつつその一部を除去することにより、窪み50を形成する(図7参照)。この凹み部44内において底部43上に残されたタングステンペースト49の厚みは、例えば40μm程度である。なおこのレーザ加工工程においては、凹み部形成工程と同じレーザ照射装置を用い、レーザ出力を調整することにより、窪み50を形成する。この加工工程でも、レーザ照射による加工屑を除去しながら窪み50を形成している。
そして、セラミック材料充填工程において、窪み50内にセラミック絶縁ペースト51(未焼結セラミック材料)を充填する(図8参照)。このセラミック絶縁ペースト51は、セラミック焼結層14の一部となる部分であり、セラミックグリーンシート41と共通のセラミック成分(具体的には、アルミナ粉末)を含む。
次に、セラミックグリーンシート41の上面及び下面にタングステンペースト49をパターン印刷する(図9参照)。これらの印刷層は、後に端子21,22、パッド部26,27となるべき部分である。なお、図9のセラミックグリーンシート41においては、図8のセラミックグリーンシート41の上下面を反転させた状態で示している。
続く溝入れ工程では、従来周知のブレード装置を用いることにより、製品領域の外形線に沿ってセラミックグリーンシート41の表面及び裏面に断面V字状の分割溝52を格子状に形成する(図10参照)。
その後、セラミックグリーンシート41をアルミナが焼結しうる所定の温度(例えば1500℃〜1800℃程度の温度)に加熱する焼成工程を行う。この焼成を経ると、セラミックグリーンシート41が焼結して大判のセラミックパッケージ101が得られる(図11参照)。また、タングステンペースト49の焼結によって、端子21,22、内部導体パターン24、非貫通ビア導体25,28、パッド部26,27、及び貫通ビア導体29が形成される。なお、ここで得られるセラミックパッケージ101は、セラミックパッケージ10となるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用パッケージである。
さらに、セラミックパッケージ101の端子21,22、パッド部26,27に対して電解めっきを行ってそれら表面にめっき層を形成する。そして、切断工程において、セラミックパッケージ101を分割溝52に沿って切断する。これにより、図1のセラミックパッケージ10が複数同時に得られる。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態では、単層からなるセラミックグリーンシート41を用いてセラミックパッケージ10を製造しており、従来技術のように積層構造としなくても、内部導体パターン24を形成することができる。この場合、従来技術のような積層時の位置ズレがなく、微細な内部導体パターン24を正確に形成することができる、この結果、セラミックパッケージ10の小型化が可能となる。さらに、セラミック焼結層14の内部において内部導体パターン24を従来よりも厚く形成することができるので、内部導体パターン24の抵抗値を低く抑えることができ、セラミックパッケージ10の電気的特性を高めることができる。
(2)本実施の形態の場合、窪み50内にセラミック絶縁ペースト51を充填しているので、その部分の厚さを十分に確保することができる。従って、セラミック絶縁ペースト51が焼結してセラミック焼結層14の一部となることで、内部導体パターン24の絶縁性を十分に高めることができる。これにより、セラミック絶縁ペースト51が焼結した部分の表面にもパッド部26(導体部)を形成することができる。
(3)本実施の形態の場合、セラミック絶縁ペースト51は、セラミックグリーンシート41と共通のセラミック成分(具体的にはアルミナ粉末)を含むので、焼成工程後において、セラミックグリーンシート41の焼結部分とセラミック絶縁ペースト51の焼結部分とで見分けがつかないようにセラミック焼結層14を形成することができる。従って、両方の焼結部分の接合強度が高くなり、もって信頼性が向上する。
(4)本実施の形態の場合、凹み部44、貫通孔45、ビア孔46の形成をレーザ照射により行っている。ここで、貫通孔45やビア孔46をパンチング加工等で形成する場合、その加工装置が別途必要となることに加え、凹み部形成工程とは別工程で貫通孔45やビア孔46を形成する必要がある。またこの場合には、各工程で加工位置の位置合わせがそれぞれ必要となる。これに対して、本実施の形態のように、凹み部44、貫通孔45、ビア孔46の形成を凹み部形成工程にて行う場合、同じレーザ照射装置を使用することができ、一度位置合わせを行うことで、凹み部44、貫通孔45、ビア孔46を正確な位置に形成することができる。この結果、セラミックパッケージ10の製造コストを抑えることができる。
(5)本実施の形態の場合、凹み部形成工程及びレーザ加工工程において、レーザ照射による加工屑を除去しながら凹み部44やビア孔46等を形成しているので、凹み部44やビア孔46等に加工屑が溜まるといった問題を回避することができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態において、貫通孔45、ビア孔46をレーザ加工によって形成したが、パンチング加工やドリル加工などの手法によって形成してもよい。
・上記実施の形態のセラミックパッケージ10では、セラミック焼結層14の内部において一層分の内部導体パターン24を形成するものであったが、これに限定されるものではない。例えば、窪み50に充填したセラミック絶縁ペースト51に対してレーザ加工を行って凹み部を形成し、その凹み部に対して、導体充填工程、レーザ加工工程、及びセラミック材料充填工程を繰り返し行うことにより、複数層の導体パターン24を形成してもよい。また、上記実施の形態において、導体パターン24は直線状に形成されるものであったが、L字状や曲線状等の形状に適宜変更してもよい。
・上記実施の形態におけるレーザ加工工程ではYAGレーザを用いたが、炭酸ガスレーザやエキシマレーザ等の他の種類のレーザを用いてもよい。
・上記実施の形態では、セラミックパッケージ10に具体化していたが、セラミックコンデンサなどの他のセラミック部品に本発明を適用してもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)セラミック基体部と、前記セラミック基体部の内部に埋設された内部配線導体と、前記セラミック基体部からその一部を露出させた状態で前記セラミック基体部に設けられるとともに前記セラミック基体部の内部にて前記内部配線導体に接続する非貫通ビア導体とを備えるセラミック部品の製造方法であって、焼結後に前記セラミック基体部となるべき未焼結セラミック成形体に、底部を有する凹み部を形成する凹み部形成工程と、前記凹み部内に、焼結後に前記内部配線導体及び前記非貫通ビア導体となるべき未焼結導体を充填する導体充填工程と、前記未焼結導体を前記底部上に残しつつその一部をレーザ照射により除去することにより、前記未焼結導体に窪みを形成するレーザ加工工程と、前記窪み内に前記セラミック基体部の一部となるべき未焼結セラミック材料を充填するセラミック材料充填工程と、前記セラミック材料充填工程の後、前記未焼結セラミック成形体、前記未焼結セラミック材料及び前記未焼結導体を同時に焼結させる焼成工程とを含み、前記レーザ加工工程において、前記レーザによる加工屑を除去しながらレーザ加工を行うことを特徴とするセラミック部品の製造方法。
(2)技術的思想(1)において、前記内部配線導体は、平面視で異なる位置にあるビア導体同士を電気的に接続することを特徴とするセラミック部品の製造方法。
(3)技術的思想(1)または(2)において、前記レーザ加工に用いられるレーザはYAGレーザであることを特徴とするセラミック部品の製造方法。
本実施の形態のセラミックパッケージを示す断面図。 本実施の形態のセラミックパッケージを示す上面図。 本実施の形態のセラミックパッケージを示す下面図。 セラミックパッケージの製造方法を説明するための断面図。 セラミックパッケージの製造方法を説明するための断面図。 セラミックパッケージの製造方法を説明するための断面図。 セラミックパッケージの製造方法を説明するための断面図。 セラミックパッケージの製造方法を説明するための断面図。 セラミックパッケージの製造方法を説明するための断面図。 セラミックパッケージの製造方法を説明するための断面図。 セラミックパッケージの製造方法を説明するための断面図。 従来のセラミックパッケージを示す断面図。
符号の説明
10…セラミックパッケージ
11…素子としての表面弾性波フィルタ
14…セラミック基体部としてのセラミック焼結層
23…領域
24…内部配線導体としての内部導体パターン
25,28…非貫通ビア導体
29…貫通ビア導体
41…未焼結セラミック成形体としてのセラミックグリーンシート
43…底部
44…凹み部
45…貫通孔
46…ビア孔
49…未焼結導体としてのタングステンペースト
50…窪み
51…未焼結セラミック材料としてのセラミック絶縁ペースト

Claims (10)

  1. セラミック基体部と、前記セラミック基体部の内部に埋設された内部配線導体と、前記セラミック基体部からその一部を露出させた状態で前記セラミック基体部に設けられるとともに前記セラミック基体部の内部にて前記内部配線導体に接続する非貫通ビア導体とを備えるセラミック部品の製造方法であって、
    焼結後に前記セラミック基体部となるべき未焼結セラミック成形体に、底部を有する凹み部を形成する凹み部形成工程と、
    前記凹み部内に、焼結後に前記内部配線導体及び前記非貫通ビア導体となるべき未焼結導体を充填する導体充填工程と、
    前記未焼結導体を前記底部上に残しつつその一部をレーザ照射により除去することにより、前記未焼結導体に窪みを形成するレーザ加工工程と、
    前記窪み内に前記セラミック基体部の一部となるべき未焼結セラミック材料を充填するセラミック材料充填工程と、
    前記セラミック材料充填工程の後、前記未焼結セラミック成形体、前記未焼結セラミック材料及び前記未焼結導体を同時に焼結させる焼成工程と
    を含むことを特徴とするセラミック部品の製造方法。
  2. 前記凹み部形成工程において、前記底部を貫通する貫通孔を併せて形成するとともに、前記導体充填工程において、前記凹み部内及び前記貫通孔内に、焼結後に前記内部配線導体及び前記非貫通ビア導体となるべき未焼結導体を充填することを特徴とする請求項1に記載のセラミック部品の製造方法。
  3. 前記凹み部形成工程において、前記凹み部とは別の位置に前記未焼結セラミック成形体を貫通するビア孔を併せて形成するとともに、前記導体充填工程において、前記凹み部内及び前記ビア孔内に、焼結後に前記内部配線導体及び前記貫通ビア導体となるべき未焼結導体を充填することを特徴とする請求項1または2に記載のセラミック部品の製造方法。
  4. 前記未焼結セラミック成形体は、単層からなるセラミックグリーンシートであることを特徴とする請求項1乃至3のいずれか1項に記載のセラミック部品の製造方法。
  5. 前記凹み部形成工程において、前記凹み部の形成をレーザ照射により行うことを特徴とする請求項1乃至4のいずれか1項に記載のセラミック部品の製造方法。
  6. 前記凹み部形成工程において、前記貫通孔の形成をレーザ照射により行うことを特徴とする請求項2乃至4のいずれか1項に記載のセラミック部品の製造方法。
  7. 前記凹み部形成工程において、前記ビア孔の形成をレーザ照射により行うことを特徴とする請求項3または4に記載のセラミック部品の製造方法。
  8. 前記レーザ加工工程において、前記凹み部の底部上に30μm以上の厚さの前記未焼結導体を残すことを特徴とする請求項1乃至のいずれか1項に記載のセラミック部品の製造方法。
  9. 前記未焼結セラミック材料は、前記未焼結セラミック成形体と共通のセラミック成分を含むセラミック絶縁ペーストであることを特徴とする請求項1乃至のいずれか1項に記載のセラミック部品の製造方法。
  10. 前記セラミック部品は、素子を搭載可能な領域を有するセラミックパッケージであることを特徴とする請求項1乃至のいずれか1項に記載のセラミック部品の製造方法。
JP2008236003A 2008-09-16 2008-09-16 セラミック部品の製造方法 Expired - Fee Related JP5289874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008236003A JP5289874B2 (ja) 2008-09-16 2008-09-16 セラミック部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008236003A JP5289874B2 (ja) 2008-09-16 2008-09-16 セラミック部品の製造方法

Publications (2)

Publication Number Publication Date
JP2010073713A JP2010073713A (ja) 2010-04-02
JP5289874B2 true JP5289874B2 (ja) 2013-09-11

Family

ID=42205264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008236003A Expired - Fee Related JP5289874B2 (ja) 2008-09-16 2008-09-16 セラミック部品の製造方法

Country Status (1)

Country Link
JP (1) JP5289874B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3591819B2 (ja) * 1999-06-17 2004-11-24 京セラ株式会社 配線基板の製造方法
JP2005243831A (ja) * 2004-02-25 2005-09-08 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2008135685A (ja) * 2006-10-23 2008-06-12 Fujifilm Corp 配線基板の製造方法及び配線基板、並びに、多層配線基板の製造方法及び多層配線基板

Also Published As

Publication number Publication date
JP2010073713A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
JP4597585B2 (ja) 積層電子部品及びその製造方法
JP4337950B2 (ja) 回路基板の製造方法
JP5448400B2 (ja) セラミック部品の製造方法
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP2002141248A (ja) セラミック電子部品およびその製造方法
JP2000138455A (ja) セラミック多層基板の製造方法
EP1909322A1 (en) Stacked electronic component, electronic device and method for manufacturing stacked electronic component
JP2005108950A (ja) セラミックモジュール部品およびその製造方法
JP5442974B2 (ja) セラミック部品の製造方法
JP5236371B2 (ja) セラミック部品の製造方法
JP2003229669A (ja) 多層セラミック基板、その製造方法および製造装置
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
JP4329762B2 (ja) チップ型電子部品内蔵型多層基板
JPWO2006040941A1 (ja) 積層セラミック部品とその製造方法
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP5314370B2 (ja) セラミック部品の製造方法
JP5289874B2 (ja) セラミック部品の製造方法
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP5831984B2 (ja) 配線基板の製造方法
JP4228701B2 (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5289874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees