JP2006032747A - 積層電子部品及びその製造方法 - Google Patents

Abstract

【課題】他部品との接続信頼性に優れた積層電子部品を提供すること。
【解決手段】本発明の積層電子部品１１は、積層部１２とビア導体３１，３２と外部端子電極４１，４２とを備える。積層部１２は、第１主面１３及び第２主面１４を有するとともに、反りを有する。積層部１２は、複数のセラミック誘電体層１５と複数の内部電極層２１，２２とが交互に積層された構造を有する。ビア導体３１，３２は、複数のセラミック誘電体層１５を貫通し、複数の内部電極層２１，２２を電気的に接続する。外部端子電極４１は、ビア導体３１，３２とは別体で形成され、第１主面１３側にてビア導体３１，３２に電気的に接続されている。外部端子電極４１の高さは、反りの量よりも大きくなるように設定されている。
【選択図】 図１

Description

本発明は、複数の誘電体層と複数の内部電極層とが交互に積層された構造を備える積層電子部品及びその製造方法に係り、特には外部端子電極等に特徴を有する積層電子部品及びその製造方法に関するものである。

従来、例えば積層セラミックコンデンサ等に代表されるような積層電子部品がよく知られている。この種の部品は、複数のセラミック誘電体層と複数の内部電極層とが交互に積層された構造の積層部を備えている。積層部の内部には、複数のセラミック誘電体層を貫通して複数の内部電極層を接続するビア導体が形成されている。そして、積層部の表面側や裏面側には複数の外部端子電極が配置されている（例えば、特許文献１参照）。特許文献１においては、ビア導体の端部が積層部の表面側及び裏面側にて突出しており、その突出部が外部端子電極として機能するように構成されている。

従来の積層電子部品は例えば以下のような手順で製造される。まず、樹脂テープ上に、複数の絶縁層となる複数のセラミック誘電体層と複数の内部電極層とを交互に積層した積層部を形成する。次に、この樹脂テープを貫通しかつ前記積層部の全体または一部を貫通するビアホールを形成する。次に、ビアホール内に導電性金属ペーストを充填してビア導体を形成する。そして、樹脂テープを剥離することにより、積層部の表面上にビア導体と一体の突出部を形成する。そして、焼成を行ってセラミック及びペースト中の金属を同時焼結させることにより、複数の外部端子電極を備えた積層電子部品を完成させる。このようにして製造された積層電子部品は他の部品（ＩＣチップやＩＣチップ搭載基板など）と電気的に接続された状態で使用される。なお、積層電子部品の外部端子電極は、他部品の電極に対して例えばはんだバンプを介して接続される。
特開２００３−３１８０６５号公報（図１等）

ところで、近年における電子部品製造業界では、積層電子部品と他部品との接続部分にできるだけ高い信頼性を確保することが要求されており、今後この要求はさらに高度化していくと考えられる。

しかしながら、焼成工程を経て製造されるこの種の部品においては、焼成収縮に起因して部品全体に数十μｍの反りが生じる場合があり、この反りに伴って外部端子電極の先端のコプラナリティが悪くなるという問題がある。そのため、積層電子部品の外部端子電極と他部品の電極との距離がばらつくことで、場所によっては電極同士の距離が大きくなり、電極同士のはんだ接合が不完全になることがある。よって、上記従来の積層電子部品の構成では、他部品との間に高い接続信頼性が確保できないという問題がある。

また、上記従来の積層電子部品の製造方法では、樹脂テープ剥離工程の際、貼り付いている樹脂テープを大きな力で剥がそうとすると、その樹脂テープとともに突出部（外部端子電極）の一部が持ち去られてしまうことがある。それゆえ、所望とする高さ及び形状の突出部（外部端子電極）を得ることが困難になる。この問題は、高さのある突出部（外部端子電極）の形成を目的として厚い樹脂テープを使用した場合に、より顕著になる。

本発明は上記の課題に鑑みてなされたものであり、その目的は、他部品との接続信頼性に優れた積層電子部品を提供することにある。また、本発明の別の目的は、上記の優れた積層電子部品を比較的簡単に得ることができる製造方法を提供することにある。

そして、上記課題を解決するための手段としては、第１主面及び第２主面を有するとともに、反りを有し、複数の誘電体層と複数の内部電極層とが交互に積層された構造の積層部と、前記複数の誘電体層を貫通し、前記複数の内部電極層を接続するビア導体と、前記ビア導体とは別体で形成され、前記第１主面側にて前記ビア導体に接続された外部端子電極とを備え、前記外部端子電極の高さが前記反りの量よりも大きいことを特徴とする積層電子部品がある。

例えば、積層部の反りの量よりも外部端子電極の高さが小さいような場合、上述したように外部端子電極と他部品の電極とのはんだ接合が不完全になりやすい。これに対して上記手段では、反りの量よりも外部端子電極の高さが大きいため、外部端子電極の先端のコプラナリティが多少悪くても、はんだを介して接続した場合に好適な接合状態を得ることができる。これは、前者よりも後者のほうが外部端子電極の表面積が大きくなり、はんだとの接触面積も大きくなることによると考えられる。従って、他部品との接続信頼性に優れた積層電子部品を提供することができる。

ここで、前記積層部の「反り」は、第１主面側が凸状になる反り、第１主面側が凹状になる反りのいずれも含む。また「反りの量」とは、本明細書では、基準となる平坦面に積層部を載置した場合においてその平坦面との間にできる隙間の最大値と定義する。なお、前記積層部が少なくとも１０μｍ以上の反り、特には２０μｍの反りを有している場合に、上記手段の構成を適用することが好ましい。

ここで積層電子部品とは、複数の誘電体層と複数の内部電極層とが交互に積層された構造を有する電子部品を指し、その具体例としては、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックコンデンサ内蔵基板、積層セラミックモジュール基板などがある。とりわけ前記積層電子部品は、複数のビア導体をアレイ状に配置したタイプの積層セラミックコンデンサ、即ちビアアレイタイプの積層セラミックコンデンサであることがよい。

積層電子部品を構成する積層部は、第１主面及び第２主面を有する板状物であって、複数の誘電体層と複数の内部電極層とが交互に積層された構造を有している。例えば、積層電子部品がビアアレイタイプの積層セラミックコンデンサである場合、内部電極層は２つの群（第１内部電極層からなる群と第２内部電極層からなる群）に分けられる。この場合、第１内部電極層及び第２内部電極層は一層おきに配置される。

誘電体層は高誘電率セラミックからなる層であることが好ましく、その好適例としては、チタン酸バリウム層、チタン酸鉛層、チタン酸ストロンチウム層などを挙げることができる。内部電極層は、積層部の内部に配置された層状の電極のことを指す。内部電極層は、例えば、銀、金、白金、パラジウム、ニッケル、銅、タングステン等を主成分として形成されている。

誘電体層の厚さは１μｍ以上１０μｍ以下に設定されることがよく、好ましくは５μｍ以上１０μｍ以下に設定される。内部電極層の厚さは誘電体層の厚さよりも薄くなるように例えば０．５μｍ以上５μｍ以下に設定されることがよく、好ましくは１μｍ以上３μｍ以下に設定される。

前記積層部には複数の誘電体層を貫通するビアが設けられており、そのビア内には複数の誘電体層を貫通して複数の内部電極層を接続するビア導体が形成されている。例えば、積層電子部品がビアアレイタイプの積層セラミックコンデンサである場合、ビア導体は、複数の第１内部電極層同士を電気的に接続する第１ビア導体と、複数の第２内部電極層同士を電気的に接続する第２ビア導体という２つの群に分けられる。第１ビア導体と第２内部電極層とは電気的に絶縁されており、第２ビア導体と第１内部電極層とは電気的に絶縁されている。

ビア導体は、積層部の第１主面及び前記第２主面間を貫通する貫通ビア導体であってもよく、積層部の第１主面及び前記第２主面間を貫通しない非貫通ビア導体であってもよい。ビア導体は、上記の内部電極層と同様に、例えば、銀、金、白金、パラジウム、ニッケル、銅、タングステン等を主成分として形成される。

ビア導体の直径は５０μｍ以上１２０μｍ以下に設定されることがよく、好ましくは６０μｍ以上１１０μｍ以下に設定され、最も好ましくは７０μｍ以上１００μｍ以下に設定される。また、ビア導体の間隔は１００μｍ以上６００μｍ以下に設定されることがよく、好ましくは１５０μｍ以上４５０μｍ以下に設定される。ここで、ビア導体の間隔とは、隣接するビア導体同士の中心間距離、つまりビア導体のピッチのことを意味する。

なお、ビア導体が上記のように小径化、狭ピッチ化した場合に、電極同士のはんだ接合の不完全さに起因する接続信頼性の低下といった本願特有の課題が顕著になる。ゆえに、ビア導体の直径及びピッチを上記範囲とした場合について、上記手段の構成を採用することには意義がある。

積層電子部品を構成する外部端子電極は、第１主面側、第１主面に対向する第２主面側、または第１主面及び第２主面の両側に配置されるとともに、ビア導体に電気的に接続されている。この場合において外部端子電極は、例えば別の導体を介して間接的にビア導体に接続されていてもよいが、ビア導体の端部に直接接続されていることが好ましい。なお、前記外部端子電極は、導体部とは別体で形成されたものであって、導体部を形成する際に当該導体部の一部として同時に形成されたものではないことがよい。つまり、前記外部端子電極は、導体部とは別の工程により形成されたものであることがよい。

外部端子電極の高さは、前記積層部の反りの量の１．０倍よりも大きく設定され、好ましくは１．５倍以上２．０倍以下に設定される。この範囲内で前記高さを設定すれば、外部端子電極の形成が困難にならず、しかも、外部端子電極とはんだとの接触面積を大きくすることができるからである。これの具体例を挙げると、積層部の反り量が例えば２０μｍである場合、好適な外部端子電極の高さは３０μｍ以上４０μｍ以下の範囲となる。また、積層部の反り量が例えば３０μｍである場合、好適な外部端子電極の高さは４５μｍ以上６０μｍ以下の範囲となる。また、積層部の反り量が例えば４０μｍである場合、好適な外部端子電極の高さは６０μｍ以上８０μｍ以下の範囲となる。これらの反り量は、例えば、ＣＮＣ画像測定システム（株式会社ニコン社製）を使用して外部端子電極の高低差を主面全体（２５点）にわたって測定することにより得られる。

外部端子電極の形状は特に限定されないが、例えば、多段構造であってもよい。また、多段構造とした場合に、段と段との境界に段差部（くびれ部）が存在していてもよい。この場合、外部端子電極は２段構造、３段構造、４段構造等にすることができるが、２段構造であれば比較的簡単に形成することができ、製造上好ましい。つまり、外部端子電極は、電極下段部と、前記電極下段部上に形成された電極上段部と、前記電極下段部及び前記電極上段部の境界に位置する段差部とを有していることが好適である。多段構造を有する外部端子電極は複雑な表面形状を有するため、単純な表面形状を有するものと比べて、はんだとの接合状態がよくなるからである。

上記の２段構造を採用した場合、第１主面に垂直な方向から見たときの電極上段部の投影面積は、第１主面に垂直な方向から見たときの電極下段部の投影面積よりも小さいことがよい。例えば、この大小関係が逆転すると、形状的に不安定な外部端子電極となるおそれがあるからである。また、第１主面に垂直な方向から見たときの電極上段部の投影面積は、第１主面に垂直な方向から見たときのビア導体の投影面積よりも大きくなるように設定されていることがよい。この構成によれば、ビア導体との位置合わせ誤差をある程度吸収することができる。また、ビア導体の端面が第１主面や第２主面から突出していたり、引っ込んでいたりするような場合であっても、その影響が電極上段部に出にくくなる。

前記外部端子電極は、上記の内部電極層やビア導体と同様に、例えば、銀、金、白金、パラジウム、ニッケル、銅、タングステン等を主成分として形成される。なお、外部端子電極はニッケルを主成分として形成されていることが好ましい。ニッケルは比較的安価な材料であることに加え、チタン酸バリウムなどの高誘電率セラミックとの同時焼結が可能だからである。

前記外部端子電極は、他部品の電極に対してはんだを介して接続されるべきものである。従って、例えば、第１主面を半導体集積回路素子または半導体集積回路素子搭載基板が搭載されるべき面であるとした場合、前記外部端子電極は、半導体集積回路素子または半導体集積回路素子搭載基板の電極と、はんだを介して接合される。この場合、前記外部端子電極と前記電極との間に高い接合強度が確保される。

また、前記外部端子電極の表面は、めっき層によって被覆されていてもよい。特に多段構造とした外部端子電極は表面積が大きく、めっき層との接触面積も大きくなるため、めっき層の密着強度が高くなる。このことは他部品との接続信頼性の向上にも寄与する。

例えば、前記外部端子電極がニッケルを主成分として形成されている場合、外部端子電極の表面をニッケルめっき層で被覆することがよく、この構成によれば電極表面を改質してはんだ濡れ性を向上させることができる。はんだ濡れ性の向上は、他部品との接合強度の向上に貢献するからである。また、ニッケルめっき層上にさらに金めっき層を形成することがよく、この構成によればはんだ濡れ性をよりいっそう向上させることができる。

また、本発明の別の課題を解決するための手段としては、前述した積層電子部品の製造方法であって、前記内部電極層となる内部電極部を有し前記誘電体層となる複数のグリーンシートが積層され、前記ビア導体となる導体部が形成されたグリーンシート積層体を形成する積層体形成工程と、前記グリーンシート積層体において前記導体部の端部に対応した箇所に、導電性材料を複数回重ねて印刷することにより、前記外部端子電極となる表面端子部を形成する電極印刷工程とを含むことを特徴とする積層電子部品の製造方法、がある。

上記手段にかかる製造方法では、ビア導体と外部端子電極とを別工程にて形成するため、樹脂テープの剥離とともに導体部が持ち去られたとしても、表面端子部を形成することにより、不利益を回避することができる。また、外部端子電極の形成にあたり導電性材料を複数回重ねて印刷する方法を採用しているため、所望とする十分な高さ及び所望とする形状（例えば多段構造）の外部端子電極を比較的簡単にかつ確実に得ることができる。

以下、積層電子部品の製造方法について説明する。

積層体形成工程では、前記内部電極層となる内部電極部を有し前記誘電体層となる複数のグリーンシートが積層され、前記ビア導体となる導体部が形成されたグリーンシート積層体を形成する。具体的には、例えば、前記内部電極層となる内部電極部を有し前記誘電体層となる複数のグリーンシートを積層一体化してグリーンシート積層体とした後、前記グリーンシート積層体にビアホールを形成し、さらに前記ビアホール内に前記導体部となる材料を充填する。

前記内部電極層となる内部電極部の形成は、例えば、あらかじめ作製されたグリーンシートに導電性金属ペーストを印刷すること等により行われる。内部電極部は、後に焼成されることで内部電極層となる。このような内部電極層形成用のペーストはニッケルを含むペーストであることが好ましい。

前記ビア導体となる導体部の形成においてビアホールの形成は、例えば、ドリル加工、パンチング加工、レーザー加工等といった従来周知の手法により行うことができる。導体部の形成は、ビアホール内に導電性金属ペーストを印刷して同ペーストを充填すること等により行うことも可能である。このようなビア導体形成用のペーストはニッケルを含むペーストであることが好ましい。

ここで、ビア導体形成用のニッケルペーストは、誘電体層との焼成収縮率のマッチングを得るために原料組成及び原料粒径の最適化が図られ、その結果１０００００Ｐａ・ｓ以上１００００００Ｐａ・ｓ以下（東機産業株式会社製 ＲＢ８０型粘度計Ｔ−バーロータ ０．５rpm １分値 ２５℃）の極めて高い粘度に設定される。それに対して、内部電極層形成用のニッケルペーストは、均一に薄く形成する必要があるために、原料組成及び原料粒径の最適化が図られ、その結果１０Ｐａ・ｓ以上３０Ｐａ・ｓ以下（リオン株式会社製 ビスコテスター ＶＴ−０４型粘度計 Ｎｏ．２ロータ ６２．５rpm １分値 ２５℃）の極めて低い粘度に設定される。そしてこの場合、内部電極層形成用のニッケルペーストは、メッシュマスクを用いて印刷されることが好適である。メタルマスクに比較してメッシュマスクのほうが、低粘度ペーストの印刷に適しているからである。なお、ニッケルペーストの粘度は、ニッケルの含有量や有機溶媒の添加量などの変更により増減することができる。

この場合における導体部の形成手法としては、充填容器と押圧板との間にグリーンシート積層体を配置して厚さ方向に圧力を加えながら導電性金属ペーストを充填する圧入充填法が好適である。即ち、ビア導体形成用のニッケルペーストは高粘度であり、積層によってビアホールの長さが長くなると、ペーストがビアホール内に充填されにくくなる。その点、圧入充填法によれば高粘度のニッケルペーストを確実に充填することができ、ビア導体の電気的特性の向上を図りやすくなるからである。

なお、積層体形成工程を以下のように行ってもよい。まず、前記内部電極層となる内部電極部を有し前記誘電体層となる複数のグリーンシートを積層してなるグリーンシートブロック体を複数形成する。次いで、それらのグリーンシートブロック体にビアホールを形成し、さらに前記ビアホール内に前記ビア導体となる導体部の形成用の材料を充填する。その後、前記複数のグリーンシートブロック体を積層一体化してグリーンシート積層体とする。

この場合における導体部の形成手法としては、充填容器と押圧板との間にグリーンシートブロック体を配置して厚さ方向に圧力を加えながら導電性金属ペーストを充填する圧入充填法が好適である。この手法によれば、高粘度のニッケルペーストを確実に充填でき、ビア導体の電気的特性の向上を図りやすくなる。

なお、積層体形成工程を以下のように行ってもよい。前記内部電極層となる内部電極部と、前記ビア導体となる導体部とを有し前記誘電体層となる複数のグリーンシートを積層一体化してグリーンシート積層体とする。

前記ビア導体となる導体部の形成においてビアホールの形成は、例えば、ドリル加工、パンチング加工、レーザー加工等といった従来周知の手法により行うことができる。

この場合における内部電極層となる内部電極部の形成は、例えば、あらかじめ作製されたグリーンシートに導電性金属ペーストを印刷すること等により行われる。内部電極部は、後に焼成されることで内部電極層となる。この場合における導体部の形成手法としては、ビアホール内に導電性金属ペーストを印刷して同ペーストを充填すること等により行うことが好ましい。導電性金属ペーストの印刷により、内部電極部と導体部を同時に形成することが可能である。このような導電性金属ペーストはニッケルを含むペーストであることが好ましい。

電極形成工程は積層体形成工程の後で行われる。電極形成工程では、グリーンシートにおいてビア導体の端部に対応した箇所に、導電性材料を複数回重ねて印刷する。そしてこの印刷により、所定の高さ及び形状を有する外部端子電極が形成される。なお、この工程では、段差部を有する多段構造の外部端子電極を形成してもよい。

導電性材料としては導電性金属ペーストが好適である。このような導電性金属ペーストは、銀、金、白金、パラジウム、ニッケル、銅、タングステンから選択される１種または２種以上の金属を含むことが好ましい。これらのなかでもニッケルを含むペーストを選択することがよい。この場合、積層体との焼成収縮率のマッチング及び密着強度を得るために原料組成及び原料粒径の最適化が図られる。また、ペースト粘度については５００Ｐａ・ｓ以上５０００Ｐａ・ｓ以下（東機産業株式会社製 ＲＥ８０型粘度計３°×Ｒ７．７ロータ ０．５rpm １分値 ２５℃）に設定することが好ましく、５００Ｐａ・ｓ以上２０００Ｐａ・ｓ以下に設定することがより好ましい。ペースト粘度が５００Ｐａ・ｓ未満であると、印刷を重ねたとしても所望の段差の形成が困難になるからである。一方、ペースト粘度が５０００Ｐａ・ｓを超えると、ペーストの版抜け性が悪化するおそれがあり、やはり所望の段差の形成が困難になるからである。なお、ニッケルペーストの粘度は、ニッケルの含有量や有機溶媒の添加量などの変更により増減することができる。

前記電極印刷工程では、マスクを用いて導電性金属ペーストの印刷を行うことが好適である。この工程で使用されるマスクは、金属材料を用いて形成された、ある程度剛性を有するマスクであることがよい。このようなマスクは繰り返して使用可能なため、材料費の低減につながり、低コスト化にも貢献するからである。そして具体的には、いわゆるメタルマスクを用いて導電性金属ペーストの印刷を行うことが最も好適である。メッシュマスクに比較してメタルマスクのほうが、高粘度ペーストの印刷に適しているからである。

前記電極印刷工程では、例えば、導電性金属ペーストの印刷を重ねる毎に個々の印刷層の印刷領域を小さくすることがよい。この方法によると、所望の段差を形成しやすくなる。これとは逆に、導電性金属ペーストの印刷を重ねる毎に個々の印刷層の印刷領域を大きくしてもよい。

また、前記電極印刷工程では、メタルマスクを用いた印刷を行う毎に、電極印刷された前記グリーンシート積層体の乾燥を行い、かつ、使用後のメタルマスクを別のメタルマスクと交換することが望ましい。この方法によれば、段差部を有する外部端子電極を形成する場合に、その形成精度が高くなる。

そして電極形成工程を行った後には焼成工程が行われ、この工程を経るとセラミック及びペースト中の金属が同時焼結する。焼成工程後には必要に応じて外部端子電極に対するめっき工程が行われる。

[第１実施形態]

以下、本発明を具体化した実施形態の積層セラミックコンデンサ及びその製造方法について図１〜図１５に基づき説明する。図１は、本実施形態の積層セラミックコンデンサ１１の概略断面図である。図２，図３は、積層セラミックコンデンサ１１の内層における接続を説明するための概略説明図である。図４は、積層セラミックコンデンサ１１における上面１３側の外部端子電極４１の概略断面図である。図５は、上面１３側の外部端子電極４１のＳＥＭ写真である。図６は、積層セラミックコンデンサ１１における下面１４側の外部端子電極４２の概略断面図である。図７〜図１５は、積層セラミックコンデンサ１１の製造方法を説明するための概略断面図である。

図１等に示されるように、本実施形態の積層セラミックコンデンサ１１は、いわゆるビアアレイタイプの積層セラミックコンデンサである。積層セラミックコンデンサ１１を構成する積層部１２は、上面１３（第１主面）及び下面１４（第２主面）を有する板状物である。この積層部１２は実際には上面１３側に凸状の反り（反りの量約２５μｍ）を有している。ただし、図面作成の便宜上、図１では反りのない積層部１２が示されている（反りのある積層部１２については図１６，１７を参照）。積層部１２の上面１３側には、ＩＣチップ搭載基板１６（半導体集積回路素子搭載基板）が搭載されるようになっている。一方、積層部１２は、下面１４側を下に向けた状態でマザーボード１７上に搭載されるようになっている。積層部１２は、多数のセラミック誘電体層１５と多数の内部電極層２１，２２とを交互に積層した構造を有している。セラミック誘電体層１５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、内部電極層２１，２２間の誘電体（絶縁体）として機能する。セラミック誘電体層１５の厚さは５μｍ程度に設定されている。第１内部電極層２１及び第２内部電極層２２は、いずれもニッケルを主成分として形成された厚さ１．５μｍ〜１．８μｍ程度の層であって、積層部１２の内部において一層おきに配置されている。

図１に示されるように、積層部１２には多数のビアホール３３が形成されている。これらのビアホール３３は、積層部１２をその厚さ方向に貫通するとともに、全面にわたって格子状（アレイ状）に配置されている。各ビアホール３３内には、積層部１２の上面１３及び下面１４間を貫通する複数のビア導体３１，３２が、ニッケルを主材料として形成されている。各第１ビア導体３１は、各第１内部電極層２１を貫通しており、それら同士を互いに電気的に接続している。一方、図３等に示されるように、各第１ビア導体３１は、各第２内部電極層２２に設けられたクリアランスホール３５を貫通することにより、各第２内部電極層２２とは電気的に絶縁されている。各第２ビア導体３２は、各第２内部電極層２２を貫通しており、それら同士を互いに電気的に接続している。一方、図２等に示されるように、各第２ビア導体３２は、各第１内部電極層２１に設けられたクリアランスホール３４を貫通することにより、各第１内部電極層２１とは電気的に絶縁されている。なお本実施形態では、ビア導体３１，３２の直径が１００μｍ程度に設定され、ビアピッチが４００μｍに設定されている。また、各クリアランスホール３４，３５の直径は約３００μｍに設定されている。

そして図１等に示されるように、本実施形態の積層セラミックコンデンサ１１は、上面１３及び下面１４の両方に多数の外部端子電極４１，４２をそれぞれ備えている。上面１３側の外部端子電極４１は、ＩＣチップ搭載基板１６が有する電極１９に対して、はんだバンプ１８を介して電気的に接続される。一方、下面１４側の外部端子電極４２は、マザーボード１７側が有する電極に対して、はんだを介することなく機械的な接触のみをもって電気的に接続される。よって、これら２種の外部端子電極４１，４２は異なる形状を有している。

図４，図５等に示されるように、上面１３側に配置された外部端子電極４１は、電極下段部５１上に電極上段部５２を積み重ねた２段構造であって、電極下段部５１と電極上段部５２との境界に段差部５３（くびれ部）を有している。図４に示されるように、外部端子電極４１の高さは４０μｍ程度に設定されている。つまり、本実施形態では、外部端子電極４１の高さが反りの量の１．６倍となっている。外部端子電極４１はニッケルを主材料として形成されるとともに、その表面がめっき層４３（ニッケルめっき層及び金めっき層）によって全体的に被覆されている（図１では便宜上めっき層４３を省略）。外部端子電極４１の底面略中央部は、積層部１２の上面１３から若干引っ込んだビア導体３１，３２の端面に対して直接接続されている。

上面１３に垂直な方向（部品厚さ方向）から見たときの電極下段部５１の形状は略円形状であり、その直径は約２００μｍである。同じく部品厚さ方向から見たときの電極上段部５２の形状は略円形状であり、その直径は約１６０μｍである。つまり、部品厚さ方向から見たときの電極上段部５２の投影面積は、部品厚さ方向から見たときの電極下段部５１の投影面積よりも小さくなっている。また、部品厚さ方向から見たときの電極上段部５２の投影面積は、部品厚さ方向から見たときのビア導体３１，３２の投影面積よりも大きくなっている。

図６等に示されるように、下面１４側に配置された外部端子電極４２も、ニッケルを主材料として形成されるとともに、その表面がめっき層４３（ニッケルめっき層及び金めっき層）によって被覆されている（図１では便宜上めっき層４３を省略）。そして、外部端子電極４２の底面略中央部は、下面１４から若干引っ込んだビア導体３１，３２の端面に対して直接接続されている。

下面１４側の外部端子電極４２は、１段構造であって特に段差部５３（くびれ部）を有していない点で、上面１３側の外部端子電極４１とは形状が異なっている。外部端子電極４２の高さは２０μｍ程度に設定され、上面１３側の外部端子電極４１の約半分の値となっている。また、部品厚さ方向から見たときの電極上段部５２の形状は略円形状であり、その直径は約３５０μｍである。即ち、上面１３側の外部端子電極４１は厚膜・小径であるのに対し、下面１４側の外部端子電極４２は薄膜・大径となっている。

マザーボード１７側から外部端子電極４２を介して通電を行い、第１内部電極層２１−第２内部電極層２２間に電圧を加えると、第１内部電極層２１に例えばプラスの電荷が蓄積し、第２内部電極層２２に例えばマイナスの電荷が蓄積する。その結果、積層セラミックコンデンサ１１がコンデンサとして機能する。また、この積層セラミックコンデンサ１１では、第１ビア導体３１及び第２ビア導体３２がそれぞれ交互に隣接して配置され、かつ、第１ビア導体３１及び第２ビア導体３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。

次に、本実施形態の積層セラミックコンデンサ１１の製造方法について述べる。
（１）グリーンシート６１の形成

まず、ＰＥＴ（ポリエチレンテレフタレート）フィルム等の長尺状のキャリアフィルム（図示略）上にチタン酸バリウム等からなるセラミックスラリーを均一に薄く塗布して乾燥させる。これにより、キャリアフィルム上にセラミックのグリーンシート６１が形成される。この後、グリーンシート６１を一定形状で切り出す作業が行われる。このグリーンシート６１は焼成後にセラミック誘電体層１５となる。
（２）内部電極部１２１，１２２の形成

次に、グリーンシート６１に図示しないメッシュマスクを配置して、内部電極層用ニッケルペーストＰ１をスクリーン印刷し乾燥させることにより、後に内部電極層２１，２２となる内部電極部１２１，１２２を形成する（図７参照）。第１内部電極層２１における所定の位置にはクリアランスホール３４が形成され、第２内部電極層２２における所定の位置にはクリアランスホール３５が形成されている。このとき印刷厚は２μｍ〜３μｍに設定される。ここで使用する内部電極層用ニッケルペーストＰ１は約５５質量％無機固形分と約４５質量％ビヒクルとを含んでいる。無機固形分は、ニッケル粉末（Ｄ_SEM＝０．４μｍ）と、共材（チタン酸バリウム粉末）とからなる。ビヒクルは、樹脂（エトセル）と、有機溶剤（テルピネオール）とからなる。そして、このような組成のペーストＰ１の粘度は、印刷時に約２０Ｐａ・ｓ（リオン株式会社製 ビスコテスター ＶＴ−０４型粘度計 Ｎｏ．２ロータ ６２．５rpm １分値 ２５℃）に調整される。
（３）グリーンシート６１の積層圧着

次に、内部電極が印刷された複数枚のグリーンシート６１を積層する。その際、第１内部電極部１２１が形成されているグリーンシート６１と、第２内部電極部１２２が形成されているグリーンシート６１とを交互に配置する（図８参照）。そして、従来周知のラミネート装置を用いて、所定温度条件下でシート積層方向に押圧力を付与することにより、各グリーンシート６１を圧着して一体化させる。その結果、厚さ１ｍｍ程度のグリーンシート積層体６２が得られる。本実施形態では、積層圧着時の温度を６０℃〜８０℃に設定し、押圧力を３００ｋｇ／ｃｍ^２〜１０００ｋｇ／ｃｍ^２に設定することとしている。また、積層数を１００層〜１２０層程度に設定している。積層数については、要求されるスペック等に応じて任意に変更可能である。
（４）レーザー照射によるビアホール３３の形成

次に、レーザー加工機を用いてレーザービームを照射することにより、グリーンシート積層体６２に直径約１２０μｍのビアホール３３を多数個貫通形成する（図９参照）。
（５）圧入充填法による導体部１３１，１３２の形成

ここで使用するビア導体用ニッケルペーストＰ２は９０質量％の無機固形分と１０質量％のビヒクルとを含んでいる。無機固形分は、ニッケル粉末（Ｄ_SEM＝０．４μｍ〜３μｍ）と、共材（チタン酸バリウム粉末）とからなる。ビヒクルは、（エトセル）と、有機溶剤（テルピネオール）と、添加剤（分散剤、酸化防止剤等）からなる。そして、このような組成のペーストＰ２の粘度は、充填性を考慮して１０００００Ｐａ・ｓ〜１００００００Ｐａ・ｓ（東機産業株式会社製 ＲＢ８０型粘度計Ｔ−バーロータ ０．５rpm １分値 ２５℃）の範囲内にて設定され、好ましくは２０００００Ｐａ・ｓ〜３０００００Ｐａ・ｓの範囲内にて設定される。

次に、ペースト圧入充填装置を用いて、上記のビア導体用ニッケルペーストＰ２を各ビアホール３３内に充填する。ここで使用されるペースト圧入充填装置は、充填容器及び押圧板を備えている。充填容器内にはビア導体用ニッケルペーストＰ２が満たされている。充填容器の底部には底板が上下動可能に設けられている。ビアホール３３が形成されたグリーンシート積層体６２はその充填容器上に載置され、さらにそのグリーンシート積層体６２上には押圧板が配置される。そして、この状態で前記底板を押し上げることにより厚さ方向に圧力を加え、ビア導体用ニッケルペーストＰ２を各ビアホール３３内に充填する（図１０参照）。このような圧入充填法によれば、高粘度のビア導体用ニッケルペーストＰ２を各ビアホール３３内に確実に充填することができ、ビア導体３１，３２の電気的特性の向上が図りやすくなる。なお、圧入充填時に加える圧力は、ビアホール３３の直径やビア導体用ニッケルペーストＰ２の粘度等のパラメータにもよるが、本実施形態の条件下では２．０ＭＰａ〜７．５ＭＰａの範囲内で設定されることが好ましい。下限値である２．０ＭＰａ以上に設定することで、各ビアホール３３内にビア導体用ニッケルペーストＰ２を確実に充填することができる。また、上限値である７．５ＭＰａ以下に設定することで、グリーンシート積層体６２に対する過剰の押圧力付加が避けられ、クラック等の発生を未然に防止することができる。

また、ペースト充填に際してビアホール３３内のエアは適宜の方法により外部に排出されることがよい。具体的には、押圧板の下面に通気性を有するシートを配置したり、押圧板自体を多孔質で通気性のある板材としたりすればよい。押圧板にこのような工夫を施すことにより、ペーストＰ２の充填性をいっそう高めることができる。
（６）上面１３側における表面端子部１４１の形成

ここで使用する上面側外部端子電極用ニッケルペーストＰ３は８０．０質量％の無機固形分と２０．０質量％のビヒクルとを含んでいる。無機固形分は、ニッケル粉末（Ｄ_SEM＝０．４〜３．０μｍ）と、共材（チタン酸バリウム粉末）とからなる。ビヒクルは、樹脂（エトセル）と、有機溶剤（テルピネオール）とからなる。そして、このような組成のペーストＰ３の粘度は、印刷時に約１０００Ｐａ・ｓ（東機産業株式会社製 ＲＥ８０型粘度計３°×Ｒ７．７ロータ ０．５rpm １分値 ２５℃）となるように調整される。

次に、上記の上面側外部端子電極用ニッケルペーストＰ３を印刷するに際し、導体部１３１，１３２が形成されたグリーンシート積層体６２を、従来周知のペースト印刷装置にセットする。そして、グリーンシート積層体６２の上面１３上に、メタルマスク７１を重ね合わせるようにして配置する。このメタルマスク７１は、電極下段部５１印刷用のメタルマスクであって、電極下段部５１を形成すべき箇所に複数の開口部７３が透設されている。本実施形態ではメタルマスク７１の厚さは約３０μｍに設定されている。このようなマスク配置状態でメタルマスク７１の上面に上面側外部端子電極用ニッケルペーストＰ３を供給し、スキージの移動によってそのペーストＰ３を刷り込むようにする。すると、各開口部７３を介してペーストＰ３が印刷され、グリーンシート積層体６２の上面１３側にて各導体部１３１，１３２の上端面を覆うように電極下段部５１が形成される（図１１参照）。印刷後、メタルマスク７１とグリーンシート積層体６２とを引き離し、メタルマスク７１から電極下段部５１を版抜けさせる。なお、本実施形態では高粘度ペーストの印刷に適したメタルマスク７１を用いているため、所望の形状を保持したまま電極下段部５１を容易に版抜けさせることができる。

ここでグリーンシート積層体６２をいったんペースト印刷装置から取り外して、電極下段部５１を所定時間、所定温度で乾燥させる。その結果、電極下段部５１中に含まれる有機溶剤量を低減し、電極下段部５１をある程度固化させる。このような乾燥を行っておくと、後でペーストＰ３の重ね塗りを行った場合でも電極下段部５１の形状が崩れにくくなり、ひいては上面１３側の外部端子電極４１の形成精度が高くなる。

次に、グリーンシート積層体６２を再びペースト印刷装置にセットし、その上面１３側に別のメタルマスク７２を配置する。このメタルマスク７２は、電極上段部５２印刷用のメタルマスク（厚さ３０μｍ）であって、電極上段部５２を形成すべき箇所に複数の開口部７４が透設されている。開口部７４の開口面積は開口部７３の開口面積よりも小さく設定されており、今回の印刷時のほうが前回の印刷時に比べて印刷層の印刷領域が小さくなっている。なお、メタルマスク７２における各開口部７４の下側開口縁は、電極下段部５１の上面に当接して支持される。従って、メタルマスク７２は、グリーンシート積層体６２の上面１３から若干浮いた状態で配置される。かかる配置態様を採ることは、確実に段差をつけるうえで好都合である。そして、このようなマスク配置状態で上面側外部端子電極用ニッケルペーストＰ３を刷り込むようにすると、各開口部７４を介してペーストＰ３が印刷され、電極下段部５１上に電極上段部５２が積み重ねられるようにして形成される（図１２参照）。本実施形態では、使用後のメタルマスク７１を別のメタルマスク７２に交換して印刷を行っているため、上面１３側の外部端子電極４１の形成精度を向上させることができる。

印刷後、メタルマスク７２とグリーンシート積層体６２とを引き離し、メタルマスク７２から電極上段部５２を版抜けさせる。なお、本実施形態では高粘度ペーストの印刷に適したメタルマスク７２を用いているため、所望の形状を保持したまま電極上段部５２を容易に版抜けさせることができる。この後、グリーンシート積層体６２をペースト印刷装置から取り外して電極上段部５２を乾燥させる。その結果、電極下段部５１上に電極上段部５２を積み重ねた２段構造であって、電極下段部５１と電極上段部５２との境界に段差部５３を有する所望の表面端子部１４１が、上面１３側に形成される（図１３参照）。なお、この表面端子部１４１は、後に焼成されて外部端子電極４１となる。
（７）下面１４側における表面端子部１４２の形成

ここで使用する下面側外部端子電極用ニッケルペーストＰ４は、７０．０質量％の無機固形分と３０．０質量％のビヒクルとを含んでいる。無機固形分は、ニッケル粉末（Ｄ_SEM＝０．４〜３．０μｍ）と、共材（チタン酸バリウム粉末）とからなる。ビヒクルは、樹脂（エトセル）と、有機溶剤（テルピネオール）とからなる。そして、このような組成のペーストＰ４の粘度は、印刷時に約１００Ｐａ・ｓ（東機産業株式会社製 ＲＥ８０型粘度計３°×Ｒ７．７ロータ ５rpm １分値 ２５℃）に調整される。

次に、上記の下面側外部端子電極用ニッケルペーストＰ４を印刷するに際し、導体部１３１，１３２が形成されたグリーンシート積層体６２を、従来周知のスクリーン印刷装置にセットする。そして、グリーンシート積層体６２の下面１４上に、メッシュマスク８１を重ね合わせるようにして配置する（図１４参照）。このメッシュマスク８１は、下面１４側の外部端子電極４２を形成すべき箇所がメッシュ部８２となっている。このようなマスク配置状態でメッシュマスク８１の上面に下面側外部端子電極用ニッケルペーストＰ４を供給し、スキージの移動によってそのペーストＰ４を刷り込むようにする。このとき印刷厚は約２５μｍに設定される。すると、各メッシュ部８２を介してペーストＰ４が印刷され、グリーンシート積層体６２の下面１４側にて各導体部１３１，１３２の下端面を覆うように表面端子部１４２が形成される。印刷後、メッシュマスク８１とグリーンシート積層体６２とを引き離し、メッシュマスク８１から表面端子部１４２を版抜けさせる（図１５参照）。なお、本実施形態では低粘度ペーストの印刷に適したメッシュマスク８１を用いているため、クラック等を生じさせることなく表面端子部１４２を容易に版抜けさせることができる。この後、グリーンシート積層体６２をスクリーン印刷装置から取り外して乾燥を行い、表面端子部１４２をある程度固化させる。
（８）溝入れ、脱脂、同時焼成、めっき、ブレーク

次に、グリーンシート積層体６２にブレーク用の溝を格子状に入れた後、このグリーンシート積層体６２を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペーストＰ１〜Ｐ４中のニッケルが同時焼結し、セラミック焼結体となる。なお、上面１３側と下面１４側とでは焼成収縮率が異なるため、通常はこの時点で反りが発生する。焼成収縮率が異なる理由は、本実施形態の場合、上面１３側における表面端子部１４１の占有面積よりも、下面１４側における表面端子部１４２の占有面積のほうが大きいことが要因の１つである。即ち、占有面積の大きい下面１４側の焼成収縮率が相対的に大きくなり、結果として上面１３側に凸の反りが発生する要因となっている。

次に、得られたセラミック焼結体が有する各外部端子電極４１，４２に対して無電解ニッケルめっき（厚さ０．５μｍ〜３．０μｍ程度）を行い、続いて無電解金めっき（厚さ０．１μｍ〜１．０μｍ程度）を行う。外部端子電極４１，４２の表面にめっきが施されていないと、共材として含まれるチタン酸バリウムが表面に露出してしまう。その点、めっき層４３があるとチタン酸バリウムが表面に露出しなくなり、めっき濡れ性の向上が図られる。そして、めっきを行った後に前記溝に沿ってセラミック焼結体をブレークすれば、複数の積層セラミックコンデンサ１１を得ることができる。

従って、本実施形態によれば以下の効果を得ることができる。

（１）図１６，図１７は、積層部１２の反りの量９１よりも外部端子電極４１の高さ９０のほうが大きい本実施形態の積層セラミックコンデンサ１１を示す。図１６ははんだ付け前の状態、図１７ははんだ付け後の状態である。これに対する比較例（従来例）の積層セラミックコンデンサ１１Ａを図１８に示す。図１８においては、積層部１２の反りの量９１よりも外部端子電極４１の高さ９０のほうが小さくなっている。比較例のものは、外部端子電極４１Ａが単純な形状であって、表面積もあまり大きくないため、はんだバンプ１８との接触面積が小さい。従って、外部端子電極４１Ａと、ＩＣチップ搭載基板１６の電極１９とのはんだ接合が不完全になりやすい。これに対して本実施形態のものは、外部端子電極４１の形状が複雑であって、表面積も大きくなっているため、はんだバンプ１８との接触面積も大きい。従って、外部端子電極４１の先端のコプラナリティが多少悪くても、はんだバンプ１８を介して接続した場合に好適な接合状態を得ることができる（図１７参照）。よって、ＩＣチップ搭載基板１６（他部品）との接続信頼性に優れた積層セラミックコンデンサ１１を提供することができる。

（２）また、本実施形態の製造方法によると、ビア導体３１，３２と外部端子電極４１とを別工程にて形成するため、樹脂テープの剥離とともに導体部１３１，１３２が持ち去られたとしても、表面端子部１４１を形成することにより、不利益を回避することができる。また、外部端子電極４１の形成にあたりニッケルペーストＰ３を２回重ねて印刷する方法を採用しているため、所望とする十分な高さ及び所望とする多段構造の外部端子電極４１を比較的簡単にかつ確実に得ることができる。

（３）外部端子電極４１の底面略中央部は、積層部１２の上面１３から若干引っ込んだビア導体３１，３２の端面に対して直接接続されている。換言すると、外部端子電極４１の底面略中央部は、上面１３あるいは下面１４より積層部１２内部側で、ビア導体３１，３２の端面に対して接続されている。このため、外部端子電極４１の一部がビアホール３３内に埋まった状態となり、結果として外部端子電極４１の接合強度が向上する。
[第２実施形態]

次に、図１９〜図２２に基づき第２実施形態について説明する。本実施形態では、第１実施形態のときとは若干異なる方法で積層セラミックコンデンサ１１の製造を行っている。

第１実施形態で示した「（１）グリーンシート６１の形成」、「（２）内部電極部１２１，１２２の形成」及び「（３）グリーンシート６１の積層圧着」を順次実施して、複数（本実施形態では３つ）のグリーンシートブロック体１６１を作製する（図１９参照）。これらのグリーンシートブロック体１６１は、後に複数のセラミック誘電体層１５となる複数のグリーンシート６１を積層してなる。グリーンシート６１の片側面には、後に内部電極層２１，２２となる内部電極部１２１，１２２が形成されている。

次に、第１実施形態で示した「（４）レーザー照射によるビアホール３３の形成」を実施し、各グリーンシートブロック体１６１に直径約１２０μｍのビアホール３３を多数個貫通形成する（図２０参照）。さらに、第１実施形態で示した「（５）圧入充填法による導体部１３１，１３２の形成」を実施し、各ビアホール３３内に、後にビア導体３１，３２となる導体部１３１，１３２を充填形成する（図２１参照）。次に、電極充填後の各グリーンシートブロック体１６１を積層一体化してグリーンシート積層体６２とする（図２２参照）。この後、第１実施形態で示した「（６）上面１３側における表面端子部１４１の形成」、「（７）下面１４側における表面端子部１４２の形成」及び「（８）溝入れ、脱脂、同時焼成、めっき、ブレーク」を順次実施する。

そして、以上のようなプロセスによっても所望の積層セラミックコンデンサ１１が製造可能である。特にこのプロセスによれば、積層数の多い積層セラミックコンデンサ１１を比較的容易に得ることができる。

本発明は、上記実施形態に限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）第１主面及び第２主面を有するとともに、前記第１主面側に凸の反りを有し、複数の誘電体層と複数の内部電極層とが交互に積層された構造の積層部と、前記複数の誘電体層を貫通し、前記複数の内部電極層を電気的に接続するビア導体と、前記ビア導体とは別体で形成され、前記第１主面側にて前記ビア導体に接続された外部端子電極とを備え、前記外部端子電極の高さが前記反りの量よりも大きいことを特徴とする積層電子部品。

（２）第１主面及び第２主面を有するとともに、反りを有し、複数のセラミック誘電体層とニッケルを主成分として形成された複数の内部電極層とが交互に積層された構造の積層部と、ニッケルを主成分として形成され、前記複数のセラミック誘電体層を貫通し、前記複数の内部電極層を電気的に接続するビア導体と、ニッケルを主成分として前記ビア導体とは別体で形成され、前記第１主面側にて前記ビア導体に接続された外部端子電極とを備え、前記外部端子電極の高さが前記反りの量よりも大きいことを特徴とする積層電子部品。

（３）第１主面、第２主面、複数のセラミック誘電体層、複数の第１内部電極層及び複数の第２内部電極層を有するとともに、反りを有し、前記第１内部電極層及び前記第２内部電極層が前記セラミック誘電体層を介して一層おきに積層配置された構造の積層部と、前記複数のセラミック誘電体層を貫通し、前記複数の第１内部電極層を電気的に接続する第１ビア導体と、前記複数のセラミック誘電体層を貫通し、前記複数の第２内部電極層を電気的に接続する第２ビア導体と、前記ビア導体とは別体で形成され、前記第１主面側にて前記第１ビア導体に接続された外部端子電極とを備え、前記外部端子電極の高さが前記反りの量よりも大きいことを特徴とする、ビアアレイタイプの積層セラミックコンデンサ。

（４）反りを有する積層部の表面に、前記反りの量よりも高い外部端子電極が配置された積層電子部品の製造方法であって、前記内部電極層となる内部電極部を有し前記誘電体層となる複数のグリーンシートを積層してなるグリーンシートブロック体を複数形成し、それらのグリーンシートブロック体にビアホールを形成し、さらに前記ビアホール内に前記ビア導体となる導体部の形成用の材料を充填した後、前記複数のグリーンシートブロック体を積層一体化してグリーンシート積層体とする積層体形成工程と、前記グリーンシート積層体において前記導体部の端部に対応した箇所に、導電性材料を複数回重ねて印刷することにより、前記外部端子電極となる表面端子部を形成する電極印刷工程と、を含むことを特徴とする積層電子部品の製造方法。

（５）前記電極印刷工程では、前記導電性材料の印刷を重ねる毎に個々の印刷層の印刷領域を小さくすることを特徴とする、上記（４）記載の積層電子部品の製造方法。

（６）前記電極印刷工程では、メタルマスクを用いて印刷を行うことを特徴とする、上記（４）記載の積層電子部品の製造方法。

（７）前記電極印刷工程では、粘度が５００Ｐａ・ｓ以上５０００Ｐａ・ｓ以下のニッケルペーストを印刷することを特徴とする、上記（４）記載の積層電子部品の製造方法。

本発明を具体化した第１実施形態の積層セラミックコンデンサを示す概略断面図。 積層セラミックコンデンサの内層における接続を説明するための概略説明図。 積層セラミックコンデンサの内層における接続を説明するための概略説明図。 積層セラミックコンデンサにおける上面側の外部端子電極を示す概略断面図。 上面側の外部端子電極を示すＳＥＭ写真。 積層セラミックコンデンサにおける下面側の外部端子電極を示す概略断面図。 第１実施形態の積層セラミックコンデンサの製造方法において、内部電極層が形成されたグリーンシートを示す概略断面図。 上記の製造方法において、積層されたグリーンシートを示す概略断面図。 上記の製造方法において、ビアホールが貫通形成されたグリーンシート積層体を示す概略断面図。 上記の製造方法において、導体部が充填形成されたグリーンシート積層体を示す概略断面図。 上記の製造方法において、電極下段部を形成する際の状態を示す概略断面図。 上記の製造方法において、電極上段部を形成する際の状態を示す概略断面図。 上記の製造方法において、上面側の外部端子電極となる表面電極部が形成された状態を示す概略断面図。 上記の製造方法において、下面側の外部端子電極となる表面電極部を形成する前の状態を示す概略断面図。 上記の製造方法において、下面側の外部端子電極となる表面電極部が形成された状態を示す概略断面図。 積層部の反りの量よりも外部端子電極の高さのほうが大きい上記の積層セラミックコンデンサを示す概略図。 積層部の反りの量よりも外部端子電極の高さのほうが大きい上記の積層セラミックコンデンサを示す概略図。 積層部の反りの量よりも外部端子電極の高さのほうが小さい比較例（従来例）の積層セラミックコンデンサを示す概略図。 第２実施形態の積層セラミックコンデンサの製造方法において、複数のグリーンシートブロック体が形成された状態を示す概略断面図。 上記の製造方法において、前記複数のグリーンシートブロック体にビアホールが貫通形成された状態を示す概略断面図。 上記の製造方法において、ビアホール内に導体部が充填形成された状態を示す概略断面図。 上記の製造方法において、各グリーンシートブロック体を積層一体化してグリーンシート積層体が形成された状態を示す概略断面図。

符号の説明

１１…積層電子部品としての積層セラミックコンデンサ
１２…積層部
１３…第１主面としての上面
１４…第２主面としての下面
１５…誘電体層としてのセラミック誘電体層
１６…半導体集積回路素子搭載基板としてのＩＣチップ搭載基板
２１，２２…内部電極層
３１，３２…ビア導体
３３…ビアホール
４１，４２…外部端子電極
５１…電極下段部
５２…電極上段部
５３…段差部
６１…グリーンシート
６２…グリーンシート積層体
７１，７２…メタルマスク
８１…メッシュマスク
９０…外部端子電極の高さ
９１…反りの量
１２１，１２２…内部電極部
１３１，１３２…導体部
１４１，１４２…表面端子部
１６１…グリーンシートブロック体
Ｐ３…導電性材料としてのニッケルペースト

Claims (8)

1. 第１主面及び第２主面を有するとともに、反りを有し、複数の誘電体層と複数の内部電極層とが交互に積層された構造の積層部と、
   前記複数の誘電体層を貫通し、前記複数の内部電極層を接続するビア導体と、
   前記ビア導体とは別体で形成され、前記第１主面側にて前記ビア導体に接続された外部端子電極と
   を備え、前記外部端子電極の高さが前記反りの量よりも大きいことを特徴とする積層電子部品。
2. 前記外部端子電極の高さが、前記積層部の反りの量の１．５倍以上２．０倍以下であることを特徴とする請求項１に記載の積層電子部品。
3. 前記ビア導体は、前記第１主面及び前記第２主面間を貫通する貫通ビア導体であり、
   前記外部端子電極は、電極下段部と、前記電極下段部上に形成された電極上段部とを有し、
   前記第１主面に垂直な方向から見たときの前記電極上段部の投影面積は、前記第１主面に垂直な方向から見たときの前記電極下段部の投影面積よりも小さく、かつ、前記第１主面に垂直な方向から見たときの前記ビア導体の投影面積よりも大きくなるように設定されている
   ことを特徴とする請求項１または２に記載の積層電子部品。
4. 前記外部端子電極はニッケルを主成分として形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の積層電子部品。
5. 前記積層電子部品は、ビアアレイタイプの積層セラミックコンデンサであることを特徴とする請求項１乃至４のいずれか１項に記載の積層電子部品。
6. 前記第１主面は、半導体集積回路素子または半導体集積回路素子搭載基板が搭載されるべき面であり、前記第１主面側に配置された前記外部端子電極は、前記半導体集積回路素子または前記半導体集積回路素子搭載基板の電極に対して、はんだを介して接続されるべきものであることを特徴とする請求項１乃至５のいずれか１項に記載の積層電子部品。
7. 請求項１乃至６のいずれか１項に記載の積層電子部品の製造方法であって、
   前記内部電極層となる内部電極部を有し前記誘電体層となる複数のグリーンシートが積層され、前記ビア導体となる導体部が形成されたグリーンシート積層体を形成する積層体形成工程と、
   前記グリーンシート積層体において前記導体部の端部に対応した箇所に、導電性材料を複数回重ねて印刷することにより、前記外部端子電極となる表面端子部を形成する電極印刷工程と
   を含むことを特徴とする積層電子部品の製造方法。
8. 前記積層体形成工程では、前記内部電極層となる内部電極部を有し前記誘電体層となる複数のグリーンシートを積層一体化してグリーンシート積層体とした後、前記グリーンシート積層体にビアホールを形成し、さらに前記ビアホール内に前記導体部となる材料を充填することを特徴とする請求項７に記載の積層電子部品の製造方法。