JP2003318065A - 積層電子部品およびその製造方法 - Google Patents
積層電子部品およびその製造方法Info
- Publication number
- JP2003318065A JP2003318065A JP2002117521A JP2002117521A JP2003318065A JP 2003318065 A JP2003318065 A JP 2003318065A JP 2002117521 A JP2002117521 A JP 2002117521A JP 2002117521 A JP2002117521 A JP 2002117521A JP 2003318065 A JP2003318065 A JP 2003318065A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- resin tape
- insulator
- forming
- via conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
高い導通性を有し且つ少ない工数とコストで製造できる
積層電子部品およびその製造方法を提供する。 【解決手段】複数の絶縁層6,8と複数の内部電極1
0,12とを交互に積層した積層部2と、この積層部2
における内部電極10,10間または内部電極12,1
2間を接続するビア導体13,14と、を備え、かかる
ビア導体13,14のうち、上記積層部2における最上
層の絶縁層8を貫通するビア導体13,14は、かかる
絶縁層8の表面3上に突出する突出部16を一体に有し
ている、積層電子部品1。
Description
ンサ、積層インダクタ、積層コンデンサ内蔵基板などの
積層電子部品およびその製造方法に関する。
表面上に実装すべきICチップ、他の電子部品、または
配線基板などと導通するための接続端子が上記電子部品
などの表装電極部に接続して形成される。ところで、実
装すべきICチップなどの小型化、高性能化、および高
機能化に伴って、上記電子部品などの表面における実装
精度(実装信頼性)を高めることが求められている。かか
る要求に対応するには、上記電子部品などの表装電極部
の全てにバンプなどの接続端子を形成することが望まし
い。
などの表装電極部ごとに接続端子を形成することは、上
記電子部品などの製造工数および製造コストが増加する
と共に、かかる接続端子と内部の電極や配線との導通が
不安定になる、という問題があった。本発明は、以上に
説明した従来の技術における問題点を解決し、表面にお
ける高い実装精度および内部電極との高い導通性を有し
且つ少ない工数とコストで製造できる積層電子部品およ
びその製造方法を提供する、ことを課題とする。
決するため、接続端子となる接続用の突出部を積層電子
部品内部のビア導体と一体化する、ことに着想して成さ
れたものである。即ち、本発明の積層電子部品(請求項
1)は、複数の絶縁層と複数の内部電極とを交互に積層
した積層部と、かかる積層部における内部電極間を接続
するビア導体と、を備え、上記ビア導体のうち、上記積
層部における最上層の絶縁層および最下層の絶縁層の少
なくとも一方を貫通するビア導体は、かかる絶縁層の表
面上に突出する突出部を一体に有している、ことを特徴
とする。
に位置する絶縁層の少なくとも一方を貫通し且つ内部電
極とも接続するビア導体の端部が、上記積層部の表面に
突出してバンプなどの接続端子となる突出部を形成して
いる。従って、表面における高い実装精度および内部電
極との高い導通性を有する積層電子部品とすることがで
きる。本明細書において、単に「表面」と記載した場合
は、積層部において対向する表面および裏面の一方また
は双方が含まれる。尚、上記突出部は、その表面に例え
ばNiメッキおよびAuメッキを被覆し、当該メッキ膜
上にハンダなどの低融点合金からなるバンプ(接続端子)
を形成しても良い。また、内部電極は、所定パターンを
有する金属製の電極または配線層を含む。更に、本発明
の対象となる積層電子部品には、積層コンデンサ、積層
インダクタ、積層コンデンサ内蔵基板、積層モジュール
基板などであり、これらには前記積層部の絶縁層がセラ
ミック製または樹脂製である形態の双方が含まれる。
製造方法(請求項2)は、樹脂テープ上に複数の絶縁層と
なる複数の絶縁体と複数の内部電極とを交互に積層した
積層部を形成する工程と、上記樹脂テープを貫通し且つ
上記積層部の全体または上記積層部の一部を貫通するビ
アホールを形成する工程と、かかるビアホール内に導電
性材料を充填してビア導体を形成する工程と、上記樹脂
テープを剥離することにより、上記積層部の表面上に上
記ビア導体と一体の突出部を形成する工程と、を含む、
ことを特徴とする。
およびビア導体を形成した後で、樹脂テープを剥離する
ことにより、上記積層部の表面上に上記ビア導体と一体
の突出部を同時に形成することができる。また、上記積
層部の表面(表面および裏面の少なくとも一方)における
所定の位置に、上記突出部をビア導体と一体にして精度
良く形成できる。しかも、少ない工数により上記積層
部、ビア導体、および突出部を含む積層電子部品を確実
に製造でき、そのコストの低減も可能である。尚、上記
ビアホールの形成には、レーザ加工または極細径のドリ
ルによる穿孔方法などが用いられる。また、上記絶縁体
には、セラミックグリーンシートまたはシート状の樹脂
などを用いることができ、上記セラミックグリーンシー
トを焼成し、あるいは上記樹脂などを層状の形態とする
ことで前記絶縁層となる。
製造方法(請求項3)は、樹脂テープ上に第1のベース絶
縁層となる第1の絶縁体を形成する工程と、かかる第1
の絶縁体の表面上に複数の別の絶縁体と複数の内部電極
とを交互に積層して積層部を形成する工程と、上記樹脂
テープを貫通し且つ上記積層部の全体または上記積層部
の一部を貫通するビアホールを形成する工程と、かかる
ビアホール内に導電性材料を充填してビア導体を形成す
る工程と、上記積層部における上記第1の絶縁体の反対
側に第2のベース絶縁層となる第2の絶縁体を積層する
工程と、上記樹脂テープを剥離することにより、上記第
1の絶縁体の表面上に上記ビア導体と一体の突出部を形
成する工程と、を含む、ことを特徴とする。
第1の絶縁体を含む上記積層部に第2のベース絶縁層と
なる第2の絶縁体を積層した後で、樹脂テープを剥離す
ることにより、上記積層部における第1の絶縁体の表面
上に上記ビア導体と一体の突出部を同時に形成すること
ができる。また、上記積層部の表面における所定の位置
に、上記突出部を内部のビア導体と一体にして精度良く
形成できる。しかも、上記積層部、ビア導体、および突
出部を含む積層電子部品を少ない工数によって確実に製
造でき、且つそのコストを低減することも可能である。
製造方法(請求項4)は、樹脂テープ上に絶縁層となる絶
縁体を形成する工程と、上記樹脂テープの表面と上記絶
縁体の表面との間を貫通するビアホールを形成する工程
と、かかるビアホール内に導電性材料を充填してビア導
体を形成する工程と、かかるビア導体を形成した上記絶
縁体の表面上に、ビア導体を形成した複数の別の絶縁体
と複数の内部電極とを交互に積層して積層部を形成する
工程と、上記樹脂テープを剥離することにより、上記積
層部の表面上に上記ビア導体と一体の突出部を形成する
工程と、を含む、ことを特徴とする。
縁体にビアホールおよびビア導体を形成し、かかる絶縁
体の表面上に、別途にビア導体を形成した複数の別の絶
縁体と複数の内部電極とを積層して上記積層部を形成し
た後、上記樹脂テープを剥離することにで、上記積層部
の表面上に上記ビア導体と一体の突出部を同時に形成す
ることができる。また、上記積層部の表面(表面および
裏面の少なくとも一方)における所定の位置に、上記突
出部を内部のビア導体と一体にして精度良く形成でき
る。しかも、比較的少ない工数により積層部、ビア導
体、および突出部を含む積層電子部品を確実に製造でき
るため、そのコストの低減も可能である。
の製造方法(請求項5)は、樹脂テープ上に絶縁層となる
絶縁体を形成する工程と、上記樹脂テープの表面と上記
絶縁体の表面との間を貫通するビアホールを形成する工
程と、かかるビアホールを形成した上記絶縁体の表面上
に、ビアホールを形成した複数の別の絶縁体と複数の内
部電極とを交互に積層して積層部を形成する工程と、か
かる積層部の積層方向に沿って貫通するビアホール内に
導電性材料を充填してビア導体を形成する工程と、上記
樹脂テープを剥離することにより、上記積層部の表面上
に上記ビア導体と一体の突出部を形成する工程と、を含
む、ことを特徴とする。
縁体にビアホールを形成し、かかる絶縁体の表面上に、
別途にビアホールを形成した複数の別の絶縁体と複数の
内部電極とを積層して積層部とし、その積層方向に沿っ
て貫通するビアホール内に導電性材料を充填してビア導
体を形成した後、上記樹脂テープが剥離される。これに
より、上記積層部の表面上に上記ビア導体と一体の突出
部を同時に形成することができる。このため、上記積層
部の表面(表面および裏面の少なくとも一方)における所
定の位置に、上記突出部を内部のビア導体と一体にして
精度良く形成できる。しかも、比較的少ない工数により
積層部、ビア導体、および突出部を含む積層電子部品を
確実に製造できるため、そのコストの低減も可能であ
る。
シートを用いても良い。このグリーンシートには、例え
ばチタン酸バリウム(BaTiO3)、アルミナ(Al2
O3)、ムライト(3Al2O3・2SiO2)、窒化ア
ルミニウム(AlN)などが含まれる。また、前記樹脂テ
ープは、厚みが数10〜数100μmであり、これを形
成する樹脂には、例えばポリエチレンテレフタレート
(以下、PETと称する)が含まれる。更に、公知のドク
ターブレード法などにより、セラミックグリーンシート
などを製造する際に用いられるキャリアテープを、前記
樹脂テープとして使用すると、工数を少なくすることが
できるため、好適である。
適な形態を図面と共に説明する。図1(A)は、本発明の
積層セラミックコンデンサ(積層電子部品)1の概略を示
す断面図である。かかる積層セラミックコンデンサ1
は、図1(A)に示すように、複数の絶縁層6,8と複数
の内部電極10,12とを交互に積層した積層部2、か
かる積層部2の内部電極10,10間を接続する第1の
ビア導体13、および内部電極12,12間を接続する
第2のビア導体14を備えている。上記絶縁層6の厚み
は、1〜数10μm、特に1〜10μmが好適であり、
上記絶縁層8の厚みは、数10〜数100μm、特に5
0〜300μmが好適であって、両者は何れもチタン酸
バリウムなどを主成分とするセラミックからなる。
5〜10μmで且つAg、Pd、Ag−Pd、Niなど
の金属またはこれらの合金からなる焼結体である。尚、
図1(A)で積層部2の最上層に位置する絶縁層8は第1
のベース絶縁層であり、最下層に位置する絶縁層8は第
2のベース絶縁層である。このうち、内部電極10は、
第1のビア導体13により互いに接続する第1のパター
ンを有し、内部電極12は、第2のビア導体14により
互いに接続する第2のパターンを有する。尚、内部電極
10およびビア導体13と内部電極12およびビア導体
14とは、一方の組を正極とし他方の組を負極として活
用される。
3は、積層部2の絶縁層6,8を貫通しつつ各内部電極
10と接続し且つ内部電極10,10間も接続する。ま
た、第2のビア導体14は、積層部2の絶縁層6,8を
貫通しつつ各内部電極12と接続し且つ内部電極12,
12間も接続する。即ち、第1のビア導体13は、内部
電極12,12間の絶縁層6を貫通し、一方、第2のビ
ア導体14は、内部電極10,10間の絶縁層6を貫通
するため、これらは互いに絶縁されている。ビア導体1
3,14は、積層部2の表面3上に数10〜数100μ
mほど突出する突出部(接続用突出部)16をそれぞれ一
体に有する。突出部16は、その表面に図示しない厚み
数μmのNiメッキ膜およびAuメッキ膜が被覆され、
表面3上に実装する図示しないICチップまたは上記積
層セラミックコンデンサ1が実装されるプリント基板と
の接続端子として活用される。
層6,8と、これらの間に交互に位置する複数の内部電
極10,12と、これらと前記同様に接続するビア導体
13,14とを備え、積層部2の裏面(表面)4上にもビ
ア導体13,14と一体の突出部18を形成した積層セ
ラミックコンデンサ(積層電子部品)1aとしても良い。
即ち、表面3上に実装するICチップなどとの実装と共
に、該コンデンサ1aの裏面4におけるプリント基板な
どとの接続も精度良く行うことが可能となる。尚、突出
部18の表面も上記同様のNiおよびAuメッキ膜を被
覆しても良い。
1,1aによれば、積層部2内の内部電極10,12に
導通する第1および第2のビア導体13,14は、積層
部2の表面3や裏面4上に突出する突出部16,18を
一体に有している。従って、積層部2の表面3や裏面4
おけるICチップなどとの高い実装精度および内部電極
10,12との高い導通性が得られるため、信頼性を高
めることも可能となる。尚、図1(A),(B)にて、突出
部16,18の形状は、円柱形の形態としたが、後述す
る突出部と一体のビア導体を形成する工程における該ビ
ア導体用の導電性ペーストの粘度などによって、ドーム
(半球)形状などにすることもできる。
ンサ1を製造するための本発明における第2の製造方法
(請求項3)を、図2乃至図5に基づいて説明する。図2
(A)は、セラミックグリーンシートである絶縁体6(8)
と、その一方の表面に付着した樹脂テープ5(7)とから
なるシートSの断面を示す。上記絶縁体6(8)は、例え
ばチタン酸バリウムなどのセラミック粉末に有機バイン
ダなどの添加剤を加えて混練して得られたセラミックス
ラリを、樹脂テープ(バックテープ)5(7)の表面に、公
知のドクターブレード法により塗布して乾燥させたグリ
ーンシートである。絶縁体6は、焼成後の厚みが1〜数
10μm、特に1〜10μmになるよう形成されてい
る。また、絶縁体8は、焼成後の厚みが数10〜数10
0μm、特に50〜300μmになるよう形成され、焼
成後の厚みが数10〜数100μmとなる1枚のグリー
ンシートを用いても良いが、焼成後の厚みが1〜数10
μmとなるグリーンシートを複数枚積層したものを用い
ても良い。更に、樹脂テープ5(7)は、PETなどの樹
脂からなり厚みが数10μmのフィルムである。尚、シ
ートSにおいて、前記第1または第2のベース絶縁層8
となるものは絶縁体8とし、そのバックテープを樹脂テ
ープ7とする。
樹脂テープ5(7)が付着していない絶縁体6(8)の表面
に、Ag、Pd、Ag−Pd、Niなどの金属または合
金の粉末を含み且つ所定の流動性を有する導電性ペース
トを、例えばスクリーン印刷により第1または第2のパ
ターンに塗布する。この結果、内部電極10,12を個
別に形成したシートS1,S2が得られる。尚、シート
S1の内部電極10は、後述する第1のビア導体13に
接続され、シートS2の内部電極12は、後述する第2
のビア導体14に接続される。
せ、図2(C)中の矢印で示すように、シートSにおいて
追って第1のベース絶縁層となる絶縁体8の上に、シー
トS1の絶縁体6および内部電極10を圧着し、図3
(A)に示すように、シートS,S1を積層する。更に、
図3(B)中の矢印で示すように、上方に位置するシート
S1の樹脂テープ5を剥離して除去する。尚、図2(C)
乃至図3(B)では、シートS,S1を積層した後、上方
のシートS1の樹脂テープ5を剥離したが、先にシート
S1から樹脂テープ5を剥離してからシートSと積層し
ても良い。
記シートS1の絶縁体6の表面上に、絶縁体6の表面に
第2のパターンの内部電極12を形成した前記シートS
2と内部電極10を形成した別のシートS1とを交互に
複数積層して圧着する。その結果、図3(C)に示すよう
に、最下層に位置し追って第1のベース絶縁層8となる
絶縁体8および樹脂テープ7を有するシートSの上に、
複数の絶縁体6と内部電極10,12とが交互に積層さ
れると共に、最上層に絶縁体6および樹脂テープ5を有
するシートS2を有する積層部2が形成される。
ザ(例えば炭酸ガスレーザ)を照射することにより、図4
(A)に示すように、最上層と最下層の樹脂テープ5,7
の間を貫通するビアホール9を複数形成する。次いで、
上記複数のビアホール9内に前記同様の金属などからな
る導電性ペースト(導電性材料)を、例えば穴埋め印刷に
より充填する。その結果、図4(B)に示すように、各ビ
アホール9内には、第1のビア導体13および第2のビ
ア導体14の何れかが形成される。図4(B)に示すよう
に、第1のビア導体13は、積層部2内における第1の
パターンを有する各内部電極10と接続され且つ内部電
極10,10間をも接続する。一方、第2のビア導体1
4は、第2のパターンを有する各内部電極12と接続さ
れ且つ内部電極12,12間をも接続する。
層部2を上下反転させた状態で、最下層となる樹脂テー
プ5を剥離した後、図5(A)に示すように、追って第2
のベース絶縁層となる絶縁体8および樹脂テープ7から
なる前記同様のシートSを最下層に圧着して積層する。
この結果、積層部2内のビア導体13,14の下端が絶
縁体8により塞がれて絶縁される。そして、積層部2の
最上層および最下層に付着した樹脂テープ7,7を剥離
して除去すると、図5(B)に示すように、積層部2の表
面3上に第1および第2のビア導体13,14と一体の
突出部16が複数形成される。その後、突出部16を有
する積層部2を、図示しない焼成炉中に挿入し、絶縁体
6,8を形成するセラミック成分および内部電極10,
12の金属成分など応じて、800〜1400℃に0.
5〜6時間ほど加熱して焼成する。
数の絶縁層6,8と第1・第2の内部電極10,12と
を交互に積層した積層部2、第1の内部電極10,10
間を接続し且つ積層部2の表面3上に突出する突出部1
6を一体に有する第1のビア導体13、および第2の内
部電極12,12間を接続し且つ積層部2の表面3上に
突出する突出部16を一体に有する第2のビア導体14
を有する積層セラミックコンデンサ(積層電子部品)1を
得ることができる。
る絶縁体8は、焼成後において第1のベース絶縁層8と
なり、最下層に位置する絶縁体8は第2のベース絶縁層
8となる。また、前記樹脂テープ7の厚みを変えること
により、突出部16の高さを変更することができる。更
に、シートS,S1,S2の絶縁体6,8は、複数の層
を予め積層したものとしても良い。加えて、以上の工程
では、樹脂テープ5を剥離した後で絶縁体8および樹脂
テープ7からなるシートSを積層したが、樹脂テープ5
を剥離した後で露出する絶縁層6の表面にビア導体1
3,14と導通する内部電極10,12を形成してか
ら、上記シートSを積層するようにしても良い。
求項2)は、以下のようにして行う。図6(A)に示すよう
に、前記シートSの上に、内部電極10を形成した複数
の前記シートS1と、内部電極12を形成した複数の前
記シートS2とを交互に積層し且つそれらの樹脂テープ
5を剥離して、複数の絶縁体6,8とこれらの間に位置
する内部電極10,12とからなる積層部2を形成す
る。次に、図6(B)に示すように、かかる積層部2に複
数のビアホール9を例えばレーザの照射によって形成し
た後、図7(A)に示すように、これらのビアホール9内
に前記同様の導電性ペーストを充填する。
7,7を剥離すると、図7(B)に示すように、積層部2
の表面3上に複数の突出部16を、積層部2の裏面4下
に複数の突出部18を形成する。その後、前記同様の焼
成を施す。以上のような第1の製造方法によっても、前
記図1(B)に示したような積層セラミックコンデンサ1
aを得ることができる。尚、図7(A)において、下側の
樹脂テープ7を剥離し、絶縁体8の下側に更に別の絶縁
体8を積層して、最下層の絶縁層8とすることにより、
前記図1(A)で示した積層セラミックコンデンサ1と同
様なコンデンサを得ることもできる。
(請求項4)に関する。図8(A)に示すように、絶縁体8
および樹脂テープ7からなるシートSと、絶縁体6、樹
脂テープ5、および内部電極10を有する複数のシート
S1と、絶縁体6、樹脂テープ5、および内部電極12
を有する複数のシートS2と、を用意する。上記シート
S,S1,S2には、図8(A)に示すように、所定の位
置にビアホール9が複数形成され、各ビアホール9内に
は、前記同様の導電性ペースト(導電性材料)が充填され
ることで、ビア導体13,14が形成される。
Sの絶縁体8上に、内部電極10を有するシートS1を
積層し且つその樹脂テープ5を剥離し、その絶縁体6上
に内部電極12を有するシートS2を積層し且つその樹
脂テープ5を剥離する。かかるシートS1,S2を交互
に積層し、最上層に絶縁体8を有するシートS1を圧着
する。尚、ここでは、シートS上にシートS1,S2を
個別に積層する都度、上方のシートの樹脂テープ5を剥
離したが、予め係るテープ5をシートS1,S2から剥
離した絶縁体6を積層する工程としても良い。その結
果、図8(B)に示すように、表面3と裏面4とに樹脂テ
ープ7を付着させた積層部2を得ることができる。この
際、ビア導体13,13またはビア導体14,14は、
図示のように互いに同軸心にして接続される。
付着する樹脂テープ7,7を剥離して除去することによ
り、当該積層部2の表面3上および裏面4上にビア導体
13,14と一体の突出部16,18が複数形成され
る。その後、かかる突出部16,18を有する積層部2
を前記同様に焼成することにより、積層部2、ビア導体
13,14、およびかかるビア導体13,14と一体で
且つ積層部2の表面3および裏面4上に突出する複数の
突出部16,18を有する前記図1(B)に示した積層セ
ラミックコンデンサ1aが得られる。尚、図8(B)で、
下側の樹脂テープ7を剥離した跡に更に別の絶縁体8を
積層して最下層の絶縁層8とすることにより、前記積層
セラミックコンデンサ1と同様なコンデンサを得ること
もできる。
(請求項5)に関する。図9(A)に示すように、絶縁体8
および樹脂テープ7からなるシートSと、絶縁体6、樹
脂テープ5、内部電極10を有する複数のシートS1
と、絶縁体6、樹脂テープ5、内部電極12を有する複
数のシートS2と、を用意する。シートS1,S2,S
には、図示のように、所定の位置にビアホール9が複数
形成されている。次に、図9(B)に示すように、上記シ
ートSの絶縁体8上に、内部電極10を有するシートS
1を積層し且つその樹脂テープ5を剥離し、その絶縁体
6上に内部電極12を有するシートS2を積層し且つそ
の樹脂テープ5を剥離する。かかるシートS1,S2を
交互に積層し、最上層に絶縁体8および樹脂テープ7を
有するシートS1を圧着する。尚、予め、上記シートS
1,S2から樹脂テープ5を剥離した絶縁体6を、上記
シートSの絶縁体8上に積層する工程としても良い。
複数の絶縁体6とこれらの間に位置する内部電極10,
12とを有する積層部2が得られる。この際、シートS
1,S2,Sの各ビアホール9は、積層部2の表面3と
裏面4との間を直線状に貫通する。これらの長尺なビア
ホール9内に、前記同様の導電性ペーストをそれぞれ充
填する。この結果、図9(B)の左側に示すように、各ビ
アホール9内には、内部電極10,10と接続する第1
のビア導体13または内部電極12,12と接続するビ
ア導体14の何れかが形成される。
着する樹脂テープ7,7を剥離して除去すると、当該積
層部2の表面3上および裏面4上にビア導体13,14
と一体の前記突出部16,18が複数形成される。その
後、前記同様に焼成すると、積層部2、ビア導体13,
14、およびかかるビア導体13,14と一体で且つ積
層部2の表面3および裏面4上に突出する複数の突出部
16,18をそれぞれ有する前記図1(B)に示した積層
セラミックコンデンサ(積層電子部品)1aを得ることが
できる。尚、図9(B)の左側で、下側の樹脂テープ7を
剥離した跡に更に別の絶縁体8を積層して最下層の絶縁
層8とすることで、前記積層セラミックコンデンサ1と
同様なコンデンサを得ることもできる。
限定されるものではない。例えば、前記ビア導体13,
14は、前記積層部2の表面3と裏面4との間を貫通す
るか、あるいは裏面4側の絶縁層8のみを除いた積層部
2を貫通し、且つ表面3および裏面4の少なくとも一方
の上に突出した突出部16,18を形成していたが、こ
れらの形態に限られない。即ち、少なくとも積層部2の
表面3または裏面4を形成する絶縁層8のみを貫通し且
つ内部電極10,12と接続する短いビア導体13,1
4としても良い。かかる形態のビア導体13,14と共
に、積層部2内の内部電極10,10間または内部電極
12,12間のみを接続する短いビア導体13,14を
併用した形態とすることも可能である。
(絶縁体)6を挟んで交互に積層されて積層部2を形成す
る形態としたが、1つの絶縁層6を挟んで同じ内部電極
10,10または内部電極12,12が隣接して配置さ
れる形態としても良い。更に、前記各形態のビア導体1
3,14は、図1,図4〜9中における積層部2内で互
いに隣接し且つ交互に配置したが、上記各図の奥行き方
向にも交互に隣接して配置される。この結果、隣接する
ビア導体13,14には、互いに逆向きの電流が流れ、
これらにより生じる磁界が相殺されるため、積層セラミ
ックコンデンサ1などにおける等価直列インダクタンス
(ESL)の低減が可能となる。
記セラミック(セラミックグリーンシート)に限らず、エ
ポキシ、ポリエステル、ポリイミド、またはビスマレイ
ミド・トリアジンなどの樹脂や、これらにガラスフィラ
などの無機フィラ、ガラス繊維、または合成樹脂を含有
させた複合材を適用しても良い。かかる樹脂や複合材か
らなる絶縁層を用いる場合、前記内部電極10,12や
ビア導体13,14は、例えば銅メッキを用いて形成
し、更にパターン形成用に公知のフォトリソグラフィ技
術が用られる。更に、前記ビアホールを形成する手段
は、前記レーザの照射に限らず、極細径のドリルやメカ
ニカルパンチなどを用いても良い。尚、本発明の積層電
子部品には、前記積層コンデンサの他、積層インダク
タ、積層コンデンサ内蔵基板、積層モジュール基板など
も含まれる。
(請求項1)によれば、積層部の最上層および最下層に位
置する絶縁層の少なくとも一方を貫通し且つ内部電極と
接続するビア導体の端部が上記積層部の表面に突出して
接続端子となる突出部を形成している。従って、表面の
実装精度および内部電極との高い導通性を高めた積層電
子部品とすることができる。また、本発明の積層電子部
品の製造方法(請求項2〜5)によれば、樹脂テープを剥
離すると同時に、前記積層部の表面上に上記ビア導体と
一体の突出部を形成することができるため、少ない工数
により上記積層部、ビア導体、および突出部を含む積層
電子部品を確実に形成でき且つそのコストの低減も可能
となる。
品を示す断面図。
る本発明の第2の製造方法における各工程を示す概略
図。
図。
図。
図。
示す概略図。
図。
各工程を示す概略図。
示す概略図。
品) 2………………積層部 3………………表面 4………………裏面(表面) 5,7…………樹脂テープ 6,8…………絶縁層/絶縁体 9………………ビアホール 10,12……内部電極 13,14……ビア導体 16,18……突出部 S,S1,S2…シート
Claims (5)
- 【請求項1】複数の絶縁層と複数の内部電極とを交互に
積層した積層部と、 上記積層部における内部電極間を接続するビア導体と、
を備え、 上記ビア導体のうち、上記積層部における最上層の絶縁
層および最下層の絶縁層の少なくとも一方を貫通するビ
ア導体は、かかる絶縁層の表面上に突出する突出部を一
体に有している、ことを特徴とする積層電子部品。 - 【請求項2】樹脂テープ上に複数の絶縁層となる複数の
絶縁体と複数の内部電極とを交互に積層した積層部を形
成する工程と、 上記樹脂テープを貫通し且つ上記積層部の全体または上
記積層部の一部を貫通するビアホールを形成する工程
と、 上記ビアホール内に導電性材料を充填してビア導体を形
成する工程と、 上記樹脂テープを剥離することにより、上記積層部の表
面上に上記ビア導体と一体の突出部を形成する工程と、
を含む、 ことを特徴とする積層電子部品の製造方法。 - 【請求項3】樹脂テープ上に第1のベース絶縁層となる
第1の絶縁体を形成する工程と、 上記第1の絶縁体の表面上に複数の別の絶縁体と複数の
内部電極とを交互に積層して積層部を形成する工程と、 上記樹脂テープを貫通し且つ上記積層部の全体または上
記積層部の一部を貫通するビアホールを形成する工程
と、 上記ビアホール内に導電性材料を充填してビア導体を形
成する工程と、 上記積層部における上記第1の絶縁体の反対側に第2の
ベース絶縁層となる第2の絶縁体を積層する工程と、 上記樹脂テープを剥離することにより、上記第1の絶縁
体の表面上に上記ビア導体と一体の突出部を形成する工
程と、を含む、 ことを特徴とする積層電子部品の製造方法。 - 【請求項4】樹脂テープ上に絶縁層となる絶縁体を形成
する工程と、 上記樹脂テープの表面と上記絶縁体の表面との間を貫通
するビアホールを形成する工程と、 上記ビアホール内に導電性材料を充填してビア導体を形
成する工程と、 上記ビア導体を形成した上記絶縁体の表面上に、ビア導
体を形成した複数の別の絶縁体と複数の内部電極とを交
互に積層して積層部を形成する工程と、 上記樹脂テープを剥離することにより、上記積層部の表
面上に上記ビア導体と一体の突出部を形成する工程と、
を含む、 ことを特徴とする積層電子部品の製造方法。 - 【請求項5】樹脂テープ上に絶縁層となる絶縁体を形成
する工程と、 上記樹脂テープの表面と上記絶縁体の表面との間を貫通
するビアホールを形成する工程と、 上記ビアホールを形成した上記絶縁体の表面上に、ビア
ホールを形成した複数の別の絶縁体と複数の内部電極と
を交互に積層して積層部を形成する工程と、 上記積層部の積層方向に沿って貫通するビアホール内に
導電性材料を充填してビア導体を形成する工程と、 上記樹脂テープを剥離することにより、上記積層部の表
面上に上記ビア導体と一体の突出部を形成する工程と、
を含む、 ことを特徴とする積層電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002117521A JP2003318065A (ja) | 2002-04-19 | 2002-04-19 | 積層電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002117521A JP2003318065A (ja) | 2002-04-19 | 2002-04-19 | 積層電子部品およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003318065A true JP2003318065A (ja) | 2003-11-07 |
Family
ID=29534692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002117521A Pending JP2003318065A (ja) | 2002-04-19 | 2002-04-19 | 積層電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003318065A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347648A (ja) * | 2004-06-04 | 2005-12-15 | Ngk Spark Plug Co Ltd | 積層電子部品及びその製造方法 |
JP2008066712A (ja) * | 2006-08-09 | 2008-03-21 | Murata Mfg Co Ltd | 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法 |
JP2009295828A (ja) * | 2008-06-06 | 2009-12-17 | Panasonic Corp | 電子部品 |
JP2018060968A (ja) * | 2016-10-07 | 2018-04-12 | 日本特殊陶業株式会社 | セラミック基板の製造方法 |
-
2002
- 2002-04-19 JP JP2002117521A patent/JP2003318065A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347648A (ja) * | 2004-06-04 | 2005-12-15 | Ngk Spark Plug Co Ltd | 積層電子部品及びその製造方法 |
JP4597585B2 (ja) * | 2004-06-04 | 2010-12-15 | 日本特殊陶業株式会社 | 積層電子部品及びその製造方法 |
JP2008066712A (ja) * | 2006-08-09 | 2008-03-21 | Murata Mfg Co Ltd | 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法 |
US7894202B2 (en) | 2006-08-09 | 2011-02-22 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
JP2009295828A (ja) * | 2008-06-06 | 2009-12-17 | Panasonic Corp | 電子部品 |
JP2018060968A (ja) * | 2016-10-07 | 2018-04-12 | 日本特殊陶業株式会社 | セラミック基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6872893B2 (en) | Wiring board provided with passive element and cone shaped bumps | |
JP5404312B2 (ja) | 電子装置 | |
JP3956851B2 (ja) | 受動素子内蔵基板及びその製造方法 | |
JP2005347648A (ja) | 積層電子部品及びその製造方法 | |
WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
US20210329786A1 (en) | Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and substrate with a built-in electronic component | |
JP2004119483A (ja) | 素子内蔵基板 | |
JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
KR101477426B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
JP2003318065A (ja) | 積層電子部品およびその製造方法 | |
JP4269657B2 (ja) | 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板 | |
JP2001035990A (ja) | 半導体装置 | |
JP2006032747A (ja) | 積層電子部品及びその製造方法 | |
JP2008244029A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
JPH11345734A (ja) | 積層セラミックコンデンサ | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
US20090021887A1 (en) | Multi-layer capacitor and wiring board having a built-in capacitor | |
JP2019029404A (ja) | 回路基板、電子部品および電子モジュール | |
JP4558004B2 (ja) | 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器 | |
KR100653247B1 (ko) | 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 | |
JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
JP2000040879A (ja) | 配線基板 | |
JP2003347467A (ja) | 電子装置 | |
JP4511573B2 (ja) | 電子部品およびこれを備えた電子機器 | |
JP4558058B2 (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080906 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081028 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081219 |