JP5287102B2 - 電子部品および電子部品用基板ならびにそれらの製造方法 - Google Patents

電子部品および電子部品用基板ならびにそれらの製造方法 Download PDF

Info

Publication number
JP5287102B2
JP5287102B2 JP2008254426A JP2008254426A JP5287102B2 JP 5287102 B2 JP5287102 B2 JP 5287102B2 JP 2008254426 A JP2008254426 A JP 2008254426A JP 2008254426 A JP2008254426 A JP 2008254426A JP 5287102 B2 JP5287102 B2 JP 5287102B2
Authority
JP
Japan
Prior art keywords
outer conductor
conductor
electronic component
base material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008254426A
Other languages
English (en)
Other versions
JP2010087232A (ja
Inventor
豊 森木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008254426A priority Critical patent/JP5287102B2/ja
Publication of JP2010087232A publication Critical patent/JP2010087232A/ja
Application granted granted Critical
Publication of JP5287102B2 publication Critical patent/JP5287102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、表面実装部品を実装した電子部品およびそれに用いる電子部品用基板ならびにそれらの製造方法に関し、特に、電子部品用基板上に表面実装部品を実装する技術に関する。
セラミック多層基板などの基板上に表面実装部品を実装する方法として、基板に設けられた外部導体にはんだペーストを塗布し、そのはんだペースト上に表面実装部品の端子電極を搭載し、リフローすることによりはんだペーストを溶融させて外部導体と表面実装部品の端子電極とを接合する方法がある。
ところで、近年、電子部品の小型化、高機能化が求められており、基板には基板内部だけでなく基板表面にも多数の配線が設けられている。そして、基板上に設けられた外部導体に表面実装部品を実装する際には、溶融したはんだが意図しない近接する配線の方向に流れることのないようにしなければならない。そのため、表面実装部品を実装する外部導体と他の配線との間隔を狭くすることは困難であった。
一方、外部導体に表面実装部品を搭載した状態でリフローすると、はんだのセルフアライメント効果によって、多かれ少なかれ搭載位置から表面実装部品が移動する。このセルフアライメント効果による表面実装部品の移動を考慮して、特許文献1(特開2008−72035)には、外部導体の位置ではなくはんだの位置に合わせて表面実装部品を搭載する技術が開示されている。この特許文献1の方法によれば、リフロー時に溶融したはんだが外部導体と表面実装部品とに適度に濡れ広がるため、セルフアライメント効果によって表面実装部品を外部導体の中央部に向けて移動させることができる。
特開2008−72035
しかし、特許文献1の方法によっては、セルフアライメント効果によって表面実装部品が外部導体の中央部に向けて移動するものの、選択するはんだやはんだと外部導体との濡れ性、その他のリフロー条件によって、セルフアライメント効果による表面実装部品の移動方向および移動距離は様々に変化する。そのため、表面実装部品が所望の位置に実装されるように表面実装部品の移動を制御するのは困難である。
そこで、本発明は、リフロー時の表面実装部品の移動を方向づけて、リフロー後の実装位置を制御した電子部品およびそれに用いる電子部品用基板ならびにそれらの製造方法を提供することにある。
上記問題点を解決するために、本発明の電子部品は、基材層と、基材層の少なくとも一方主面に形成された複数の外部導体と、を有する電子部品用基板と、外部導体の表面に形成されたはんだと、はんだを介して外部導体に電気的に接続された表面実装部品と、を備える電子部品において、少なくとも一部の外部導体が、その表面が基材層の主面に対して傾斜している傾斜外部導体であり、基材層を貫通して形成されている層間接続導体が傾斜外部導体の中心位置とは異なる位置で傾斜外部導体に電気的に接続されており、かつ、層間接続導体が基材層の主面に凸部または凹部を形成していることによって、傾斜外部導体が傾斜していることを特徴としている。
また、本発明の電子部品は、傾斜外部導体が隣接する外部導体に向かって傾斜していることが好ましい。
また、本発明の電子部品は、表面実装部品の端子電極の中心位置が、傾斜外部導体の中心位置よりも低端部側に近いことが好ましい。
なお、本発明において、基材層とは未焼成のものだけでなく焼成済のものも含む。すなわち、本発明における電子部品用基板を作成する工程においては、未焼成の基材層に外部導体を形成し、基材層および外部導体を一括焼成してもよいし、一旦焼成して作成した基材層に外部導体を形成し、基材層および外部導体を再度焼成してもよい。
本発明によれば、基板に形成された外部導体のうち少なくとも一部の外部導体が、その表面が基材層の主面に対して傾斜している傾斜外部導体であるため、リフロー時の表面実装部品の移動を方向づけて、リフロー後の実装位置を制御することができる。
以下、図1〜図9を参照しながら本発明を説明する。
図1は、本発明の実施例による電子部品用基板11およびそれを用いた電子部品1を示す概略断面図である。図2は、電子部品用基板11の上に表面実装部品10aおよび10bが実装された状態を部分的に拡大して示す概略断面図である。図3は、図1で示した電子部品1を上から見た状態を示す上面図である。
図1に示すように、電子部品用基板11は、積層された複数の基材層2を備えている。また、基材層2の少なくとも一方主面3には複数の外部導体6が形成されている。実施例1による電子部品用基板11では、基材層2の反対の主面13にも外部導体6が形成されている。主面13に形成された外部導体6は、図示しないプリント基板などのマザーボードに電子部品用基板11を電気的に接続するために用いられる。なお、主面13に形成された外部導体6には、表面実装部品を接続してもよい。この場合、主面13を樹脂で封止した上でマザーボードに接続する。また、基材層2の各層には、各基材層2を貫通して形成される層間接続導体4や面内導体5が必要に応じて設けられている。
図2に示すように、一部の外部導体6は、外部導体6の表面7が基材層2の主面3に対して傾斜している傾斜外部導体16である。この傾斜外部導体16は、層間接続導体4が傾斜外部導体16の中心位置Bとは異なる位置で傾斜外部導体16と接続されており、かつ、この層間接続導体4が基材層2の主面3に対して凸部14を形成することによって外部導体6が傾斜したものである。図1および図2においては、傾斜外部導体16は、隣接する外部導体6に向かって傾斜している。
電子部品1は、図1に示すように、電子部品用基板11に複数の表面実装部品10a〜10cを実装したものである。具体的には、図2に示すように、表面実装部品10bが、基材層2に形成された外部導体6の表面7に設けられたはんだ8を介して外部導体6に電気的に接続されている。
また、図2に示すように、本実施例においては、傾斜外部導体16があるため、傾斜外部導体16に実装された表面実装部品10aの端子電極15の中心位置Aは、傾斜外部導体16の中心位置Bよりも低端部16a側に近い。これは、電子部品用基板11に表面実装部品10aを実装する際に、リフロー時の熱によってはんだ8が溶融して表面実装部品10aが移動するからである。なお、ここで表面実装部品10aの端子電極15の中心位置Aおよび傾斜外部導体16の中心位置Bとは、平面方向の両端部からの中点のことをいう。
その結果、図3に示すように、表面実装部品10aと隣接する表面実装部品10bとの間隔を狭くすることができるため、より多くの表面実装部品を実装することができる。また、図3に示すように、表面実装部品10aと表面実装部品10bとの間隔を狭くすることによって、表面実装部品10aと電子部品用基板11の端部23との間隔を広くすることができる。これにより、表面実装部品10aを実装したとしても、電子部品用基板11の主面を覆うシールドケースを取り付ける部分を確保することができる。この基板の端部23との間隔は、基板分割時の干渉防止のためにも必要である。
なお、実施例1では、図3に示すように、表面実装部品10aの端子電極が並ぶ方向に対して垂直な方向、すなわち隣接する表面実装部品10bの方向に移動させているが、表面実装部品10aの端子電極が並ぶ方向に対して平行な方向に移動させてもよい。
また、図4に示すように、複数の傾斜外部導体16を設ける場合は同じ方向に傾斜させる必要はない。リフロー前に間隔を広く取りたい部分およびリフロー後に表面実装部品の間隔を狭くしたい部分を考慮して傾斜方向を適宜調整することができる。実施例1においては、層間接続導体4の形成位置によって傾斜外部導体16の傾斜方向を容易に調整することができる。
また、傾斜外部導体16は、表面実装部品の間隔を狭くしたり、基板の端部との間隔を確保する場合に限らず、傾斜外部導体16と隣接する外部導体とにまたがるようにはんだが塗布された場合に、当該はんだを確実に傾斜外部導体の方へ移動させるためにも用いることができる。
次に、図5〜図9を参照して電子部品用基板11およびそれを用いた電子部品1の製造方法を説明する。
(1)電子部品用基板の製造方法
図5は、実施例1による電子部品用基板11の製造方法を示す概略工程図である。図5(a)は基材層用セラミックグリーンシートに外部導体を形成した状態を示す図、図5(b)は焼成後の電子部品用基板を示す図である。電子部品用基板11は、所定の導体パターンを形成したセラミックグリーンシート2aを積層し、これを焼成することによって作製する。
1.基材層を準備する工程
実施例1においては、図5(a)に示すように、基材層用セラミックグリーンシート2aを準備する。基材層用セラミックグリーンシート2aを作製するにあたっては、まず、セラミック粉末に、バインダー、分散剤、可塑剤および有機溶剤などを各々適量添加し、これらを混合することにより、セラミックスラリーを作製する。実施例1では、セラミック粉末として、アルミナ粉末を用いた。
次に、このセラミックスラリーをドクターブレード法などの方法によってシート状に成形し、基材層用セラミックグリーンシート2aを作製する。
2.外部導体を形成する工程
次に、基材層用セラミックグリーンシート2aに、所定の導体パターンを形成する。図5(a)に示すように、実施例1においては、未焼成の層間接続導体4a、未焼成の面内導体5aおよび未焼成の外部導体6aを基材層用セラミックグリーンシート2aに形成する。未焼成の層間接続導体4aは、基材層用セラミックグリーンシート2aに、これを貫通する層間接続導体用孔をレーザー照射などの方法によって設け、この層間接続導体用孔に導電性ペーストを充填することにより形成する。未焼成の面内導体5aおよび未焼成の外部導体6aは、基材層用セラミックグリーンシート2a上に導電性ペーストをスクリーン印刷することによって形成する。なお、未焼成の層間接続導体4a、未焼成の面内導体5aおよび未焼成の外部導体6aは電子写真法やインクジェット法により形成してもよい。
ここで、導電性ペーストは、Ag、Ag−Pt合金、Ag−Pd合金、Cu、Auなどの低融点かつ比抵抗の小さい金属と樹脂とを混合させてなる。
特に、層間接続導体用の導電性ペーストに含まれる樹脂の量が少ないと、焼成工程における層間接続導体4の収縮率が基材層2の収縮率よりも低くなるため、基材層2の主面3に対して凸部14を形成することが可能になる。反対に、基材層2の主面3に対して凹部を形成する場合には、層間接続導体用の導電性ペーストに含まれる樹脂の量を多くして、層間接続導体4の収縮率を基材層2の収縮率よりも高くすればよい。
また、未焼成の外部導体6aは、未焼成の層間接続導体4aの中心位置が未焼成の外部導体6aの中心位置になるように形成するのが一般的である。しかし、一部の未焼成の外部導体6aは、未焼成の層間接続導体4aの中心位置が未焼成の外部導体6aの中心位置とは異なる位置で電気的に接続されるように形成する。これにより、図5(b)に示すように、後述する焼成工程において層間接続導体が基材層の主面に対して凸部14または凹部を形成した際に、外部導体6が傾斜して傾斜外部導体16を形成する。具体的には、図5(a)に示すように、基材層の主面に対して凸部を形成するように未焼成の層間接続導体4aを形成する場合には、未焼成の層間接続導体4aが、未焼成の外部導体6aの中心位置よりも隣接する未焼成の外部導体6aから遠い位置に形成される。反対に、図6に示すように、基材層の主面に対して凹部を形成するように層間接続導体4を形成する場合には、層間接続導体4が、傾斜外部導体16の中心位置よりも隣接する外部導体6に近い位置に形成される。
次に、基材層用セラミックグリーンシート2aを必要に応じて積層、圧着する。
なお、各基材層用セラミックグリーンシート2aの間または最外層に、基材層用セラミックグリーンシート2aの焼結温度では実質的に焼結しない拘束層用セラミックグリーンシートを積層してもよい。実質的に焼結しない拘束層用セラミックグリーンシートは焼成工程において実質的に収縮しない。そのため、焼成工程における基材層の平面方向への収縮を抑制することができ、電子部品用基板11の寸法精度を高めることができるからである。
3.焼成する工程
次に、基材層用セラミックグリーンシート2aと未焼成の層間接続導体4aと未焼成の面内導体5aと未焼成の外部導体6aとを、基材層用セラミックグリーンシート2aが焼結する温度で焼成する。基材層用セラミックグリーンシート2aの焼結温度は、その材料として低温焼結セラミック材料を用いた場合には、1050℃以下であり、特に800〜1050℃であることが好ましい。このとき、基材層を上下方向から一定の圧力を加えながら焼成してもよいし、圧力を加えずに、無加圧の状態で焼成してもよい。ただし、基材層2の主面に対して凸部を形成するように未焼成の層間接続導体4aを形成した場合には、無加圧焼成が好ましい。加圧焼成の場合、焼成により未焼成の層間接続導体4aを隆起させることができないからである。
焼成によって、基材層用セラミックグリーンシート2aは少なくとも厚み方向に収縮する。上述の拘束層用セラミックグリーンシートを設けた場合には、基材層の平面方向への収縮は実質的に抑制できるが、厚み方向には収縮する。
ここで、先述したように、導電性ペーストにおける樹脂の含有量を調整することによって、基材層用セラミックグリーンシート2aと未焼成の層間接続導体4aの収縮率を異ならせることができる。図5(b)に示すように、基材層2の収縮率よりも層間接続導体4の収縮率が小さければ、層間接続導体4は隆起し、基材層2の主面3に対して凸部を形成する。このように、層間接続導体4が隆起することによって未焼成の外部導体が傾斜し、傾斜外部導体16を形成する。ここで、収縮率とは、厚み方向への収縮のみならず平面方向への収縮も含む。ただし、先述した拘束層用セラミックグリーンシートを設けた場合には、平面方向への収縮は実質的に抑制されるため、基材層と層間接続導体の収縮率の差は、専ら厚み方向への収縮率の差に起因する。
なお、最外層に拘束層用セラミックグリーンシートを積層して焼成した場合には、焼成後の拘束層を除去する。除去方法としては、ウェットブラスト、サンドブラスト、超音波洗浄などを用いることができる。
以上の工程を経ることにより、傾斜外部導体16を備えた電子部品用基板11が作製される。
(2)電子部品の製造方法
電子部品1は、電子部品用基板11の外部導体6にはんだ8を介して表面実装部品10を実装することにより作製される。表面実装部品10としては、トランジスタやICなどの能動素子、チップコンデンサやチップ抵抗などの受動素子を実装する。
図7は、電子部品用基板11の外部導体6にはんだペースト8a~8cを塗布し、はんだ8aおよび8bの上に表面実装部品10a〜10cを搭載した状態、すなわちリフロー前の状態を示す概略断面図である。
図2および図7に示すように、外部導体6および傾斜外部導体16の表面7にはんだペースト8a〜8cを塗布する。塗布方法としては、印刷やディップなどの方法を用いることができる。
傾斜外部導体16にはんだペースト8aを塗布する場合には、図2および図7に示すように、傾斜外部導体16の高端部16b側にはんだペースト8aを塗布する。高端部16b側にはんだペースト8aを塗布することにより、中心部にはんだペーストを塗布した場合に比べて、隣接するはんだペースト8bとの間隔を広くすることができる。そのため、はんだペースト8aに表面実装部品10aを搭載する際に、隣接する表面実装部品10bとの接触をさけるための表面実装部品間の間隔を確保することが可能になる。
次に、はんだペースト8a〜8cの上に表面実装部品10a〜10cを搭載する。その後、所定の温度でリフローすることによりはんだペースト8a〜8cを溶融させ、外部導体6および傾斜外部導体16と表面実装部品10a〜10cの端子電極とを接合させる。
ここで、はんだ8はリフロー時に外部導体6と表面実装部品10の端子電極とに適度に濡れ広がる。その結果、いわゆるセルフアライメント効果によって、表面実装部品10が移動する。このとき、傾斜外部導体16の高端部16b側に搭載されていた表面実装部品10aは、傾斜に沿って、低端部16a側に移動する。すなわち、傾斜外部導体16の傾斜方向に、はんだ8の流れおよび表面実装部品の移動を方向づけることができる。そのため、傾斜外部導体16に近接する配線が設けられていたとしても、配線側の傾斜を高くすることにより、当該はんだ8が近接する配線の方へ移動することを防止できる。
また、リフロー後に、傾斜外部導体16の中心位置よりも低端部16a側に近いところに表面実装部品10aの端子電極の中心位置が移動していると、隣接する表面実装部品10bとの間隔を狭くすることができる。この場合、表面実装部品を搭載する際、すなわちリフロー前には表面実装部品と隣接する表面実装部品との間隔を広くすることができ、かつ、表面実装部品を実装した後、すなわちリフロー後には表面実装備品と電子部品用基板の端部との間隔を広くすることができる。そのため、従来であれば、搭載時の表面実装部品同士の接触や実装後のシールドケースとの接触を避けるために表面実装部品を実装できなかった部分にも、本発明によれば表面実装部品を実装することができる。また、基板の端部に表面実装部品を実装する場合だけでなく、本発明によれば、表面実装部品同士の間隔を狭くすることができるため、従来よりも多くの表面実装部品を実装することが可能になる。なお、図1〜図4に示すように、傾斜外部導体16に接合された表面実装部品10aは、傾斜に沿って傾くことがある。
以上の工程により、リフロー時の表面実装部品の移動を方向づけて、リフロー後の表面実装部品の実装位置を制御した高密度配線の電子部品を作製できる。
図8は、本発明の電子部品用基板11の製造方法の他の実施例を示す概略工程図である。図8(a)は基材層用セラミックグリーンシートと突起電極形成用セラミックグリーンシートとを積層した状態を示す図であり、図8(b)は焼成後に突起電極形成用セラミックグリーンシートを除去した状態を示す図、図8(c)基材層に外部導体を形成した状態を示す図である。なお、傾斜外部導体16の作製方法以外は実施例1と同様であるため省略する。また、この電子部品用基板11を用いて電子部品1を作製する工程も実施例1と同様であるため省略する。
実施例1では、焼成工程によって未焼成の外部導体6aを傾斜させることにより傾斜外部導体16を作製したが、実施例2では、未焼成の外部導体6aを基材層2の主面に形成する工程において、未焼成の傾斜外部導体16aを作製する。具体的には、図8に示すように、突起電極24が形成された基材層2を準備する工程と、基材層2に未焼成の外部導体6aおよび未焼成の傾斜外部導体16aを形成する工程と、これらを焼成する工程を経ることにより、傾斜外部導体16を備える電子部品用基板11を作製する。以下、各工程を詳細に説明する。
図8(a)(b)は、基材層2に突起電極24を形成する工程を示す図である。まず、所定の未焼成の面内導体5aや層間接続導体4aを形成した基材層用セラミックグリーンシート2aに未焼成の突起電極形成用層間接続導体24aを形成した突起電極形成用セラミックグリーンシート12aを積層する。突起電極形成用セラミックグリーンシート12aは基材層用セラミックグリーンシート2aの焼結温度では焼結しない。そのため、突起電極形成用セラミックグリーンシート12aは焼成後に除去することができる。このようにして、図8(b)に示すような、突起電極24が形成された基材層2を作製することができる。
次に、図8(c)に示すように、突起電極24が形成された基材層2の主面に未焼成の外部導体6aを形成する。このとき、突起電極24が外部導体6の中心位置とは異なる位置で外部導体6に電気的に接続されるように未焼成の外部導体6aをスクリーン印刷などによって形成すれば、未焼成の外部導体6aは突起電極24の部分で盛り上がるため、未焼成の傾斜外部導体16aを形成することができる。すなわち、突起電極24は、未焼成の傾斜外部導体16aの高端部側に近い位置に設けられている。
次に、基材層2と未焼成の外部導体6aおよび未焼成の傾斜外部導体16aを焼成することにより、基材層2の主面に外部導体6および傾斜外部導体16を備える電子部品用基板11を作製する。
図9は、本発明の電子部品用基板11の製造方法の他の実施例を示す概略断面図である。なお、未焼成の傾斜外部導体26aの作製方法以外は実施例1と同様であるため省略する。また、電子部品用基板11を用いて電子部品1を作製する工程も、実施例1と同様であるため省略する。
図9に示すように、基材層2の主面3に未焼成の外部導体を形成する際に、導電性ペーストの塗布量を変化させることによって未焼成の傾斜外部導体を形成し、これを焼成することによって傾斜外部導体26を作製する。実施例3における傾斜外部導体は、その表面7のみが基材層2の主面3に対して傾斜している。実施例3によると、未焼成の外部導体を印刷する際に、実施例1および2のように未焼成の層間接続導体の位置を考慮しなくてよい点で好ましい。
その他、未焼成の外部導体をプレスすることにより傾斜させるなど、種々の方法によって傾斜外部導体を備える電子部品用基板を作製することが可能である。
また、傾斜外部導体は、必ずしも隣接する表面実装部品との間隔を狭くするために用いる必要はない。傾斜外部導体の傾斜によりはんだの流れを方向づけることによって、はんだが意図しない方向に流れて表面実装部品が所望の外部導体とは異なる外部導体に実装されるのを防止するために、傾斜外部導体を用いることも可能である。
本発明の実施例1にかかる電子部品用基板およびそれを用いた電子部品を示す概略断面図である。 本発明の実施例1にかかる電子部品用基板に表面実装部品を実装した状態を部分的に拡大して示す概略断面図である。 図1に示した電子部品を上から見た状態を示す上面図である。 本発明の実施例1にかかる他の電子部品用基板およびそれを用いた電子部品を示す概略断面図である。 本発明の実施例1にかかる電子部品用基板の製造方法を示す概略工程図であり、(a)は基材層用セラミックグリーンシートに外部導体を形成した状態を示す図、(b)は焼成後の電子部品用基板を示す図である。 本発明の実施例1にかかる電子部品用基板の他の製造方法を示す概略断面図である。 本発明の実施例1にかかる電子部品の製造方法を示す概略断面図である。 本発明の実施例1にかかる電子部品用基板の他の製造方法を示す概略工程図であり、(a)は基材層用セラミックグリーンシートと突起電極形成用セラミックグリーンシートとを積層した状態を示す図、(b)は焼成後に突起電極形成用セラミックグリーンシートを除去した状態を示す図、(c)基材層に外部導体を形成した状態を示す図である。 本発明の実施例1にかかる電子部品用基板の他の製造方法を示す概略断面図である。
符号の説明
1 電子部品
2 基材層
3,13 基材層の主面
4 層間接続導体
6 外部導体
7 外部導体の表面
8 はんだ
10a,10b,10c 表面実装部品
11 電子部品用基板
12a 突起電極形成用グリーンシート
14 凸部
15 表面実装部品の端子電極
16,26 傾斜外部導体
16a 傾斜外部導体の低端部
16b 傾斜外部導体の高端部
23 電子部品用基板の端部
24 突起電極

Claims (3)

  1. 基材層と、前記基材層の少なくとも一方主面に形成された複数の外部導体と、を有する電子部品用基板と、
    前記外部導体の表面に形成されたはんだと、
    前記はんだを介して前記外部導体に電気的に接続された表面実装部品と、を備える電子部品において、
    少なくとも一部の前記外部導体は、表面が前記基材層の主面に対して傾斜している傾斜外部導体であり、
    前記基材層を貫通して形成されている層間接続導体が前記傾斜外部導体の中心位置とは異なる位置で前記傾斜外部導体に電気的に接続されており、かつ、前記層間接続導体が前記基材層の主面に凸部または凹部を形成していることによって、前記傾斜外部導体が傾斜していることを特徴とする電子部品。
  2. 前記傾斜外部導体は、隣接する前記外部導体に向かって傾斜していることを特徴とする、請求項1に記載の電子部品。
  3. 前記表面実装部品の端子電極の中心位置は、前記傾斜外部導体の中心位置よりも低端部側に近いことを特徴とする、請求項1または2に記載の電子部品。
JP2008254426A 2008-09-30 2008-09-30 電子部品および電子部品用基板ならびにそれらの製造方法 Active JP5287102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008254426A JP5287102B2 (ja) 2008-09-30 2008-09-30 電子部品および電子部品用基板ならびにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008254426A JP5287102B2 (ja) 2008-09-30 2008-09-30 電子部品および電子部品用基板ならびにそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2010087232A JP2010087232A (ja) 2010-04-15
JP5287102B2 true JP5287102B2 (ja) 2013-09-11

Family

ID=42250899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008254426A Active JP5287102B2 (ja) 2008-09-30 2008-09-30 電子部品および電子部品用基板ならびにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP5287102B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139048A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 インターポーザおよび電子機器
CN210692812U (zh) * 2017-02-01 2020-06-05 株式会社村田制作所 内插器以及电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032931A (ja) * 2003-07-10 2005-02-03 Toshiba Corp 回路基板、回路基板の製造方法及び電子回路装置

Also Published As

Publication number Publication date
JP2010087232A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5104932B2 (ja) 多層配線基板及びその製造方法
US7642468B2 (en) Multilayer wiring board and fabricating method of the same
JP3173410B2 (ja) パッケージ基板およびその製造方法
JP5233637B2 (ja) 多層セラミック基板、及び電子部品
JP4597585B2 (ja) 積層電子部品及びその製造方法
JP2005108950A (ja) セラミックモジュール部品およびその製造方法
JP6696121B2 (ja) 複合電子部品および抵抗素子
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
EP2129201B1 (en) Multilayer wiring substrate
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP4899645B2 (ja) モジュール部品及びその製造方法
JP5287102B2 (ja) 電子部品および電子部品用基板ならびにそれらの製造方法
JP5830864B2 (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP2013004866A (ja) 部品内蔵基板
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
JP2006032747A (ja) 積層電子部品及びその製造方法
JP4404063B2 (ja) 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
KR20210054215A (ko) 하이브리드 다층 배선 기판 및 이를 포함하는 프로브 카드
JP3823881B2 (ja) 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JP6164228B2 (ja) モジュールおよびその製造方法
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP4044552B2 (ja) セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5287102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150