JP4899645B2 - モジュール部品及びその製造方法 - Google Patents

モジュール部品及びその製造方法 Download PDF

Info

Publication number
JP4899645B2
JP4899645B2 JP2006154203A JP2006154203A JP4899645B2 JP 4899645 B2 JP4899645 B2 JP 4899645B2 JP 2006154203 A JP2006154203 A JP 2006154203A JP 2006154203 A JP2006154203 A JP 2006154203A JP 4899645 B2 JP4899645 B2 JP 4899645B2
Authority
JP
Japan
Prior art keywords
electrode
flat plate
semiconductor chip
plate portion
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006154203A
Other languages
English (en)
Other versions
JP2007324429A (ja
Inventor
誠 長村
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006154203A priority Critical patent/JP4899645B2/ja
Publication of JP2007324429A publication Critical patent/JP2007324429A/ja
Application granted granted Critical
Publication of JP4899645B2 publication Critical patent/JP4899645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

本発明は、半導体チップと回路基板とが一体化されたモジュール部品及びその製造方法に関し、更に詳しくは、モジュール部品としての機械的強度を高め、半導体チップと回路基板との電気的な接続信頼性を向上させたモジュール部品及びその製造方法に関する。
モジュール部品は、例えば特許文献１に記載された回路基板とその製造方法がある。この回路基板は、図１４に示すように、基板１と、基板１の一方の面（同図では上面）に配置される第１配線２と、薄膜回路を含み、基板１の上面に配置される薄膜回路チップ３と、薄膜回路チップ３の基板１と当接しない側の面に配置され、薄膜回路と外部との電気的な接続を担う接続端子３Ａと、基板１の上面に、第１配線２の所定の接続対象箇所と薄膜回路チップ３との間を埋めるように設けられる絶縁膜４と、接続対象箇所と接続端子３Ａとを結ぶ所定経路に沿って絶縁膜４の表面に設けられた凹凸領域と、絶縁膜の凹凸領域上に設けられ、第１配線２の接続対象箇所と薄膜回路チップ３の接続端子３Ａとを電気的に接続する第２配線５とを備えている。
上記回路基板を作製する場合には、基板１上に薄膜回路チップ３を搭載した後、基板１上に第１配線２を形成し、更に、薄膜回路チップ３と第１配線２の隙間を樹脂で埋めて絶縁膜４を形成する。その後絶縁膜４の表面をレーザー等で荒らして凹凸領域を形成し、この凹凸領域に導電性粒子を含む液体材料を供給して第２配線５を設け、薄膜回路チップ３と第１配線２とを電気的に接続する。これにより、薄膜回路チップ３に圧力を加えることなく薄膜回路チップ３と基板１側の第１配線２とを電気的に接続することができ、薄膜回路チップ３を損傷させることなく良好な接続状態を確保できるとされている。
特開２００５−２５１９１０
しかしながら、特許文献１に記載の回路基板（モジュール部品）の技術では、薄膜回路チップ（半導体チップ）３と第１配線２の隙間に形成された絶縁膜４の表面に凹凸領域を設け、この部分に導電性粒子を含む液体材料を供給して第２配線５を設けるため、第２配線５と絶縁膜４との密着力を凹凸領域のアンカー効果で高めることができるが、絶縁膜４と基板１の間や第１配線２と基板１の間等のその他の部分については密着を高める対策が施されていないため、その他の部分では各部材間の熱膨張差等に対する信頼性を十分に確保することができず、その部分での信頼性が十分ではなかった。
また、この技術は、薄膜回路チップのような薄い半導体チップの場合には適用することができるが、厚い半導体チップの場合には半導体チップと基板側の接続対象となる配線（電極）との間の段差が大きくなり、印刷による接続配線が難しくなる。また、この場合、印刷によって配線するためには基板側の配線の高さを極力半導体チップの高さに合わさなくてはならず、半導体チップに対する配線の高さを制御することが難しい。
本発明は、上記課題を解決するためになされたもので、半導体チップの厚さに左右されることなく半導体チップと基板の一体性を高めて機械的強度を向上させ、半導体チップと基板との接続信頼性を高めることができるモジュール部品及びその製造方法を提供することを目的としている。
本発明のモジュール部品は、平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されて構成されており、上記平板部はセラミック製平板部であり、上記支持部は上記セラミック製平板部の焼結温度では実質的に焼結しないセラミック粉末が樹脂で一体化された複合型支持部であることを特徴とするものである。
また、本発明のモジュール部品では、上記支持部は、上記半導体チップを取り囲むように形成された枠状の支持部であることが好ましい。
また、本発明のモジュール部品では、上記半導体チップと上記複合型支持部との隙間には上記樹脂と同一組成の樹脂が充填されていることが好ましい。
また、本発明のモジュール部品では、平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されて 構成されており、上記平板部はセラミック製平板部であり、上記柱状電極は上記セラミック製平板部と同時焼成によって形成されており、且つ、上記支持部は樹脂によって形成された樹脂製支持部であって、上記半導体チップと上記柱状電極とは上記樹脂によって一体化されたものであっても良い。
また、本発明のモジュール部品では、上記表面電極部及び上記入出力電極が設けられている側に、マザーボードへの接続用外部電極が設けられたものであっても良い。
また、本発明のモジュール部品の製造方法は、平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている、モジュール部品を製造するに際し、上記平板部となるセラミックグリーンシートと、上記未焼結柱状電極を有し且つ上記平板部となるセラミックグリーンシートの焼結温度では実質的に焼結しない、上記支持部となるセラミックグリーンシートとを積層し、得られた積層体を同時焼成することによって、セラミック製平板部及び未焼結支持部を有する基板を作製する工程と、上記半導体チップを、その入出力電極部が上記柱状電極の表面電極部と同一面となるように、上記セラミック製平板部に搭載する工程と、上記半導体チップと上記支持部との隙間に樹脂を充填すると共にその樹脂を上記未焼結支持部に含浸させて、硬化させる工程と、上記表面電極と上記入出力電極部とを再配線ラインによって接続する工程と、を備えたことを特徴とするものである。
また、本発明の他のモジュール部品の製造方法は、平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている、モジュール部品を製造するに際し、上記平板部となるセラミックグリーンシートと、上記柱状電極となる未焼結柱状電極とを同時焼成することによってセラミック製平板部と焼結済み柱状電極とが一体化した基板を作製する工程と、上記半導体チップを、その入出力電極部が上記柱状電極の表面電極部と同一面となるように、上記セラミック製平板部に搭載する工程と、上記半導体チップと上記支持部との隙間に樹脂を充填し、硬化させて、上記半導体チップと上記柱状電極を一体化すると共に上記樹脂からなる支持部を形成する工程と、上記表面電極と上記入出力電極部とを再配線ラインによって接続する工程と、を備えたことを特徴とするものである。
本発明によれば、半導体チップの厚さに左右されることなく半導体チップと基板の一体性を高めて機械的強度を向上させ、半導体チップと基板との接続信頼性を高めることができるモジュール部品及びその製造方法を提供することができる。
以下、図１〜図１３に示す実施形態に基づいて本発明を説明する。
第１の実施形態
まず、図１に基づいて本実施形態のモジュールについて説明する。
本実施形態のモジュール部品１０は、例えば図１の上面斜視図（ａ）、下面斜視図（ｂ）及び側断面図（ｃ）に示すように、平板状の基板（回路基板）１１と、半導体チップ１２とを備えている。回路基板１１は、平板部１３と、平板部１３の主面（上面）の外周縁部に沿って所定間隔を空けて配列された複数の柱状電極１４と、これらの柱状電極１４を支持するように平板部１３の周縁部に沿って矩形枠状に形成された支持部１５と、を備え、支持部１５の内側に半導体チップ１２を収納するキャビティが形成されている。
また、半導体チップ１２は、図１の（ｃ）に示すように、一方の主面（上面）に入出力電極１２Ａを有し、その他方の主面（下面）が搭載面となるようにして平板部１３に搭載されている。半導体チップ１２は、例えばシリコン半導体素子、ガリウム砒素半導体素子等の能動素子によって構成されている。複数の柱状電極１４は、支持部１５内に埋設された状態でそれぞれの外周面が支持部１５と密着しており、支持部１５によって強固に支持されている。
複数の柱状電極１４の上端面は、図１の（ａ）、（ｃ）に示すように支持部１５の上面から露出し、支持部１５の上面と同一面内に表面電極部１４Ａとして形成され、下端面で平板部１３に所定のパターンで形成された配線パターン１６に接続されている。また、複数の柱状電極１４の表面電極部１４Ａは、それぞれ半導体チップ１２の複数の入出力電極１２Ａの上面と実質的に同一面内になるように形成されている。
図１の（ａ）、（ｃ）に示すように半導体チップ１２と矩形枠状の支持部１５との間には半導体チップ１２を搭載する時のマージンとなっている隙間があり、この隙間には樹脂部１７が形成されている。この樹脂部１７は、同図の（ｃ）に示すように半導体チップ１２の下面以外の全ての面を覆い、その上面が半導体チップ１２の入出力電極１２Ａ、支持部１５及び複数の柱状電極１４の表面電極部１４Ａそれぞれの上面と実質的に同一面内に形成されている。
樹脂部１７は、例えば耐熱性、耐湿性に優れたエポキシ樹脂、フェノール樹脂、シアネート樹脂等の低応力樹脂からなる液状樹脂を塗布し、加熱により硬化させて形成されている。この樹脂部１７を設けることで、半導体チップ１２の厚みと支持部１５の高さに多少の差があっても、あるいは平板部１２の表面に多少の凹凸があっても半導体チップ１２の入出力電極１２Ａの上面と表面電極部１４Ａの上面とを同一面内になるように調整することができる。
そして、同一面内で高さの揃った複数の入出力電極１２Ａと複数の表面電極部１４Ａは、それぞれ再配線ライン１８によって樹脂部１７を跨いで電気的に接続されている。再配線ライン１８とは、半導体チップ１２の狭ピッチの入出力電極１２Ａを回路基板１１において拡大して形成された柱状電極１４を介して回路基板１１の配線パターン１６に接続するための配線である。再配線ライン１８の配線に際し、入出力電極１２Ａ、表面電極部１４Ａ及び樹脂部１７それぞれの上面が同一面内にあるため、導体ペーストの印刷によって容易に塗布することができる。例えば、ＡｕまたはＡｇペーストをスクリーン印刷法、あるいはインクジェット法によって塗布し、硬化させることによって再配線ライン１８を得ることができる。
また、平板部１３に形成された配線パターン１６は、図１の（ｂ）、（ｃ）に示すように所定のパターンで平板部１３の上面に形成された表面電極１６Ａと、下面に形成された外部端子電極１６Ｂと、これらの電極１６Ａ，１６Ｂを電気的に接続するように所定のパターンで形成されたビアホール導体１６Ｃと、を有している。また、平板部１３の上面には半導体チップ１２の位置に対応させた表面導体１６Ｄが設けられ、この表面導体１６Ｄには複数のビアホール導体１６Ｃを介して平板部１３の下面に形成された外部端子導体１６Ｅに接続されている。また、平板部１３内にはビアホール導体１６Ｃの他に、必要に応じてコンデンサやインダクタとなる面内導体（図示せず）を所定のパターンで形成しても良い。支持部１５には柱状電極１４の他に、必要に応じて面内導体（図示せず）を所定のパターンで形成しても良い。
このように、モジュール部品１０は、半導体チップ１２の搭載面とは反対側の下面がマザーボード（図示せず）への実装面として利用され、外部端子電極１６Ｂを介してマザーボードに対して実装される。モジュール部品１０の使用時には半導体チップ１２において発熱するが、その熱は表面導体１６Ｄ、ビアホール導体１６Ｃ及び外部端子導体１６Ｅを介して外部へ逃がされる。
而して、本実施形態では、回路基板１１の平板部１３及び支持部１５は、例えば、共にセラミック材料によって形成されたセラミック製平板部及びセラミック製支持部であることが好ましい。セラミック材料としては、例えば低温焼結セラミック（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料を使用することができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さなＡｇやＣｕ等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナやジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。
柱状電極１４及び配線パターン１６は、それぞれ導電性金属によって形成することができる。導電性金属としては、Ａｇ、Ａｇ−Ｐｔ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ及びＡｕの少なくとも一種を主成分とする金属を用いることができる。これらの導電性金属のうち、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金及びＣｕは、比抵抗が小さいため、好ましく用いることができる。また、回路基板１１の材料として低温焼結セラミック材料を用いる場合には、Ａｇ等の低抵抗で１０００℃以下の融点をもつ金属を用いることができる。回路基板１１は、柱状電極１４、配線パターン１６と１０００℃以下の低温で共焼成することができる。
次いで、本発明のモジュール部品の製造方法の一実施形態について図２、図３、図４それぞれの断面図を参照しながら説明する。本実施形態では無収縮工法を用いてモジュール部品１０を作製する。無収縮工法とは、セラミック基板の焼成前後でセラミック基板の平面方向の寸法が実質的に変化しない工法のことを云う。この無収縮工法では後述する収縮抑制用セラミックグリーンシートを用いる。
（１）回路基板の作製
まず、低温焼結セラミック粉末として例えばアルミナ粉末及びホウ珪酸ガラスからなる混合粉末を調製する。この混合粉末を有機ビヒクル中に分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって、図２に示す平板部用セラミックグリーンシート１１３を、例えば２０μｍの厚みで所定枚数を作製する。次いで、例えばレーザー光や金型を用いて平板部用セラミックグリーンシート１１３に所定のパターンでビアホールを形成した後、このビアホールに導電性ペーストを充填して未焼結ビアホール導体１１６Ｃを形成する。導電性ペーストとしては、例えばＡｇを主成分とするものを用いる。更に、例えばスクリーン印刷法によって所定の平板部用セラミックグリーンシート１１３上にそれぞれ所定のパターンで同一の導電性ペーストを印刷して未焼結表面電極１１６Ａ、未焼結外部端子電極１１６Ｂ、未焼結表面導体１１６Ｄ及び未焼結外部端子導体１６Ｅを形成する。また、支持部用セラミックグリーンシート１１５を所定枚数作製する。この場合にはレーザー光や金型を用いて平板部用セラミックグリーンシート１１５の中央にキャビティ用の開口部Ｃを形成すると共に柱状電極１４用のビアホールを形成する。その後、ビアホールに導電性ペーストを充填して未焼結柱状電極１１４を形成する。
また、無収縮工法で用いられる収縮抑制用セラミックグリーンシート（拘束層）を作製する。収縮抑制用セラミックグリーンシートは、基材として低温焼結セラミックの焼成温度では焼結しない難焼結性セラミックを主成分として含んでいる。難焼結性セラミック粉末として例えばアルミナ粉末を準備し、このアルミナ粉末を有機ビヒクル中に分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって、図２に示す第１収縮抑制用セラミックグリーンシート１００を所定枚数作製する。この収縮抑制用セラミックグリーンシート１００の焼結温度は１５００〜１６００℃で、低温焼結セラミックからなる平板部用セラミックグリーンシート１１３及び支持部用セラミックグリーンシート１１５の焼結温度（１０５０℃以下）より格段に高い焼結温度を有するため、平板部用セラミックグリーンシート１１３及び支持部用セラミックグリーンシート１１５の焼成温度では実質的には焼結しない。また、同様にして、図２に示す第２収縮抑制用セラミックグリーンシート１００Ａを所定枚数作製する。第２収縮抑制用セラミックグリーンシート１００Ａにはレーザー光や金型を用いて支持部用セラミックグリーンシート１１５と同一の開口部Ｃを形成する。難焼結性セラミック粉末としては、例えば、アルミナの他、ジルコニア、マグネシア等のセラミック粉末を用いることもできる。第１、第２収縮抑制用セラミックグリーンシート１００、１００Ａとしては、平板部用セラミックグリーンシート１１３、支持部用セラミックグリーンシート１１５に含まれるセラミック成分と共通のものを含むことが好ましい。
然る後、図２に示すように第１収縮抑制用セラミックグリーンシート１００を所定枚数積層した後、その上に未焼結外部端子電極１１６Ｂを下向きにした平板部用セラミックグリーンシート１１３を積層し、更に、その上に他のビアホール導体部１１６Ｃを有する平板部用セラミックグリーンシート１１３を積層し、最上部に未焼結表面電極１１６Ａを上向きにした平板部用セラミックグリーンシート１１３を積層する。更に、最上部の平板部用セラミックグリーンシート１１３の上に、その表面電極１１６Ａと未焼結柱状電極１１４を位置合わせして支持部用セラミックグリーンシート１１５を所定枚数積層し、その上に第２収縮抑制用セラミックグリーンシート１００Ａを積層した後、上下方向から２００〜１５００ｋｇ／ｃｍ２の圧力でプレスして圧着しこれらのセラミックグリーンシートが一体化された、未焼結複合積層体を得ることができる。
次いで、未焼複合成積層体を例えば１０５０℃以下の所定温度で焼成すると、第１、第２収縮抑制用セラミックグリーンシート１００、１００Ａは実質的に焼結せず、実質的に面方向に収縮することがないため、平板部用セラミックグリーンシート１１３、支持部用セラミックグリーンシート１１５、未焼結柱状電極１１４及び未焼結配線パターン１１６が焼結して一体化しても、収縮抑制用セラミックグリーンシート１００、１００Ａの働きで、実質的に面方向に収縮することなく、高さ方向にのみ収縮して高精度な配線パターン１６及び柱状電極１４を有する、図１に示す回路基板１１を作製することができる。この焼成で、収縮抑制セラミックグリーンシート１００、１００Ａは、有機ビヒクルが焼失してアルミナ粉末の集合体になる。アルミナ粉末の集合体はブラスト処理等により簡単に除去することができ、アルミナ粉末を除去することにより回路基板１１を得ることができる。
（２）モジュール部品の作製
まず、回路基板１１上に半導体チップ１２を実装する。この場合には、図３の（ａ）に示すように支持部１５側を上向きにして回路基板１１を設置し、マウンターを用いて支持部１５の内側、つまりキャビティＣの底面に同図の（ｂ）に示すように半導体チップ１２を搭載する。
その後、図３の（ｃ）に示すように例えばディスペンサーを用いて半導体チップ１２と支持部１５の隙間に液状樹脂を充填し、例えば熱処理することにより液状樹脂を硬化させて樹脂部１７を形成することにより、半導体チップ１２をキャビティＣ内に固定する。この際、半導体チップ１２の入出力電極１２Ａが樹脂によって覆われている場合には、研磨処理によって入出力電極１２Ａを露出させる。また、場合によっては予め入出力電極１２Ａの上面に樹脂との濡れ性の低い撥液性材料を塗布しておき、入出力電極１２Ａの上面が液状樹脂によって濡れないようにしておいても良い。また、ディスペンサーに代えてスクリーン印刷により樹脂部１７を形成しても良い。
更に、図３の（ｄ）に示すように半導体チップ１２の入出力電極１２Ａと支持部１５から露出する柱状電極１４の表面電極部１４Ａの間に導体ペーストを所定のパターンで塗布し、硬化させて、再配線ライン１８を形成する。スクリーン印刷法により導体ペーストを塗布する場合には、スクリーン印刷版によって再配線ライン１８の厚みを調整する。インクジェット法により導体ペーストを塗布する場合には、塗布量を制御することによって再配線ライン１８の厚みを制御する。インクジェット法は、再配線ライン１８の厚みを高精度に制御することができるため、スクリーン印刷法より好ましい。また、インクジェット法では、半導体チップ１２、支持部１５及び樹脂部１７それぞれの表面状態に左右され難くいため、これらの間に多少の段差があっても再配線ライン１８を高精度に形成することができる。
また、樹脂部１７を形成する場合には、図４の（ａ）〜（ｄ）に示した方法を採用することもできる。この場合には、同図の（ｂ）に示すように回路基板１１のキャビティＣ内に液状樹脂１１７を予め供給した後、半導体チップ１２を回路基板１１のキャビティ内に搭載し、液状樹脂を熱処理して硬化させて樹脂部１７を形成する。この場合には、キャビティ内において半導体チップ１２が液状樹脂１１７の作用によりキャビティの中央へ容易に位置決めされる利点がある。その他は図３に示した方法と同様に行う。
以上説明したように本実施形態によれば、モジュール部品１０は、平板部１３を有する回路基板１１と、上面に入出力電極１２Ａを有し且つ下面が搭載面となるように平板部１３に搭載された半導体チップ１２と、を備え、回路基板１１には、半導体チップ１２の入出力電極１２Ａの上面と同一面内に端面を有する柱状電極１４と、柱状電極１４の周面を支持する支持部１５とが設けられ、且つ、柱状電極１４の端面を表面電極部１４Ａとして、表面電極部１４Ａと入出力電極１２Ａとが同一面に形成された再配線ライン１８によって接続されているため、半導体チップ１２の厚さに合わせて表面電極部１４Ａの高さを容易に調整して、入出力電極１２Ａと表面電極部１４Ａとを同一平面上に形成することができ、延いてはこれらの電極１２Ａ、１４Ａを接続する再配線ライン１８を同一平面内に容易に形成することができ、再配線ライン１８が断線し難くなり、その接続信頼性が高くなる。
また、回路基板１１は平板部１３、柱状電極１４及び支持部１５が同時焼成により一体化しており、しかも回路基板１１と半導体チップ１２は、樹脂部１７によってキャビティ内に固定されているため、半導体チップ１２、平板部１３、柱状電極１４の三者は回路基板１１において樹脂部１７の働きも相俟って強固に保持されて機械的強度が向上する。その結果、回路基板１１と半導体チップ１２との間に熱膨張差があっても、この熱膨張差はこれら両者間の樹脂部１７によって緩和され、再配線ライン１８に直接かかる応力が緩和されて小さくなり、接続信頼性が向上する。また、再配線ライン１８における応力が小さいことから、再配線ライン１８のレイアウトの自由度が向上する。更に、半導体チップ１２を搭載する平板部１３にうねりがあっても、樹脂部１７によってうねりを緩和することができ、また、再配線ライン１８は平滑な面で形成されるため、再配線ライン１８によって良好な接続を得ることができる。
第１の実施形態の変形例
第１の実施形態の変形例は、以下で説明するように、半導体チップ１２と支持部１５との段差が調整されていること、表面実装部品が付加されていること、あるいは支持部１５の形態が変更されていること以外では第１の実施形態に準じて構成され、第１の実施形態に準じてモジュール部品１０を製造することができ、第１の実施形態と同様の作用効果を期することができる。従って、以下では、基本的に第１の実施形態と同一または相当部分には同一符号を付して変形例について説明する。
第１の変形例は、図５の断面図（ａ）に示すように、半導体チップ１２が第１の実施形態のものよりも薄く、半導体チップ１２の入出力電極１２Ａと支持部１５の上面との間に段差がある場合、その段差をスペーサ１９によって調整されていること以外は第１の実施形態に準じて構成されている。即ち、同図に示すように半導体チップ１２と平板部１３の間にスペーサ１９を介装して半導体チップ１２の入出力電極１２Ａを支持部１５上面の表面電極部１４Ａの高さに合わせ、これらの電極１２Ａ、１４Ａの上面が同一面内になるように調整する。このスペーサ１９が金属製の場合には、半導体チップ１２で発生した熱を表面導体１６Ｄから外へ逃がす役割を果たす。支持部１５は、搭載される半導体チップ１２に即して設計されるため、基本的に支持部１５の高さが不足することはない。
第２の変形例は、図５の断面図（ｂ）に示すように、第１の実施形態のモジュール部品１０に表面実装部品が付加され、マザーボードへの実装形態が異なること以外は第１の実施形態に準じて構成されている。即ち、半導体チップ１２とは反対側の面が表面実装部品２０Ａ、２０Ｂの搭載面として利用され、半導体チップ１２側がマザーボードへの実装面として利用される。従って、同図に示すように半導体チップ１２とは反対側の面にも表面電極１６Ａが形成されており、この表面電極１６Ａに表面実装部品２０Ａ、２０Ｂそれぞれの外部電極が接続されている。また、半導体チップ１２側の支持部１５には外部端子電極１６Ｂが形成されており、この外部端子電極１６Ｂを介してマザーボードに接続される。また、この場合には再配線ライン１８をマザーボードの表面電極等との接触による断線等の損傷から防止するために、再配線ライン１８は絶縁膜２１によって被覆され、保護されていることが好ましい。絶縁膜２１の厚みは数μｍ程度あれば良い。絶縁膜２１の材料としては、例えばポリイミド樹脂、エポキシ樹脂や、絶縁ガラスペーストを用いることができる。また、表面実装部品２０Ａ、２０Ｂを搭載した場合には、これらの実装面に金属ケースを設けて表面実装部品２０Ａ、２０Ｂを保護しても良い。尚、表面実装部品２０Ａ、２０Ｂとしては、例えばコンデンサ、インダクタ等の受動素子や半導体素子等の能動素子が用いられる。
第３の変形例は、図６の上面斜視図（ａ）に示すように、柱状電極１４が配置された範囲内にだけ支持部１５が側縁部に沿って設けられていること以外は第１の実施形態に準じて構成されている。従って、支持部１５は、平板部１３の各側縁部に配置された柱状電極１４を支持するように４つのブロック片として形成され、平板部１３の四隅には支持部が存在しない。そして、平板部１３の露出する上面全領域には樹脂部１７が形成されている。
第４の変形例は、図６の上面斜視図（ｂ）に示すように、柱状電極１４が配置されている側縁部全長に渡って支持部１５が設けられ、柱状電極１４の配置されていない側縁部には支持部が設けられていないこと以外は、第１の実施形態に準じて構成されている。そして、平板部１３の露出する上面全領域には樹脂部１７が形成されている。
第５の変形例は、図６の上面斜視図（ｃ）に示すように、平板部１３に配置された柱状電極１４がそれぞれ互いに独立した個別の支持部１５によって支持されていること以外は、第１の実施形態に準じて構成されている。そして、支持部１５によって囲まれた領域の平板部１３の露出する上面全領域には樹脂部１７が形成されている。
第２の実施形態
本実施形態のモジュール部品１０Ａは、例えば図７の断面図に示すように、回路基板１１及び半導体チップ１２を備え、回路基板１１を構成する支持部１５以外は図１に示すモジュール部品１０に準じて構成されているため、第１の実施形態と同一または相当部分には同一符号を付して本実施形態について説明する。
本実施形態における回路基板１１を構成する支持部１５は、回路基板１１の焼成温度では実質的に未焼結状態のセラミック粉末に樹脂が含浸した複合型支持部として形成されている。この支持部１５は、後述するように収縮抑制セラミックグリーンシートを用いて形成される。
そこで、本実施形態のモジュール部品１０Ａの製造方法について図８の各断面図（ａ）〜（ｄ）を参照しながら説明する。本実施形態の製造方法は、支持部１５の作製方法が第１の実施形態と異なる以外は第１の実施形態に準じて実施される。
（１）回路基板の作製
即ち、第１の実施形態と同一要領で平板部用セラミックグリーンシートを及び支持部用セラミックグリーンシートを所定枚数作製する。但し、本実施形態では収縮抑制セラミックグリーンシートと同様に難焼結性セラミック粉末を用いて支持部用セラミックグリーンシートを作製する点で第１の実施形態とは異なる。従って、ここでは支持部用セラミックグリーンシートを収縮抑制セラミックグリーンシートとして説明する。また、無収縮工法に用いる収縮抑制セラミックグリーンシートを所定枚数作製する。そして、図８の（ａ）に示すように収縮抑制グリーンシートを所定枚数積層して拘束層１００を形成し、その上に平板部用セラミックグリーンシートを所定の順序で所定枚数積層して未焼結配線パターン１１６を有する未焼結平板部１１３を形成する。次いで、未焼結平板部１１３上に支持部用セラミックグリーンシートを所定枚数積層して未焼結柱状電極１１４を有する拘束層１００Ａを形成して、未焼結複合積層体を作製する。
次いで、未焼結複合積層体を例えば１０５０℃以下の所定温度で焼成すると、拘束層１００、１００Ａは実質的に焼結せず、実質的に面方向に収縮することがないため、未焼結平板部１１３、未焼結配線パターン１１６及び未焼結柱状電極１１４がそれぞれ焼結して一体化しても、拘束層１００、１００Ａはそれぞれ有機ビヒクルが焼失したアルミナ粉末の集合体になる。その後、図８の（ｂ）に示すようにキャビティ形成用の開口部２００Ａを有するマスク２００を拘束層１００Ａの上面に配置した後、ブラスト処理を施すことにより、同図の（ｃ）に示すように拘束層１００及びマスク２００の開口部２００Ａのアルミナ粉末を除去する。そして、マスク２００を除去すると、同図の（ｄ）に示すようにアルミナ粉末の集合体からなる多孔質の支持部前駆体１５’を有する回路基板前駆体１１’が得られる。この支持部前駆体１５’は、多孔質で脆い状態にある。マスク２００としては、レジストマスクのように有機材で形成しても良いが、耐ブラスト製に優れた金属製薄板が好ましい。
（２）モジュール部品の作製
図９の断面図（ａ）に示すように回路基板前駆体１１’を準備し、同図の（ｂ）に示すように、この回路基板前駆体１１’のキャビティ内に半導体チップ１２を搭載する。次いで、回路基板前駆体１１’のキャビティ内に液状樹脂１１７を供給すると、液状樹脂１１７で半導体チップ１２と支持部前駆体１５’の隙間を埋めると共に液状樹脂１１７が毛細管現象により支持部前駆体１５’に浸透して含浸される。その後、熱処理を施して液状樹脂１１７を硬化させると、同図の（ｃ）に示すようにアルミナ粉末が樹脂によって固化した支持部１５が形成されると共に半導体チップ１２と支持部１５の隙間に樹脂部１７が形成される。そして、第１の実施形態と同一要領で、同図の（ｄ）に示すように再配線ライン１８を形成して半導体チップ１２の入出力電極１２Ａと柱状電極１４の表面電極部１４Ａを電気的に接続する。
また、樹脂部１７を形成する場合には、図１０の断面図（ａ）〜（ｄ）に示した方法を採用することもできる。この場合には、同図の（ｂ）に示すように回路基板１１’のキャビティ内に液状樹脂１１７を供給した後、半導体チップ１２を回路基板１１のキャビティ内に収納し、液状樹脂を熱処理して硬化させて樹脂部１７を形成する。この場合には、キャビティ内において半導体チップ１２が液状樹脂１１７の作用によりキャビティの中央へ容易に位置決めされる利点がある。
また、図１１は本実施形態の変形例を示す断面図である。この変形例は、第１の実施形態における第２の変形例に相当する。即ち、半導体チップ１２とは反対側の面が表面実装部品２０Ａ、２０Ｂの搭載面として利用され、半導体チップ１２側がマザーボードへの実装面として利用される。従って、同図に示すように半導体チップ１２とは反対側の面に表面電極１６Ａが形成されており、この表面電極１６Ａに表面実装部品２０Ａ、２０Ｂそれぞれの外部電極を接続されている。また、半導体チップ１２側の支持部１５には外部端子電極１６Ｂが形成されており、この外部端子電極１６Ｂを介してマザーボードに接続される。また、再配線ライン１８は絶縁膜２１によって被覆され、絶縁膜２１によって保護されることが好ましい。絶縁膜２１の厚みは数μｍ程度あれば良く、絶縁膜２１の材料としては、例えばポリイミド樹脂、エポキシ樹脂や、絶縁ガラスペーストを用いることができる。
以上説明したように本実施形態によれば、半導体チップ１２と支持部１５の隙間を埋める樹脂部１７が支持部１５に含まれる樹脂と一体化しているため、回路基板１１と樹脂部１７がより強固に一体化すると共に、樹脂によって支持部１５を補強することができる。
第３の実施形態
本実施形態では、図１２の（ａ）〜（ｃ）に示すように平板部１３と柱状電極１４を有する支持部１５とは別々に作製する点で、第１の実施形態とは異なる。尚、同図の各断面図（ｂ）、（ｃ）では平板部１３の配線パターンが省略されている。
本実施形態では、例えば図１２の斜視図（ａ）に示すように、予め配線パターン１６と共に作製された平板部１３と、予め作製された平板部１３とは別体の、柱状電極１４を有する矩形枠状の支持部１５と、を準備する。次いで、同図の（ｂ）に示すように、平板部１３の配線パターン１６を構成する表面電極１６Ａと支持部１５の柱状電極１４の下端面の表面電極１４Ｂとを位置合わせし、これら両者１３、１５を半田等の導電性接合材２２によって接合して、回路基板１１として一体化する。その後、第１の実施形態と同一要領で回路基板１１のキャビティ内に半導体チップ１２を搭載し、半導体チップ１２と支持部１５との隙間に液状樹脂を供給し、熱処理して液状樹脂を硬化させて樹脂部１７を形成し、更に、再配線ライン１８を形成して半導体チップ１２の入出力電極１２Ａと柱状電極１４の表面電極部１４Ａとを電気的に接続する。これにより同図の（ｃ）に示す本実施形態のモジュール部品１０Ｂを得ることができる。尚、平板部１３と支持部１５の間で柱状電極１４間には微細な隙間があるが、液状樹脂はその表面張力の働きで隙間から漏れ出すことはない。
また、支持部１５は、熱硬化性樹脂によって矩形枠状に形成されていることが好ましい。この場合、柱状電極１４は、支持部１５に所定のパターンで形成された貫通孔に導電性樹脂を充填し、熱硬化させることによって形成することができる。導電性樹脂は、Ａｇ等の導電性金属粒子を含む熱硬化性樹脂からなる。また、支持部１５は、無収縮工法を用いて低温焼結セラミック材料によって作製されたものであっても良い。
本実施形態よれば、第１の実施形態と同様の作用効果を期することができる他、チップ平板部１３を支持部１５とは別に作製するため、無収縮工法により、これら両者を同時に焼成する第１の実施形態の場合よりも平坦性に優れた平板部１３を得ることができ、また、半導体チップ１２のサイズが変わっても容易に設計変更することができる。これに対して、第１の実施形態の場合には、半導体チップ１２のサイズが変わると、設計変更に手間がかかる上に、キャビティ底部の平坦性やキャビティ内周面の平坦性等を出すのが若干難しい。
第４の実施形態
本実施形態では、第２の実施形態と同一要領で平板部１３と柱状電極１４とを一体的に作製し、平板部１３の中央部に半導体チップ１２を搭載した後、平板部１３上の露出面全面に樹脂部１７を形成した点に特徴がある。尚、図１３では平板部１３の配線パターンが省略されている。
即ち、図１３の断面図（ａ）に示すように、第２の実施形態と同様に低温焼結セラミック材料を含む平板部用セラミックグリーンシートを拘束層１００上に所定枚数積層して未焼結配線パターン（図示せず）を有する未焼結平板部１１３を形成し、その上に所定のパターンで配置された未焼結柱状電極１１４を含む拘束層１００Ａを積層し、圧着して未焼結複合積層体を作製する。次いで、未焼結複合積層体を１０５０℃以下で焼成した後、未焼結のアルミナ集合体となった上下の拘束層１００、１００Ａをブラスト処理によって除去すると、同図の（ｂ）に示すように柱状電極１４が一体化した平板部１３を得ることができる。
その後、柱状電極１４の内側に入出力電極１２Ａを上向きにして半導体チップ１２を搭載した後、柱状電極１４の高さになるように液状樹脂を供給し、熱処理して液状樹脂を硬化させて樹脂部１７を形成し、更に、再配線ライン１８を形成して半導体チップ１２の入出力電極１２Ａと柱状電極１４の表面電極部１４Ａとを電気的に接続する。これにより同図の（ｃ）に示す本実施形態のモジュール部品１０Ｃを得ることができる。本実施形態では樹脂部１７が支持部を兼ねることになる。この場合、柱状電極１４の外周面を硬い樹脂材料によって被覆しておくことが好ましい。柱状電極１４を硬い樹脂材料で被覆することにより柱状電極１４からのエレクトロマイグレーションを抑制することができる。本実施形態においても第１の実施形態に準じた作用効果を期することができる。
尚、本発明は、上記各実施形態に何等制限されるものではなく、必要に応じて各構成要素を適宜設計変更することができる。
本発明は、種々の電子機器等に使用されるモジュール部品及びその製造方法に対して好適に利用することができる。
（ａ）〜（ｃ）はそれぞれ本発明のモジュール部品の一実施形態を示す図で、（ａ）はその上面側からの斜視図、（ｂ）はその下面側からの斜視図、（ｃ）はその断面図である。 図１に示す回路基板を作製する場合のセラミックグリーンシートの構成を示す断面図である。 （ａ）〜（ｄ）はそれぞれ本発明のモジュール部品の製造方法の一実施形態により図１に示すモジュール部品を製造する工程を工程順に示す断面図である。 （ａ）〜（ｄ）はそれぞれ図３に示す工程の変形例を示す断面図である。 （ａ）、（ｂ）はそれぞれ図１に示すモジュール部品の変形例を示す断面図である。 （ａ）〜（ｃ）はそれぞれ本発明のモジュール部品の更に他の変形例を示す斜視図である。 本発明のモジュール部品の他の実施形態のモジュール部品を示す断面図である。 （ａ）〜（ｄ）はそれぞれ図７に示すモジュール部品の回路基板を製造する工程を工程順に示す断面図である。 （ａ）〜（ｄ）はそれぞれ図８に示す工程に続く工程を工程順に示す断面図である。 （ａ）〜（ｄ）はそれぞれ図９に示す工程の変形例を示す断面図である。 図７に示すモジュール部品の変形例を示す断面図である。 （ａ）〜（ｃ）はそれぞれ本発明のモジュール部品の製造方法の更に他の実施形態の要部を示す断面図である。 （ａ）〜（ｃ）はそれぞれ本発明のモジュール部品の製造方法の更に他の実施形態の要部を示す断面図である。 従来のモジュール部品の一例を示す断面図である。
符号の説明
１０、１０Ａ、１０Ｂ、１０Ｃ モジュール部品
１１ 回路基板
１２ 半導体チップ
１２Ａ 入出力電極
１３ 平板部
１４ 柱状電極
１４Ａ 表面電極部
１５ 支持部
１６ 配線パターン
１７ 樹脂部
１８ 再配線ライン

Claims (7)

  1. 平板部を有する基板と、
    一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、
    上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、
    上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されて構成されており、
    上記平板部はセラミック製平板部であり、上記支持部は上記セラミック製平板部の焼結温度では実質的に焼結しないセラミック粉末が樹脂で一体化された複合型支持部である
    ことを特徴とするモジュール部品。
  2. 上記支持部は、上記半導体チップを取り囲むように形成された枠状の支持部であることを特徴とする請求項１に記載のモジュール部品。
  3. 上記半導体チップと上記複合型支持部との隙間には上記樹脂と同一組成の樹脂が充填されていることを特徴とする請求項１または請求項２に記載のモジュール部品。
  4. 平板部を有する基板と、
    一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、
    上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、
    上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されて構成されており、
    上記平板部はセラミック製平板部であり、上記柱状電極は上記セラミック製平板部と同時焼成によって形成されており、且つ、上記支持部は樹脂によって形成された樹脂製支持部であって、上記半導体チップと上記柱状電極とは上記樹脂によって一体化されていることを特徴とするモジュール部品。
  5. 上記表面電極部及び上記入出力電極が設けられている側に、マザーボードへの接続用外部電極が設けられていることを特徴とする請求項１〜請求項４のいずれか１項に記載のモジュール部品。
  6. 平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている、モジュール部品を製造するに際し、
    上記平板部となるセラミックグリーンシートと、上記未焼結柱状電極を有し且つ上記平板部となるセラミックグリーンシートの焼結温度では実質的に焼結しない、上記支持部となるセラミックグリーンシートとを積層し、得られた積層体を同時焼成することによって、セラミック製平板部及び未焼結支持部を有する基板を作製する工程と、
    上記半導体チップを、その入出力電極部が上記柱状電極の表面電極部と同一面となるように、上記セラミック製平板部に搭載する工程と、
    上記半導体チップと上記支持部との隙間に樹脂を充填すると共にその樹脂を上記未焼結支持部に含浸させて、硬化させる工程と、
    上記表面電極と上記入出力電極部とを再配線ラインによって接続する工程と、
    を備えたことを特徴とするモジュール部品の製造方法。
  7. 平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている、モジュール部品を製造するに際し、
    上記平板部となるセラミックグリーンシートと、上記柱状電極となる未焼結柱状電極とを同時焼成することによってセラミック製平板部と焼結済み柱状電極とが一体化した基板を作製する工程と、
    上記半導体チップを、その入出力電極部が上記柱状電極の表面電極部と同一面となるように、上記セラミック製平板部に搭載する工程と、
    上記半導体チップと上記支持部との隙間に樹脂を充填し、硬化させて、上記半導体チップと上記柱状電極を一体化すると共に上記樹脂からなる支持部を形成する工程と、
    上記表面電極と上記入出力電極部とを再配線ラインによって接続する工程と、
    を備えたことを特徴とするモジュール部品の製造方法。
JP2006154203A 2006-06-02 2006-06-02 モジュール部品及びその製造方法 Active JP4899645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006154203A JP4899645B2 (ja) 2006-06-02 2006-06-02 モジュール部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006154203A JP4899645B2 (ja) 2006-06-02 2006-06-02 モジュール部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007324429A JP2007324429A (ja) 2007-12-13
JP4899645B2 true JP4899645B2 (ja) 2012-03-21

Family

ID=38856942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154203A Active JP4899645B2 (ja) 2006-06-02 2006-06-02 モジュール部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP4899645B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095456B2 (ja) * 2008-03-17 2012-12-12 日本特殊陶業株式会社 部品内蔵配線基板の製造方法
JP5370765B2 (ja) * 2008-09-29 2013-12-18 日立化成株式会社 半導体素子搭載用パッケージ基板とその製造方法
WO2011118572A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 半導体装置の製造方法
JP6695066B2 (ja) * 2014-11-27 2020-05-20 ツーハイ アクセス セミコンダクター カンパニー リミテッド フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
JP6292216B2 (ja) * 2015-12-10 2018-03-14 日立金属株式会社 多層セラミック基板の製造方法および多層セラミック基板
JPWO2023281838A1 (ja) * 2021-07-05 2023-01-12

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214444A (ja) * 1985-03-18 1986-09-24 Fujitsu Ltd 半導体装置
JPS624351A (ja) * 1985-06-29 1987-01-10 Toshiba Corp 半導体キヤリアの製造方法
JPH05190611A (ja) * 1992-01-09 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の実装方法及び半導体装置
JPH0917906A (ja) * 1995-06-28 1997-01-17 Toshiba Corp 半導体用パッケージ
JPH10242322A (ja) * 1997-02-24 1998-09-11 Toshiba Corp 半導体パッケージ
JP3024596B2 (ja) * 1997-07-10 2000-03-21 日本電気株式会社 フィルムキャリアテープを用いたｂｇａ型半導体装置
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP4056500B2 (ja) * 2004-06-28 2008-03-05 三菱電機株式会社 伝送線路基板および半導体パッケージ
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板

Also Published As

Publication number Publication date
JP2007324429A (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US6132543A (en) Method of manufacturing a packaging substrate
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US8304661B2 (en) Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
US9226400B2 (en) Multilayer ceramic electronic device and method for manufacturing the same
JP4329884B2 (ja) 部品内蔵モジュール
JP4946225B2 (ja) 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP4899645B2 (ja) モジュール部品及びその製造方法
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP4821424B2 (ja) セラミック多層基板及びその製造方法
JP4284782B2 (ja) 多層セラミック基板およびその製造方法
JP2006128229A (ja) 複合多層基板
JP2007305740A (ja) セラミック多層基板及びその製造方法
JP4158798B2 (ja) 複合セラミック基板
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
US8232481B2 (en) Wiring board with columnar conductor and method of making same
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JP2006173389A (ja) 表面実装部品を搭載した回路基板の製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2007305631A (ja) 樹脂多層基板、複合型電子部品及びそれぞれの製造方法
JP2001185859A (ja) 配線基板およびその製造方法
JPH09270578A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Ref document number: 4899645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3