JP4158798B2 - 複合セラミック基板 - Google Patents
複合セラミック基板 Download PDFInfo
- Publication number
- JP4158798B2 JP4158798B2 JP2005298224A JP2005298224A JP4158798B2 JP 4158798 B2 JP4158798 B2 JP 4158798B2 JP 2005298224 A JP2005298224 A JP 2005298224A JP 2005298224 A JP2005298224 A JP 2005298224A JP 4158798 B2 JP4158798 B2 JP 4158798B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- composite
- resin
- external terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
本実施例の複合セラミック基板10は、例えば図1の(a)、(b)に示すように、表面実装部品11が搭載されたセラミック基板12と、セラミック基板12に形成された配線パターン13とマザー基板20の表面電極21とを接続するための複数の外部端子電極14と、これらの外部端子電極14と、これらの外部端子電極14を端面で支持するように樹脂で形成された凸状の脚部15と、この脚部15内に設けられ且つ複数の外部端子電極14と配線パターン13とを接続するビアホール導体15Bと、を備えている。表面実装部品11はセラミック基板12の第1の主面(以下、「上面」と称す。)に搭載され、外部端子電極14はセラミック基板12の第2の主面(以下、「下面」と称す。)側に形成されている。
本実施形態では、まず、例えば中心粒径1.0μmのアルミナ粒子を55重量部と、中心粒径1.0μmの軟化点600℃のホウ珪酸ガラスを45重量部の割合で混合し、この混合物に有機溶媒、分散剤、有機バインダ及び可塑剤を加えてスラリーを調製した後、このスラリーをポリエチレンテレフタレート系樹脂からなるキャリアフィルム上に塗布して、厚みが10〜200μm程度の低温焼結セラミック材料からなるセラミックグリーンシートを作製する。
配線パターン層が形成されたセラミックグリーンシートを所定の順序に従って積層して積層体を得た後、圧力0.1〜1.5MPa、温度40℃〜100℃でセラミックグリーンシート同士を圧着し、生の積層体を得る。この生の積層体の脱バインダ処理を行った後、この積層体を、配線パターン層としてAg系を用いる場合には空気中で850℃前後、Cu系を用いる場合にはN2雰囲気中で950℃前後で焼成を行って図2の(a)に示すセラミック多層基板12を得る。その後、必要に応じて上下の電極上にNi/SnまたはNi/Au等を湿式メッキ等の手法で成膜する。
ここでは、従来公知のエッチング法によって銅箔の加工を行って実装用の外部端子電極14を作製することができる。即ち、キャリアフィルム上に厚み10〜40μm程度の銅箔を貼り付け、フォトレジスト塗布、露光、現像、エッチング及びレジスト膜の剥離により銅箔のパターニングを行って、図2の(b)に示すように外部端子電極14を作製する。
まず、脚部15を作製するための樹脂シートを作製する。即ち、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化樹脂と、例えばAl2O3、SiO2、TiO2等の無機フィラーを混合した複合樹脂材料を、それぞれドクターブレード法によってキャリアフィルム上にシート状に成形して、図2の(c)に示す半硬化状態(Bステージ)の樹脂シート15”Aを作製する。この際、これらを熱処理することによりエポキシ系熱硬化性樹脂の架橋反応を進め、エポキシ系熱硬化性樹脂がキャリアフィルム上から流れ出さない程度の粘度に調整する。尚、最適な熱処理時間は熱硬化性樹脂の特性によって異なる。
次いで、この樹脂シート15”Aに、レーザー等でビアホールを所定箇所に設け、図2の(c)に示すようにビアホール内に半田または導電性樹脂をビアホール導体15Bとして充填する。この樹脂シート15”Aを所定枚数作製した後、各樹脂シート15”Aについてレーザー加工やパンチング加工等により所望の形状(脚部形状)に樹脂シート15”A(同図の(d)参照)を加工して所定枚数積み重ねて脚部15に必要な膜厚を得る。この際、樹脂シート15”Aを所定枚数積み重ねた後にレーザー加工やパンチング加工を行っても良い。ビアホール導体15Bとして半田を用いる場合には半田とセラミック多層基板12の下面の面内導体12Aや外部端子電極14との接合にはリフロー工程が用いられる。即ち、セラミック多層基板12に脚部15をラミネート後にリフローしても良く、または、表面実装部品の実装後にリフローして表面実装部品の実装後のリフローと同時に溶融及び接合を行うこともできる。
図2の(e)に示すように、外部端子電極14、脚部15及びセラミック多層基板12の順で下方から上方に向けて位置決めを行った後に、積層し、加熱、加圧によるラミネート加工を施す。即ち、セラミック多層基板12の下面に、脚部15、更にその脚部15の下面に外部端子電極14を貼り合わせることにより、図1の(a)に示す複合セラミック基板10を作製する。この際、脚部15の形態を維持し、確実にセラミック多層基板12に接合するために、等方圧プレス工法を用いてセラミック多層基板12と脚部15及び外部端子電極14を圧着する。合体後の複合セラミック基板12及び脚部15を例えば170℃で1時間熱処理を行って脚部15の樹脂部15Aの本硬化処理を行うことができる。次いで、表面実装部品11をセラミック多層基板12の上面に半田または導電性樹脂を用いて実装することによって、本実施形態の複合セラミック基板10をモジュール部品として得ることができる。複合セラミック基板10の外部端子電極14は、実装時に半田フィレットのない、LGA(ランドグリッドアレイ)構造(図7参照)として構成されている。
本実施形態の複合セラミック基板10Aは、例えば図4の(a)に示すように、第1の実施形態の複合セラミック基板10とは逆にセラミック多層基板12の下面にのみ表面実装部品11Bが実装されている以外は第1の実施形態の複合セラミック基板10と同様に構成されている。
本実施形態の複合セラミック基板10Bは、例えば図5に示すように、第2の実施形態におけるセラミック多層基板12の下面の他、上面にも表面実装部品11が実装されている以外は第2の実施形態の複合セラミック基板10Aと同様に構成されている。
本実施形態の複合セラミック基板10Cは、例えば図6の(a)、(b)に示すように、第2の実施形態におけるセラミック多層基板12の下面に実装された表面実装部品11Bを複合樹脂層18で被覆した以外は第2の実施形態の複合セラミック基板10Aと同様に構成されている。
本実施形態では、図8の(a)、(b)に示すように脚部15の形態を異にする以外は第4の実施形態と同様に構成されているため、第4の実施形態と同一または相当部分には同一符号を付して本実施形態の特徴部分についてのみ説明する。本実施形態では、図8の(a)に示す脚部15は、複合樹脂層18の外周縁部が全周に渡って一体的に矩形枠状に突出して形成され、その下面全周に渡って所定間隔を空けて配置された複数の外部端子電極14を支持している。従って、矩形枠状の脚部15の内側には矩形状の凹陥部が複合樹脂層18の下面として形成されている。この矩形状の凹陥部は、例えば同図の(b)に示すように円形状の凹陥部として形成することもできる。これらの脚部15は、第4の実施形態と同様の手法で形成することができる。本実施形態においても第4の実施形態と同様に作用効果を期することができる。
本実施形態では、図9の(a)、(b)に示すように脚部15の形態及び外部端子電極14の配置形態をそれぞれ異にする以外は第5の実施形態と同様に構成されているため、第5の実施形態と同一または相当部分には同一符号を付して本実施形態の特徴部分についてのみ説明する。図9の(a)に示す脚部15は、図8の(a)に示す脚部15と実質的に同様に形成されている。この脚部15は、コーナー部以外の部位で複数の外部端子電極14を支持し、コーナー部には外部端子電極が配置されていない。このような構造を採用することによって、複合セラミック基板がマザーボード等の実装基板に搭載されている場合、複合セラミック基板の耐衝撃性を向上させることができる。
本実施形態の複合セラミック基板10Dは、例えば図11に示すように、第3の実施形態のセラミック多層基板12の下面に実装された表面実装部品11Bを第4の実施形態と同様の複合樹脂層18を形成すると共に、この複合樹脂層18にスリット18Aを設けて構成されている。スリット18Aは、複数の表面実装部品11Bを一個一個に区画するように底部に丸みを持って形成されている。スリット18Aは、例えば第4の実施形態において複合樹脂層18及び脚部15をプレス成形する際に、等方圧プレスすることによって形成することができる。これによってスリット18Aの形態を表面実装部品11Bの凹凸にある程度倣わすことができる。
本実施形態の複合セラミック基板10Eは、例えば図12に示すように、複合樹脂層19が中央部から複数の外部端子電極14に向けて漸次厚くなり、周縁部に複数の脚部15が形成されている。即ち、セラミック多層基板12の下面に設けられる表面電極13Aの厚みを、セラミック多層基板12の内部に設けられる面内導体の厚みよりも厚くすることができる。複合樹脂層19の中央部に向けてなだらかに湾曲した凹部が形成されている。換言すれば、本実施形態では複合樹脂層19内に表面実装部品を内蔵していないが、内蔵させても良い。尚、図12ではセラミック多層基板12の配線パターンが省略されている。
本実施形態の複合セラミック基板10Fは、例えば図13に示すように、セラミック多層基板12’がキャビティCを有する以外は、第1の実施形態と同様に構成されている。キャビティCを設ける場合には、例えばセラミック多層基板12’を作製する際にキャビティC用の貫通孔を有するセラミックグリーンシートを必要枚数(同図では2枚)作製する。そして、貫通孔を有するセラミックグリーンシートにビアホール導体及び面内導体を形成し、他の貫通孔のないセラミックグリーンシートに積層して生のセラミック積層体を作製する。この生のセラミック積層体を焼成することによってキャビティ付きのセラミック多層基板12’を作製することができる。後は、第1の実施形態と同様の手順で脚部15を取り付ける。本実施形態によれば、キャビティC内に表面実装部品11Bを実装することによって複合セラミック基板を更に低背化することができる。
本実施形態の複合セラミック基板10Gは、例えば図14に示すように、セラミック多層基板12’がキャビティCを有する以外は、図11に示す第7の実施形態に準じて構成されている。キャビティCは第9の実施形態と同様に形成することができる。本実施形態では図11に示すスリット18Aが複合樹脂層18の下面に形成されていないが、本実施形態においても図11に示すスリット18Aを設けても良い。本実施形態によれば、キャビティC内に表面実装部品11Bを実装することによって、図11に示す複合セラミック基板11Dと比較して複合セラミック基板11Gを更に低背化することができる。この場合、図14に示すように、キャビティC内に配置される表面実装部品11Bの高さは、キャビティCの深さよりも高くても良い。即ち、表面実装部品11Bが完全に納まるように、難易度の高い、深さの大きなキャビティを形成しなくても、低背化を達成することができる。
本実施形態の複合セラミック基板10Hは、例えば図15に示すように、セラミック多層基板12”が二段構造のキャビティC’を有し、キャビティC’の底面に半導体素子等の能動部品からなる表面実装部品11Cが搭載されている。二段構造のキャビティC’は、大きさが異なる二種類の貫通孔を中央部に有するセラミックグリーンシートを所定枚数ずつ準備し、それぞれを所定枚数ずつ積層し、これを貫通孔のないセラミックグリーンシートに積層し、焼成することによって、二段構造のキャビティC’を有するセラミック多層基板12”を作製することができる。表面実装部品11Cは、同図に示すように、その端子電極が内側の段部平面に形成された表面電極13Aとボンディングワイヤー11Dを介して接続されている。キャビティC’には複合樹脂層18が形成され、この複合樹脂層18によって表面実装部品11Cを封止している。また、複合樹脂層18の下面の周縁部には脚部15が形成され、その内側には表面電極18Bが所定のパターンで形成されている。脚部15は、必要に応じて上記各実施形態において説明した各種の形態が用いられる。そして、複合樹脂層18の下面には表面実装部品11Bが実装され、この表面実装部品11Bは表面電極18Bを介してセラミック多層基板12の配線パターン13に接続されている。
11、11B 表面実装部品
12 セラミック多層基板(セラミック基板)
12A セラミック層(低温焼結セラミック層)
13 配線パターン
14 外部端子電極
15 脚部
15A 樹脂部(樹脂)
15B ビアホール導体
18 複合樹脂層(樹脂)
18A スリット
20 マザー基板
21 表面電極
Claims (14)
- 第1の主面及び第2の主面を有し且つ少なくとも上記第2の主面に表面実装部品が搭載されたセラミック基板と、このセラミック基板に形成された配線パターンとマザー基板の表面電極とを接続するための外部端子電極と、上記第2の主面に設けられ且つ上記外部端子電極を端面で支持するように樹脂で形成された凸状の脚部と、この脚部内に設けられ且つ上記外部端子電極と上記配線パターンとを接続するビアホール導体と、上記第2の主面に搭載された表面実装部品を埋設する樹脂と、を備え、上記脚部を形成する樹脂と上記表面実装部品を埋設する樹脂が一体的に形成されていることを特徴とする複合セラミック基板。
- 上記セラミック基板の第1の主面にも表面実装部品が搭載されていることを特徴とする請求項1に記載の複合セラミック基板。
- 上記凸状の脚部は、上記セラミック基板の第2の主面の周縁部に形成されていることを特徴とする請求項1または請求項2に記載の複合セラミック基板。
- 上記外部端子電極は、一つの上記凸状の脚部の端面で複数支持されていることを特徴とする請求項3に記載の複合セラミック基板。
- 上記外部端子電極は、上記セラミック基板の第2の主面のコーナー部には配置されていないことを特徴とする請求項4に記載の複合セラミック基板。
- 上記コーナー部は、上記外部端子電極が設けられている高さよりも低くなっていることを特徴とする請求項5に記載の複合セラミック基板。
- 上記第2の主面に搭載される上記表面実装部品は、上記凸状の脚部の間に搭載されていることを特徴とする請求項1〜請求項6のいずれか1項に記載の複合セラミック基板。
- 上記第2の主面に搭載される上記表面実装部品は、上記凸状の脚部を形成する樹脂と同一の樹脂で被覆されていることを特徴とする請求項1〜請求項7のいずれか1項に記載の複合セラミック基板。
- 上記凸状の脚部と上記第2の主面に搭載される上記表面実装部品を被覆する樹脂との間に丸みが形成されていることを特徴とする請求項1〜請求項8のいずれか1項に記載の複合セラミック基板。
- 上記表面実装部品を被覆する樹脂の表面にはスリットが形成されていることを特徴とする請求項1〜請求項9のいずれか1項に記載の複合セラミック基板。
- 上記凸状の脚部の角には丸みが形成されていることを特徴とする請求項1〜請求項10のいずれか1項に記載の複合セラミック基板。
- 上記ビアホール導体は、可撓性を備えた導電性樹脂によって形成されていることを特徴とする請求項1〜請求項11のいずれか1項に記載の複合セラミック基板。
- 上記セラミック基板は、複数の低温焼結セラミック層を積層してなるセラミック多層基板であることを特徴とする請求項1〜請求項12のいずれか1項に記載の複合セラミック基板。
- 上記表面実装部品はアレイ状の外部端子電極を有することを特徴とする請求項1〜請求項13のいずれか1項に記載の複合セラミック基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298224A JP4158798B2 (ja) | 2005-10-12 | 2005-10-12 | 複合セラミック基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298224A JP4158798B2 (ja) | 2005-10-12 | 2005-10-12 | 複合セラミック基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006535055A Division JP4111239B2 (ja) | 2004-09-08 | 2005-07-05 | 複合セラミック基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007049107A JP2007049107A (ja) | 2007-02-22 |
JP4158798B2 true JP4158798B2 (ja) | 2008-10-01 |
Family
ID=37851656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005298224A Active JP4158798B2 (ja) | 2005-10-12 | 2005-10-12 | 複合セラミック基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4158798B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102668074A (zh) * | 2009-12-22 | 2012-09-12 | 株式会社村田制作所 | 电路模块的制造方法、电路模块及包括电路模块的电子设备 |
JP5817388B2 (ja) * | 2011-09-27 | 2015-11-18 | 株式会社村田製作所 | 部品内蔵基板 |
WO2013061946A1 (ja) * | 2011-10-27 | 2013-05-02 | 株式会社村田製作所 | 多層配線基板、プローブカード及び多層配線基板の製造方法 |
JP6070290B2 (ja) * | 2013-03-05 | 2017-02-01 | 株式会社村田製作所 | 樹脂多層部品およびその製造方法 |
CN115551195B (zh) * | 2022-11-28 | 2023-03-14 | 四川斯艾普电子科技有限公司 | 一种基于厚薄膜多层电路srd梳状谱发生器及其制备方法 |
-
2005
- 2005-10-12 JP JP2005298224A patent/JP4158798B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007049107A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4111239B2 (ja) | 複合セラミック基板 | |
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
JP4453702B2 (ja) | 複合型電子部品及びその製造方法 | |
JP4265607B2 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
WO2014125973A1 (ja) | 部品内蔵樹脂多層基板および樹脂多層基板 | |
JP4158798B2 (ja) | 複合セラミック基板 | |
JP4725817B2 (ja) | 複合基板の製造方法 | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
WO2006011508A1 (ja) | 複合型電子部品及びその製造方法 | |
JP4821424B2 (ja) | セラミック多層基板及びその製造方法 | |
JP2012064600A (ja) | 多層基板およびその製造方法 | |
JP2006128229A (ja) | 複合多層基板 | |
WO2012165111A1 (ja) | 多層基板の製造方法および多層基板 | |
JP2005235807A (ja) | 積層型電子部品およびその製造方法 | |
JP5673123B2 (ja) | モジュール基板及びモジュール基板の製造方法 | |
WO2008004423A1 (fr) | Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication | |
JP2004014616A (ja) | セラミック回路基板用外部接続端子 | |
JP2007305631A (ja) | 樹脂多層基板、複合型電子部品及びそれぞれの製造方法 | |
JP2009032740A (ja) | 半導体装置及びその製造方法 | |
JP2006310498A (ja) | キャビティ付きセラミック多層基板 | |
JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
JPH1145907A (ja) | 半導体装置およびその製造方法 | |
JP2005159129A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4158798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |