KR100780220B1 - 무수축 세라믹 기판의 제조방법 - Google Patents
무수축 세라믹 기판의 제조방법 Download PDFInfo
- Publication number
- KR100780220B1 KR100780220B1 KR1020060091247A KR20060091247A KR100780220B1 KR 100780220 B1 KR100780220 B1 KR 100780220B1 KR 1020060091247 A KR1020060091247 A KR 1020060091247A KR 20060091247 A KR20060091247 A KR 20060091247A KR 100780220 B1 KR100780220 B1 KR 100780220B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- ceramic substrate
- laminate
- laminate structure
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
- H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 무수축 세라믹 기판의 제조방법에 관한 것으로서, 본 발명에 따른 무수축 세라믹 기판의 제조방법은, 원하는 층간 회로가 구성되도록 각각 소정 형태의 내부전극과 도전성 비아홀이 형성된 복수개의 그린시트를 적층하여 적층체 구조물을 마련하는 단계; 상기 적층체 구조물의 상하면 각각에 상기 그린시트의 면방향 수축을 억제하기 위한 구속용 그린시트를 배치하는 단계; 상기 적층체 구조물을 다수의 적층체 패널로 구성되는 대면적 단위로 절단하는 단계; 상기 절단된 적층체 구조물을 상기 그린시트의 소성온도로 소성하는 단계; 및 상기 구속용 그린시트를 제거하는 단계를 포함하여 구성된다.
대면적, 무수축, 그린시트, 소성, 적층체, 더미 패턴, 폐곡선
Description
도 1a 내지 도 1e는 종래기술에 따른 무수축 세라믹 기판의 제조상의 문제점을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 2a 내지 도 2e는 본 발명의 일실시형태에 따른 무수축 세라믹 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 3은 종래기술과 본 발명에 따른 무수축 세라믹 기판의 면방향 소성 수축율을 비교하여 나타내는 그래프.
< 도면의 주요 부분에 대한 부호의 설명 >
200 : 적층체 구조물 210: 그린시트
220: 내부전극 230: 도전성 비아홀
240: 구속용 그린시트 250: 더미 패턴
260: 외부전극 270: 도금층
200a, 200b, 200c, 200d : 적층체 패널
본 발명은 무수축 세라믹 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 소성 후 기판의 면방향 수축율 편차 및 평탄도를 제어할 수 있고 세라믹 기판의 대면적화가 가능한 무수축 세라믹 기판의 제조방법에 관한 것이다.
일반적으로, 다층 세라믹 기판은 반도체 IC 칩과 같은 능동 소자와 캐패시터, 인덕터 및 저항과 같은 수동소자를 복합화한 부품으로 사용되거나, 또는 단순한 반도체 IC 패키지로 사용되고 있다. 보다 구체적으로, 상기 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.
이러한 다층 세라믹 기판을 얻기 위해서는, 배선 도체가 형성된 그린시트를 적층하고 우수한 특성을 얻기 위하여 반드시 소성 공정을 거쳐야 하는데, 이와 같은 소성 공정을 거치게 되면 세라믹의 소성에 의한 수축이 발생한다. 이러한 수축은 다층 세라믹 기판 전체에 있어서 균일하게 발생하기 어려워 세라믹층의 면방향에 관하여 치수 변형을 가져온다.
또한, 면방향으로의 수축은 배선 도체에 있어서 원하지 않는 변형이나 일그러짐을 발생시키며, 보다 구체적으로는, 다층 세라믹 기판상에 탑재되는 칩 부품 등의 접속을 위한 외부전극의 위치 정밀도가 저하되거나, 배선 도체에 있어서 단선이 발생하는 경우가 있다.
이와 같이 면방향으로의 수축이 생기면 부품의 실장시에 도체 패턴과의 사이에 어긋남이 발생하여, CSP(Chip Size Package), MCM(Multi-Chip Modules) 등 반도 체칩을 높은 정밀도로 실장하는 것이 불가능하게 된다. 그래서, 근래에 다층 세라믹 기판 제조시, 소성 공정에 있어서 면방향으로의 수축을 없애기 위한, 이른바 무수축 공법을 적용하는 것이 제안되고 있다.
일반적으로 적용되고 있는 무수축 공법은 900℃ 이하에서 소결되지 않는 세라믹인 알루미나 파우더를 이용하여 구속용 그린시트를 제작하고, 이를 저온소성이 가능한 세라믹(LTCC) 그린시트의 상부 및 하부에 적층하고, 적층된 세라믹 기판의 상하부에 무게를 가하여 가소, 소성한 후 상기 구속용 그린시트를 제거하여 세라믹 기판을 얻는 방법이다.
그러나, 이러한 종래의 무수축 공법을 적용하여 3차원적 내부 회로 패턴을 가지는 세라믹 기판을 제작할 경우, 소성 후 외각부인 더미 부분이 면방향으로 불균일하게 수축 및 변형되는 문제점이 있었다.
또한, 기존에는 적층체 구조물을 개별 절단후 기판 제조 공정을 진행하기 때문에 공정시간이 늘어나는 문제점이 있었다.
도 1a 내지 도 1e는 종래기술에 따른 무수축 세라믹 기판의 제조상의 문제점을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 적층체 구조물(100)은 개별 적층체 구조물(100a, 100b, 100c, 100d)로 절단된다(도 1a).
예를 들면, 개별 적층체 구조물(100a)은 모듈 회로도에 따라 적절한 위치에 내부전극(20) 및 서로 다른층의 전극을 연결하기 위한 도전성 비아홀(30)이 형성된 복수개의 그린시트(10)를 마련한 다음, 상기 복수개의 그린시트(10)를 적층하여 형성된다(도 1b).
다음에, 상기 적층체 구조물(100a)의 상하면에, 상기 그린시트(10)의 소성온도에서는 소성되지 않는 구속용 그린시트(40), 예컨대 알루미나(Al2O3) 시트를 적층하고(도 1c), 상기 적층체 구조물(100a)을 가압, 가소 및 소성한다(도 1d).
앞서 언급한 바와 같이, 기존에는 도 1a에서와 같이 적층체 구조물(100)을 개별 적층체 구조물(100a, 100b, 100c, 100d)로 절단후 기판 제조 공정을 진행하기 때문에 전체 공정시간이 늘어날 뿐만 아니라 기판의 대면적화에도 불리한 문제점이 있었다.
또한, 도 1d에 도시된 바와 같이 적층체 구조물(100a)의 내부전극(20)이 형성된 부분과 내부전극(20)이 형성되지 않은 더미 부분의 패턴 밀도 및 두께 차이로 인하여, 가압, 가소 및 소성하는 과정에서 상기한 더미 부분에 무게가 제대로 가해지지 않아서 구속용 그린시트(40)와 적층체 구조물(100) 계면에서의 입자간 결합력이 현저히 떨어져 구속력이 저하되며, 공극(도면부호 "V" 참조) 등이 발생하게 된다.
결과적으로, 도 1e에 도시한 바와 같이, 그린시트(10)의 전체적인 두께가 균일하지 않고, 면방향으로의 수축이 부분적으로 일어나는 것으로 인해, 상기 래핑 공정 시 불량이 일어날 수 있고, 후속의 SMT, 와이어 본딩(wire bonding) 및 플립 칩 본딩(flip chip bonding) 공정의 정밀도가 저하되는 등의 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 소성 후 기판의 면방향 수축율 편차 및 평탄도를 제어할 수 있고 세라믹 기판의 대면적화가 가능한 무수축 세라믹 기판의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 무수축 세라믹 기판의 제조방법은, 원하는 층간 회로가 구성되도록 각각 소정 형태의 내부전극과 도전성 비아홀이 형성된 복수개의 그린시트를 적층하여 적층체 구조물을 마련하는 단계; 상기 적층체 구조물의 상하면 각각에 상기 그린시트의 면방향 수축을 억제하기 위한 구속용 그린시트를 배치하는 단계; 상기 적층체 구조물을 다수의 적층체 패널로 구성되는 대면적 단위로 절단하는 단계; 상기 절단된 적층체 구조물을 상기 그린시트의 소성온도로 소성하는 단계; 및 상기 구속용 그린시트를 제거하는 단계를 포함하여 구성된다.
본 발명의 실시형태에 따르면, 상기 다수의 적층체 패널은 정방형 또는 장방형으로 배열된다.
바람직하게, 상기 다수의 적층체 패널은 N2(여기서, N은 자연수)개의 적층체 패널로 형성된다.
본 발명의 일 실시형태에 따르면, 상기 내부전극이 형성된 상기 각각의 적층 체 패널의 외각부를 따라 상기 내부전극이 존재하는 부분과 존재하지 않는 부분의 패턴 밀도 및 두께 균형을 맞추기 위한 폐곡선 형태의 더미 패턴을 형성하는 단계를 더 포함한다.
상기 더미 패턴은 상기 내부전극의 두께와 동일한 두께로 형성하고, 도체 또는 유전체로 이루어진다.
바람직하게, 상기 더미 패턴은 상기 그린시트와 동일한 재질로 이루어질 수 있다.
본 발명의 실시형태에 따르면, 상기 구속용 그린시트를 제거한 후에, 각 적층체 패널 단위로 절단하는 단계를 더 포함한다.
본 발명의 일 실시형태에 따르면, 상기 적층체 구조물의 상하면에, 상기 도전성 비아홀에 의해 상기 내부전극과 연결되는 외부전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2a 내지 도 2e는 본 발명의 실시형태에 따른 무수축 세라믹 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이고, 도 3은 종래기술과 본 발명에 따른 무수축 세라믹 기판의 면방향 소성 수축율을 비교하여 나타내는 그래프이다.
먼저, 복수개의 그린시트(210)를 적층하여 적층체 구조물(200)이 마련되며, 상기 적층체 구조물(210)은 상기 적층체 구조물(200)의 상하면 각각에 상기 그린시트(210)의 면방향 수축을 억제하기 위한 구속용 그린시트(240)를 배치한 후 다수의 적층체 패널(200a, 200b, 200c, 200d)로 구성되는 대면적 단위로 절단된다(도 2a 및 도 2b).
상기 다수의 적층체 패널(200a, 200b, 200c, 200d)은 정사각의 정방형 또는 사각의 장방형으로 배열될 수 있다. 바람직하게, 상기 다수의 적층체 패널(200a, 200b, 200c, 200d)은 가압 및 소성시 무게 편차를 줄일 수 있도록 N2(여기서, N은 자연수)개의 적층체 패널로 형성된다. 본 실시형태에서는 4개의 적층체 패널로 형성되고 있으나, 이에 한정되지 않는다.
상기 그린시트(210)에는 원하는 층간 회로가 구성되도록 각각 소정 형태의 내부전극(220)과 도전성 비아홀(230)이 형성된다.
상기 그린시트(210)는 800∼900℃ 정도의 소성온도를 가진다. 상기 내부전극(220)은 소정의 면적을 차지하는 그라운드 형태를 가질 수 있으며, 특히 그린시 트(210)의 전체 면적에서 50% 이상의 면적을 차지하는 것일 수 있다.
상기 내부전극(220)이 형성된 상기 각각의 적층체 패널(200a, 200b, 200c, 200d)의 외각부에는 상기 내부전극(220)이 존재하는 부분과 존재하지 않는 부분의 패턴 밀도 및 두께 균형을 맞추기 위한 폐곡선 형태의 더미 패턴(250)이 형성된다.
상기 더미 패턴(250)은 도 2a 또는 도 2b에 도시한 바와 같이, 폐곡선 형태로 형성하는 것이 바람직하다. 상기 더미 패턴(250)의 형성시, 그린시트(210)에 더미 패턴(250)을 단 하나만 형성할 수도 있지만, 다른 실시형태로서, 상기 더미 패턴(250)의 내측 또는 외측에, 상기 더미 패턴(250)과 소정 간격 이격된 폐곡선 형태의 더미 패턴(미도시)을 적어도 하나 더 형성할 수도 있다.
이러한 더미 패턴(250)은, 상기 내부전극(220)의 두께와 동일한 두께로 형성하는 것이 바람직하다. 또한, 상기 더미 패턴(250)은 도체, 유전체, 또는 상기 그린시트(210)와 동일한 재질로 이루어질 수 있다.
상기 적층체 구조물(200)의 상하면에 적층되는 구속용 그린시트(240)는 상기 그린시트(210)의 소성온도에서 소성되지 않으며, 예컨대 알루미나(Al2O3) 시트를 적층하여 형성된다.
다음에, 상기 결과 구조물을 가압, 가소 및 소성한다(도 2c). 이때, 소성은 그린시트(210)의 소성온도인 800∼900℃ 정도로 수행하는 것이 바람직하며, 상기 소성이 진행되는 동안 구속용 그린시트(240)가 적층체 구조물(200)을 구성하고 있는 그린시트(210)들이 면방향으로 수축되는 것을 방지한다.
즉, 본 발명의 실시예에 의하면, 각각의 적층체 패널(200a, 200b, 200c, 200d)의 외각부에, 내부전극(220)이 형성된 부분과의 패턴 밀도 및 두께 균형을 맞춰주는 더미 패턴(250)이 형성되어 있으므로, 기판의 가압, 가소 및 소성 시, 기판 전체적으로 균일한 무게가 가해지도록 할 수 있어, 구속용 알루미나 그린시트(240)와 그린시트(210) 계면에서의 입자간 결합력이 저하되는 것을 방지할 수 있다. 따라서, 상기 계면에서의 공극 발생을 방지하고, 구속력을 상승시켜, 소성 후 기판의 면방향 수축율 편차 및 평탄도를 제어할 수 있다.
다음에, 상기 구속용 그린시트(240)를 제거한다(도 2d). 이때, 상기 적층체 구조물(200)의 최상층 및 최하층을 이루는 각각의 그린시트(210)의 일부에 형성된 도전성 비아홀(230)의 표면이, 상기 도전성 비아홀(230)이 형성되지 않은 상기 그린시트(210)의 표면과 단차지지 않으면서 원형 형태 그대로 노출될 때까지 래핑(lapping)하는 것이 바람직하다.
이와 같이, 상기 적층체 구조물(200)을 다수의 적층체 패널로 구성되는 대면적 단위로 절단함으로써 기존의 적층체 구조물을 개별 적층체 패널로 절단후 기판 제조 공정을 진행하는 경우와 비교하여 100 X 100 mm 이상의 무수축 세라믹 기판을 제공할 수 있게 된다.
본 발명의 일 실시형태에 따르면, 상기 구속용 그린시트(240)를 제거한 후에, 다수의 적층체 패널(200a, 200b, 200c, 200d)은 각각의 적층체 패널 단위로 절단될 수 있다.
상기한 바와 같은 소성 및 구속용 그린시트(240)의 제거공정까지 완료된 적층체 구조물(200)의 단면 형상을 보면, 도 2d에서와 같이 각각의 적층체 패널(200a, 200b, 200c, 200d)의 외각부에 형성된 각각의 더미 패턴(250)으로 인해, 기판의 전체적인 두께가 균일하고, 도시하고 있지 않지만 그 평면 형상에서도 기판 최외각부에서의 변형이 일어나지 않는 등 소성전 상태와 거의 동일한 형상을 유지하게 된다.
다음에, 상기 적층체 구조물(210)의 상하면에, 상기 래핑 공정에 의해 노출된 도전성 비아홀(230)과 연결되는 외부전극(260)을 형성한다(도 2e).
상기 외부전극(260)은 도전성 비아홀(230)을 통해 적층체 구조물(200)의 내부에 형성된 내부전극(220)과 전기적으로 연결될 수 있다.
아래의 표 1은 종래기술과 본 발명의 면방향 소성 수축율을 비교하여 나타낸 표이고, 도 3은 종래기술과 본 발명에 따른 무수축 세라믹 기판의 면방향 소성 수축율을 비교하여 나타내는 그래프로서, 도 3의 (a)는 종래기술에 따른 무수축 세라믹 기판의 면방향 소성 수축율을 나타낸 것이고, 도 3의 (b)는 본 발명에 따른 무수축 세라믹 기판의 면방향 소성 수축율을 나타낸 것이다.
본 발명에 의한 제품의 면방향 소성 수축율과 종래 제품의 면방향 소성 수축율을 실제로 측정해 본 결과, 표 1 및 도 3에 나타낸 바와 같이, 본 발명에 의한 제품의 면방향 소성 수축율은, 그 평균값이 0.03 정도로서, 종래 제품의 면방향 소성 수축율 평균값인 0.22에 비해 그 수축 정도가 더 작으며, 그 표준편차 역시 종래에 비해 훨씬 작게 나타났다. 이를 통해, 본 발명에서의 면방향 소성 수축율 제어 능력 정도를 명확하게 확인할 수가 있다.
이와 같이, 무수축 세라믹 기판의 면방향 소성 수축율이 거의 0%에 근접하므로, 따라서 가압 소성 진행시 기존 0.2g/㎟에서 0.02g/㎟으로 1/10 수준으로 가압하게 되므로 가압시 무게 편차로 인한 기판의 품질 저하를 방지할 수 있다(도 3).
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
앞에서 설명한 바와 같이, 본 발명에 따르면, 적층체 구조물을 다수의 적층체 패널로 구성되는 대면적 단위로 절단함으로써 기존의 적층체 구조물을 개별 적층체 패널로 절단후 기판 제조 공정을 진행하는 경우와 비교하여 100 X 100 mm 이상의 무수축 세라믹 기판을 제공할 수 있다는 장점을 가진다.
또한, 내부전극이 형성된 각각의 적층체 패널의 외각부에 폐곡선 형태의 더미 패턴을 추가적으로 형성함으로써, 적층체 구조물의 내부전극이 형성된 부분과 내부전극이 형성되지 않은 부분 사이의 패턴 밀도 및 두께를 거의 동일하게 유지할 수 있다.
따라서, 본 발명은 소성 후 기판의 면방향 수축율 편차 및 평탄도를 제어할 수 있는 무수축 세라믹 기판을 제공할 수 있으며, 후속의 SMT, 와이어 본딩 및 플립 칩 본딩 공정시 공정시간이 단축되는 등 제품의 수율 및 품질 향상에 이바지할 수 있는 효과가 있다.
Claims (9)
- 원하는 층간 회로가 구성되도록 각각 소정 형태의 내부전극과 도전성 비아홀이 형성된 복수개의 그린시트를 적층하여 적층체 구조물을 마련하는 단계;상기 적층체 구조물의 상하면 각각에 상기 그린시트의 면방향 수축을 억제하기 위한 구속용 그린시트를 배치하는 단계;상기 적층체 구조물을 다수의 적층체 패널로 구성되는 대면적 단위로 절단하는 단계;상기 절단된 적층체 구조물을 상기 그린시트의 소성온도로 소성하는 단계; 및상기 구속용 그린시트를 제거하는 단계를 포함하는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
- 제1항에 있어서,상기 다수의 적층체 패널은 정방형 또는 장방형으로 배열되는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
- 제2항에 있어서,상기 다수의 적층체 패널은 N2(여기서, N은 자연수)개의 적층체 패널로 형성 되는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
- 제1항에 있어서,상기 내부전극이 형성된 상기 각각의 적층체 패널의 외각부를 따라 상기 내부전극이 존재하는 부분과 존재하지 않는 부분의 패턴 밀도 및 두께 균형을 맞추기 위한 폐곡선 형태의 더미 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
- 제4항에 있어서,상기 더미 패턴은, 상기 내부전극의 두께와 동일한 두께로 형성하는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
- 제5항에 있어서,상기 더미 패턴은, 도체 또는 유전체로 이루어진 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
- 제5항에 있어서,상기 더미 패턴은, 상기 그린시트와 동일한 재질로 이루어진 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
- 제5항에 있어서,상기 구속용 그린시트를 제거한 후에, 각 적층체 패널 단위로 절단하는 단계를 더 포함하는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
- 제1항에 있어서,상기 구속용 그린시트를 제거하는 단계 후에,상기 적층체 구조물의 상하면에, 상기 도전성 비아홀에 의해 상기 내부전극과 연결되는 외부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060091247A KR100780220B1 (ko) | 2006-09-20 | 2006-09-20 | 무수축 세라믹 기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060091247A KR100780220B1 (ko) | 2006-09-20 | 2006-09-20 | 무수축 세라믹 기판의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100780220B1 true KR100780220B1 (ko) | 2007-11-27 |
Family
ID=39081091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060091247A KR100780220B1 (ko) | 2006-09-20 | 2006-09-20 | 무수축 세라믹 기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100780220B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000005955A (ko) * | 1998-06-05 | 2000-01-25 | 무라타 야스타카 | 다층세라믹기판의제조방법 |
-
2006
- 2006-09-20 KR KR1020060091247A patent/KR100780220B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000005955A (ko) * | 1998-06-05 | 2000-01-25 | 무라타 야스타카 | 다층세라믹기판의제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100451949B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
KR100862537B1 (ko) | 세라믹 기판의 제조방법 및 비소성 세라믹 기판 | |
JP2001358247A (ja) | 多層配線基板の製造方法 | |
KR100462499B1 (ko) | 다층 세라믹 기판 및 그 제조방법, 미소결 세라믹 적층체및 전자 장치 | |
KR100748238B1 (ko) | 무수축 세라믹 기판 및 그 제조방법 | |
KR101175412B1 (ko) | 적층형 세라믹 전자부품의 제조방법 | |
US20090107616A1 (en) | Manufacturing method of multi-layer ceramic substrate | |
US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
KR100780220B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
JP4110536B2 (ja) | 多層セラミック集合基板および多層セラミック集合基板の製造方法 | |
KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
KR101108823B1 (ko) | 세라믹 기판 제조 방법 | |
KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
JP2001144437A (ja) | 多層セラミック基板およびその製造方法 | |
KR100887112B1 (ko) | 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판 | |
JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
KR100896649B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
KR100992238B1 (ko) | 무수축 세라믹 기판의 제조 방법 | |
KR100992288B1 (ko) | 적층 세라믹 커패시터의 제조방법 | |
JP4645962B2 (ja) | 多層セラミック基板 | |
KR20230120391A (ko) | 층간 더미부를 구비하는 다층 세라믹 기판 및 그의 제조 방법 | |
KR20090107780A (ko) | 무수축 세라믹 기판의 제조방법 | |
KR101214691B1 (ko) | 다층 세라믹 기판 및 이의 제조 방법 | |
JP2004172342A (ja) | セラミック積層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101011 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |