KR101167375B1 - 인쇄회로기판의 제조방법 - Google Patents
인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR101167375B1 KR101167375B1 KR1020090131979A KR20090131979A KR101167375B1 KR 101167375 B1 KR101167375 B1 KR 101167375B1 KR 1020090131979 A KR1020090131979 A KR 1020090131979A KR 20090131979 A KR20090131979 A KR 20090131979A KR 101167375 B1 KR101167375 B1 KR 101167375B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive paste
- insulating layer
- temperature curable
- high temperature
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0139—Blade or squeegee, e.g. for screen printing or filling of holes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, (A) 제1 동박 위에 고온 경화형 도전성 페이스트를 반복 인쇄하는 단계; (B) 상기 고온 경화형 도전성 페이스트 위에 저온 경화형 도전성 페이스트를 인쇄하는 단계; (C) 상기 고온 경화형 도전성 페이스트와 상기 저온 경화형 도전성 페이스트로 이루어진 도전성 페이스트 범프가 절연층을 관통하도록 상기 도전성 페이스트 범프 위에 절연층을 적층시키는 단계; 및 (D) 상기 절연층 위에 제2 동박을 적층시키는 단계를 포함하며, 2중 도전성 페이스트 범프로 인해 관통성과 눌림성이 좋아 인쇄회로기판의 전기적 특성 및 층간 접속 신뢰성이 향상된다.
페이스트 범프, 도전성 페이스트, 고온 경화형, 저온 경화형
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
도전성 페이스트(paste) 조성물은 일렉트로닉스(electronics) 분야에 있어서 IC(integrated circuit) 회로에 이용되고 도전성 접착제, 전자파 실드(shield) 등 많은 용도에 사용되고 있다.
특히, 전자 제품의 경박단소화 및 다 기능화에 맞추어 전자 제품에 장착되는 패키지(Package)의 박형화가 필요하게 되었고 이에 패키지의 중요한 구성부품의 하나인 기판에 대해 박형화 및 고밀도화가 요구되고 있는 추세이다.
이에 따라, 박형화 고밀도화를 위한 인쇄회로기판 제조시 상기 도전성 페이스트를 이용한 방법이 제안되어 있는데, 일반적으로 종래 도전성 페이스틀 이용한 인쇄회로기판의 제조방법을 살펴보면 다음과 같다.
먼저, 제1 기판을 준비하고, 상기 제1 기판 위에 소정의 높이에 도달하도록 도전성 페이스트를 반복 인쇄하여 도전성 페이스트 범프(bump)를 형성하는 단계, 상기 도전성 페이스트 범프의 특성에 따라 소정 온도로 건조시켜 경화시키는 단계, 배선 패턴이 설치된 제2 기판을 준비하고, 상기 제1 기판과 상기 제2 기판 사이에 절연층을 배치하여 상기 경화된 도전성 페이스트 범프가 절연층을 관통하도록 적층 프레스(press)하는 단계가 제안되어 있다.
이러한 종래 도전성 페이스트 범프를 이용한 인쇄회로기판의 제조방법에 있어, 상기 도전성 페이스트 범프가 절연층 관통 시 관통성을 좋게 하기 위해, 상기 도전성 페이스트 범프 형성 시 상기 도전성 페이스트 범프의 높이를 높게하고 경도를 높여야 한다. 바람직하게, 안정적인 관통성을 갖기 위한 범프의 높이는 상기 도전성 페이스트를 여러 번 인쇄함으로써 형성될 수 있다.
그러나, 이와 같이 상기 도전성 페이스트 범프의 높이를 높게 인쇄할 경우 관통성은 좋아지나 절연거리 확보에 문제점이 발생될 수 있다.
한편, 절연거리 확보를 위해 상기 도전성 페이스트 범프의 높이와 경도를 낮추면 상기 절연층 관통 시 관통성이 좋지 않으므로 관통 불량이 발생되어 층간 접속 신뢰성이 저하될 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 고온 경화형 도전성 페이스트 위에 저온 경화형 도전성 페이스트를 최종 인쇄하여 형성된 도전성 페이스트 범프를 사용함으로써 관통성이 우수하고, 절연거리 확보가 가능하며 이에 따른 층간 접속 신뢰성이 향상된 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은, (A) 제1 동박 위에 고온 경화형 도전성 페이스트를 반복 인쇄하는 단계; (B) 상기 고온 경화형 도전성 페이스트 위에 저온 경화형 도전성 페이스트를 인쇄하는 단계; (C) 상기 고온 경화형 도전성 페이스트와 상기 저온 경화형 도전성 페이스트로 이루어진 도전성 페이스트 범프가 절연층을 관통하도록 상기 도전성 페이스트 범프 위에 절연층을 적층시키는 단계; 및 (D) 상기 절연층 위에 제2 동박을 적층시키는 단계를 포함한다.
또한, 청구항 1에 있어서, 상기 (A) 단계는, (A-1) 상기 제1 동박을 준비하는 단계; (A-2) 상기 도전성 페이스트 범프가 형성될 부분에 홀이 형성된 제1 마스크를 상기 제 1 동박 위에 밀착시키는 단계; 및 (A-3) 스퀴지, 잉크젯 및 스프레이 중 어느 하나를 이용하여 고온 경화형 도전성 페이스트를 상기 홀에 반복 인쇄한 후 상기 제1 마스크를 제거하고 저온에서 건조시키는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B-1) 상기 도전성 페이스트 범프가 형성될 부분에 홀이 형성된 제2 마스크를 상기 반복 인쇄된 상기 고온 경화형 도전성 페이스트 위에 밀착시키는 단계; 및 (B-2) 스퀴지, 잉크젯 및 스프레이 중 어느 하나를 이용하여 저온 경화형 도전성 페이스트를 상기 홀에 인쇄한 후 상기 제2 마스크를 제거하고 저온에서 건조시키는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 고온 경화형 도전성 페이스트의 경화 온도는 160℃ 내지 170℃인 것을 특징으로 한다.
또한, 상기 저온 경화형 도전성 페이스트의 경화 온도는 80℃ 내지 90℃인 것을 특징으로 한다.
또한, 상기 (C) 단계는, (C-1) 상기 절연층 위에 제2 동박을 올린 후 저온에서 프레스로 가압하는 단계; 및 (C-2) 상기 가압 후, 고온에서 가열하여 상기 고온 경화형 도전성 페이스트와 절연층을 경화시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 의하면, 본 발명의 인쇄회로기판의 제조방법은 도전성 페이스트 범프의 절연층 관통 공정을 저온에서 수행할 수 있고, 관통 공정 시 범프 파손 및 미관통 현상을 제거하여 전기적 특성이 향상되는 효과가 있다.
또한, 본 발명에 의하면, 저온건조로 인해 범프의 눌림성이 좋아지므로 층간 균일한 절연거리 확보가 가능하며 층간 전기 저항값이 향상되어 접속 신뢰성이 향상되는 효과가 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하 기로 한다.
도 1 내지 6은 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이고, 도 7 및 8은 본 발명의 실싱 예에 따른 원추상 페이스트 범프 형성 시 최외각에 인쇄된 저온 경화형 도전성 페이스트의 도포 상태를 나타내는 도면이다.
먼저, 도 1에 도시된 바와 같이 제1 동박(1)을 준비한 후, 소정의 높이에 도달할 때까지 고온 경화형 도전성 페이스트(2)를 반복 인쇄한다. 이때, 상기 고온 경화형 도전성 페이스트(2)는 모두 동일한 고분자로 이루어진 물질이거나 서로 다른 고분자로 이루어진 물질일 수 있다.
이후, 도 2에 도시된 바와 같이 소정 높이의 고온 경화형 도전성 페이스트(2)의 최외각에 저온 경화형 도전성 페이스트(3)를 인쇄하여 도전성 페이스트 범프(4)를 형성한다.
이때, 상기 고온 경화형 도전성 페이스트(2)와 상기 저온 경화형 도전성 페이스트(3)의 인쇄는 모두 저온에서 진행되며, 상기 고온 경화형 도전성 페이스트(2)의 최외각에 인쇄된 상기 저온 경화형 도전성 페이스트(3)는 도 7에 도시된 바와 같이 상기 고온 경화형 도전성 페이스트(2)의 최외각의 일부에만 도포되게 인쇄하거나, 도 8에 도시된 바와 같이 상기 고온 경화형 도전성 페이스트(2)의 최외각 전체가 도포되게 인쇄할 수 있다.
이러한 도전성 페이스트 범프(4)는 층간 연결을 위한 것으로, 제1 동박(1) 위에 상기 도전성 페이스트 범프(4)가 형성될 부분에 홀이 형성된 제1 마스크를 상 기 제1 동박 위에 밀착시키고, 이후 스퀴지(squeegee) 또는 잉크젯(Ini-jet) 또는 스프레이(Spray) 중 어느 하나를 이용하여 고온 경화형 도전성 페이스트(2)를 상기 홀에 반복 인쇄한다. 그 다음, 상기 제1 마스크를 제거하고 저온에서 건조시킨다.
그 다음, 상기 도전성 페이스트 범프(4)가 형성될 부분에 홀이 형성된 제2 마스크를 상기 반복 인쇄된 상기 고온 경화형 도전성 페이스트(2) 위에 밀착시키고, 이후 스퀴지, 잉크젯 및 스프레이 중 어느 하나를 이용하여 저온 경화형 도전성 페이스트를 상기 홀에 인쇄한다. 그 다음, 상기 제2 마스크를 제거하고 저온에서 건조시키면 상기 고온 경화형 도전성 페이스트(2)와 상기 저온 경화형 도전성 페이스트(3)로 이루어진 도전성 페이스트 범프(4)가 형성되게 된다.
상기 고온 경화형 도전성 페이스트(2)는 저온에서 진행되는 건조에 의해서는 상기 고온 경화형 도전성 페이스트(2) 내부의 솔벤트(solvent)를 없앨 뿐 본격적인 경화가 수행되지는 않고, 고온(이를 테면, 약 160℃ 내지 170℃)에서 진행되는 건조에 의해 본격적인 경화가 수행된다.
그러나, 상기 고온 경화형 도전성 페이스트(2)의 최외각에 인쇄된 상기 저온 경화형 도전성 페이스트(3)는 저온(이를 테면, 약 80℃ 내지 90℃)에서 본격적인 경화가 진행된다.
또한, 상기 도전성 페이스트 범프(4) 형성 시에는 상기 고온 경화형 도전성 페이스트(2)의 인쇄 및 건조 공정을 다수(예를 들면, 3~4회) 반복하여 상기 도전성 페이스트 범프(4)의 높이를 조절한다.
상기 도전성 페이스트 범프(4)를 형성한 후에는 도 3에 도시된 바와 같이 상기 도전성 페이스트 범프(4) 위에 절연층(5)을 적층 시킨다.
여기서, 절연층(5)으로는 반경화상태의 프리프레그(Prepreg)가 사용된다. 그리고, 상기 도전성 페이스트 범프(4) 위에 절연층(5)이 적층되도록 상기 도전성 페이스트 범프(4)가 절연층(5)을 관통하는 단계가 저온에서 진행된다.
이러한 관통 단계에서, 상기 도전성 페이스트 범프(4)는 저온에서 경화된 상기 저온 경화형 도전성 페이스트(3)가 상기 고온 경화형 도전성 페이스트(2)의 최외각에 인쇄되었으므로 관통성이 좋아 상기 도전성 페이스트 범프(4)의 부러짐이나 미관통 현상을 제거할 수 있다. 이에 따라, 인쇄회로기판의 전기적 특성이 향상된다.
이렇게 상기 도전성 페이스트 범프(4) 위에 절연층(5)이 적층된 단면이 도 4에 도시된다.
이와 같이 절연층(5)을 적층 한 후에는 도 5에 도시된 바와 같이 절연층(5) 위에 제2 동박(6)을 올린 후 프레스로 가열, 가압하여 절연층(5) 위에 제2 동박(6)을 적층시킨다.
먼저, 가압 단계에서 절연층(5)은 반경화 상태를 유지하게 되며, 상기 도전성 페이스트 범프(4)는 저온에서 반경화된 상기 고온 경화형 도전성 페이스트(2)에 의해 눌림성이 좋아 층간 균일한 절연거리 확보가 가능하고 층간 전기저항값이 향상되어 층간 접속 신뢰성이 향상된다.
그 다음, 가열 단계에서, 상기 관통 단계 및 가압 단계보다 높은 온도로 가열함으로써 반경화 상태의 절연층(5)과 상기 고온 경화형 도전성 페이스트(2)가 경 화되게 된다.
이렇게 절연층(5) 위에 제2 동박(6)이 적층된 단면이 도 6에 도시된다.
따라서, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 저온에서 관통 공정과 가압 공정이 가능하고, 상기 고온 경화형 도전성 페이스트(2)와 그 최외각에 인쇄된 상기 저온 경화형 도전성 페이스트(3)로 도전성 페이스트 범프(4)를 형성함으로 관통성과 눌림성이 좋아 전기적 특성 및 층간 접속신뢰도가 향상된 인쇄회로기판을 제조할 수 있게 된다.
따라서, 상술한 바와 같은 상기 고온 경화형 도전성 페이스트(2)와 상기 고온 경화형 도전성 페이스트(2)의 최외각에 인쇄된 상기 저온 경화형 도전성 페이스트(3)로 형성된 상기 도전성 페이스트 범프(4)는, 절연층 관통 및 프레스 공정이 저온에서 진행된다면 상기 범프(4)의 최외각은 상기 저온 경화형 도전성 페이스트(3)에 의해 관통성은 향상되고, 상기 범프(4)의 내부는 상기 고온 경화형 도전성 페이스트(2)에 의해 본격적인 경화가 진행되지 않았으므로 눌림성이 좋아져 층간 접속 신뢰도가 향상된다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 6은 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 7 및 8은 본 발명의 실싱 예에 따른 원추상 페이스트 범프 형성 시 최외각에 인쇄된 저온 경화형 도전성 페이스트의 도포 상태를 나타내는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1: 제1 동박 2: 고온 경화형 도전성 페이스트
3: 저온 경화형 도전성 페이스트 4: 도전성 페이스트 범프
5: 절연층 6: 제2 동박
Claims (6)
- (A) 제1 동박 위에 제1온도에서 경화되는 제1 도전성 페이스트를 반복 인쇄하는 단계;(B) 상기 제1 도전성 페이스트 위에 제2 온도에서 경화되는 제2 도전성 페이스트를 인쇄하는 단계;(C) 상기 제1 도전성 페이스트와 상기 제2 도전성 페이스트로 이루어진 도전성 페이스트 범프가 절연층을 관통하도록 상기 도전성 페이스트 범프 위에 절연층을 적층시키는 단계; 및(D) 상기 절연층 위에 제2 동박을 적층시키는 단계를 포함하는 인쇄회로기판의 제조방법.
- 청구항 1에 있어서, 상기 (A) 단계는,(A-1) 상기 제1 동박을 준비하는 단계;(A-2) 상기 도전성 페이스트 범프가 형성될 부분에 홀이 형성된 제1 마스크를 상기 제 1 동박 위에 밀착시키는 단계; 및(A-3) 스퀴지, 잉크젯 및 스프레이 중 어느 하나를 이용하여 상기 제1 도전성 페이스트를 상기 홀에 반복 인쇄한 후 상기 제1 마스크를 제거하고 상기 제2온도에서 건조시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 1에 있어서, 상기 (B) 단계는,(B-1) 상기 도전성 페이스트 범프가 형성될 부분에 홀이 형성된 제2 마스크를 상기 반복 인쇄된 상기 제1 도전성 페이스트 위에 밀착시키는 단계; 및(B-2) 스퀴지, 잉크젯 및 스프레이 중 어느 하나를 이용하여 상기 제2 도전성 페이스트를 상기 홀에 인쇄한 후 상기 제2 마스크를 제거하고 상기 제2온도에서 건조시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 2에 있어서, 상기 제1온도는 160℃ 내지 170℃인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 2에 있어서, 상기 제2온도는 80℃ 내지 90℃인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 1에 있어서, 상기 (D) 단계는,(D-1) 상기 절연층 위에 제2 동박을 올린 후 상기 제2온도에서 프레스로 가압하는 단계; 및(D-2) 상기 가압 후, 상기 제1온도에서 가열하여 상기 제1 도전성 페이스트와 절연층을 경화시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090131979A KR101167375B1 (ko) | 2009-12-28 | 2009-12-28 | 인쇄회로기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090131979A KR101167375B1 (ko) | 2009-12-28 | 2009-12-28 | 인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110075508A KR20110075508A (ko) | 2011-07-06 |
KR101167375B1 true KR101167375B1 (ko) | 2012-07-19 |
Family
ID=44915494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090131979A KR101167375B1 (ko) | 2009-12-28 | 2009-12-28 | 인쇄회로기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101167375B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103793574B (zh) * | 2014-02-19 | 2017-02-01 | 浪潮(北京)电子信息产业有限公司 | 一种在单板上铺设铜箔的方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015910A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | 印刷配線板の製造方法 |
KR100782404B1 (ko) | 2006-10-27 | 2007-12-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
-
2009
- 2009-12-28 KR KR1020090131979A patent/KR101167375B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015910A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | 印刷配線板の製造方法 |
KR100782404B1 (ko) | 2006-10-27 | 2007-12-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20110075508A (ko) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8119925B2 (en) | Core substrate and printed wiring board | |
KR101067109B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
KR101464322B1 (ko) | 전자파 차단 구조 및 이를 제조하는 방법 | |
US20080121416A1 (en) | Multilayer Printed Wiring Board And Manufacturing Method For Same | |
KR102032171B1 (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
KR101319902B1 (ko) | 수지 다층 기판 및 그 수지 다층 기판의 제조방법 | |
EP2664226B1 (en) | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack | |
US8186042B2 (en) | Manufacturing method of a printed board assembly | |
KR101514518B1 (ko) | 전자부품 내장 인쇄회로기판 및 그 제조방법 | |
WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
WO2013031822A1 (ja) | 薄膜配線基板およびプローブカード用基板 | |
JP2008283166A (ja) | コンデンサ、配線基板 | |
JP2005072328A (ja) | 多層配線基板 | |
KR20080026028A (ko) | 반도체 장치의 제조방법 | |
KR101522780B1 (ko) | 전자부품 내장 인쇄회로기판 및 그 제조방법 | |
KR101104210B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2014110424A (ja) | 部品内蔵印刷回路基板及びその製造方法 | |
JP2002368043A (ja) | 導電性ペーストとそれを用いた導電性バンプおよびその形成方法、導電性バンプの接続方法、並びに回路基板とその製造方法 | |
US20090277674A1 (en) | Printed circuit board and manufacturing method thereof | |
KR101167375B1 (ko) | 인쇄회로기판의 제조방법 | |
US20160219709A1 (en) | Embedded board and method of manufacturing the same | |
KR100888404B1 (ko) | 도전성 페이스트와 이를 이용한 인쇄회로기판 및 그제조방법 | |
Chen et al. | Study of Solder Resist Crack Resistance for Flip Chip Ball Grid Array Substrate | |
KR101003632B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
JP4593444B2 (ja) | 電子部品実装構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |