JP2013016788A - 多層セラミック基板及びその製造方法 - Google Patents

多層セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP2013016788A
JP2013016788A JP2012129610A JP2012129610A JP2013016788A JP 2013016788 A JP2013016788 A JP 2013016788A JP 2012129610 A JP2012129610 A JP 2012129610A JP 2012129610 A JP2012129610 A JP 2012129610A JP 2013016788 A JP2013016788 A JP 2013016788A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
ceramic
ceramic substrate
laminate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012129610A
Other languages
English (en)
Inventor
Yong Seok Choi
チェ・ヨン・ソク
Dae Hyeong Lee
イ・テ・ヒョン
Won-Chol Ma
マ・ウォン・チョル
Ki-Pyo Hon
ホン・キ・ピョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013016788A publication Critical patent/JP2013016788A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/003—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
    • C04B37/006—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/40—Metallic constituents or additives not added as binding phase
    • C04B2235/408—Noble metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/616—Liquid infiltration of green bodies or pre-forms
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56—Using constraining layers before or during sintering
    • C04B2237/562—Using constraining layers before or during sintering made of alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層セラミック基板及び製造方法に関する。
【解決手段】多層セラミック基板の製造方法であって、多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。セラミック積層体のビア周辺のボイドをナノパーティクルで充填し、ナノパーティクル及びビアの表面上に外部電極を形成することで、外部電極とセラミック積層体との間の接合強度の低下を防止できる。
【選択図】図１

Description

本発明は、多層セラミック基板及びその製造方法に関し、より詳細には、ビア周辺のボイドをリペアするための多層セラミック基板及びその製造方法に関する。
最近、電子部品領域において、小型化の傾向が益々強化、持続されるにつれ電子部品の精密化、微細パターン化及び薄膜化による小型モジュール及び基板が開発されている。しかし、通常使用されているプリント回路基板（Ｐｒｉｎｔｅｄ ＣｉｒＣｕｉｔ Ｂｏａｒｄ；ＰＣＢ）を小型化された電子部品に用いた場合、サイズの小型化、高周波領域における信号の損失及び高温高湿時の信頼性低下のような短所が発生した。
このような短所を克服するために、プリント回路基板ではなく、セラミックを用いた基板が使用されている。多層セラミック基板の主成分は、低温同時焼成が可能なガラス（ｇｌａｓｓ）が多量含まれたセラミック組成物である。
低温同時焼成セラミック（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ；ＬＴＣＣ）基板を製造する方法は様々であるが、そのうち焼成時に多層セラミック基板が収縮するか否かにより、収縮工法及び無収縮工法に分類することができる。
具体的に、焼成時に多層セラミック基板が収縮されるようにして製造する方法が収縮工法である。しかし、収縮工法は、多層セラミック基板の収縮程度が全体的に均一に発生するものではないため、基板の面方向に対して寸法変形が生じる。このような多層セラミック基板の面方向収縮は、基板内に含まれたプリント回路パターンを変形させる原因となり、パターン位置の精度低下及びパターンの断線などのような問題点が発生する。
従って、収縮工法による問題点を解決するために、焼成時に多層セラミック基板の面方向収縮を防止するための無収縮工法が提案されている。
無収縮工法とは、多層セラミック基板の両面に拘束層を形成して焼成する方法である。この場合、拘束層には、多層セラミック基板が焼成される温度では収縮されず、収縮制御の容易な物質が利用されることができる。このような拘束層により、焼成時に多層セラミック基板の面方向収縮は発生せず、厚さ方向にのみ収縮されることができるようになる。
しかし、このような無収縮工法を適用して多層セラミック基板を製造する場合、焼成時に面方向収縮を抑制することができるが、層間連結のために垂直に連結されたビア（ｖｉａ）の場合、通常、低温同時焼成セラミック（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ；ＬＴＣＣ）の塑性挙動と一致せず、面方向収縮を抑制するための拘束力を与えることも難しいため、ボイドが発生する。
特に、前記ビア周辺のボイドが表層に露出されている構造の場合、外部パターンの形成時に不良の原因となる。即ち、ビア周辺のボイドは、ボイド（ｖｏｉｄ）、クラック（ｃｒａｃｋ）、突出、陥没などの様々な形態で現れ、これはワイヤポンディング、ＳＭＴ、ソルダリング（ｓｏｌｄｅｒｉｎｇ）などパッケージング不良及び信頼性不良をもたらすという問題点がある。
韓国特許出願公開第１０−２０１０−００４２７８８号 韓国特許出願公開第１０−２０１１−００１９５３６号
本発明の実施形態は、セラミック積層体のビア周辺のボイドをナノパーティクルで充填することにより、外部電極とセラミック積層体との間の接合強度が低下されることを防止するための手段を提供する。
前記課題を解決するための本発明の実施形態による多層セラミック基板の製造方法は、多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。
また、前記課題を解決するための本発明の実施形態による多層セラミック基板の製造方法は、深層のセラミック層及び表層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、前記深層のセラミック層及び前記表層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を沈殿槽内の底面に載置させた後、電極溶液を注入する段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。
前記課題を解決するための本発明の実施形態による多層セラミック基板は、多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板であって、前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体と、前記セラミック積層体上に形成される外部電極と、前記ボイドを充填して前記セラミック積層体と前記外部電極とを電気的に連結するナノパーティクルと、を含む。
本発明の実施形態は、セラミック積層体のビア周辺のボイドをナノパーティクルで充填し、ナノパーティクル及びビアの表面上に外部電極を形成することで、ビア周辺のボイドにより外部電極とセラミック積層体との間の接合強度が低下することを防止することができる。
さらに、本発明の実施形態は、セラミック積層体に外部電極を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどパッケージング工程において電気的信頼性を向上させることができるという効果がある。
本発明の一実施形態による多層セラミック基板を示した断面図である。 本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
以下、図面を参照して本発明の具体的な実施形態を説明する。しかし、これは例示に過ぎず、本発明はこれに限定されない。
本発明を説明するにあたり、本発明に係わる公知技術に関する具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。そして、後述する用語は本発明における機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わることができる。従って、その定義は本明細書の全体における内容を基に下すべきであろう。
本発明の技術的思想は請求範囲によって決まり、以下の実施形態は本発明の技術的思想を本発明が属する技術分野において通常の知識を有する者に効率的に説明するための一つの手段に過ぎない。
以下、添付の図面を参照して本発明の実施形態による多層セラミック基板及びその製造方法を説明すると、次のとおりである。
図１は、本発明の一実施形態による多層セラミック基板を示す断面図である。
図１に図示されたように、本発明の一実施形態による多層セラミック基板１００は、セラミック積層体１１０及び外部電極１３５を含むことができる。
前記セラミック積層体１１０は、多層に積層されたセラミック層１１２、１１４を含むことができる。この際、多層に積層されたセラミック層１１２、１１４それぞれは、本体を貫通するビアホール（不図示）に充填された伝導性物質、例えば、銀（Ａｇ）物質を含む第１及び第２ビア１２２、１２４を備えることができる。各セラミック層１１２、１１４は、前記第１及び第２ビア１２２、１２４を介して電気的に接続されることができる。
一方、本発明による第１ビア１２２は、多層に積層されたセラミック層１１２、１１４のうち、図面において表層のセラミック層１１２を貫通するように形成されたホールを充填したものであり、第２ビア１２４は、多層に積層されたセラミック層１１２、１１４のうち、図面において深層のセラミック層１１４を貫通するように形成されたホールを充填するように形成されたものである。
前記積層されたセラミック層１１２、１１４の間には第１及び第２ビア１２２、１２４と電気的に接続された内部電極１３０がさらに備えられている。
各セラミック層１１２、１１４を垂直貫通する第１及び第２ビア１２２、１２４は、モジュール回路図によって各セラミック層１１２、１１４の適切な位置にパンチングなどの方式でビアホールを形成した後、これを銀（Ａｇ）などのような伝導性物質を充填して形成されたものであることができる。
特に、本発明の実施形態による多層セラミック基板１００のセラミック積層体１１０を構成する多層のセラミック層１１２、１１４のうち表層のセラミック層１１２の内部には、第１ビア１２２の一側面を露出させるホール形態のボイド（不図示）が形成されている。
この際、本発明による前記ボイド（不図示）は、任意で形成されたものでなく、多層セラミック基板を製造する過程において、多層セラミック基板の面方向収縮により基板内に含まれたパターンの位置が変更されて形成されたものである。
従って、本発明は、前記ボイド（不図示）をリペア（Ｒｅｐａｉｒ）するためにボイド（不図示）内部にナノパーティクル１４０を充填させることにより、前記第１ビア１２２と電気的に接続させることができる。例えば、本発明の一実施形態によるナノパーティクル１４０は、ナノ銀（Ｎａｎｏ Ａｇ） またはナノセラミック（Ｎａｎｏ Ｃｅｒａｍｉｃ）などのようなナノ粒子を有する伝導性物質で形成されることができる。
一方、前記外部電極１３５は、ナノパーティクル１４０ 及び第１ビア１２２と電気的に接続されるように形成されている。
このように、上記のような本発明の実施形態による多層セラミック基板１００は、内部電極１３０と、第１及び第２ビア１２２、１２４をそれぞれ備えた多層のセラミック層１１２、１１４が積層されたセラミック積層体１１０の低温同時焼成時に、セラミック層１１２、１１４とビア１２２、１２４との間の収縮率の差により、ボイド、クラック、突出または陥没などの形態に発生された第１ビア１２２周辺のボイドをナノパーティクル１４０で充填させることで、前記ボイドをリペアすることができる。
このように、本発明の実施形態による多層セラミック基板１００は、セラミック積層体１１０の第１ビア１２２周辺のボイドをナノパーティクル１４０で充填し、ナノパーティクル１４０及び第１ビア１２２の表面上に外部電極１３５を形成することで、第１ビア１２２周辺ボイドにより外部電極１３５とセラミック積層体１１０との間の接合強度が低下することを防止することができる。
従って、本発明の一実施形態によると、セラミック積層体１１０に外部電極１３５を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどパッケージング工程において電気的信頼性を向上させることができるという効果がある。
一方、本発明の一実施形態でセラミック積層体１１０は２つのセラミック層１１２、１１４が積層されていると図示及び説明したが、これは説明の便宜上、２つのセラミック層に図示しただけであって、これに限定されるものではない。
また、本発明では説明の便宜上、ボイドが表層のセラミック層１１２に形成された第１ビア１２２周辺にのみ形成されていると図示及び説明したが、これに限定されるものではなく、第１ビア１２２の両側側面を露出させるように形成されたり、第１ビア１２２及び深層のセラミック層１１４に形成された第２ビア１２４の一側または両側の側面を露出させるように形成されるボイドも含まれることができる。
図２ａ〜図２ｅは、本発明の一実施形態による多層セラミック基板を製造するための断面図である。
先ず、図２ａのように、第１ビア１２２の周辺にボイド１４０ａが形成された多層セラミック基板１００を準備する。
ここで、本発明における多層セラミック基板１００は、多層に積層されたセラミック層１１２、１１４を含むセラミック積層体１１０で構成されることができる。また、図面には図示していないが、セラミック積層体１１０の上下面にはセラミック層１１２、１１４の焼成温度より高温（例えば、１，５００℃ 以上）で焼成される拘束用シート（不図示）を積層する。この際、拘束用シート（不図示）は、例えば、アルミナ（Ａｌ２Ｏ３）シートなどを使用することができる。
また、多層に積層されたセラミック層１１２、１１４それぞれには本体を貫通するビアホール（不図示）に充填された伝導性物質、例えば、銀（Ａｇ） 物質を含む第１及び第２ビア１２２、１２４が形成されることができる。
さらに、前記積層されたセラミック層１１２、１１４の間には第１及び第２ビア１２２、１２４と電気的に接続された内部電極１３０がさらに備えられている。この際、内部電極１３０は、例えば、銀（Ａｇ）のような伝導性物質を用いてスクリーンプリンティング方式などを用いて形成されることができる。
一方、本発明における前記ボイド１４０ａは、内部電極１３０及び第１及び第２ビア１２２、１２４が備えられた多層のセラミック層１１２、１１４が積層されたセラミック積層体１１０の低温同時焼成時に、セラミック層１１２、１１４とビア１２２、１２４との間の収縮率の差により、ボイド、クラック、突出または陥没などの形態で発生されたものである。
この際、本発明では説明の便宜上、ボイド１４０ａが表層のセラミック層１１２に形成された第１ビア１２２周辺にのみ形成されていると図示及び説明したが、これに限定されるものではなく、第１ビア１２２の両側の側面を露出させるように形成されたり、第１ビア１２２及び深層のセラミック層１１４に形成された第２ビア１２４の一側または両側の側面を露出させるように形成されるボイドも含まれることができる。
図２ｂを参照すると、ボイド１４０ａが形成されたセラミック積層体１１０を電極溶液１６０で満たされた沈殿槽１５０内に浸漬する。
この際、本発明における電極溶液１６０は、水（Ｈ２Ｏ）または有機溶剤（以下、エタノール（ｅｔｈａｎｏｌ）とする）溶液にナノ粉末を混合した後、凝集されたナノ粉末がボールミリング（Ｂａｌｌ Ｍｉｌｌｉｎｇ）または超音波分散などにより均一に分散された溶液である。
また、本発明におけるナノ粉末とは、例えば、ナノ単位の粒子を有する銀（Ａｇ）またはセラミックなどの伝導性物質であることができる。
一方、本発明におけるボイド１４０ａが形成されたセラミック積層体１１０を電極溶液１６０で満たされた沈殿槽１５０内に浸漬することを図示及び説明したが、これに限定されるものではなく、ボイド１４０ａが形成されたセラミック積層体１１０を空の、即ち何もない沈殿槽１５０の内部に入れた後、前記電極溶液１６０を沈殿槽１５０の内部に注入する方法に代替することも可能である。
図２ｃを参照すると、セラミック積層体１１０の表面全面及びボイド１４０ａを覆うナノパーティクル膜１７０が形成される。
より具体的に、分散された電極溶液１６０が入っている沈殿槽１５０内にボイド１４０ａがあるセラミック積層体１１０を浸漬すると、重力によりナノ粉末がセラミック積層体１１０の表面及び沈殿槽の底面に沈殿される。それにより、セラミック積層体１１０のボイド１４０ａを充填させると同時に、表面全体を覆うナノパーティクル膜１７０が形成されることができる。
一方、本発明の図面では、銀（Ａｇ）ナノ粉末を一例として図示したが、これに限定されるものではなく、セラミックナノ粉末に代替することもできる。
図２ｄを参照すると、セラミック積層体１１０の表面に形成されたナノパーティクル膜１７０を除去し、ナノパーティクル１４０が形成された多層セラミック基板１００を形成することができる。
より具体的に、分散された電極溶液１６０が入っている沈殿槽１５０内にボイド１４０ａがあるセラミック積層体１１０を浸漬した後、一定時間が経過すると、ナノパーティクル膜１７０が形成されたセラミック積層体１１０を沈殿槽１５０から取り出す。
そして、スキージ（Ｓｑｕｅｅｚｅ）またはスクープ等を用いて掻き取ることで、セラミック積層体１１０表面のナノパーティクル膜１７０を除去することができる。この際、スキージ（Ｓｑｕｅｅｚｅ）またはスクープ等をセラミック積層体１１０と平行な方向に移動させるため、ボイド１４０ａの内部に充填されたナノパーティクル１４０は除去されない。
一方、本発明における一定時間とは、例えば、本発明のボイド１４０ａの内部全体がナノ粉末で充填された時を意味する。
図２ｅを参照すると、ナノパーティクル１４０がボイド１４０ａの外部に離脱しないように加熱して焼成することができる。この際、熱は、例えば、３００〜４００℃であることができる。
その後、ナノパーティクル１４０及び第１ビア１２２が形成されたセラミック積層体１１０上に外部電極１３５を形成することにより、第１ビア１２２の周辺ボイドによる基板の信頼性低下を防止することができる。この際、外部電極１３５は、例えば、内部電極１３０と同様に、銀（Ａｇ）のような伝導性物質で形成されることができる。
即ち、本発明の一実施形態によると、セラミック積層体１１０に外部電極１３５を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどのパッケージング工程において電気的連結を良好にすることができる。結果、本発明は、無収縮多層セラミック基板の信頼性を向上させ、不良率を低めることができるという効果がある。
１００ 多層セラミック基板
１１０ セラミック積層体
１２２ 第１ビア
１２４ 第２ビア
１３０ 内部電極
１３５ 外部電極
１４０ ナノパーティクル
１５０ 沈殿槽
１６０ 電極溶液

Claims (9)

  1. 多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、
    前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、
    前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、
    一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、
    前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含むセラミック基板の製造方法。
  2. 前記セラミック積層体を浸漬させる段階と前記ナノパーティクル膜を除去する段階との間に、
    重力により、前記電極溶液のナノ粉末が前記ボイドの内部、前記多層セラミック基板の表面及び沈殿槽の底面に積層されて前記ナノパーティクル膜が形成される段階をさらに含む請求項１に記載の多層セラミック基板の製造方法。
  3. 前記電極溶液は、
    水と前記ナノ粉末を混合した後、前記ナノ粉末を分散させて形成される請求項２に記載の多層セラミック基板の製造方法。
  4. 前記電極溶液は、
    有機溶剤と前記ナノ粉末を混合した後、前記ナノ粉末を分散させて形成される請求項２に記載の多層セラミック基板の製造方法。
  5. 前記ナノ粉末は、ナノ単位の銀（Ａｇ）またはセラミック（Ｃｅｒａｍｉｃ）粒子である請求項２に記載の多層セラミック基板の製造方法。
  6. 前記ナノ粉末は、ボールミリングまたは超音波分散方法により分散される請求項３または４に記載の多層セラミック基板の製造方法。
  7. 前記一定時間は、前記ボイドの内部全体が前記ナノ粉末で充填される間の時間である請求項１に記載の多層セラミック基板の製造方法。
  8. 深層のセラミック層及び表層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、
    前記深層のセラミック層及び前記表層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、
    前記セラミック積層体を空き沈殿槽内の底面に載置させた後、電極溶液を注入する段階と、
    一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、
    前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイドの内部を充填するナノパーティクルを形成する段階と、を含む多層セラミック基板の製造方法。
  9. 多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板であって、
    前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体と、
    前記セラミック積層体上に形成される外部電極と、
    前記ボイドを充填して前記セラミック積層体と前記外部電極とを電気的に連結するナノパーティクルと、を含む多層セラミック基板。
JP2012129610A 2011-06-30 2012-06-07 多層セラミック基板及びその製造方法 Pending JP2013016788A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0065187 2011-06-30
KR1020110065187A KR101224687B1 (ko) 2011-06-30 2011-06-30 다층 세라믹 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2013016788A true JP2013016788A (ja) 2013-01-24

Family

ID=47389435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012129610A Pending JP2013016788A (ja) 2011-06-30 2012-06-07 多層セラミック基板及びその製造方法

Country Status (3)

Country Link
US (1) US20130000958A1 (ja)
JP (1) JP2013016788A (ja)
KR (1) KR101224687B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090736A (ja) * 1998-09-11 2000-03-31 Toshiba Corp ペースト、接続プラグおよび埋込み方法
JP2004119428A (ja) * 2002-09-24 2004-04-15 Ricoh Co Ltd 微粒子構造体の製造方法
JP2008235641A (ja) * 2007-03-22 2008-10-02 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0173234B1 (ko) * 1995-07-31 1999-05-01 이형도 다층 세라믹 회로 기판의 제조방법
KR20050081050A (ko) * 2004-02-12 2005-08-18 지이에스파워주식회사 세라믹 나노입자를 이용한 전자파 흡수 및 차폐용 방호관
KR101014739B1 (ko) * 2005-03-14 2011-02-15 가부시키가이샤 리코 다층 배선 구조의 제조 방법
WO2011082213A1 (en) * 2009-12-31 2011-07-07 E.I. Du Pont De Nemours And Company Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090736A (ja) * 1998-09-11 2000-03-31 Toshiba Corp ペースト、接続プラグおよび埋込み方法
JP2004119428A (ja) * 2002-09-24 2004-04-15 Ricoh Co Ltd 微粒子構造体の製造方法
JP2008235641A (ja) * 2007-03-22 2008-10-02 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Also Published As

Publication number Publication date
KR101224687B1 (ko) 2013-01-21
US20130000958A1 (en) 2013-01-03
KR20130007321A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
TWI345939B (en) Method of manufacturing a multilayer wiring board
TWI555451B (zh) 電路基板、電路基板的製造方法及電子機器
JP5771648B2 (ja) 多層セラミック回路基板及び製造方法
JP2008078657A (ja) 多層印刷回路基板の製造方法、多層印刷回路基板及び真空印刷装置
JP2007142399A (ja) ペーストバンプを用いた印刷回路基板およびその製造方法
US10485098B2 (en) Electronic component device
TWI566355B (zh) 電子元件封裝結構及製作方法
JP2011133456A (ja) 柱状導電体を用いて形成した多層セラミック基板とプローブ基板、及びその製造方法
TW201501600A (zh) 多層電路板及其製作方法
JP2009188145A (ja) 配線基板の製造方法
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
CN102227959B (zh) 配线板及其制造方法
KR101685289B1 (ko) 다층 배선 기판 및 그 제조 방법
KR101004840B1 (ko) 캐비티를 갖는 다층 세라믹 기판의 제조방법
JP5134194B2 (ja) 部品内蔵デバイス及び製造方法
JP2013016788A (ja) 多層セラミック基板及びその製造方法
JPH11103165A (ja) 多層配線基板及びその製造方法
JP2011061010A (ja) 部品内蔵モジュールの製造方法
TW201108903A (en) Printed wiring board and method for producing the same
JP5397742B2 (ja) 多層セラミック基板および電子部品
JP2007067189A (ja) 配線基板及びその製造方法
WO2011024469A1 (ja) 基板製造方法および樹脂基板
KR100968977B1 (ko) 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131105