KR101014739B1 - 다층 배선 구조의 제조 방법 - Google Patents

다층 배선 구조의 제조 방법 Download PDF

Info

Publication number
KR101014739B1
KR101014739B1 KR1020107007152A KR20107007152A KR101014739B1 KR 101014739 B1 KR101014739 B1 KR 101014739B1 KR 1020107007152 A KR1020107007152 A KR 1020107007152A KR 20107007152 A KR20107007152 A KR 20107007152A KR 101014739 B1 KR101014739 B1 KR 101014739B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
post
metal wiring
via post
Prior art date
Application number
KR1020107007152A
Other languages
English (en)
Other versions
KR20100042664A (ko
Inventor
아키시게 무라카미
이쿠에 가와시마
요시카주 아키야마
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005143590A external-priority patent/JP4755445B2/ja
Priority claimed from JP2005306592A external-priority patent/JP5073194B2/ja
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20100042664A publication Critical patent/KR20100042664A/ko
Application granted granted Critical
Publication of KR101014739B1 publication Critical patent/KR101014739B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G02F1/16766—Electrodes for active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은, 종래보다도 미세한 비어홀로 접속되어, 비어홀에 공극이 남기 어렵고, 또한 다층 배선 소자를 보다 저렴하게 제작하는 것을 과제로 한다.
제1 금속 배선 소자(11) 상에 층간 절연막(18)이 있고, 층간 절연막(18) 상에는 제2 금속 배선 소자(19)가 형성되고, 제1 금속 배선 소자(11)와 제2 금속 배선 소자(19)가 비어홀을 통해 접속되어 있다. 제1 금속 배선 소자(11) 상에 비어 포스트(13)를 형성하는 공정과, 비어 포스트(13)의 헤드부보다도 약간 큰 비토출 영역(16)을 갖는 스크린 마스크(17)을 이용하여, 비토출 영역(16)을 비어 포스트(13)의 헤드부에 개략 정렬하면서, 비어 포스트(13)의 높이보다도 낮게 층간 절연막(18)을 인쇄하는 공정과, 층간 절연막(18)을 경화하는 공정과, 층간 절연막(18) 상에 비어 포스트(13)에 접속된 제2 금속 배선 소자(19)를 형성하는 공정으로 이루어진다.

Description

다층 배선 구조의 제조 방법{METHOD OF MANUFACTURING MULTILAYER WIRING STRUCTURE}
본 발명은, 다층 배선 구조의 제작 방법, 특히 상부 금속 전극과 하부 금속 전극을 비어홀에 의해서 서로 접속하는 다층 배선 구조의 제조 방법에 관한 것이다. 또한, 본 발명은 프린트 보드, 세라믹 기판, 플랫 패널 디스플레이, 다층 배선 프린트 보드나 다층 배선 세라믹 기판의 제작 방법과 플랫 패널 디스플레이의 구동 회로의 제작 방법 등에 관한 것이다. 또한, 본 발명은 다층 배선 구조, 다층배선 구조를 포함하는 기판, 다층배선 구조를 사용하는 플랫 패널 디스플레이 장치, 다층배선 구조 제조 방법에 관한 것이다.
프린트 보드, 세라믹 그린 시트를 적층한 세라믹 기판으로서는 다층 배선 구조가 널리 사용되고 있다. 배선 구조를 제조할 때, 층간 절연막에 의해 분리된 하부 금속 배선 소자와 상부 금속 배선 소자를 비어홀로 접속하는 기술이 사용된다. 특히, 최근에는 LSI의 고집적화·고속화의 추세에 의해서 프린트 배선 보드나 세라믹 기판도 고밀도 실장이 요구되어 미세한 비어홀에 의한 상하 금속 배선 소자의 접속 기술이 주목을 받고 있다.
프린트 보드와 세라믹 기판의 제조 공정에서는, 비어홀을 충전는 방법으로서 스크린 인쇄가 이용되고 있다. 비어홀의 직경이 수백 μm인 경우는, 스크린 인쇄를 이용하여 도전 페이스트에 의해서 비어홀을 용이하게 충전할 수 있다.
그러나, 비어홀의 직경이 100 μm 정도가 되면, 비어홀 내의 공기가 도전 페이스트에 의해 완전히 제거되지 않아, 도전 페이스트로 충전한 비어홀 내에 원치않는 기포 및 공극이 잔존한다. 그 결과, 비어홀의 접촉 저항이 증가하여, 출력 신호의 저하나 주파수 특성의 열화를 초래한다. 또한, 접촉 저항의 증가는 프린트 보드나 세라믹 기판의 장기 신뢰성을 저하시킨다.
발명의 명칭이 『프린트 배선판의 제조 방법』인 특허문헌 1에는 미세한 비어홀을 충전하는 방법이 개시되어 있다.
특허문헌 1에 개시된 방법에서는, 도 16에 도시한 바와 같이, 비어홀(50)의 직경보다도 큰 토출 구멍을 갖는 스크린 마스크(17)을 이용하여 도전 페이스트(15)로 비어홀을 충전한다. 그 후, 기판(51)에 1Hz 내지 100 Hz의 진동을 부여하면서 도전 페이스트(15)를 가열·경화시킨다. 도전 페이스트(15)의 경화 중에, 비어홀(50) 내의 기포 및 공극은 진동에 의해서 압출되고 빈 공간은 도전 페이스트(15)로 충전된다. 따라서, 에어홀이나 공극이 비어홀(50) 내에 잔존하지 않는다.
그러나, 비어홀(50)이 미세한 직경을 가짐에 따라, 고점도를 갖는 도전 페이스트(15)가 사용된다. 점도가 증가하면서, 진동에 의한 기포 및 공극의 제거가 어렵고 불가능하게 된다. 특허문헌 1에서 예시된 일 실시 예에서, 점도가 1000Paㆍs 내지 3000Paㆍs인 도전 페이스트(15:Ag 페이스트)로 직경 100 μm의 비어홀을 충전하는데 상기 방법이 사용된다. 그러나, 이 방법은 직경이 100μm보다 작은 비어홀을 충전하는데 사용될 수 없다. 그러나, 이 방법과 관련된 다른 문제점은 1Hz 내지 100 Hz의 진동을 발생시키기 위해서는 특수한 가열로가 필요하다는 것이다.
미세한 비어홀을 충전하는 다른 예로서는, 발명의 명칭이 『스크린 인쇄 방법 및 적층 세라믹 전자 부품의 제조 방법』인 특허문헌 2에 개시되어 있다.
특허문헌 2에서는, 도 17에 도시한 바와 같이, 상이한 어택각을 갖는 2개의 스키즈가 이동방향에 배치된다. 상부 금속 전극의 인쇄 공정과 비어홀 매립 공정은2개의 스키즈가 피인쇄물 표면상에서 동일 방향으로 이동하면서 동시에 수행된다. 동시에 행하는 방법을 개시하고 있다. 이동 방향의 전방에 배치된 스키지의 어택각이 비교적 크므로, 상부 금속이 번짐 없이 형성될 수 있다. 한편, 이동 방향의 후방에 배치된 스키지의 어택각이 적으므로, 비어홀을 효율적으로 충전할 수 있다.
그러나, 비어홀을 매립에 사용된 스키지는 이동 방향의 후방에 있는 스키지뿐이다. 비어홀 매립에 작은 어택각을 갖는 스퀴즈를 사용하는 것이 공지되어 있다. 따라서, 특허문헌 2의 방법을 사용하여 종래 비어홀보다 작은 비어홀을 충전하는 것은 곤란하다고 예상된다. 특허문헌 2의 주된 이점은 종래 비어홀과 동일한 크기정도의 비어홀을 양호하게 충전하면서, 번짐 없이 상부 금속을 인쇄하면서 충전할 수 있다.
상하 금속 배선 소자를 미세한 비어홀로 접속하는 방법이 특허문헌 3에 개시되어 있다. 특허문헌 3에서는, 도18A 내지 도18E에 도시한 바와 같이, 도전 페이스트의 원주상 도전체(46)가 하부 금속 배선 소자(45) 상에 형성된다. 그 후, 하부 금속 전극과 원주상 도전체(46)가 절연층(47)으로 피복된다. 절연층(47)의 표면을 기계 연마(48)하여 원주상 도전체 헤드부를 노출시킨다. 그 후, 연마된 절연층(47) 상에 상부 금속 배선 소자(49)를 형성하여, 상하 금속 배선 소자(45, 49)를 접속한다. 특허문헌 3에서는, 도전 페이스트로 충전한 비어홀대신에 원주상 도전체(46)를 이용하기 때문에 본질적으로 비어홀내에 잔존하는 기포나 공극과 관련된 문제를 가지고 있다.
프린트 배선 기판 및 세라믹 배선 기판상에 형성된 전기 회로는 다양한 커패시터, 인덕터, 저항, 및 LSI를 포함한다. 높은 신호 스피드 및 고 적재밀도에 대한 수요로 커패시터를 기판에 임베드하는 기술이 관심을 끌고 있다.
공지된 방법에서, 내부 커패시터는 유전체 페이스트를 가한 후 유전체 페이스트를 상하부 전극에 샌드위치함으로써 형성된다.
그러나, 이 방법을 사용하여 형성된 커패시터는 비어홀 크기가 감소되어도 비교적 넓은 영역을 점유하고 기판상에 고 밀도 적재를 예방한다. 이런 이유로 작은 커패시터를 필요로 한다.
특허문헌 4에 작은 내부 커패시터 형성 방법이 개시되어 있다.
특허문헌 4의 방법에서, 커패시터 페이스트용 홀과 플레이팅 호스트용 홀이 하부 금속 배선 소자 상에 형성된다. 그 후, 커패시터 페이스트용 홀이 스크린 인쇄에 의해서 커패시터 페이스트로 충전된 후 플레이팅 포스트가 플레이팅에 의해 다른 홀내에 형성된다. 그 후, 포토리지스트가 제거되고, 커패시터 페이스트와 플레이팅 포스트가 절연 수지의 중간층으로 피복된다. 절연 수지 중간층의 표면은 버프(buff) 또는 기계 연마등으로 연마되어 커패시터 페이스트 및 플레이팅 포스트의 헤드부를 노출한다. 그 후, 상부 금속 배선 소자는 커패시터 페이스트 및 플레이팅 포스트상에 형성된다. 따라서, 내부 커패시터와 비어홀을 통해 연결된 상하부 금속 배선 소자를 갖는 다층 배선 구조가 형성된다.
특허문헌 1에게 개시된 방법은 특허문헌 3에서 개시된 방법을 이용하고, 적절한 상대 유전체 상수의 충전제를 포함하는 커패시터 페이스트를 사용하여 작은 내부 커패시터를 형성할 수 있다.
특허문헌 3 및 4에서 개시된 방법에 대한 공통된 문제점은, 원형의 도체(46:커패시터 페이스트 및 도금 금속)의 헤드부를 노광하는 연마 공정동안 분진이 발생되고 원형의 도체(46:커패시터 페이스트 및 도금 금속)과 상부 금속 배선 소자(49)사이의 인터페이스에 증착된다면 분진이 접촉 실패를 야기할 수 있다는 것이다. 따라서, 기계적 연마 공정후에 세척 공정이 추가되어, 제조 공정은 더 복잡해진다. 또한, 연마 기계와 세척 기계는 제조 장치의 비용을 증가시킨다. 또한, 연마 기계와 세척 기계가 다른 작업 공간에서 분리되어 스캐터링(scattering)으로 인한 분진를 방지할 필요가 있기 때문에 큰 생산 공간이 필요하다. 특허문헌 4에서 개시된 방법에서, 기포와 공극이 층간 절연 수지 및 커패시터 페이스트 사이에 존재하면 내부 커패시터의 신뢰성는 낮아진다.
상술한 설명과 같이, 작은 비어홀 충전은 다층 배선 구조를 갖는 인쇄 기판 및 세라믹 기판제조시 큰 모험이다.
액정 디스플레이 장치, EL 장치, 및 전기 영동 장치등을 포함하는 플랫 패널 디스플레이는 상대적으로 루스한(loose) DR을 구비한 다층 배선구조를 이용한다. 고 선명(definition), 고속 반응, 및 저 비용이 플랫 패널 디스플레이에 중요하기 때문에, 저비용에 활성 매트릭스 구동 회로를 제조하는 기술이 필요하다.
활성 매트릭스 회로는 포토리소그래피 및 건식식각등의 LSI 제조 기술을 이용하여 제조된다. 그러나, 금속 배선 폭의 DR 및 비어홀은 대략 10 μm 내지 100 μm이고, LSI제조 기술은 완전히 명확하다(over specification). 이런 이유로, 인쇄 기술, 특히 스크린 인쇄을 이용한 배선 공정은 저 비용 생산 방법으로 관심을 끌고 있다.
스크린 인쇄는 프린팅 배선 기판 및 세라믹 기판을 생산하는데 실제로 이용되고 있다. 도전 페이스트를 사용하여 획득된 금속 선의 최소 선폭은 질량 생산 레벨에서 30 μm 내지 50 μm이고 조사 레벨에서 10 μm 내지 30 μm이다. 활성 매트릭스 구동 회로의 금속배선 소자는 스크린 인쇄 기술을 활성 매트릭스 구동 회로의 생산에 적용함으로서 실현될 것으로 기대된다.
그러나, 활성 매트릭스 구동 회로는 다층 배선구조이고 층간 절연층 막에 약 50 μm 내지 100 μm만큼 적은 직경을 갖는 비어홀을 인쇄하는 어떠한 기술도 없다. 따라서, 레이저 드릴링, 포토리소그래피 및 건식 식각이 연구 개발에 주로 사용된다. 또한, 50 μm 내지 100 μm 의 홀을 도전 페이스트로 충전하는 기술은 인쇄 배선 기판 및 세라믹 기판의 경우에는 아직 확립되지 않았다.
스크린 인쇄는 비어홀을 인쇄하는 에멸션 패턴으로 스크린 마스크를 이용한다. 비어홀에 상응하는 스크린 마스크상에 형성된 에멸션 패턴은 절연된 패턴이다. 예를 들어, 고 선명 인쇄에 대하여 380 메쉬 내지 590 메쉬의 스크린 마스크 상에 형성된 직경이 50 μm인 에멸션 패턴내에 대략 한 개의 노드만이 있다. 따라서, 에멸션 패턴이 종래의 스크린 마스크에 비해 좀더 쉽게 스크린 마스크로부터 떨어진다. 에멸션 패턴이 스크린 마스크의 제조중에 떨어질수도 있기때문에, 결점이 없는 스크린 마스크를 생산하기가 매우 어렵다. 결점 없는 스크린이 제조될 수 있다하여도, 그 위에 형성된 에멸션 패턴은 인쇄동안 쉽게 떨어진다. 따라서, 스크린 마스크의 수명은 종래 스크린 마스크에 비해 훨신 짧다.
따라서, 작은 비어홀을 도전 페이스트로 완전히 충전하고 비어홀을 형성하기 위해 결점 없고 긴 수명의 스크린 마스크 제조는 플랫 패널 디스플레이의 제조 공정에서 스크린 인쇄로 활성 매트릭스 구동 회로를 형성하는 데 있어 아주 큰 기술적 문제점이 있다.
최근에, 유기 반도체를 사용하는 TFT(유기 TFT)는 플랫 패널 디스플레이의 활성 매트릭스 구동 회로의 스위칭 소자로서 관심을 끌고 있다.
*펜타센등의 결정형 유기 반도체는 고 이동성을 가지며 따라서, 고속 구동의 관점에서 유망하지만, 비교적 적은 이온화 전위로 인해 쉽게 산화되는 점 뿐만 아니라 진공 증착의 사용으로 큰 크기 및 균일한 반도체의 생산이 어렵다는 것이 불리한 점이다.
한편, 폴리싸이오펜, 폴리페닐린 비닐렌, 및 폴리플루오렌 등은 유기 용매에서 용해되기 때문에 플랫 패널 디스플레이에 적합한 재료이고, 따라서, 큰 크기 및 균일한 반도체를 생산할 수 있는 스핀 코팅 법 또는 잉트젯 방법을 이용한 증착을 적용할 수 있다.
특히, 트리아릴(triaryyl) 아민 폴리머는 다른 재료보다 쉽게 용해되어 스핀 코팅법 및 잉크젯 방법에서 사용시 쉽게 조정할 수 있다. 또한, 트리아릴 아민 폴리머는 비교적 높은 이온화 전위로 인해 쉽게 산화되지 않으므로 높은 장기 신뢰성을 갖는다. 이런 이유로, 트리아릴 아민 폴리머의 개발에 대한 연구가 상당히 되어왔다.
그러나, 유기 용매에서 용해되는 유기 반도체 재료는 포토리소그래피동안 사용된 현상액 및 제거제에서 쉽게 용해되기 때문에, 포토리소그래피를 이용하여 유기 반도체를 처리하기가 어렵다. 또한, 유기 반도체가 층간 절연막으로 피복된 후에, 현상액 및 제거제는 유기 반도체와 층간 절연 막 사이의 인터페이스를 통해 침투할 수도 있고 비어홀 및 화소 전극을 형성하는 공정동안 유기 반도체를 용해시킬 수도 있다. 따라서, 포토리소그래피를 피하는 것이 바람직하다.
따라서, 유기 반도체를 피복하는 층간 절연 막에서 직경이 약 50 μm 내지 100 μm인 비어홀을 인쇄하는 기술이 유기 TFT을 포함하는 플랫 패널 디스플레이 를 제조하기 위해 필요하나, 상술한 바와 같이 이런 기술은 최근에 거의 존재하지 않는다.
일반적으로, 유기 용액에서 용해되는 유기 반도체 재료는 낮은 유리 전위 온도를 가지므로 열 및 플라즈마에 의해 쉽게 파괴된다. 또한, 비어홀이 레이저 드릴링과 건식 식각에 의해 층간 절연막에서 형성되지만, Ion/Ioff 및 유기 TFT의 이동성이 저하된다. 따라서, 층간 절연막에서 비어홀을 인쇄하는 기술이 유기 TFT의 스위칭 성능의 관점에서 매우 요구된다.
화소 전극을 형성하는 공정에서 포토리소그래피를 사용하지 않고 인쇄함으로서 직경이 50 μm 내지 100 μm인 비어홀을 전도성 재료로 충전하는 것이 바람직하나, 상술한 바와 같이 아직 이런 기술이 확립되지는 않았다.
플랫 패널 디스프레이를 전자 페이퍼로 사용하는 것이 관심을 끌고 있다. 전원이 꺼져도 표시(indication)를 유지하는 많은 플랫 패널 디스플레이에서 전하를 축적하는 커패시터가 TFT와는 병렬로 제공된다. 따라서, 작은 커패시터를 활성 매트릭스 구동 회로로 임베드하는 방법에 대한 요구가 강하다. 전자 페이퍼가 명도, 슬림(slimness), 강도, 메모리 특성을 요구하기 때문에, 두께가 0.1 mm 내지 0.2 mm인 막 기판이 유리 기판을 대신하여 평한 디스플레이의 활성 매트릭스 구동 회로의 기판으로 사용된다. 또한, 메모리 특성이 있는 디스플레이 소자가 플랫 패널 디스플레이에 사용된다.
가열 공정에서 막 기판은 상당히 축소된다. 따라서, 건식 에칭에 의해 TFT가 형성되면, 기판은 베이킹 리지스트 및 막 형성 공정동안 가열될 때 축소되어 상하부 층간에 불균형(misalignment)을 형성한다. 특히, 크기가 큰 기판이 활성 매트릭스 구동 회로에서 사용되는 경우, 상하부 층간의 큰 불균형 에러를 기판 부근에서 초래한다. 최악의 경우에, 비어홀은 TFT 및 화소 전극에 접촉이 되지 않아 TFT가 화소 전극에 연결되지 않아, 불량비트가 된다. 따라서, 막 기판을 사용하는 플랫 패널 디스플레이(전자 페이퍼)는 유리 기판을 사용하는 플랫 패널 디스플레이처럼 많은 화소을 가질 수 없다.
발명의 명칭이 "다층 상호 접속시 층간 절연 막의 형성"인 특허문헌 5는 동일한 배율 센서의 접촉 홀과 관련된 것이다. 특허문헌 5에 개시된 방법에서, 층간 절연 막은 스크린 인쇄에 의해 형성되고, 절연막 내에 접촉 홀이 형성된다. 그 후, 상부 전극을 형성하여 접촉 홀을 충전한다. 층간 절연막이 스크린 인쇄에 의해 형성되므로, 큰 평평한 표면를 갖는 층간 절연 막이 형성될 수 있다. 따라서, 층간 절연 막 상에 형성된 상부 전극의 불연속을 예방할 수 있다.
<특허문헌 1> 일본 특허 공개 공보 제 2001-274547
<특허문헌 2> 일본 특허 공개 공보 제 2003-48303
<특허문헌 3> 일본 특허 공개 공보 제 11-87925
<특허문헌 4> 일본 특허 공개 공보 제 9-11624
<특허문헌 5> 일본 특허 공개 공보 제 61-13646
상술한 바와 같이, 종래의 다층 배선 구조를 제조 방법과 관련된 문제점은, 비어홀 직경이 약 100μm정도로 작다면, 비어홀내의 공기가 도전 페이스트로 완전히 제거되지 않기 때문에, 원치 않는 공기 버블 및 공극이 충전된 비어홀내에 잔존한다. 또한, 비어홀 직경이 작은 경우, 큰 전도를 갖는 도전 페이스트를 사용하어 진동에 의한 기포 및 공극의 제거가 더 어렵고 불완전하게 되는 문제점이 있다. 비어홀을 충전하기위해 작은 어택각을 갖는 스키즈를 사용하는 것이 당업계에 공지되어 있고, 특허문헌 2의 방법을 이용하여 종래 비어홀보다 적은 비어홀을 충전하는 것이 어려운 것처럼 보인다. 동일한 방법에 따라, 세척 공정이 기계적 연마 공정후에 추가되어 제조공정을 좀 더 복잡해진다. 또한, 연마 기계 및 세척 기계는 제조 장비의 가격을 상승시킨다. 또한, 연마 기계와 세척 기계가 다른 작업 공간으로 부터 격리되어 스캐터링으로부터 분진를 예방할 필요가 있기 때문에 더 큰 생산 공간이 필요하다.
포토리소그래피동안 사용된 현상액 및 제거제내에 유기 반도체 재료가 쉽게 용해되기 때문에 유기 반도체를 층간 절연막으로 피복한 후에 포토리소그래피를 피하기 위해 유기 TFT를 포함하는 평면 디스플레이를 제조하는 방법이 바람직하다.
따라서, 도 19A 및 19B 내지 19C에서, 반도체를 피복하는 층간 절연막에서 직경이 50μm 내지 100μm 인 비어홀을 인쇄하는 기술과 인쇄법에 의해 비어홀을 전도성 재료로 충전하는 기술이 중요하다. 그러나, 현재 이런 기술이 거의 이용되지 않고 있으며, 고 화질을 갖는 플랫 패널 디스플레이를 제조하는 것이 어렵다. 현재, 몇몇 재료를 사용하여 실험적으로 디스플레이를 생산하고 있다.
유기 반도체 재료는 낮은 유리 전이 온도를 가져서 열 및 플라즈마에 쉽게 피해를 본다. 또한, 비어홀이 레이저드릴링 및 건식 식각에 의해 층간 절연 막에 형성되면, 유기 TFT의 스위칭 성능이 저하된다.
본 발명의 개시
본 발명은 상술한 하나 이상의 문제점을 해결할 수도 있다.
본 발명의 일 양태에 따라, 공극이 거의 잔존하지않는 작은 비어홀을 갖는 다층 배선 구조 제조 방법이 제공된다.
본 발명의 다른 양태에 따르면, 저비용으로 다층 배선 구조를 제조하는 방법이 제공된다.
본 발명의 또 다른 양태에 따르면, 양호한 접촉 저항을 가지며 작은 비어홀을 구비한 다층 배선 구조 제조 방법이 제공된다.
본 발명의 다른 양태에 따르면, 양호한 접촉 저항을 가지며 작은 비어홀을 구비한 다층 배선 구조를 포함하는 프린트 기판 또는 세라믹 기판이 제공된다.
*본 발명의 다른 양태에 따르면, 고 화질(image quality)의 유기 TFT를 포함하는 플랫 패널 디스플레이를 제공한다.
본 발명의 다른 양태에 따르면, 고 화질의 유기 TFT를 포함하는 플랫 패널 디스플레이 제조 방법이 제공된다.
본 발명의 다른 양태에 따르면, 고 화질 및 메모리 특성의 유기 TFT를 포함하는 플랫 패널 디스플레이가 제공된다.
본 발명의 다른 양태에 따르면, 고 화질 및 메모리 특성의 유기 TFT를 포함하는 플랫 패널 디스플레이 제조 방법이 제공된다.
본 발명의 다른 양태에 따르면, 제1 금속 배선 소자 상에 비어 포스트를 형성하는 단계와, 상기 비어 포스트의 헤드부보다도 약간 큰 비토출 영역을 갖는 스크린 마스크를 이용하여, 상기 비토출 영역을 상기 비어 포스트의 헤드부에 개략 정렬(align)하면서, 층간 절연막이 상기 비어 포스트의 헤드부보다 낮은 높이에서 상부 표면을 갖도록 상기 제1 금속 배선 소자 상에 상기 층간 절연막을 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 제1 금속 배선 소자와 상기 제2 금속 배선 소자가 비어홀을 통해 접속되도록 상기 층간 절연막 상에 비어 포스트에 접속된 제2 금속 배선 소자를 형성하는 단계를 포함하는 다층 배선 소자의 제작 방법이 제공된다.
따라서, 종래 방법으로 형성된 비어홀보다 작은 비어홀, 특히 직경이 100μm이하인 비어홀이 쉽게 형성될 수 있다.
층간 절연막이 비어 포스트의 헤드부보다 낮은 높이에 상부 표면을 갖도록 인쇄되므로,비어 포스트는 층간 절연막으로 완전히 피복되지 않고 층간 절연막의 표면에서 돌출된다. 따라서, 제2 금속 배선 소자를 비어 포스트상에 직접 형성함으로써 양호한 접촉 저항이 획득된다.
비토출 영역이 비어 포스트의 헤드부에 개략 정렬되면서, 비어 포스트의 헤드부보다 약간 큰 비토출 영역을 갖는 스크린 마스크를 이용하여 절연 페이스트로 인쇄될 수도 있다. 따라서, 비어 포스트와 절연 페이스트 사이의 공극은 절연 페이스트의 레벨링 하면서 절연 페이스트의 점도를 적절히 제어함으로써 충전될 수 있다. 절연 페이스트의 레벨링 후 비어 포스트와 층간 절연막 사이에 미세한 공극이 잔존하지만, 작은 공극이 층간 절연막의 표면상에 존재하므로, 작은 공극은 제2 금속 배선 소자를 인쇄하는 공정에서 도전 페이스트로 쉽게 충전될 수 있다. 따라서, 비어 포스트와 층간 절연막 사이에 잔존하는 공극의 빈도는 종래 방법의 경우보다 저하되어, 다층 배선 구조의 장기 신뢰성이 향상된다.
본 발명의 다른 양태로서, 제1 금속 배선 소자 상에 비어 포스트를 형성하는 단계와, 층간 절연막이 상기 비어 포스트의 헤드부보다도 낮은 높이에서 상부 표면을 갖도록 잉크젯법 또는 디스펜서법에 의해서 상기 제1 금속 배선 소자 상에 층간 절연막을 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 제1 금속 배선 소자와 상기 제2 금속 배선 소자가 비어 포스트를 통해 접속되도록 상기 층간 절연막 상에 비어 포스트에 접속된 제2 금속 배선 소자를 형성하는 공정으로 이루어지는 것을 특징으로 하는 다층 배선 소자의 제작 방법이 제공된다.
따라서, 종래 방법으로 형성된 비어홀보다 작은 비어홀, 특히 직경이 100μm이하인 비어홀이 쉽게 형성될 수 있다.
비어 포스트의 헤드부보다 낮은 높이에 상부 표면을 갖도록 층간 절연막이 인쇄되므로, 비어 포스트는 층간 절연막으로 완전히 피복되지 않고 층간 절연막의 표면에서 돌출된다. 따라서, 제2 금속 배선 소자를 비어 포스트상에 직접 형성함으로써 양호한 접촉 저항이 획득된다.
패턴 형성이 필요하지 않는 경우, 비교적 낮은 점도의 절연 잉크를 잉크젯법 또는 디스펜서법과 함께 사용할 수 있다. 이 절연 잉크가 비어 포스트의 외형보다 약간 큰 비인쇄 영역(인쇄되지 않은 영역)을 제외하고 토출되는 경우, 토출 절연 잉크가 비어 포스트와 절연 잉크 사이의 공극을 쉽게 충전할 수 있다. 따라서, 비어 포스트와 층간 절연막 사이에 잔존하는 공극의 빈도는 종래 방법의 경우보다 저하되어, 다층 배선 구조의 장기 신뢰성이 향상된다.
본 발명의 다른 예에서, 제1 금속 배선 소자 상에 비어 포스트를 형성하는 단계와, 상기 비어 포스트의 헤드부보다도 약간 큰 비토출 영역을 갖는 스크린 마스크를 이용하여, 상기 비토출 영역을 상기 비어 포스트의 헤드부에 개략 정렬하면서, 상기 층간 절연막이 상기 비어 포스트의 헤드부보다 낮은 높이에 상부 표면을 갖도록 상기 제1 금속 배선 소자 상에 층간 절연막을 인쇄하는 단계와, 상기 층간 절연막의 경화 온도보다 낮은 온도에서 층간 절연막을 가열하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 제1 금속 배선 소자와 상기 제2 금속 배선 소자가 비어 포스트를 통해 접속되도록 상기 층간 절연막 상에 비어 포스트에 접속된 제2 금속 배선 소자를 형성하는 공정을 포함하는 다층 배선 소자의 제작 방법이 제공된다.
층간 절연막의 경화 온도보다 낮은 온도에서 층간 절연막을 가열하는 공정에서 경화시 층간 절연막을 형성하는 절연 페이스트의 점도는 낮아지고, 절연 페이스트는 인터페이스에서의 그 사이 공극을 비어 포스트로 충전할 수 있다. 따라서, 비어 포스트와 층간 절연막 사이에 잔존하는 공극의 빈도는 상술한 방법보다 더 낮아진다.
본 발명의 다른 양태에서, 제1 금속 배선 소자 상에 형성된 층간 절연막, 상기 층간 절연막 상에 형성된 제2 금속 배선 소자, 상기 제1 금속 배선 소자와 상기 제2 금속 배선 소자가 비어 포스트를 통해 접속되도록 층간 절연막을 관통하고 있는 제2 금속 배선 소자 상에 형성된 비어 포스트, 상기 비어 포스트 헤드부는 상기 층간 절연막으로부터 돌출되어 있는 것인 다층 배선 구조를 제공한다. 층간 절연막에서 돌출되어 있는 비어 포스트의 헤드부는 제2 금속 배선 소자로 피복될 수도 있고, 또는, 제2 금속 배선 소자를 관통할 수도 있다. 비어 포스트가 제2 금속 배선 소자와 헤드부 또는 측면에서 접촉되어 있기 때문에, 비어 포스트의 접촉 저항은 낮다.
본 발명의 다른 양태로서, 각각이 유기 반도체로 이루어지는 복수의 TFT, 상기 TFT를 피복하는 층간 절연막, 및 상기 층간 절연막 상에는 매트릭스형으로 배치된 복수의 화소 전극을 포함하는 활성 매트릭스 구동 회로와, 활성 매트릭스 구동 회로에 형성된 디스플레이 장치를 포함하고 상기 각 TFT의 소스 전극, 드레인 전극의 하나 이상은 상기 층간 절연막에서 돌출되어 있는 헤드부가 있는 비어 포스트를 통해 대응 화소 전극에 접속되어 있는 것인 플랫 패널 디스플레이를 포함한다.
비어 포스트가 헤드부 또는 비어 포스트의 측면에서 화소 전극과 접촉되므로, 비어 포스트를 통해 연결된 화소 전극과 소스 또는 드레인 전극 사이의 접촉 저항이 매우 낮다.
따라서, TFT 중 임의의 하나가 게이트 전극에 선택 신호 입력과 드레인 또는 소스 전극에 데이터 신호 입력의 임의의 조합에 의해서 턴온되어, 매우 적은 전압 손실로 인해 턴온 유기 TFT에 연결된 화소 전극에 효과적으로 고전위가 유도될 수 있다.
본 발명의 다른 양태에서, TFT의 소스 전극, 드레인 전극의 적어도 한 쪽의 위에 비어 포스트를 형성하는 단계와, 상기 비어 포스트의 헤드부보다도 약간 큰 비토출 영역을 갖는 스크린 마스크를 이용하여, 상기 비토출 영역을 상기 비어 포스트의 헤드부에 개략 정렬하면서, 상기 층간 절연막이 상기 비어 포스트의 헤드부보다 낮은 높이에 상부 표면을 갖도록 층간 절연막을 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 층간 절연막 상에 비어 포스트에 접촉된 화소 전극을 인쇄법에 의해서 형성하는 공정을 포함하는 플랫 패널 디스플레이의 제작 방법이 제공된다.
본 발명의 다른 양태에서, TFT의 소스 전극, 드레인 전극의 적어도 한 쪽의 위에 비어 포스트를 형성하는 단계와, 상기 층간 절연막이 상기 비어 포스트의 헤드부보다 낮은 높이에 상부 표면을 갖도록 잉크젯법 또는 디스펜서법으로 층간 절연막을 인쇄하는 단계와, 상기 비어 포스트의 헤드부보다도 약간 큰 비토출 영역을 갖는 스크린 마스크를 이용하여, 상기 비토출 영역을 상기 비어 포스트의 헤드부에 개략 정렬하면서, 상기 비어 포스트의 높이보다도 낮게 상기 층간 절연막을 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 층간 절연막의 경화 온도보다도 낮은 온도에서 가열하는 단계와, 상기 층간 절연막 상에 비어 포스트에 접촉된 화소 전극을 인쇄법에 의해서 형성하는 단계를 포함하는 플랫 패널 디스플레이의 제작 방법이 제공된다.
본 발명의 다른 양태에서, 유기 반도체를 각각 포함하는 복수의 TFT와, TFT를 피복하는 층간 절연막과, 상기 층간 절연막 상에 상기 순서로 적층된 복수의 하부전극 및 유전체막을 포함하는 액티브 매트릭스 구동 회로와, 액티브 매트릭스 구동 회로상에 형성된 디스플레이 장치를 포함하고, 각 TFT의 소스전극 및 드레인 전극중 하나 이상이 상기 유전체에서 돌출된 헤드부를 갖는 비어 포스트를 통해 대응 화소 전극에 접속되고 하부전극, 유전체막 및 상기 대응 화소 전극은 커패시터를 형성하는 것인 플랫 패널 디스플레이를 제공한다.
하부전극, 유전체막, 및 화소 전극이 적층되어 커패시터를 형성되므로, 화소 전극의 전위는 턴온된 대응 커패시터가 턴오프되어도 커패시터에 의해 유지될 수 있다. 따라서, 플랫 패널 디스플레이는 양호한 메모리 특성을 갖는다.
이 플랫 패널 디스플레이에서, 전하 보유 용량이 주로 커패시터에 의존하지만, 스위칭 특성은 TFT의 구조에 달려있다. 따라서, 플랫 패널의 구조는 TFT의 구조 및 커패시터의 구조를 각각 최적화함으로써 최적화될 수 있다.
본 발명의 다른 양태에서, TFT의 소스 전극, 드레인 전극의 적어도 한 쪽의 위에 비어 포스트를 형성하는 단계와, 상기 비어 포스트의 헤드부보다 약간 큰 비토출 영역을 갖는 제1 스크린 마스크를 이용하여, 상기 비어 포스트의 헤드부에 상기 비토출 영역을 개략 정렬하면서 층간 절연막을 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 층간 절연막 상에 하부 전극을 인쇄법에 의해서 형성하는 단계와, 상기 비어 포스트의 헤드부보다 약간 큰 비토출 영역을 갖는 제2 스크린 마스크를 이용하여, 상기 비어 포스트의 헤드부에 상기 비토출 영역을 개략 정렬하면서 유전체 층간 절연막을 인쇄하는 단계와, 상기 유전체막을 경화하는 단계와, 상기 유전체막 상에 상기 비어 포스트에 접촉된 화소 전극을 인쇄법으로 형성하는 공정을 포함하고, 상기 층간 절연막, 하부전극, 및 상기 유전체막의 막 두께는 상기 비어 포스트가 상기 유전체막에서 돌출되도록 조정되는 것인 플랫 패널 디스플레이의 제작 방법이 제공된다.
본 발명의 다른 양태에서, TFT의 소스 전극, 드레인 전극의 적어도 한 쪽의 위에 비어 포스트를 형성하는 단계와, 층간 절연막을 잉크젯법 또는 디스펜서법으로 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 층간 절연막상의 하부 전극을 인쇄법으로 형성하는 단계와, 상기 비어 포스트의 헤드부보다 약간 큰 비토출 영역을 갖는 제2 스크린 마스크를 이용하여, 상기 비어 포스트의 헤드부에 상기 비토출 영역을 개략 정렬하면서 유전체 층간 절연막을 인쇄하는 단계와, 상기 유전체막을 경화하는 단계와, 상기 유전체막 상에 비어 포스트에 접촉된 화소 전극을 인쇄법으로 형성하는 공정을 포함하고, 상기 층간 절연막, 하부전극, 및 상기 유전체막의 막 두께는 상기 비어 포스트가 상기 유전체막에서 돌출되도록 조정되는 것인 플랫 패널 디스플레이의 제작 방법이 제공된다.
본 발명의 다른 양태에서, TFT의 소스 전극, 드레인 전극의 적어도 한 쪽의 위에 비어 포스트를 형성하는 단계와, 상기 비어 포스트의 헤드부보다 약간 큰 비토출 영역을 갖는 제1 스크린 마스크를 이용하여, 상기 비어 포스트의 헤드부에 상기 비토출 영역을 개략 정렬하면서 층간 절연막을 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 층간 절연막 상에 하부 전극을 인쇄법에 의해서 형성하는 단계와, 유전체막을 잉크젯법 또는 디스펜서법에 의해서 형성하는 단계와, 상기 유전체막을 경화하는 단계와, 상기 유전체막 상에 상기 비어 포스트에 접촉된 화소 전극을 인쇄법에 의해서 형성하는 단계와, 상기 층간 절연막, 하부전극, 및 상기 유전체막의 막 두께는 상기 비어 포스트가 상기 유전체막에서 돌출되도록 조정되는 것인 플랫 패널 디스플레이의 제작 방법이 제공된다.
본 발명의 다른 양태에서, TFT의 소스 전극, 드레인 전극의 적어도 한 쪽의 위에 비어 포스트를 형성하는 단계와, 층간 절연막을 잉크젯법 또는 디스펜서법으로 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 층간 절연막상의 하부전극을 인쇄법으로 형성하는 단계와, 유전체막을 잉크젯법 또는 디스펜서법으로 인쇄하는 단계와, 상기 층간 절연막을 경화하는 단계와, 상기 유전체막상의 비어 포스트에 접촉된 화소 전극을 인쇄법으로 형성하는 공정을 포함하고, 상기 층간 절연막, 하부전극, 및 상기 유전체막의 막 두께는 상기 비어 포스트가 상기 유전체막에서 돌출되도록 조정되는 것인 플랫 패널 디스플레이의 제작 방법이 제공된다.
본 발명의 다른 양태에서, 작은 내부 커패시터를 갖는 다층 배선 구조가 제공된다.
본 발명의 다른 양태에서, 연마공정 또는 세척공정을 부가하지 않고 작은 내부 커패시터를 갖는 다층 배선 구조 제조 방법이 제공된다.
본 발명의 다른 양태에서, 작은 내부 커패시터를 갖는 다층 배선 구조를 포함하는 소자 기판이 제공된다.
본 발명의 다른 양태에서, 작은 내부 커패시터를 갖는 다층 배선 구조를 포함하는 플랫 패널 디스플레이 장치가 제공된다.
본 발명의 다른 양태에서, 제1 금속 배선 소자, 상기 제1 금속 배선 소자 상에 형성된 층간 절연막, 상기 층간 절연막 상에 형성된 제2 금속 배선 소자, 상기 층간 절연막을 관통하고 상기 제1 금속 배선 소자와 상기 제2 금속 배선 소자에 접속된 중간체를 포함하고, 상기 중간체는 상기 제2 금속 배선 소자에서 상기 층간 절연막의 표면에서 돌출된 단부를 포함하는 것인 금속 배선 구조가 제공된다.
본 발명의 다른 양태에서, 절연 기판과 절연 기판상에 형성된 상술한 다층 배선 구조를 포함하는 소자 기판을 제공한다.
본 발명의 다른 양태에서, 상술한 다층 배선 구조를 포함하는 플랫 패널 디스플레이를 제공한다.
본 발명의 다른 양태에서, 기판상의 제1 금속 배선 소자를 스크린 인쇄법에 의해서 형성하는 제1 단계와, 상기 제1 금속 배선 소자상의 중간체를 상기 스크린 인쇄법에 의해서 형성하는 제2 단계와, 상기 중간체의 높이보다 낮은 막두께를 갖으며, 상기 제1 금속 배선 소자상의 층간 절연막을 상기 스크린 인쇄법에 의해서 형성하는 제3 단계와, 및 상기 중간체 및 상기 층간 절연막상의 제2 금속 배선 소자를 스크린 인쇄법에 의해서 형성하는 제4 단계를 포함하는 다층 배선 구조 제조 방법이 제공된다.
상술한 본 발명의 몇몇 양태에서, 제1 금속 배선 소자, 중간체, 층간 절연막, 및 제2 금속 배선 소자의 순서로 형성된다.
따라서, 다층 배선 구조는 기계적 연마 공정 및 세척공정을 사용하지 않고 형성될 수 있다.
본 발명에 의하면, 종래 방법으로 형성된 비어홀보다 작은 비어홀, 특히 직경이 100μm이하인 비어홀이 쉽게 형성될 수 있다.
층간 절연막이 비어 포스트의 헤드부보다 낮은 높이에 상부 표면을 갖도록 인쇄되므로,비어 포스트는 층간 절연막으로 완전히 피복되지 않고 층간 절연막의 표면에서 돌출된다. 따라서, 제2 금속 배선 소자를 비어 포스트상에 직접 형성함으로써 양호한 접촉 저항이 획득된다.
비토출 영역이 비어 포스트의 헤드부에 개략 정렬되면서, 비어 포스트의 헤드부보다 약간 큰 비토출 영역을 갖는 스크린 마스크를 이용하여 절연 페이스트로 인쇄될 수도 있다. 따라서, 비어 포스트와 절연 페이스트 사이의 공극은 절연 페이스트의 레벨링 하면서 절연 페이스트의 점도를 적절히 제어함으로써 충전될 수 있다. 절연 페이스트의 레벨링 후 비어 포스트와 층간 절연막 사이에 미세한 공극이 잔존하지만, 작은 공극이 층간 절연막의 표면상에 존재하므로, 작은 공극은 제2 금속 배선 소자를 인쇄하는 공정에서 도전 페이스트로 쉽게 충전될 수 있다. 따라서, 비어 포스트와 층간 절연막 사이에 잔존하는 공극의 빈도는 종래 방법의 경우보다 저하되어, 다층 배선 구조의 장기 신뢰성이 향상된다.
또한, 비어 포스트가 헤드부 또는 비어 포스트의 측면에서 화소 전극과 접촉되므로, 비어 포스트를 통해 연결된 화소 전극과 소스 또는 드레인 전극 사이의 접촉 저항이 매우 낮다.
따라서, TFT 중 임의의 하나가 게이트 전극에 선택 신호 입력과 드레인 또는 소스 전극에 데이터 신호 입력의 임의의 조합에 의해서 턴온되어, 매우 적은 전압 손실로 인해 턴온 유기 TFT에 연결된 화소 전극에 효과적으로 고전위가 유도될 수 있다.
또한, 하부전극, 유전체막, 및 화소 전극이 적층되어 커패시터를 형성되므로, 화소 전극의 전위는 턴온된 대응 커패시터가 턴오프되어도 커패시터에 의해 유지될 수 있다. 따라서, 플랫 패널 디스플레이는 양호한 메모리 특성을 갖는다.
이 플랫 패널 디스플레이에서, 전하 보유 용량이 주로 커패시터에 의존하지만, 스위칭 특성은 TFT의 구조에 달려있다. 따라서, 플랫 패널의 구조는 TFT의 구조 및 커패시터의 구조를 각각 최적화함으로써 최적화될 수 있다.
도 1A 내지 도 1E는 본 발명의 실시예 1에 따른 다층 배선 구조의 제작 방법의 설명도이다.
도 2는 본 발명의 실시예의 층간 절연막을 인쇄하는 공정에 이용하는 스크린 마스크의 설명도이다.
도 3A 내지 도 3C는 비어 포스트와 층간 절연막 사이의 공극을 충전하는 공정을 도시한 모식도이다.
도 4는 본 발명의 일실시 예의 이중층 배선 구조를 제작한 후, 접촉 저항을 측정한 결과를 도시한 표이다.
도 5A 내지 도 5E는 본 발명의 실시예 5에 따른 다층 배선 구조의 제작 방법의 설명도이다.
도 6A 내지 도 6FSMS 본 발명의 실시예 6에 따른 다층 배선 구조의 제작 방법의 설명도이다.
도 7은 본 발명의 실시예에 따른 이중층 배선 구조를 형성한 후, 평가 결과를 도시한 표이다.
도 8A 내지 도 8E는 본 발명의 실시예 8에 따른 다층 배선 구조의 제작 방법의 설명도이다.
도 9A 내지 도 9F는 본 발명의 실시예 9에 따른 다층 배선 구조의 제작 방법의 설명도이다.
도 10A 및 도 10B는 본 발명의 실시예 11에 따른 플랫 패널 디스플레이의 설명도이다.
도 11은 실시예 12의 평가 결과를 도시한 도면이다.
도 12A 및 도 12B는 본 발명의 실시예 13에 따른 플랫 패널 디스플레이의 설명도이다.
도 13A 및 도 13B는 본 발명의 실시예 17에 따른 플랫 패널 디스플레이의 설명도이다.
도 14는 실시예 18의 평가 결과를 도시한 표이다.
도 15A 및 도 15B는 본 발명의 실시예 19에 따른 플랫 패널 디스플레이의 설명도이다.
도 16은 종래 프린트 배선 기판을 설명한 횡단면도이다.
도 17은 미세한 비어홀을 충전하는 종래 방법의 설명도이다.
도 18A 내지 도 18E는 상부 금속 배선과 하부 금속 배선을 미세한 비어홀로 연결하는 방법의 설명도이다.
도 19A 및 도 19B 내지 도19C는 본 발명의 일실시예로서 비어홀, 비어 포스트의 설명도이다.
도 20은 본 발명의 실시예23에 따른 다층 배선 구조를 개략적으로 도시한 횡단면도이다.
도 21A 내지 도 21E는 도20의 다층 배선 구조 제조 방법의 설명도이다.
도 22는 도 21C의 단계 C1에서 유전체 포스트와 비토출 영역 사이의 위치 관계를 도시한다.
도 23A 내지 도 23C는 도21C의 단계 C1의 좀 더 상세한 설명도이다.
도 24는 실시예24에 따른 다층배선 구조를 개략적으로 설명하는 횡단면도이다.
도 25A 내지 도 25F는 도24의 다층배선구조이 제조 방법의 설명도이다.
도 26은 실시예25에 따른 다층 배선구조를 개략적으로 설명하는 횡단면도이다.
도 27A 내지 도 27F는 도26의 다층 배선구조 제조방법의 설명도이다.
도 28은 도26의 다층배선구조를 포함하는 플랫 패널 디스플레이 장치를 개략적으로 설명하는 횡단면도이다.
도 29는 도28에서 도시된 TFT를 설명하는 횡단면도이다.
본 발명을 수행하는 최선의 모드
하기의 설명은 첨부된 도면을 참조하고 본 발명의 실시예를 하나의 예로서 제공한다.
<실시 예1>
도 1A 내지 도 1E는 본 발명의 실시예 1에 따른 다층 배선 구조 제조 방법의 설명도이다.
도 1A에서 도시된 단계에서, 제 1 금속 배선 소자(11)는 스크린 인쇄법을 사용하여 유리 기판(12)상에 형성된다. 여기서 인쇄에 사용된 도전 페이스트는 Ag입자, 아크릴 수지, 카비톨 아세테이트등을 포함하는 Ag 페이스트이고 100Paㆍs 내지 220Paㆍs 의 점도를 가진다. 점도 측정은 실온에서 Brookfield HBT No. 14 스핀들을 이용하여 10rpm에서 수행된다. 이 조건은 이하의 다른 점도 측정에 적용된다. 여기서 사용된 스크린 마스크는 에멸션 두께가 8μm인 스레인레스 메쉬 No. 500이다. 스크린 마스크 및 고무 경도가 70인 스키즈(14)을 이용하여 폭이 50μm인 제 1 금속 배선 소자(11)는 Ag 페이스트로 인쇄된다. 제 1 금속 배선 소자 (11) 및 제2 금속 배선 소자(19)를 연결하는 비어홀의 랜드 직경은 150 μm이다.
Ag 페이스트로 제 1 금속 배선 소자(11)를 인쇄한 후, Ag 페이스트는 180 ℃의 오븐에서 30분 동안 가열하여 경화된 후 제1 금속 배선 소자(11)를 종료한다.
도1B에 도시된 단계에서, 직경이 100μm인 비어 포스트(13)는 스크린 인쇄법을 사용하여 제1 금속 배선 소자(11)의 랜드상에 형성된다. 여기서 인쇄에 사용된 도전 페이스트는 Ag입자, 아크릴 수지, 부틸 카비톨등을 포함하는 Ag 페이스트이고 150Paㆍs 내지 300Paㆍs 의 점도를 가진다. 여기서 사용된 스크린 마스크는 에멸션 두께가 10μm인 스레인레스 메쉬 No. 500이다. 이 스크린 마스크는 직경이 100μm이고 에멸션으로 밀봉되지 않는 토출 구멍을 갖느다. 이 스크린 마스크의 정렬 마크는 제1 금속 배선 소자(11)의 정렬 마크에 따라 정렬된다. 그 후, 비어 포스트(13)는 고무 경도가 70인 스키즈(14)를 이용하여 Ag 페이스트로 인쇄된다. 그후, Ag페이스트는 180 ℃의 오븐에서 30분 동안 가열하여 경화된 후 비어 포스트(13)를 종료한다. 비어 포스트(13)는 테이퍼(taperd) 형이고 50μm 내지 60μm의 헤드부 크기와 11μm 내지 13μm의 크기를 가진다.
도 1C에서 도시된 단계에서, 층간 절연막(18)은 비접촉(off-contact) 스크린 인쇄법을 이용하여 제 1 금속 배선 소자(11)상에 형성된다. 여기서 인쇄에 사용된 절연 페이스트(15)는 실리카 충전재, 크레솔 노볼락 에폭시 수지, 에폭시 수지, 및 부틸 셀로솔브 아세테이트등을 포함하고 90 Paㆍs 내지 100Paㆍs 의 점도를 가진다. 여기서 사용된 스크린 마스크(17)는 에멸션 두께가 5μm인 스레인레스 메쉬 No. 640이다. 이 스크린 마스크(17)는 직경이 130 μm이고 에멀션으로 밀봉된 비토출 영역(16)을 갖는다. 스크린 마스크(17)의 정렬 마크는 기판상에서 비어 포스트(13)와 동일한 층에서 정렬 마크에 따라 정렬되어, 비토출 영역(16)이 비어 포스트(13)의 헤드부에 위치한다. 여기서 사용된 인쇄 기계의 정렬 정확도가 ±10μm이므로, 제1 금속 배선 소자(11)상에 형성된 비어 포스트(13)의 헤드부는 심지어 정렬 에러가 있어도 스크린 마스크(17)의 비토출 영역(16)내에 완전히 위치한다. 비어 포스트(13)(바닥에서) 및 비토출 영역(16) 사이의 거리 OL(도 2를 참조)의 디자인 기준은 15μm이다.
스크린 마스크(17)가 위치를 정한 후, 절연 페이스트(15)는 도 1D에 도시된 단계에서 고무 경도 60인 스키즈(14)를 사용하여 인쇄된다. 이 단계에서, 절연 페이스트(15)는 메쉬, 고무 경도, 인쇄 압력, 어택 각등을 적절히 제어함으로써 비어 포스트(13)의 헤드부보다 낮은 높이에서 상부 표면를 갖도록 형성된다. 이 실시예에서, 절연 페이스트의 인쇄 두께는 6 μm 내지 8μm이고, 비어 포스트(13)의 헤드부는 프린트 절연 페이스트(15)의 표면에서 3μm 내지 5μm돌출된다.
비접촉 인쇄중 스크린 마스크(17)가 기판(12)으로부터 분리될 때 고 전단 응력(shear stress)이 절연 페이스트(15)상에 가해진다. 그 후 ,절연 페이스트(15)의 점도는 낮아져 절연 페이스트(15)가 균일해진다. 절연 페이스트(15)가 적절한 점탄성을 가지면, 절연 페이스트(15)는 스크린 마스크의 분리시에 기판으로부터 유동화되고 절연 페이스트(15)와 비어 포스트(13)사이에 공극을 충전한다(도 3A 내지 3C 참조).
이 실시예에서 사용된 절연 페이스트(150)는 점탄성이 1.5 내지 4.5(Broolfield HBT No. 14 스핀들을 이용하여 10rpm 과 50rpm에서 측정됨)인 TI를 가지며, TI는 점탄성을 표시한다.
일부 경우에, 작은 공극 21A는 유체화된 절연 페이스트(15)로 충전되지 않고 층간 절연막(18)과 비어 포스트(13) 사이에 잔존한다. 그러나, 작은 공극(21A)은 제1 금속 배선 소자(19)를 인쇄하는 다음 단계에서 도전 페이스트로 충전된다. 따라서, 공극(21A)이 비어 포스트(13)와 절연막(18) 사이에 잔존하는 빈도는 종래 방법을 이용한 경우보다는 작다. 그 이유는 아래에서 상술된다.
절연 페이스트(15)는 150 ℃의 오븐에서 30분 동안 가열하여 경화된 후 제층간 절연막(18)을 종료한다. 경화 공정후 절연 페이스트(15)의 체적은 약 20% 내지 30% 감소하므로, 비어 포스트(13)의 헤드부는 층간 절연막(18)의 표면에서 5μm 내지 7μm 돌출된다.
도 1E에서 도시된 단계에서, 제2 금속 배선 소자(19)는 스크린 인쇄법을 사용하여 층간 절연막(18)의 표면상에 형성된다. 제2 금속 배선 소자(19)의 랜드는 층간 절연막(18)의 에서 돌출되어 비어 포스트(13)의 헤드부상에 위치한다.
여기서 인쇄에 사용된 도전 페이스트는 제1 금속 배선 소자(11)에 사용된 Ag페이스트와 동일한 페이스트이고, Ag 입자, 아크릴 수지, 카비톨 마세테이트등을 포함하고 100Paㆍs 내지 220Paㆍs 의 점도를 가진다. 여기서 사용된 스크린 마스크는 에멀션 두께가 8μm인 스테인레스 메쉬 No.500 이다. 이 스크린 마스크의 정렬 마크는 기판의 비어 포스트(13)와 동일한 층에 정렬 마크로 정렬되어, 제1 금속 배선 소자(19)의 랜드는 비어 포스트(13)의 헤드부에 위치한다.
폭이 100 μm인 제2 금속 배선 소자(19)는 스크린 마스크 및 고무 경도 70인 스키즈(14)을 사용하여 Ag 페이스트로 인쇄된다. 비어 포스트(13)에 연결된 랜드의 직경은 150μm이다.
상술한 바와 같이, 층간 절연막(18)을 인쇄하는 공정에서, 작은 공극(21A)는 절연 페이스트(15)의 레벨링 동안 완전히 충전되지않고 잔류한다. 그러나, 공극(21A)은 층간 절연막(18)의 표면상에 존재하고 따라서, 제2 금속 배선 소자(19)의 인쇄 공정에서 도전 페이스트로 쉽게 충전될 수 있다. 따라서, 비어 포스트(13)와 층간 절연막(18)사이에 잔존하는 공극(21A)의 빈도는 종래 구조에 비해 낮다.
Ag페이스트로 제2 금속 배선 소자(19)를 인쇄한 후, Ag 페이스트는 180 ℃의 오븐에서 30분 동안 가열로 경화되어 제2 금속 배선 소자(19)를 종료한다. 제2 금속 배선 소자(199)의 막두께는 약 8μm이고, 층간 절연막(18)에서 돌출된 비어 포스트(13)의 헤드부는 제2 금속 배선 소자(19)로 피복된다.
이중층 배선 구조에서 비어 포스트(13)를 통해 연결된 제1 금속 배선 소자(18)와 제2금속 배선 소자(19)의 접촉 체인이 평가되고, 비어 포스트(13)의 접촉 저항은 10Ω이하이고 양호한 것으로 간주된다.
또한, 1000개의 비어 포스트(13)가 무작위적으로 선택되어 초음파 현미경으로 조사된다. 그 결과 한 개의 비어 포스트(13)만이 층간 절연막(18)이 있는 표면에 공극(21A)를 갖는다. 이 결과로 절연 페이스트(15)와 비어 포스트(13)사이의 공극(21A)이 이 실시예의 제조 방법을 사용하여 효과적으로 충전된다는 것을 알 수 있다.
상술한 바와 같이, 실시예 1의 제조 방법에 따라, 비어 포스트(13)는 제1 금속 배선 소자(11)상에 형성되고, 그 후, 층간 절연막(18)과 제2 금속 배선 소자(19)의 순서로 형성된다. 따라서, 제1 금속 배선 소자(11)와 제2 금속 배선 소자(19)는 비어홀을 통해 연결된다(실시예1의 비어 포스트(13)에 대응됨). 일반적으로, 스크린 인쇄는 홀 인쇄보다는 도트 인쇄에 적합하다. 현재, 직경이 100μm만큼 큰 직경을 갖는 홀을 인쇄하는 것이 어렵지만, 직경이 50μm만큼 적은 도트를 인쇄하기는 쉽다. 일 실시예1에서, 도트 형을 갖는 비어 포스트(13)가 종래 방법으로 형성된 비어홀보다 작은, 특히 직경이 100μm이하인 비어홀은 쉽게 형성될 수 있다.
층간 절연막(18)이 비어 포스트(13)의 헤드부보다 낮은 높이에서 상부 표면을 갖도록 인쇄되므로, 비어 포스트(13)는 층간 절연 막(18)을 완전히 피복하지 않고 층간 절연막(18)의 표면에서 돌출된다. 따라서, 양호한 접촉 저항이 비어 포스트상의 제2 금속 배선 소자(19)를 직접 형성함으로써 획득된다. 또한, 제조 공정이 특허문헌 3에서 개시된 방법에서 필요한 기계적 연마공정이 제외될 수 있으므로 간단해진다.
또한, 층간 절연막(18)에서 돌출되는 비어 포스트(13)의 헤드부가 제2 금속 배선 소자(19)에 연결되기 때문에, 비어홀을 도전 페이스트로 충전하는 종래 방법보다 저 저항 접촉이 쉽게 획득될 수 있다.
절연 페이스트(15)는 비토출 영역(16)이 일반적으로 비어 포스트(13)의 헤드부와 정렬되는 동안 비어 포스트(13)의 헤드부보다 약간 큰 비 토출 영역(16)을 갖는 스크린 마스크를 사용하여 인쇄된다. 따라서, 비어 포스트(13)와 절연 페이스트(15) 사이의 공극(21A)은 레벨링동안 절연 페이스트(15)의 점탄성을 적절히 제어하여 충전될 수 있다. 절연 페이스트 레벨링 후 작은 공극(21A)이 층간 절연막(18)과 비어 포스트(13) 사이에 잔존하지만, 작은 공극(21A)이 층간 절연막(18)의 표면상에 존재하기 때문에, 작은 공극(21A)은 제2 금속 배선 소자(19)를 인쇄하는 공정에서 도전 페이스트로 쉽게 충전될 수 있다. 따라서, 비어 포스트(13)와 층간 절연막(18) 사이에 잔존하는 공극(21A)의 빈도는 종래 방법을 이용한 경우보다 낮고, 다층 배선 구조의 장기 신뢰성이 향상된다.
실시예 1의 제조방법에서, 제1 및 제2 금속 배선 소자 (11, 19), 비어 포스트(13), 및 층간 절연막(18)이 모두 저비용 생산 공정인 스크린 인쇄법을 이용하여 형성되고, 작은 비어홀을 가진 다층 배선 구조는 저비용에 제조될 수 있다.
실시예1에서 스크린 인쇄법이 모든 프린팅 단계에 사용되지만, 금속 배선 소자는 잉크 젯법 또는 디스펜서법를 사용하여 비교적 저 비용으로 형성될 수 있다. 작은 비어홀(비어 포스트)를 갖는 다층 배선 구조가 형성될 수 있다. 따라서, 제 1 및 제2 금속 배선 소자(11, 19)는 잉크젯법과 디스펜서법에 의해 형성될 수 있다.
실시예 1에서 제1 및 제2 금속 배선 소자(11, 19)와 비어 포스트(13)을 형성하기 위해 Ag 페이스트가 사용되지만, Cu 페이스트, Ni 페이스트, Pd 페이스트, 탄소 수지, 및 전도성 폴리머 수지등의 일반적으로 사용된 다른 도전 페이스트가 대신 사용될 수도 있다.
실시예1에서 크레솔 노볼락 에폭시 수지 및 에폭시 수지를 포함하는 절연 페이스트(15)가 사용되지만, 폴리이미드 수지, 페놀릭 수지, 아크릭 수지, 폴리비닐 수지 등을 포함한 다른 절연 페이스트가 절연 페이스트(15)로 사용될 수도 있다. 또한, 절연 페이스트(15)는 열경화형 또는 광경화형일 수도 있다. 광경화 절연 페이스트가 사용되면, 층간 절연막(18)이 가열이 아닌 자외선의 방사에 의해 경화된다.
실시예1에서 이중층 배선 구조를 형성하는 방법은 예로서 보여지지만, 3개 이상의 층을 갖는 다층 배선 구조가 상술한 단계를 반복함으로써 형성될 수 있다.
<실시예2>
이하는 도1A 내지 도 1E를 다시 참조하여 실시예2를 설명한다.
실시 예1과 동일한 방법으로, 제1 금속 배선 소자(11:폭이 50μm 이고 직경이 150μm임)가 유리 기판(12)상에 형성된 후, 비어 포스트(13)가 제1 금속 배선 소자 (11)의 랜드상에 형성된다. 비어 포스트는 헤드부 크기가 50μm 내지 60μm이고 높이가 11μm 내지 13μm이다.
그 후, 절연 페이스트(15)는 스크린 인쇄에 의해 인쇄되고 가열에 의해 경화되어, 층간 절연막(18)을 형성한다. 여기서 사용된 스크린 마스크(17)는 비토출 영역(16)을 가진다. 일측의 비 토출영역(16)과 비어 포스트(13)사이의 거리 OL의 디자인룰은 10μm 내지 50μm 의 범위이다. 실시 예2에서 사용된 절연 페이스트(15)와 스퀴즈(14)는 실시예 1과 동일하다.
그 후, 실시 예1과 동일한 방식으로, 제2 금속 배선 소자(19:폭이 100μm 이고 랜드 직경이 150μm임)이 스크린 인쇄법을 사용하여 층간 절연막(18)의 표면상에 형성된다. 제2 금속 배선 소자(19)의 랜드는 층간 절연막(18)에서 돌출된 비어 포스트(13)의 헤드부상에 위치한다.
10μm 내지 50μm 의 범위인 거리 OL의 디자인룰은 하기의 평가결과에 기초하여 선택된다.
이중층 배선 구조가 상술한 방법에 의해 제조되며, 일측의 비토출 영역(16)과 비어 포스트(13) 사이의 거리 OL는 평가 목적상 0μm 내지 100μm 의 범위에서 변한다. 이중층 배선 구조의 접촉 저항은 실시 예1과 동일한 방법으로 측정된다. 또한, 1000개의 비어 포스트(13)가 무작위로 선택되어 초음파 현미경으로 조사된다.
도 4의 표는 평가 결과를 도시한다. 도 4의 표에서, O는 접촉저항이 10Ω미만을 표시하며 이는 바람직한 범위로 평가되며, 즉, 양호한 접촉 저항이 획득됨을 표시한다. △는 접촉 저항이 증가됨을 ×는 접촉 실패를 나타낸다.
거리 OL이 10μm 내지 50μm 의 범위인 경우 접촉 저항은 소망의 범위로 어떤 공극도 거의 발견되지 않는다.
그러나, 거리 OL이 0 내지 5μm 의 범위인 경우, 접촉 저항은 일부의 이중층 배선 구조에서 증가한다. 거리 OL이 60μm 내지 100μm 의 범위인 경우, 접촉저항은 소망의 범위이나, 1000개의 비어홀에서 10개 내지 30개의 공극이 발견된다.
상기 결과로부터, 10μm 내지 50μm 의 범위인 거리 OL은 바람직하여 이 실시예의 제조방법으로 선택된다. 그러나, 비어홀(13)의 직경이 100μm이고 거리 OL이 60μm 내지 100μm 의 범위인 이중층 배선 구조가 양호한 접촉 저항을 달성하기 때문에, 공극의 크기가 목표 다층 배선 구조의 사양을 만족하는 경우 거리 OL이 실시 예2에서 60μm 내지 100μm 의 범위일 수도 있다.
<실시 예3>
이하는 도 1A 내지 도 1E을 참조하여 실시예 3을 설명한다.
실시 예1과 동일한 방법으로 제1 금속 배선 소자(11:폭이 50μm임)가 형성된다. 그 후, 직경이 50μm인 비어 포스트(13)는 디스펜서법을 이용하여 제1 금속 배선 소자(11)의 랜드상에 형성된다. 여기서 인쇄에 사용된 도전 페이스트는 Ag입자, 아크릴 수지, 부틸 카비톨 등을 포함하는 Ag 페이스트이고, 점도가 300 Paㆍs 내지 600 Paㆍs이다.
상기 공정을 상술하면, 기판(12)은 진공에 의해 디스펜서의 기판 스테이지상에 흡수되고, 제1 금속 배선 소자(11)의 정렬 마크는 CCD카메라에 의해 판독되어 기판(12)의 위치를 찾는다. 그 후, 인쇄 패턴이 디스펜서에 입력되고, Ag페이스트는 제 1 금속 배선 소자(11)의 배선에 적용되어 비어 포스트(13)을 형성한다. Ag 페이스트는 250 ℃의 오븐에서 20분 동안 가열하여 경화된 후 비어 포스트(13)를 종료한다. 비어 포스트(13)는 실질적으로 형상이 직각이고, 헤드부의 크기가 45 μm 내지 50μm 이고 크기는 4μm 내지 5μm이다.
그 후, 층간 절연 막(18)은 비접촉 스크린 인쇄법을 사용하여 제1 금속 배선 소자(11)상에 형성된다. 여기서 인쇄에 사용된 절연 페이스트(15)는 실리카 충전재, 가용성 폴리마이드 수지, NMP등을 포함하고 점도가 10 Paㆍs 내지 20 Paㆍs이다. 여기서 사용된 스크린 마스크(17)는 에멀션 두께가 1μm이하인 스테인레스 메쉬 No.640이다. 이 스크린 마스크(17)는 직경이 90μm이고 에멀션으로 밀봉된 비토출 영역(16)을 가진다. 실시 예 1과 같이, 실시 예3에서 스크린 마스크(17)의 정렬 마크는 기판(12)상의 비어 포스트(13)와 동일한 층에서 정렬 마크로 정렬되어, 비토출 영역(16)은 비어 포스트(13)의 헤드부상에 위치한다.
스크린 마스크(17)가 위치된 후, 절연 페이스트(15)는 고무 경도가 70인 스키즈 (14)을 사용하여 인쇄된다. 절연 페이스트(15)의 인쇄 두께는 2 μm 내지 3μm로서, 비어 포스트(13)의 헤드부가 인쇄된 절연 페이스트의 표면에서 2 μm 내지 3μm 돌출된다.
절연 페이스트(15)는 200 ℃의 오븐에서 30분 동안 가열로 경화되어 층간 절연막(18)를 종료한다. 경화 공정후의 절연 페이스트(15)의 체적은 약 20% 내지 30%정도 감소되어, 경화 공정후 비어 포스트(13)의 헤드부는 층간 절연막(18)의 표면 에서 돌출된다.
그 후, 실시 예1과 동일한 방법으로, 제2 금속 배선 소자(19:폭이 50μm 이고 랜드 직경이 120μm 임)는 스크린 인쇄법을 이용하여 층간 절연막(18)의 표면상에 형성된다. 제 2 금속 배선 소자(19)의 랜드는 층간 절연막(18)에서 돌출되어 비어 포스트(13)의 헤드부상에 위치된다. 여기서 인쇄에 사용된 도전 페이스트는 제1 금속 배선 소자(11)에 사용된 동일한 Ag 페이스트이다.
제2 금속 배선 소자(19)를 Ag 페이스트로 인쇄한 후, Ag 페이스트는 180 ℃의 오븐에서 60분 동안 가열하여 경화된 후 제2 금속 배선 소자(19)를 종료한다. 제2 금속 배선 소자(19)의 막 두께는 약 8μm이고, 층간 절연막(18)의 표면에서 돌출된 비어 포스트(13)의 헤드부는 제2 금속 배선 소자(19)로 피복된다.
실시 예 3에서, 접촉 저항 및 비어홀 형태는 실시 예1과 동일한 방식으로 평가되고, 비어홀의 직경이 50μm인 경우, 양호한 접촉 저항이 획득되고 비어 포스트(13)와 층간 절연 막(18) 사이에 어떤 공극도 거의 발견되지 않는다.
상기 결과로부터 비어 포스트(13)가 디스펜서법으로 형성되는 경우에도, 도전 페이스트로 완전히 충전되고 비어홀(13)을 가지고 양호한 접촉 저항을 갖는다.
<실시 예4>
이하는 도1A 내지 도1E을 다시 참조하면서 실시 예4를 설명한다.
실시 예1과 동일한 방법으로, 제1 금속 배선 소자(11:폭이 50μm이고 랜드 직경이 100μm임)가 포리카보네이트 기판(12)상에 형성되고, 정렬 마크의 복수의 짝이 기판(12)의 각 단상에 형성된다. 그 후, 직경이 70μm인 비어 포스트(13)는 잉크젯법을 이용하여 제1 금속 배선 소자(11)의 랜드상에 형성된다. 여기서 인쇄에 사용된 전도성 잉크는 나노 Ag잉크(Harima Chemicals, Inc.)이다. 소망의 두께를 갖는 비어 포스트(13)가 한 번의 토출로 형성될 수 없으므로 잉크는 동일한 지점에 2번 이상 토출되어 소망의 두께를 갖는 비어 포스트(13)를 형성한다.
상기 공정을 좀 더 상술하면, 폴리카보네이크 기판(12)은 진공에 의해 잉크젯 기계의 기판 스테이지에 흡수되고, 제1 금속 배선 소자(11)의 임의의 짝의 정렬 마크는 CCD카메라에 판독되어 기판의 위치를 알아낸다. 그 후, 인쇄 패턴은 잉크젯 머신의 입력이고, 나노 Ag 잉크가 제1 금속 배선 소자(11)의 랜드에 가해져, 순서대로 기판(12)의 각 단에 형성된 정렬 마크의 짝을 판독하고, 잉크 젯 기계로 정렬 마크의 위치를 피드백하고, 기판 스테이지의 위치를 교정하면서 비어 포스트(13)를 형성한다.
나노 Ag 잉크는 180℃의 오븐에서 60분 동안 가열후 경화하여 비어 포스트(13)를 종료한다. 비어 포스트(13)는 테이퍼 형으로서 크기가 30μm 내지 40μm이고 높이가 3μm 내지 4μm이다.
그 후, 층간 절연막(18)은 비접촉 스크린 인쇄법을 이용하여 제1 금속 배선 소자(11)상에 형성된다. 여기서 인쇄에 사용된 절연 페이스트(15)는 실리카 충전재, 폴리비닐 알콜수지, 부톡시에타놀등을 포함하고 점도가 10Paㆍs 내지 20 Paㆍs 이다. 여기서 사용된 스크린 마스크(17)는 에멸션 두께가 1μm이하인 스레인레스 메쉬 No.640이다. 이 스크린 마스크(17)는 직경이 110μm이고 에멸션으로 밀봉된 비토출 영역(16)을 가진다. 실시 예1과 같이, 이 실시 예에서, 스크린 마스크(17)의 정렬 마크는 기판의 비어 포스트(13)와 동일한 층에서 정렬 마크로 정렬되어, 비토출 영역(16)은 비어 포스트(13)의 헤드부상에 위치한다.
스크린 마스크(17)가 위치한 후, 절연 페이스트(15)는 고무 경도가 70인 스키즈(14)를 사용하여 인쇄된다. 절연 페이스트(15)의 인쇄 두께는 2μm 내지 3μm로 비어 포스트의 헤드부는 인쇄된 절연 페이스트(15)의 표면에서 돌출된다.
절연 페이스트(15)는 150℃의 오븐에서 30분 동안 가열후 경화하여 층간 절연막(18)를 종료한다. 경화 공정후 절연 페이스트(15)의 체적은 약 20% 내지 30%로 줄어들어, 경화 공정후 비어 포스트(13)의 헤드부가 층간 절연막(18)의 표면에서 돌출되면서 잔존한다.
그 후, 실시 예1과 동일한 방법으로, 제2 금속 배선 소자(19:폭이 50μm이고 랜드 직경이 100μm임)가 스크린 인쇄 법을 이용하여 층간 절연막(18)의 표면상에 형성된다. 제2 금속 배선 소자의 랜드는 층간 절연막(18)에서 돌출되어 비어 포스트(13)의 헤드부상에 위치한다. 여기서 인쇄에 사용된 도전 페이스트는 제1 금속 배선 소자(11)에 사용된 Ag 페이스트와 동일하다.
Ag 페이스트로 제2 금속 배선 소자(19)를 인쇄한 후, Ag페이스트는 150℃의 오븐에서 60분동안 가열로 경화되어 제2 금속배선 소자를 종료한다. 제2 금속 배선 소자(19)의 막 두께는 약 8μm이고, 층간 절연막(18)에서 돌출된 비어 포스트(13)의 헤드부는 제2 금속 배선 소자(19)로 피복된다.
이 실시 예에서, 접촉 저항과 비어홀 형태는 실시 예1과 동일한 방식으로 평가되고, 비어홀(13)의 직경이 70μm인 경우에도, 양호한 접촉 저항이 획득되고 어떤 공극도 거의 발견되지 않는다는 것을 알 수 있다. 위의 결과로부터 비어 포스트(13)가 잉크젯법으로 형성된 경우에도, 도전 페이스트로 완전히 충전된 비어홀(13)을 구비하며 양호한 접촉 저항을 가진 다층 배선 구조가 형성될 수 있다.
잉크젯 기계는 헤드부로부터 잉크 방울을 방출하여 차례씩 비어 포스트(13)를 형성한다. 이 실시 예에서, 복수 짝의 정렬 마크가 기판의 각 단에서 형성되므로, 비어 포스트(13)는 순서대로 정렬 마크의 짝을 판독하고, 정렬 마크가 판독될 때마다 기판의 위치를 교정하면서 형성될 수 있다. 따라서, 비어 포스트(13)와 제1 금속 배선 소자(11)가 더 정확히 정렬될 수 있다.
기판(12)이 제1 금속 배선 소자(11)의 가열 경화 공정동안 가열로 인해 수축되기 때문에 기판으로 막 기판이 사용되면 비어 포스트를 형성하는 스크린 인쇄법은 기판내에 큰 정렬 에러를 즉시 야기한다. 특히,큰 크기 기판(12)의 경우에, 비어 포스트(13)는 제1 금속 배선 소자(11)의 랜드 외부에 위치할 수도 있다. 그러나, 잉크 젯 기계를 사용하여, 이 실시 예처럼 비어 포스트(13)는 복수의 짝의 정렬 마크를 참조하면서 위치 교정을 수행하면서 형성될 수 있다. 따라서, 정렬은 기판(12)의 모든 영역내에서 정확히 수행되고, 제1 금속 배선 소자(11)와 비어 포스트(13) 사이에 적은 정렬 에러를 가지는 다층 배선 구조가 형성될 수 있다.
<실시 예 5>
도 5A 내지 도 5E는 본 발명의 실시 예5에 따른 다층 배선 구조 제조 방법을 예시한다.
도 5A 및 5B에서 도시된 단계에서, 실시 예1과 동일한 방식으로, 제1 금속 배선 소자(11:폭이 50μm 이고 랜드 직경이 150μm 임)이 스크린 인쇄 법을 이용하여 유리 기판상에 형성된 후, 비어 포스트(13)가 제1 금속 배선 소자(11)의 랜드상에 형성된다. 비어 포스트(13)는 헤드부 크기가 50μm 내지 60μm 이고 높이가 11μm 내지 13μm이다.
실시 예1과 같이 도 5C 및 도 5D에서 도시된 단계에서, 두께가 6μm 내지 50μm 의 범위인 절연 페이스트(15)는 스크린 인쇄에 의해 인쇄된 후, 가열에 의해 경화되어 층간 절연막(18)을 형성한다. 여기서 사용된 스크린 마스크(17)는 15μm인 비어 포스트(13)로부터 거리 OL에 비토출 영역을 가진다.
도 5E에서 도시된 단계에서, 제2 금속 배선 소자(19:폭이 100μm 이고 랜드 직경이 50μm임)는 잉크 젯법을 이용하여 층간 절연막(18)의 표면상에 형성된다. 여기서 사용된 전도성 잉크는 분산제에 둘러싸인 나노 크기 Ag 입자가 유기 용매에서 산재된 점도가 10cP 내지 15cP 인 나노 Ag잉크이다.
상기 공정을 자세히 상술하면, 기판(12)은 잉크 젯 기계의 CCD 카메라로 제1 금속 배선 소자(11)의 정렬 마크를 판독하면서 위치한다. 그 후, 나노 Ag 잉크가 인쇄된다. 나노 Ag 잉크는 200℃의 오븐에서 30분간 가열로 경화되어 제2 금속 배선 소자(19)를 종료한다.
제2 금속 배선 소자(19)의 막 두께는 0.5μm로서, 층간 절연막(18)의 표면에서 돌출된 비어 포스트(13)는 제2 금속 배선 소자(19)를 관통한다.
이 실시예에서, 접촉 저항은 실시 예 1과 동일한 방법으로 평가되고, 비어 포스트(13)의 접촉 저항이 10Ω이하임을 알 수 있다. 즉, 양호한 접촉 저항이 획득된다. 실시 예5의 제조방법에 따라, 비어 포스트(13)가 제2 금속 배선 소자(19)를 통해 돌출되므로, 비어 포스트(13)는 측면에서 제2 금속 배선 소자(19)에 연결된다. 따라서, 양호한 저항을 갖는 다층 배선 구조가 형성될 수 있다.
<실시 예6>
본 발명의 실시 예6의 다층 배선 구조 제조 방법이 도 6A 내지 도 6F에 예시된다.
도6A에 도시된 단계에서, 제1 금속배선 소자(11)는 스크린 인쇄법을 사용하여 유리 기판상에 형성된다. 여기서 인쇄에 사용된 도전 페이스트는 Ag 입자, 아크릴 수지, 카비톨 아세테이트등을 포함하는 Ag 페이스트이고, 점도가 150Paㆍs 내지 250Paㆍs 이다. 여기서 사용된 스크린 마스크는 에멸션 두께가 5μm인 스테인레스 메쉬 No.500이다. 폭이 50μm인 제1 금속 배선 소자(11)는 고무 경도 70인 스키즈(14)와 스크린 마스크를 사용하여 Ag 페이스로 인쇄된다. 제1 금속 배선 소자(11)와 제2 금속 배선 소자(19)소자를 연결시키는 비어홀의 랜드 직경은 100μm이다. Ag 페이스트로 제1 금속 배선 소자(11)를 인쇄한 후, Ag 페이스트는 200℃의 오븐에서 30분간 가열에 의해 경화되어 제1 금속 배선 소자(11)를 종료한다.
도 6B에 도시된 단계에서, 직경이 75μm인 비어 포스트(13)는 접촉 스크린 인쇄법을 사용하여 제1 금속 배선 소자(11)의 랜드상에 형성된다. 여기에 인쇄에 사용된 도전 페이스트는 Ag 입자, 아크릴 수지, 부틸 카비톨등을 포함하는 Ag페이스트이고, 점도가 250Paㆍs 내지 420Paㆍs이다. 여기서 사용된 스크린 마스크는 두께가 20μm인 Ni 금속 마스크이다. 직경이 75μm인 토출 구멍은 이 스크린 마스크에 형성된다.
챔버에서, 스크린 마스크의 정렬 마크는 제 1 금속 배선 소자의 정렬 마크로 정렬되고 Ag 페이스트는 고무 경도 70인 스키즈를 이용하여 인쇄된다. 따라서, 에어 백은 챔버에서 팽창된다. 따라서, 스크린 마스크에 대한 압력은 증가하여 Ag 페이스트가 스크린 마스크로부터 토출되도록 한다. 그 후, Ag 페이스트는 200℃의 오븐에서 30분간 가열에 의해 경화되어 비어 포스트(13)를 종료한다. 비어 포스트(13)는 실질적으로 직각 형상이고 헤드부의 크기는 65μm 내지 75μm이고 높이는 8μm 내지 9μm 이다.
도 6C에서 도시된 단계에서, 층간 절연막(18)이 비접촉 스크린 인쇄법을 사용하여 제1 금속 배선 소자(11)상에 형성된다. 여기서 인쇄에 사용된 절연 페이스트(15)는 실리카 충전재, 가용성 폴리이미드 수지, NMP등을 포함하고, 점도가 50Paㆍs 내지 60Paㆍs이다. 여기서 사용된 스크린 마스크(17)는 에멸션 두께가 1μm이하인 스테인레스 No. 640이다. 이 스크린 마스크는 직경이 100μm이고 에멸션으로 밀봉된 비토출 영역(16)을 가진다. 스크린 마스크(17)의 정렬 마크는 기판상의 비어 포스크와 동일층에 정렬마크로 정열되어, 비토출 영역은 비어 포스트(13)의 헤드부상에 위치한다.
스크린 마스크(17)가 위치한 후, 도 6D에 도시된 단계에서 절연 페이스트(15)는 고무 경도가 60인 스키즈를 사용하여 인쇄된다. 절연 페이스트(15)의 인쇄 두께는 5μm 내지 6μm이다.
도 6E에서 도시된 단계에서, 절연 페이스트(15:층간 절연막(18))가 인쇄된 유리 기판(12)은 절연 페이스트(15)의 경화 온도보다 낮은 온도(이 실시 예에서 200℃)에서 가열된다. 실시 예 5에서, 유리 기판(12)은 50℃의 오븐에서 10분동안 가열된다.
절연 페이스트(15)의 점도는 가열로 인해 낮아져서, 절연 페이스트(15)는 인터페이스에 존재하는 공극을 비어 포스트(13)로 충전한다. 충전효과는 가열 공정의 초기 단계에서 특히 증대된다고 평가된다.
그 후, 절연 페이스트(15)는 200℃의 오븐에서 30분동안 가열되어 경화된후 층간 절연막(18)을 종료한다. 경화 공정후 절연 페이스트(15)의 체적은 약 20% 내지 약 30%감소하여, 경화 공정 후 비어 포스트(13)의 헤드부는 층간 절연막(18)의 표면 에서 돌출되어 잔존한다.
도 6F에서 도시된 단계에서, 제2 금속 배선 소자(19)는 스크린 인쇄법을 이용하여 층간 절연막(18)의 표면상에 형성된다.
제 2 금속 배선 소자(19)의 랜드는 층간 절연막(18)에서 돌출된 비어 포스트(13)의 헤드부상에 위치한다.
여기서 인쇄에 사용된 도전 페이스트는 Ag 입자, 아크릴 수지, 카비톨 아세테이트 등을 포함하고 점도가 230Paㆍs 내지 250Paㆍs이며 제1 금속 배선 소자(11)에 사용된 Ag 페이스트와 동일한 페이스트이다.
여기서 사용된 스크린 마스크는 에멸션 두께가 5μm인 스테인레스 메쉬 No. 500이다. 이 스크린 마스크의 정렬 마크는 기판상의 비어 포스트(13)와 동일층에 정렬마크로 정렬되어, 제2 금속 배선 소자(19)의 랜드는 비어 포스트(13)의 헤드부상에 위치한다.
제2 금속 배선 소자(19:폭이 50μm 이고 랜드 직경이 100μm)는 상기 스크린 마스크와 고무 경도 80인 스키즈를 사용하여 상기 Ag페이스트로 인쇄된다. 그 후, Ag 페이스트는 180℃의 오븐에서 30분동안 가열되어 경화된후 제2 금속 배선 소자(19)소자를 종료한다. 제2 금속 배선 소자(19)의 막 두께는 약 8μm이고, 층간 절연막(18)에서 돌출된 비어 포스트(13)의 헤드부는 제2 금속 배선 소자(19)로 피복된다.
실시 예6는, 실시 예1과 동일한 평가가 시행되고 직경 75μm인 비어홀(13)이 스크린 인쇄법을 사용하여 형성되는 경우에도, 양호한 접촉 저항이 획득되고 층간 절연막(18)과 비어 포스트(13) 사이에서 어떤 공극도 거의 발견되지 않는다.
실시 예6의 제조 방법에서, 비어 포스트(13)는 제1 금속 배선 소자(11)상에 형성되고, 비어 포스트(13)보다 낮은 층간 절연막(18)은 비토출 영역(16)이 일반적으로 비어 포스트(13)의 헤드부에 따라 정렬되는 동안 비어 포스트(13)의 헤드부보다 약간 큰 비토출 영역(16)을 갖는 스크린 마스크(17)를 사용하여 인쇄된다. 그 후, 기판(12)은 층간 절연막(18)의 경화 온도보다 낮은 온도에서 가열된다. 따라서, 절연 페이스트(15)의 점도는 열로 인해 낮아져서, 절연 페이스트(15)는 인터페이스에 존재하는 공극을 비어 포스트(13)로 충전한다. 따라서, 비어 포스트(13)와 층간 절연막(18) 사이에 잔존하는 공극의 빈도는 더 작아진다.
실시 예6에서 스크린 인쇄법이 비어 포스트(13)를 형성하기 위해 사용되고 디스펜서법과 잉크 젯법은 실시예 3과 4에서처럼 비어 포스트(13)를 형성하기 위해 대안으로 사용될 수도 있다.
<실시 예7>
이하는 도 6A 내지 도6F를 참조하여 실시 예7를 다시 설명한다.
실시 예6과 동일한 방법으로, 제1 금속배선 소자(11:폭이 50μm 이고 랜드 직경이 100μm임)는 유리 기판(12)상에 형성되고, 그 후, 비어 포스트(13)는 제1 금속 배선 소자(11)의 랜드상에 형성된다. 비어 포스트(13)는 65μm 내지 75μm의 헤드부 크기 및 8μm 내지 9 μm의 높이를 가진다.
그 후, 절연 페이스트(15)는 스크린 인쇄에 의해 인쇄된다. 여기서 사용된 스크린 마스크(17)는 비토출 영역(16)을 가진다. 일 측의 비토출 영역과 비어 포스트(13) 사이의 거리 0L의 디자인 기준은 범위가 10μm 내지 50μm이다. 이 실시 예에서 사용된 절연 페이스트(15)와 스키즈(14)는 실시 예6과 동일하다.
실시 예6과 동일한 방식으로, 절연 페이스트(15:층간 절연막(18))가 인쇄된 유리 기판(12)은 절연 페이스트(15)의 경화 온도(이 실시 예에서 200℃)보다 낮은 온도에서 가열된다. 실시 예7에서, 유리 기판(12)은 50℃의 오븐에서 10분 동안 가열된다.
그 후, 절연 페이스트(15)는 200℃의 오븐에서 30분간 가열로 경화되어 층간 절연막(18)을 종료한다.
그 후, 제2 금속 배선 소자(19:폭이 50μm이고 랜드 직경이 100μm 임)는 스크린 인쇄법을 이용해 층간 절연막(18)의 표면상에 형성된다. 제2 금속배선 소자소자의 랜드는 층간 절연막(18)에서 돌출되어 비어 포스트(13)의 헤드부상에 위치한다.
10μm 내지 50μm의 범위인 거리 OL의 디자인 기준은 하기의 평가 결과에 기초하여 선택된다.
*실시 예1과 동일한 평가가 시행된다. 이중층 배선구조는 상술된 방법으로 준비되고, 일측에서 비토출 영역(16)과 비어 포스트(13) 사이의 거리 OL는 평가 목적상 0μm 내지 100μm의 범위에서 변한다.
도 7의 표는 평가 결과를 도시한다. 도 7의 표에서, O는 접촉 저항이 소망의 범위인 10Ω 미만이어서, 양호한 접촉저항이 획득됨을 표시한다. △는 접촉저항이 증가됨을 표시하고 ×는 전도 실패를 표시한다.
거리 OL이 10μm 내지 50μm 범위인 경우, 접촉 저항은 소망의 범위로서, 어떤 공극도 거의 발견되지 않는다. 그러나, 거리 OL이 범위 0 내지 5μm 이고, 접촉 저항은 일부 이중층 배선 구조에서 증가된다. 거리 OL이 범위 60μm 내지 100μm인 경우, 공극이 몇 개의 비어홀에서 발견된다.
상기 결과로부터, 범위가 10μm 내지 50μm인 거리 OL이 바람직하나 이 실시예의 제조 방법으로 선택되어 층간 절연막(18)을 인쇄한 후 기판(12)이 절연 페이스트(15)의 경화온도보다 낮은 온도에서 가열된다.
<실시 예8>
도 8A 내지 도 8E는 본 발명의 실시 예8에 따른 다층 배선 구조 제조방법의 예시이다.
도 8A와 도 8B에 도시된 단계에서 실시 예1과 동일한 방법으로, 제1 금속 배선 소자(11:폭이 50μm 이고 랜드 직경이 150μm 임)는 유리 기판(12)상에 형성된 후, 비어 포스트(13)는 제1 금속 배선 소자(11)의 랜드 상에 형성된다. 비어 포스트(13)는 헤드부 크기가 50μm 내지 60μm이고 높이가 11μm 내지 13μm이다. 도 8C에 도시된 단계에서, 층간 절연막(23)은 잉크젯법을 이용하여 제1 금속배선 소자 상에 형성된다. 여기서 인쇄에 사용된 절연 잉크는 폴리비닐 알콜, 분산제등을 포함하고 점도가 5Paㆍs 내지 30 Paㆍs이다.
상기 공정을 좀 더 상술하면, 기판(12)은 잉크젯 기계의 CCD 카메라로 비어 포스트(13)의 정렬 마크를 판독하면서 위치한다. 그 후, 층간 절연막(23)의 인쇄 데이터는 잉크젯 기계의 입력이고, 인쇄는 잉크젯 잉크를 토출 헤드부(20)로부터 토출함으로써 수행된다.
절연 잉크(21)가 비어 포스트(13)의 헤드부에 인쇄되는 것을 방지하기 위해, 비어 포스트(13)의 외형보다 약간 큰 영역이 헤드부(20)의 경사, 잉크 타겟 정확도, 및 잉크젯 기계의 정렬 정확도의 경향의 견지에서 비인쇄 영역(인쇄되지않은 영역)으로 결정된다. 이 실시 예에서, 비인쇄영역은 비어 포스트(13)의 외형내의 영역이고 비어 포스트(13)의 외형 주위에서 약 20μm 돌출된 영역이다.
이 실시 예에서 층간 절연막(23)이 패턴 형성을 필요로 하지 않으면, 잉크젯 기계는 비교적 낮은 점도을 가진 잉크를 사용할 수 있다. 따라서, 토출된 절연 잉크(21)는 제1 금속 배선 소자(11)상에 쉽게 확산되어 비어 포스트(13)와 절연 잉크(21) 사이의 공극을 충전할 수 있다.
타겟 두께를 갖는 층간 절연막(23)이 잉크젯법으로 한번의 토출로는 형성될 수 없으므로, 절연 잉크(21)는 층간 절연막(23)이 타겟 두께를 가질때까지 동일한 지점에 2배이상 토출된다.
토출된 절연 잉크(21)는 약 2μm 두께로 형성되어, 이 실시 예에서 비어 포스트(13)의 헤드부보다 낮은 레벨에 상부 표면을 가진다. 따라서, 비어 포스트(13)는 인쇄된 층간 절연막(23)의 표면에서 약 23μm 돌출된다.
*도 8D에서 도시된 단계에서, 절연 잉크(21)는 150℃의 오븐에서 30분간 가열로 경화되어 층간 절연막(23)을 종료한다. 경화 공정후 절연 잉크(21)의 체적은 감소되어, 경화 공정 후 비어 포스트(13)는 층간 절연막(23)의 표면에서 돌출되어 잔존한다.
도 8E에 도시된 단계에서, 실시 예1과 동일한 방법으로, 제2 금속 배선 소자(24:폭이 50μm 이고 랜드 직경이 150μm 임)는 스크린 인쇄법을 사용하여 층간절연막의 표면상에 형성된다.
제2 금속 배선 소자(24)의 막 두께는 약 8μm이고 층간 절연막(23)에서 돌출된 비어 포스트의 헤드부는 제2 금속 배선 소자(24)으로 피복된다.
이 실시 예에서 ,접촉 저항은 실시 예1과 동일한 방법으로 평가되고, 비어 포스트(13)의 접촉 저항은 10Ω이하이다. 즉, 양호한 접촉 저항이 획득된다.
또한, 1000개의 비어 포스트(13)는 무작위로 선택되어 초음파 현미경으로 조사되고, 비어 포스트(13)와 층간 절연 막사이에 어떤 데이터도 공극이 없다는 것을 알 수 있다. 이 결과로부터, 절연 잉크(21)와 비어 포스트(13) 사이의 공극은 이 실시 예의 제조 방법을 사용하여 효과적으로 충전되는 것을 알 수 있다.
실시 예8의 제조 방법에 따라, 층간 절연막(23)이 제1 금속 배선 소자(11)상에 비어 포스트(13)를 형성한 후 비어 포스트(13)의 헤드부보다 낮은 레벨에 상부 표면을 갖도록 인쇄되고, 비어 포스트(13)는 층간 절연막(23)의 표면에서 돌출된다. 따라서, 양호한 접촉 저항이 비어 포스트(13)상에 제2 금속 배선 소자(24)를 직접 형성함으로써 획득된다. 또한, 특허문헌 3에서 개시된 방법에 필요한 기계적 연마 공정이 배제되기 때문에 제조공정이 단순화된다.
이 실시 예처럼 층간 절연막(23)이 패터 형성을 필요로 하지 않은 경우에, 비교적 적은 점도인 잉크가 잉크젯 기계에 사용된다. 이 절연 잉크(21)가 비어 포스트(13)의 외형보다 약간 큰 비인쇄영역을 제외하고 인쇄되어, 토출된 절연 잉크는 제1 금속 배선 소자(11)상에 쉽게 확산되어 비어 포스트(13)와 절연 잉크(21) 사이의 공극을 충전할 수 있다.
이 실시 예에서 폴리비닐 알콜을 포함한 절연 잉크(21)가 사용됨에도, 크레졸 노볼락 에폭시 수지, 에폭시 수지, 폴리이미드 수지, 페놀릭 수지, 아크릴 수지, 폴리비닐 수지등을 포함하는 다른 절연 잉크가 절연 잉크(21)로서 사용될 수도 있다.
이 실시 예에서 층간 절연막(23)이 잉크젯 법을 사용하여 인쇄됨에도 불구하고, 잉크 방울을 토출하는 디스팬서법은 층간 절연막(23)을 인쇄하기 위해 대신 사용될 수도 있다. 디스펜서법이 사용되지만, 상대적으로 낮은 점도을 갖는 절연 잉크(21)는 층간 절연막(23)이 이 실시 예에서 패턴 형성을 필요로하지 않는한 사용될 수 있다. 따라서 ,동일한 효과를 얻을 수 있다.
이 실시 예에서 스크린 인쇄 법이 비어 포스트(13)를 형성하기 위해 사용되지만, 디스펜서법 및 잉크젯법이 이 실시 예3 및 4에서와 같이 비어 포스트(13)를 형성하기 위해 대신 사용될 수도 있다.
<실시 예9>
도 9A 내지 9F는 본 발명의 실시 예9에 다른 다층 배선 구조 제조 방법의 예시이다.
도 9A 및 도9B에서 도시된 단계에서, 실시 예8C와 동일한 방식으로, 제 1 금속 배선 소자 (11:폭이 50μm 이고 랜드 직경이 150μm임)는 유리 기판(12)상에 형성된 후, 비어 포스트(13)(13)는 제1 금속 배선 소자(11)의 랜드상에 형성된다. 비어 포스트(13)는 헤드부 크기가 50μm 내지 60 μm이고 높이가 11μm 내지 13 μm이다. 도 8 에 도시된 단계에서, 층간 절연막(23)이 잉크젯법을 이용하여 제1 금속 배선 소자(11) 상에 형성된다. 여기서 인쇄에 사용된 절연 잉크는 실시 예8에서 사용된 것과 동일하다.
이 실시 예에서, 절연 잉크(21)가 비어 포스트(13)의 헤드부에 인쇄되는 것을 방지하기 위해, 비어 포스트(13)의 외형보다 큰 영역이 비 인쇄 영역(인쇄되지 않는 영역)으로 결정된다. 좀 더 상술하면, 비 인쇄 영역은 비어 포스트(13)의 외형 내의 영역이고 비어 포스트(13)의 외형 둘레로 40μm 돌출된 영역이다.
도 9D에 도시된 단계에서, 절연 잉크(21)가 인쇄되는 유리 기판(12)은 절연 잉크(21)의 경화 온도보다 낮은 온도(이 실시 예에서 150℃)에서 가열된다. 이 실시 예에서, 유리 기판(12)은 40℃ 오븐에서 15분간 가열된다.
절연 잉크(21)의 점도는 열로 인해 낮아지고, 절연잉크는 인터페이스에서 존재하는 에어 갭을 비어 포스트(13)로 충전한다.
도 9E에서 도시된 단계에서, 절연 잉크는 150℃의 오븐에서 30분간 가열로 경화되어 층간 절연막(23)을 종료한다. 절연 잉크(21)의 경화 공정후 비어 포스트(13)의 헤드부는 층간 절연막(23)의 표면에서 돌출되어 잔존한다.
도 9F에서 도시된 단계에서, 실시 예8과 동일한 방식으로, 제2 금속 배선 소자(24:폭이 50μm이고 랜드 직경이 150μm 임)는 스크린 인쇄법을 이용하여 층간 절연막(23)의 표면상에 형성된다.
제2 금속 배선 소자(24)의 막 두께는 이 실시 예에서 약 8μm이고, 층간 절연막(23)에서 돌출된 비어 포스트(13)의 헤드부는 제2 금속 배선 소자(24)로 피복된다.
이 실시 예에서, 접촉 저항은 실시 예8과 동일한 방식으로 평가되고, 비어 포스트(13)의 접촉 저항은 10Ω이하는 것을 알 수 있다. 즉, 양호한 접촉 저항을 얻을 수 있다.
또한, 1000개의 비어 포스트(13)를 무작위로 선택하고 초음파의 현미경으로 조사하여, 비어 포스트(13)와 층간 절연막(23) 사이에 어떤 비어홀도 공극이 없다는 것을 알 수 있다. 이 결과로부터, 층간 절연막(23)과 비어 포스트(13) 사이의 공극은 이 실시 예의 제조방법을 사용하여 좀 더 효과적으로 충전된다.
이 실시 예의 제조 방법에 따라, 층간 절연막(23)은 잉크젯법으로 인쇄되어 비어 포스트(13)의 헤드부보다 낮은 레벨에 상부 표면을 가진다. 그 후, 기판(12)은 층간 절연막(23:절연 잉크(21))의 경화 온도보다 낮은 온도에서 가열된다. 절연 잉크(21)의 점도는 열에 의해 낮아지고, 절연잉크(21)는 인터 페이스에 존재하는 공극을 비어 포스트(13)로 충전한다. 따라서, 비어 포스트(13)와 층간 절연막(23) 사이에 잔존하는 공극의 빈도가 더 적어진다.
<실시 예10>
이하는 도 1A 내지 도1E, 도6A 내지 도6F, 및 도8A 내지 도8E을 참조하면서 실시 예10을 설명한다.
실시 예10에 따른 연성 인쇄 기판(미도시)는 폴리이미드 기판(12)상에 형성된 3층 배선 구조(미도시)을 포함한다. 3층배선 구조는 실시 예1과 동일한 방법을 사용하여 형성되고 제1 금속 배선 소자(11:50μm), 제2 금속 배선 소자(24:100μm), 제3 금속 배선 소자(미도시:100μm), 및 비어 포스트(13:100μm)을 포함한다.
평가목적상, 열 충격테스트( -65℃ 및 200℃에서의 100개의 가열 사이클)가 연성 프린트 기판상에 수행된다. 테스트후, 비어홀(비어 포스트(13))을 통해 연결된 제1 금속 배선 소자(11)와 제2 금속 배선 소자(19) 사이 및 비어홀(비어 포스트(13))을 통해 연결된 제2 금속 배선 소자(19)와 제3 금속 배선 소자 사이에 양호한 전도가 있다.
실시 예10에 따라, 연성 프린트 기판은 실시 예6 또는 실시 예8의 방법과 동일한 방법을 사용하여 형성된 다층 배선 구조를 포함한다. 평가 목적상, 열충격 테스트는 실시 예6 또는 실시 예8과 동일한 방법을 사용하여 형성된 다층 배선 구조를 포함한 연성 프린트 기판상에서 수행되고 어떤 비어홀(비어 포스트(13))도 조악한 접촉을 가진다.
홀을 인쇄하고 홀을 도전 페이스트로 충전하기 위해 스크린 인쇄를 사용하는 방법으로 형성된 다층 배선 소자의 비어홀 직경은 약 150μm 내지200μm이다. 이 실시 예의 방법과 함께, 비어홀 방법은 1/2 내지 1/3으로 감소될 수 있다.
실시 예10의 연성 회로 기판은 대안으로 실시 예1, 6, 또는 8의 방법으로 형성된 다층 배선 구조를 포함하는 다층 배선 세라믹 기판일 수도 있다. 다층 배선 세라믹 기판은 상술한 효과와 동일한 효과를 제공한다.
<실시 예11>
도 10A 및 10B는 본 발명의 실시 예11에 따른 플랫 패널 디스플레이의 예를 예시한다. 도 10A는 활성 매트릭스 구동 회로(31)를 포함하는 플랫 패널 디스플레이의 횡단면도이고 도 10B는 유기 TFT(29A)를 포함하는 활성 매트릭스 구동 회로(31)의 횡단면도이다.
활성 매트릭스 구동 회로(31)는 폴리이미드로 구성된 막기판(35)상의 매트릭스 형상에서 300μm 간격으로 배치된 유기 TFT(29A)의 320×240소자를 포함한다.
유기 TFT의 게이트 전극(40), 소스 전극(39), 및 드레인 전극(38)은 Ag으로 구성된다. 트리아릴 아민 폴리머로 구성된 유기 반도체(37)는 활성층을 형성한다. 게이트 절연막은 폴리이미드로 구성된다. 매트릭스 형상으로 정렬된 유기 TFT(29A)는 실리카 시스템 충전재을 포함하는 층간 절연막(23)으로 피복된다. 층간 절연막(23)상에서, Ag으로 구성된 복수의 화소 전극(36:320×240소자)은 매트릭스 형태로 배치된다. 소스 전극(39) 및 유기 TFT((29A)의 상응하는 화소 전극은 대응하는 비어홀(비어 포스트(13))을 통해 연결된다.
소스 전극(39)상에 형성된 비어 포스트(13:비어홀)의 헤드부는 실시 예1의 층간 절연막(23)의 표면에서 돌출된 화소 전극으로 피복된다.
전기영동 소자(30)는 유기TFT(29A)을 포함하는 활성 매트릭스 구동 회로(31)상에 부착되어 플랫 패널 디스플레이를 형성한다.
전기 영동 소자(30)에서, 충전 흑연 입자(26) 및 TiO2(27)입자가 실리콘 오일에서 확산된 마이크로 캡슐(28)은 화소 전극(36) 및 폴리카보네이트로 구성된 반대 기판(33) 사이에 개재된다. ITO로 구성된 공통 투명 전극(25)은 마이크로캡슐(28)과의 접촉시 반대 기판(33)의 표면상에 배치된다.
유기 TFT(29A)를 포함하는 플랫 패널 디스플레이는 이 실시 예에 따른 하기의 설명된 방법으로 제조된다. 잉크젯법을 사용하면서, 폭이 60μm인 게이트 전극(40)은 실리콘 산화막의 표면을 가진 막기판(35)상에서 나노 Ag잉크로 인쇄된다. 기판(35)은 200℃의 오븐에서 가열되어 게이트 전극(40)을 종료한다.
그 후, 폴리이미드는 스핀 코팅법에 의해 게이트 전극(40)상에 증착되고 250℃의 전극에서 가열되어 폴리미트는 게이트 절연막이 되도록 이미드 치환된다(imidized).
자외선이 소스전극(39) 및 드레인 전극(38)이 형성될 영역상에서만 방사되도록 게이트 절연막 상에 포토마스크가 위치한다. 따라서, 자외선에 노출된 폴리이미드 표면은 변경된다.
그 후, 나노 Ag 잉크는 잉크젯법을 사용하여 변경된 폴리이미드 표면상에 토출된다. 열 처리는 200℃ 오븐에서 수행되어 폭이 140μm인 소스전극(39)과 폭이 60μm인 드레인 전극(38)을 형성한다. 소스전극(39)과 드레인 전극(38)사이의 채널거리는 20μm이다.
유기 반도체 재료를 포함하는 용액은 잉크젯법을 사용하여 채널 영역상에 토출된다. 그 후, 건조 공정은 100℃에서 수행되어 유기 반도체(37)를 획득한다. 따라서, 유기 TFT(29A)가 형성된다. 유기 반도체 재료는 트리아릴 아민 폴리머이고, 톨루엔, 크실렌, THF등에 용해되어 잉크로서 사용된다.
실시 예1과 동일한 방식으로, 직경 100μm인 비어 포스트(13)는 Ag 페이스트로 인쇄되고 130℃에서 가열되어 높이가 약 12μm인 비어 포스트(13)가 획득되다.
실리카 충전재, 폴리비닐 부티랄 수지 등을 포함하는 절연 페이스트(15)는 스크린 인쇄법으로 인쇄되고 130℃의 가열로 경화되어 층간 절연 막(23)을 형성한다. 층간 절연막(23) 인쇄에 사용된 스크린 마스크는 직경이 150μm인 비토출 영역을 가진다. 비토출 영역이 소그전극(39)상에서 비어 포스트(13)로 정렬되면서 인쇄를 수행한다.?걘?간 절연막(23)은 비어 포스트(13)보다 낮은 높이에서 상부 표면을 가지도록 인쇄되어 비어 포스트(13)의 헤드부는 경화된 층간 절연막(23)의 표면에서 3μm 내지 4μm 돌출된다.
그 후, 250μm 정방형 화소 전극(36)은 스크린 인쇄법을 사용하여 층간 절연막(23)상에 인쇄되고 130℃에서 가열로 경화된다. 따라서, 유기 TFT(29A)를 포함하는 활성 매트릭스 구동 회로(31:소자 번호(320×240))가 완성된다. 층간 절연막(23)의 표면에서 돌출된 비어 포스트 헤드부는 화소 전극(36)으로 피복된다.
실리콘 오일에서 음으로 충전된 흑연 소자와 양으로 충전된 TiO2(27) 입자는 확산되며, 두께 50μm인 마이크로 캡슐이 가해져 화소 전극(36)상에 단일층을 형성한다.
ITO는 스퍼터링법을 사용하여 포리카보네이트로 구성된 반대 기판(33)의 표면상에 증착되고 공통 투명 전극(25)은 폴리토그래피 및 식각으로 형성된다. 반대 기판(33)은 마이크로 캡슐(28)이 화소 전극(36)과 공통 투명 전극(25) 사이에 개재되도록 배치된다. 반대 기판(33) 및 막기판(35)은 에폭시 접착제로 밀봉된다. 따라서, 유기 TFT(29A)를 포함하는 플랫 패널 디스플레이가 형성된다.
플랫 패널 디스플레이의 이미지 질을 평가하기 위해서, 완전 백색, 완전 흑색, 및 테스트 패턴이 선택 신호를 모든 게이트 전극(40)에 입력하고 데이터 신호를 모든 드레인 전극(38)에 입력함으로서 디스플레이된다. 그 후, 블랙 반사가 5%이하이고, 백색 반사가 34%이상이며, 콘트라스크가 7이상이다는 것을 알 수 있다. 따라서, 플랫 패널 디스플레이의 화질은 높다는 것을 알 수 있다. 결함 비트는 10개의 비트 미만이다.
상술한 바와 같이, 이 실시 예의 플랫 패널 디스플레이 제조 방법에 따라, 전기영동장치(30)를 구동하는 활성 매트릭스 구동 회로를 형성하는 공정에서, 비어 포스트(13)는 소스전극(39)상에 형성되고, 그 후, 층간 절연막(23), 화소 전극(36) 순서로 형성된다. 따라서, 소스전극(39) 및 화소 전극(36)은 직경이 100μm인 비어홀(13)을 통해 연결된다.
이 구성에서, 유기 TFT(29A)와 화소 전극(36) 사이의 접촉 저항은 매운 낮다. 따라서, 유기 TFT(29)가 게이트 전극(40)의 선택 신호 입력과 드레인 전극(38)의 데이터 신호 입력의 조합으로 턴온되면, 고 전위가 비어 포스트(13)의 매우 적은 접촉 저항 및 전압손실이 거의 없음으로 인해 턴온 유기 TFT(29)에 연결된 화소 전극(36)에 유도될 수 있다.
일반적으로, 유기TFT(29A)가 낮은 이동성을 가짐으로 유기 TFT(29A)를 통해 큰 전류를 흐르게 하기는 어렵다. 따라서, 전류 구동형 디스플레이 장치가 사용되는 경우에, 콘트라스트는 낮고 고 품질 이미지가 쉽게 생산될 수 없다.
이 실시 예에서 사용된 전기영동장치(30)는 전압 구동형이다. 따라서 ,이 실시 예에서처럼 매우 낮은 비어홀 저항을 가지고 화소 전극(36)에 큰 전압을 유도할 수 있는 활성 매트릭스 구동 회로(31)를 사용하여, 화소 전극(36)이 양전위에서 유지되는 경우에 마이크로캡슐(28)에 존재하는 흑연 입자(26)와 화소 전극(36)이 음전위에서 유지되는 경우에 마이크로 캡슐(28)에 존재하는 TiO2(27) 입자는 화소 전극에 쉽게 모인다. 따라서, 이 실시 예의 플랫 패널 디스플레이는 유기 TFT(29A)가 사용되어도 완전한 콘트라스트와 고 품질 이미지를 제공할 수 있다.
이 실시 예에서 사용될 수 있는 디스플레이 장치는 전기영동장치(30)에 제한되는 것은 아니다. 액정 디스플레이 장치 및 EL 장치 등의 다른 디스플레이장치가 유기 TFT(29A)의 이동성이 향상되거나, 또는 적합한 유기 반도체 재료, 채널 폭, 및 채널 길이가 선택되면 대신 사용될 수도 있다.
이 실시 예에서, 포토리소그래피 및 건식 식각 또는 레이저 드릴링으로 형성된 활성 매트릭스 구동 회로의 유기 TFT(29A)의 비어홀과 동일한 크기를 갖는 비어홀이 좀 더 쉽고 저가에 형성될 수 있다. 상술한 바와 같이, 스크린 인쇄는 홀 인쇄보다는 도트인쇄에 더 적합하다. 현재, 직경이 100μm정도로 큰 홀을 인쇄하기가 어렵지만, 직경이 50μm로 작은 도트를 프린트하기는 쉽다. 따라서, 비어홀(비어 포스트(13))의 직경은 이 실시 예를 사용하여 50μm로 줄어들 수 있다.
층간 절연막(23)이 비어 포스트(13)의 헤드부보다 낮은 높이에서 상부 표면을 갖도록 인쇄되기 때문에, 비어 포스트(13)는 층간 절연막으로 완전히 피복되지 않고서 층간 절연막(23)의 표면에서 돌출된다. 따라서, 양호한 접촉 저항을 갖는 비어 포스트는 비어 포스트(13)상에 화소 전극(36)을 직접 형성함으로서 바로 형성될 수 있다. 따라서, 유기 TFT(29A)의 스위치 특성이 저하되지 않는다.
비토출 영역이 일반적으로 비어 포스트(13)의 헤드부(20)에 따라 정열되지만 절연 페이스트는 비어 포스트(13)의 헤드부보다 약간 큰 비토출 영역을 갖는 스크린 마스크를 사용하여 인쇄된다. 따라서, 비어 포스트(13)와 절연 페이스트 사이의 공극은 절연 페이스트(15)의 점탄성을 적절히 제어함으로써 레벨링동안에 충전될 수 있다. 절연 페이스트(15)의 레벨링 후 작은 공극이 비어 포스트(13)와 층간 절연막(23)사이에 잔존하지만, 작은 공극이 층간 절연막(23)의 표면상에 존재함으로, 작은 공극은 화소 전극(36)을 프린트하는 공정에서 도전 페이스트로 쉽게 충전될 수 있다. 따라서, 비어 포스트(13)와 층간 절연막(23)에 잔존하는 공극의 빈도는 낮아지고 장기 신뢰성을 갖는 플랫 패널 디스플레이가 생산될 수 있다.
이 실시 예의 제조방법에 따라, 잉크젯법으로 유기 반도체를 형성한 후 비어 포스트(13), 층간 절연막(23), 및 화소 전극(36)이 스크린 인쇄법으로 형성된다. 즉, 리토그래피, 건식 식각, 및 레이저 드릴링 공정중 어떤 것도 유기 반도체(37)의 형성이후 제조 공정에 포함되지 않는다.
따라서, 유기 용매에 용해되는 유기 반도체 재료가 사용되어도, 양호한 스위치 특성를 갖는 유기 TFT(29A)가 유기 TFT(29A)에 플라즈마 및 열에 의한 피해를 방지할 뿐만아니라 리소그래피를 위한 현상액 및 제거제로 유기 반도체의 용해를 방지하면서 형성될 수 있다. 따라서, 종래 방법과는 달리, 고 품질 이미지를 생산할 수 있는 평판디스플레이가 유기 용매에서 용해되는 유기 반도체 재료를 사용하여 제조될 수 있다. 또한, 리소그래피, 건식 식각, 레이저 드릴링이 사용되지 않기 때문에, 폴리싸이오펜, 폴리페닐린 비닐렌, 및 폴리 프루오렌 등의 다양한 유기 반도체 재료가 평한 디스플레이의 의도적 사용에 따라 이용될 수 있다. 특히, 트리아릴 아민 폴리머는 비교적 높은 이온화 전위로 인해 쉽게 산화될 수 없고 따라서, 활성 매트릭스 구동 회로의 장기 신뢰성를 향상시킬 수 있다. 결과적으로 유기 TFT(29A)를 포함하는 플랫 패널 디스플레이의 수명이 연장된다.
이 실시 예에서 스크린 인쇄법이 비어 포스트(13)를 형성하기 위해 사용되지만, 실시예 3 및 4와 같이 디스펜서법과 잉크젯 법이 비어 포스트(13)를 형성하기 위해 대신 사용되는 경우에 동일한 결과를 획득할 수 있다.
비어 포스트(13)가 잉크젯법을 사용하여 형성되는 경우, 소스 전극(39)을 인쇄하고 차례로 복수의 정렬 마크의 짝을 판독하는 단계에서 기판(35)의 각 단상에 복수의 짝의 정열 마크를 형성함으로써, 기판(12)의 위치는 정렬 마크의 짝이 판독될 때마다 교정될 수 있다. 따라서, 비어 포스트(13)는 소스 전극(39)에 따라서 좀 더 정확히 정렬될 수 있다.
즉시 비어 포스트(13)를 형성하는 스크린 인쇄법이 사용되면, 소스전극(39)과 드레인 전극(38)의 열 경화 공정동안 가열로 인해 막기판(35)이 축소되므로 큰 정열 에러가 활성 구동 회로(31) 주위에 일어난다. 이 정열 에러로 인해, 화소의 수가 증가되기는 어렵다. 한편, 잉크젯법이 사용되면, 비어 포스트(13)는 상술한 바와 같이 복수의 짝의 정열 마크를 참조하여 위치 교정을 수행하면서 인쇄될 수 있다. 따라서,정렬은 활성 매트릭스 구동 회로(31)의 모든 영역내에서 정확하게 수행되고 고 해상도를 가진 플랫 패널 디스플레이가 스크린 인쇄법으로 형성된 플랫 패널 디스플레이에 비교되어 형성될 수 있다.
폴리이미드 기판이 이 실시 예에서 막 기판으로서 사용되지만, 유리 기판, 석영 기판, 및 세라믹 기판등의 유기 절연 기판 뿐만 아니라 폴리 카보네이트(PC) 기판, 폴리틸렌 테레프탈레이크 (PER) 기판, 및 폴리에더 설폰(PES) 기판등의 다른 공통 기판이 대신 사용될 수도 있다.
이 실시예에서 비어 포스트(13)가 소스 전극(39)상에 형성되지만, 비어 포스트(13)는 드레인 전극(38)과 화소 전극(36)이 비어 포스트(13)를 통해 연결되도록 드레인 전극(38)상에 대신 형성될 수도 있다. 이 경우에, 선택 신호는 게이트 전극(40)의 입력이고 데이터 신호는 소스 전극(39)의 입력이다.
이 실시 예에서 화소 전극(36)이 스크린 인쇄 법을 사용하여 형성되지만, 디스펜서법, 잉크젯법, 및 그라비어 인쇄법등의 화소 전극(36)의 디자인 룰을 충족시키는 다른 공통 인쇄법이 대신 사용될 수도 있다.
이 실시예에서 유기 TFT(29A)가 활성 매크릭스 구동 회로(31)의 스위칭 소자로서 사용되지만, 비어 포스트(13) 및 층간 절연막(23)의 제조방법과 구성이 수직SIT 와 다이오드에 적용될 수 있다.
<실시 예12>
이하는 도 10A 및 10B를 참조하면서 실시 예12를 다시 상술한다.
실시 예11과 동일한 방식으로, 활성층으로서 트리아릴 아민 폴리머를 갖는 유기 TFT(29A)는 폴리이미드 기판(35)상에 형성되고 비어 포스트(13)는 스크린 인쇄법을 사용하여 소스 전극(39)상에 형성된다. 비어 포스트는 직경이 100μm이고 높이가 12μm이다.
그 후, 실시 예11에서 사용된 것과 동일한 절연 페이스트(15)는 스크린 인쇄로 인쇄되고 가열에 의해 경화되어 층간 절연막(23)을 형성한다. 여기서 사용된 스크린 마스크는 비토출 영역을 가진다. 일측에서 비토출 영역과 비어 포스트(13) 사이의 거리 OL의 디자인 룰은 10μm 내지 50μm의 범위이다.
그 후, 실시 예11과 동일한 방식으로, 화소 전극(36)은 스크린 인쇄법을 사용하여 층간 절연막(23)의 표면상에 형성된다. 따라서, 활성 매트릭스 구동 회로(31)가 형성된다. 활성 매트릭스 구동 회로(31)는 상술한 방법으로 준비되고, 일측에서 비토출 영역과 비어 포스트(13) 사이의 거리 OL은 평가 목적상 0 내지 100μm 범위이다. 1000개의 비어 포스트(13)는 무작위로 선택되고 초음파 현미경으로 조사된다. 이 조사는 모든 다른 거리 OL에 대해 수행된다. 초음판 현미경의 조사의 결과 및 결함 비트 평가(이하 설명됨)에 기초하여, 10μm 내지 50μm의 범위인 거리 OL이 선택된다.
그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로캡슐을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(29A)를 포함하는 플랫 패널 디스플레이가 형성된다.
상술한 바와 같이, 결함 비트 평가는 완전 백색, 완전 흑백, 및 테스트 패턴이 모든 게이트 전극(40)에 선택신호를 입력하고 도는 드레인 전극(38)에 데이터 신호를 입력함으로서 디스플레이된다. 도 11의 표에 그 결과가 도시된다.
도 11의 표에서, O는 결함 비트가 10개 미만이고, △는 10개 이상 100개 미만의 결함비트를 표시하고, ×는 100이상의 결함비트를 표시한다.
거리 OL이 10μm 내지 100μm의 범위인 경우, 결함 비트가 아주적고, 고 품질 이미지가 생산된다. 그러나, 거리 OL이 60μm 내지 100μm의 범위인 경우, 1000개의 비어홀중에서 5개 내지 32개의 비어홀에서 공극이 발견된다.
상기 결과로 부터, 10μm 내지 50μm의 범위인 거리 OL은 바람직하고 이 실시예의 제조방법에 대해 선택되는 것을 알 수 있다. 그러나, 비어홀의 직경이 100μm이고 거리 OL가 60 내지 100의 범위인 플랫 패널 디스플레이는 매우 적은 수의 결함비트를 가지므로, 소스 전극(39)과 화소 전극(36) 사이의 연결이 양호하다. 따라서, 공극의 크기가 플랫 패널 디스플레이의 타겟 신뢰성를 만족시키는 경우 거리OL은 실시 예11에서 60 내지 100의 범위일 수도 있다.
<실시 예13>
이하는 도 12A 및12B를 참조하면서 실시 예13을 설명한다.
실시 예11과 동일한 방식으로, 활성층같은 트리아릴 아민 폴리머를 갖는 유기 TFT(41)는 폴리이미드 기판(35)상에 형성되고, 비어 포스트(13)는 스크린 인쇄법을 이용하여 소스 전극(39)상에 형성된다. 비어 포스트(13)는 직경이 100μm이고 높이가 12μm이다.
그 후에, 실시 예11과 동일한 방식으로, 절연 페이스트(15)는 스크린 인쇄에 의해 인쇄되고 가열로 경화되어 층간 절연막(23)을 형성한다. 여기서 사용된 스크린 마스크는 비토출 영역을 갖는다. 일측에서 비토출 영역과 비어 포스트(13) 사이의 거리 OL의 디자인 값은 25μm이다. 경화된 비어 포스트(13)의 헤드부는 층간 절연막(23)의 표면에서 3μm 내지 4μm정도 돌출된다.
그 후, 250μm 장방형 화소 전극(36)은 스크린 인쇄법을 사용하여 층간 절연막(23)의 포면상에 전도성 잉크로 인쇄된다. 여기서 사용된 전도성 잉크는 점도가 10Paㆍs 내지 15Paㆍs인 나노 Ag 잉크이다. 화소 전극(36)의 막 두께는 약 0.5μm이고, 층간 절연막(23)의 표면에서 돌출되는 비어 포스트(13)는 화소 전극(36)을 통해 확장한다. 그 후, 화소 전극(36)의 부근이 RTA에 의해 180℃에서 가열되어 화소 전극(36)을 경화한다.
그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로캡슐을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(41)를 포함하는 플랫 패널 디스플레이가 형성된다.
실시 예11에서와 동일한 조사 및 평가가 이 실시 예의 플랫 패널 디스플레이상에 수행되고, 이미지 품질이 높다는 것을 알 수 있다.
이 실시 예에 따라, 전기영동장치(30)를 구동하는 활성 매트릭스 구동 회로(31)를 형성하는 공정에서 비어 포스트(13)는 소스전극(39)상에 형성되고 그후 층간 절연막(23) 및 화소 전극(36)으 순서로 형성된다. 따라서, 소스전극(39) 및 화소 전극(36)은 직경이 100μm인 비어홀을 통해 연결된다. 즉, 낮은 접촉저항을 갖는 활성 매트릭스 구동 회로(31)는 간단하고 저가 공정으로 제조될 수 있다.
또한, 비어홀(비어 포스트(13))의 전압손실이 감소하기 때문에, 화소 전극(36)에서 유도된 전압은 감소하지 않는다. 따라서, 플랫 패널 디스플레이는 고 품질 이미지를 생산할 수 있다.
이 실시 예에서, 리소그래피, 건식 식각, 및 레이저 드릴링 공정중 어떤 것도 유기TFT(41)의 형성 후 공정에 포함될 수있고, 유기 TFT(41)는 열 및 플라즈마 피해가 예방되어 스위칭 특성을 유지할 수 있다.
포토리소그래피가 사용되지 않기 때문에, 유기 용매에 용해되는 유기 반도체 재료가 사용될 수 있다. 즉, 다양한 재료가 플랫 패널 디스플레이 사용에 의도적으로 사용될 수 있다.
<실시 예14>
실시 예11과 동일한 방식으로, 활성층으로 트리아릴 아민 폴리머를 갖는 유기 TFT(41)가 폴리이미드 기판(35)상에 형성되고, 비어 포스트(13)가 스크린 인쇄법을 이용하여 소스 전극(39)상에 형성된다. 비어 포스트(13)는 직경이 80μm이고 높이가 약 10μm이다.
그 후, 실시 예11과 동일한 방법으로, 실리카 충전재를 포함하는 절연 페이스트(15)가 스크린 인쇄에 의해 인쇄된다. 여기서 사용된 스크린 마스크는 비토출 영역을 가진다. 일측에서 비토출 영역과 비어 포스트(13) 사이의 거리 OL은 25μm이다. 인쇄된 비어 포스트(13)의 헤드부(20)는 층간 절연막(23)의 표면에서 돌출된다.
그 후, 절연 페이스트(15)(층간 절연막(23)(23))가 인쇄된 폴리이미드 기판(35)는 절연 페이스트(15)의 경화 온도(이 실시 예에서 130℃)보다 낮은 온도에서 가열된다. 이 실시 예에서, 폴리이미드 기판(35)은 50℃ 오븐에서 10분간 가열된다. 절연 페이스트의 점도는 열로 저하되고, 절연 페이스트는 인터페이스에서 존재하는 에어갭을 비어 포스트(13)로 충전한다.
절연 페이스트는 130℃에서 가열로 경화되어, 층간 절연막(23)을 종료한다. 그 후, Ag 페이스트는 스크린 인쇄 법을 이용하여 층간 절연막(23)의 표면상에 인쇄되고, 130℃에서 가열로 경화되어 250μm 장방형 화소 전극을 형성한다. 따라서, 활성 매트릭스 구동 회로(31)가 형성된다.
그 후, 흑연(26)과 TiO2(27)입자를 포함하는 마이크로 캡슐을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(41)를 포함하는 플랫 패널 디스플레이가 형성된다.
실시 예11과 동일한 평가 및 조사가 이 실시 예의 플랫 패널 디스플레이상에 수행되고 이미지 품질은 높다는 것을 알 수 있다.
이 실시 예에 따라, 비어 포스트(13)가 소스 전극(39)상에 형성되고 비어 포스트(13) 보다 낮은 층간 절연막(23)이 비토출 영역이 비어 포스트(13)의 헤드부(20)에 따라 일반적으로 정열되면서 비어 포스트(13)의 헤드부보다 약간 큰 비토출 영역을 갖는 스크린 마스크를 사용하여 인쇄된다. 그 후, 폴리이미드 기판은 층간 절연막(23:절연 페이스트(15))의 경화온도보다 낮은 온도에서 가열된다. 절연 페이스트(15)의 점도가 열로 낮아져서, 절연 페이스트(15)는 인터페이스에 존재하는 공극을 비어 포스트(13)로 충전한다. 따라서, 비어 포스트(13)와 층간 절연막(23) 사이에 잔존하는 공극의 빈도는 더 낮아진다. 즉, 이 실시 예의 플랫 패널 디스플레이는 실시 예11 내지 13의 플랫 패널 디스플레이보다 좀 더 큰 장기 신뢰성를 갖는다.
이 실시 예에서 스크린 인쇄법이 비어 포스트(13)를 형성하기 위해 사용되지만, 디스펜서법 및 잉크젯법이 비어 포스트(13)에 대신 사용될 수도 있다.
<실시 예5>
이하는 도 10A 및 도10B를 다시 참조하면서 실시 예15를 설명한다.
실시 예11과 동일한 방식으로, 활성층으로 트리아릴 아민 폴리머를 가지는 유기 TFT(29A)는 폴리이미드 기판(35)상에 형성되고 비어 포스트(13)는 스크린 인쇄법을 사용하여 소스 전극(39)상에 형성된다. 비어 포스트(13)는 직경이 80μm이고 높이가 10μm이다.
그 후, 층간 절연막(23)이 잉크젯법을 사용하여 유기 TFT(29A)상에 형성된다. 여기서 인쇄에 사용된 절연 잉크는 폴리비닐 부티랄, 분산제 등을 포함하고, 5Paㆍs 내지 50Paㆍs 의 점도를 갖는다.
상기 공정을 좀 더 상술하면, 잉크젯 기계의 CCD 카메라에의해 비어 포스트(13)의 정렬 마크을 판독하면서 기판(35)은 위치한다. 그 후, 층간 절연막(23)의 인쇄 데이터는 잉크젯 기계의 입력이고, 인쇄는 토출 헤드부(20)로부터 절연 잉크를 토출함으로써 수행된다.
절연 잉크가 비어 포스트(13)의 헤드부에 인쇄되는 것을 방지하기 위해, 비어 포스트(13)의 외형보다 약간 큰 영역이 토출 헤드부의 경사, 잉크 타겟 정확도, 잉크젯 기계의 정렬 정확도의 면에서 비프린트 영역(인쇄되지 않는 영역)으로 결정된다. 이 실시 예에서, 비프린트 영역은 비어 포스트(13)의 외형 내의 영역이고 비어 포스트(13)의 외형 주위에서 15μm 돌출된 영역이다.
타겟 두께를 가지는 층간 절연막(23)이 잉크젯법으로 한 번의 토출로 형성될 수 없기 때문에, 층간 절연막(23)이 타겟 두께를 가질때까지 절연 잉크는 동일한 지점에 2번이상 토출된다.
이 실시 예에서 토출된 절연 잉크는 약 2μm 두께로 형성되어 비어 포스트(13)의 헤드부보다 낮은 높이에서 상부 표면을 가지므로, 절연 잉크가 인쇄된 후 비어 포스트(13)는 층간 절연막(23)의 표면에서 약 8μm정도 돌출된다.
절연 잉크는 120℃에서 가열로 경화되어 층간 절연막(23)을 종료한다. 절연 잉크 경화 공정 후 비어 포스트(13)는 층간 절연막(23)의 표면에서 돌출되어 잔존한다.
그 후, 실시 예11과 동일한 방법으로, 화소 전극(36)은 스크린 인쇄법을 이용하여 층간 절연막(23)의 표면상에 형성된다. 따라서, 활성 매트릭스 구동 회로(31)가 완성된다. 층간 절연막(23)에서 돌출된 비어 포스트(13)의 헤드부는 화소 전극(36)으로 피복된다.
그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로 캡슐(28)을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(29A)를 포함하는 플랫 패널 디스플레이가 형성된다.
플랫 패널 디스플레이의 이미지 품질을 평가하기 위해서, 실시 예11과 동일한 방법으로 선택 신호를 모든 게이트 전극(40)에 입력하고 데이터 신호를 모든 드레인 전극(38)에 입력함으로써 완전 백색, 완전 흑색, 및 테스트 패턴이 디스플레이된다.
그 후, 흑백 반사가 6%미만이고, 백색 반사가 32% 이상이고 콘트라스트가 6이상인 것을 알 수 있다. 따라서, 플랫 패널 디스플레이의 이미지 품질이 높다는 것을 알 수 있다. 결함 비트는 10개의 비트미만이다.
이 실시 예의 제조 방법에 따르면, 층간 절연막(23)이 소스전극(39)상에 비어 포스트(13)를 형성한 후 비어 포스트(13)의 헤드부보다 낮은 높이에서 상부 표면을 갖도록 인쇄되므로, 비어 포스트(13)는 층간 절연막(23)의 표면에서 돌출된다. 따라서, 매우 낮은 접촉 저항을 갖는 비어홀(비어 포스트(13))는 비어 포스트(13)상에 화소 전극(36)을 직접 인쇄 및 경화만 함으로써 형성될 수 있고, 실시 예11처럼 큰 전위는 화소 전극(36)상에 유도될 수 있다. 즉, 플랫 패널 디스플레이는 고 품질 이미지를 생산할 수 있다.
이 실시 예에서 층간 절연막(23)이 패턴 형성을 필요로 하지 않으므로, 비교적 낮은 점도인 절연 잉크가 잉크젯법에서 사용될 수 있다. 이 절연 잉크는 비어 포스트(13)의 외형보다 약간 큰 비인쇄 영역을 제외하고 토출되고, 토출된 절연 잉크는 소스전극(39)상에 쉽게 확산되고 비어 포스트(13)와 절연 잉크 사이에 에어 갭을 충전할 수 있다. 따라서, 높은 장기 신뢰성을 갖는 평판 디스 플레이가 형성될 수 있다.
이 실시 예의 제조 방법에 따라, 잉크젯법으로 유기 반도체를 형성한 후 비어 포스트(13), 층간 절연막(23), 및 화소 전극(36)이 스크린 인쇄법 및 잉크젯법으로 형성된다. 즉, 유기 반도체의 형성후 리토그래피, 건식 식각, 및 레이저 드릴링 공정중 어떤 공정도 전혀 포함되지 않는다.
따라서, 유기 TFT(29A)는 열 및 플라즈마 피해로부터 예방되고 스위칭 특성을 유지할 수 있다.
포토리토그래피가 사용되지 않은 경우, 유기 용매에 용해되는 유기 반도체 재료가 사용될 수 있다. 즉, 다양한 재료가 플랫 패널 디스플레이의 사용에 의도적으로 사용될 수 있다.
이 실시 예에서 층간 절연막(23)이 잉크젯법을 사용하여 인쇄되지만, 잉크방울을 토출하는 디스펜서법은 층간 절연막(23)을 인쇄하기위해 대신 사용될 수도 있다. 디스펜서법이 사용되지만, 패턴 형성이 필요하지 않는 한 비교적 낮은 점도를 갖는 절연 잉크가 사용될 수 있다. 따라서, 동일한 결과를 얻을 수 있다.
이 실시 예에서 스크린 인쇄법이 비어 포스트(13)를 형성하기 위해 사용되지만, 디스펜서법 및 잉크젯법이 비어 포스트(13)를 형성하기 위해 대신 사용될 수도 있다.
<실시 예16>
실시 예15와 동일한 방법으로, 활성층으로서 트리아릴 아민 폴리머를 갖는 유기 TFT(29A)는 폴리이미드 기판상에 형성되고 비어 포스트(13)는 스크린 인쇄법을 사용하여 소스전극(39)상에 형성된다. 비어 포스트(13)는 직경이 100μm 이고 높이가 12μm이다.
그 후, 층간 절연막(23)은 잉크젯법을 사용하여 유기 TFT(29A)상에 형성된다. 여기서 인쇄에 사용된 절연 잉크(15)는 실시 예15에서 사용된 것과 동일하다. 이 실시 예에서, 절연 잉크가 비어 포스트(13)의 헤드부에 인쇄되는 것을 방지하기 위해 비어 포스트(13)의 외형보다 큰 영역이 비프린트 영역(인쇄되지 않은 영역)으로 결정된다. 좀 더 상술하면, 비프린트 영역은 비어 포스트(13)의 외형내의 영역이고 비어 포스트(13)의 외형 주위에서 30μm 돌출된 영역이다.
타겟 두께를 갖는 층간 절연막(23)이 잉크젯법의 한번의 토출로 형성될 수 없기때문에, 층간 절연막(23)이 타겟 두께를 가질때 까지 절연 잉크는 동일 지점에 2번 이상 토출된다.
그 후, 폴리이미드 기판(35)은 절연 잉크의 경화 온도(이 실시 예에서 120℃)보다 낮은 온도에서 가열된다. 이 실시 예에서, 폴리이미드 기판(35)은 40℃오븐의 기판에서 15분간 가열된다. 절연 잉크의 점도는 가열로 낮아지고, 절연잉크는 인터페이스에 존재하는 공극을 비어 포스트(13)로 충전한다.
절연 잉크는 130℃ 의 오븐에서 가열로 경화되어 층간 절연막(23)을 종료한다. 절연 잉크의 경화 공정후 비어 포스트(13)의 헤드부는 층간 절연막(23)의 표면에서 돌출되어 잔존한다.
그 후, 실시 예11과 동일한 방식으로, 화소 전극(36)은 스크린 인쇄법을 이용하여 층간 절연막(23)의 표면상에 형성된다. 이 생산단계에서 1000개의 비어 포스트(13)는 무작위로 선택되고 초음파 현미경으로 조사되고 공극이 없는 비어홀이 검출되지 않는다.
그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로 캡슐(28)을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(29A)를 포함하는 플랫 패널 디스플레이가 형성된다.
실시 예15와 동일한 조사 및 평가가 이 실시 예의 플랫 패널 디스플레이에 수행되어, 화질이 좋다는 것을 알 수 있다.
이 실시 예의 제조 방법에 따라, 층간 절연막(23)이 잉크젯법으로 인쇄되어 비어 포스트(13)의 헤드부보다 낮은 높이에서 상부 표면을 갖는다. 그 후, 기판(35)은 층간 절연막(23)의 경화 온도보다 낮은 온도에서 가열된다. 따라서, 층간 절연막(23)과 비어 포스트(13) 사이에 존재하는 공극은 좀 더 효과적으로 충전될 수 있다.
이 실시 예에서 층간 절연막(23)이 잉크젯법으로 인쇄됨에도 잉크방울을 토출하는 디스펜서법이 층간 절연막(23)을 인쇄하기 위해 대신 사용될 수 있다. 이 경우에도, 동일한 결과를 얻을 수 있다.
<실시 예17>
도 13A 및 13B는 본 발명의 실시 예17에 따른 플랫 패널 디스플레이의 예를 예시한다. 도 13A는 활성 매트릭스 구동 회로(31)를 포함하는 플랫 패널 디스플레이의 횡단면도이고 도 13B는 유기 TFT(41)를 포함하는 활성 매트릭스 구동 회로(31)의 횡단면도이다.
활성 매트릭스 구동 회로(31)는 폴리카보네이크로 구성된 막기판(35)상의 매트릭스 형태로 300μm 간격으로 배치된 유기 TFT(29A)의 320×240소자를 포함한다.
유기 TFT(41)의 게이트 전극(40), 소스 전극(39), 및 드레인 전극(38)은 Ag으로 구성된다. 트리아릴 아민 폴리머로 구성된 유기 반도체(37)는 활성층을 형성한다. 게이트 절연막(34)은 폴리이미드로 구성된다. 매트릭스 형태로 배치된 유기 TFT(41)는 실리카 충전재를 포함하는 층간 절연막(23)으로 피복된다. BaTiO3 충전재를 포함하는 유전체막(42) 및 Ag으로 구성된 하부전극(43)은 층간 절연막(23)상에 적층된다. Ag으로 구성된 복수의 화소 전극(320×240 소자)는 유전체막(42)상의 매트릭스 형태로 배치된다.
유기 TFT(41)의 소스전극(39) 및 화소 전극(36)은 대응하는 비어홀(비어 포스트(13))을 통해 연결된다. 하부 전극, 유전체 막, 및 화소 전극(36)은 커패시터를 형성한다. 커패시터는 유기 TFT(41)가 턴오프될때 화소 전극(36)의 전위를 유지한다.
소스전극(39)상에 형성된 비어 포스트(13:비어홀)은 층간 절연막(23) 및 절연체막을 통해 확장되고 유전체막의 표면에서 돌출된다. 유전체막에서 돌출된 비어 포스트(13)의 헤드부는 화소 전극(36)으로 피복된다.
전기영동장치(30)는 유기 TFT(41)을 포함하는 활성 매트릭스 구동 회로(31)상에 부착되어 플랫 패널 디스플레이를 형성한다. 전기 영동장치(30)에서, 실리콘 오일내에 충전된 흑연 입자(26) 및 TiO2(27)입자가 분포된 마이크로캡슐이 화소 전극(36)과 폴리카보네이트로 구성된 반대 기판(33) 사이에 개재된다. ITO로 구성된 공통 투명 전극(25)은 마이크로캡슐(28)과 접촉하는 반대 기판의 표면상에 배치된다.
유기 TFT(41)를 포함하는 플랫 패널 디스플레이는 이 실시 예에 따라 하기에 설명된 방법으로 제조된다.
잉크젯법을 사용하여, 폭이 60μm인 게이트 전극(40)은 실리콘 산화막의 표면을 갖는 막기판(35)상에 나노 Ag잉크로 인쇄된다. 기판(35)은 180℃의 오븐에서 가열되어 게이트 전극(40)을 종료한다.
그 후, 폴리이미드는 스핀 코팅 법에의해 게이트 전극(40)상에 형성되고 180℃ 오븐에서 가열되어, 폴리이미드는 이미다이즈되어(imidized) 게이트 절연막(34)이 된다.
포토마스크는 게이트 절연막(34)상에 위치하여 소스전극(39) 및 드레인 전극(38)이 형성되는 영역에만 자외선이 조사된다. 따라서, 자외선에 노출된 폴리이미드 표면이 변형된다. 그 후, 나노 Ag 잉크는 잉크젯법을 이용하여 변형된 폴리이미드 표면상에 토출된다. 열 처리는 80℃ 오븐에서 수행되어 폭이 100μm인 소스 전극(39)과 폭이 60μm인 드레인 전극(38)을 형성한다. 소스전극(39)과 드레인 전극(38)사이의 거리(채널 길이)는 20μm이다.
유기 반도체(37)의 재료를 포함하는 용액은 잉크젯법을 사용하여 채널영역상에 토출된다. 건식 공정은 100℃에서 수행되어 유기 TFT(41)를 획득한다. 유기 반도체 재료는 트리아릴 아민 폴리머이고 톨루엔, 크실렌, THT등에 용해되어 잉크로서 사용된다.
실시 예11과 동일한 방식으로, 직경이 60μm인 비어 포스트(13)는 Ag 페이스트로 인쇄되고 120℃에서 가열되어 높이가 12μm인 비어 포스트가 형성된다.
실리콘 충전재를 포함하는 절연 페이스트(15)는 스크린 인쇄법을 이용하여 인쇄되고, 120℃ 에서 가열로 경화되어 층간 절연막(23)을 형성한다. 인쇄에 사용된 절연 페이스트(15)는 점도가 10Paㆍs 내지 50Paㆍs이다. 층간 절연막(23)을 인쇄하는데 사용된 제1 스크린 마스크는 직경이 100μm인 비토출 영역을 가진다. 인쇄는 비토출 영역이 소스전극(39)상에서 비어 포스트(13)에 따라 정렬되면서 수행된다.
인쇄된 층간 절연막(23)의 막두께는 약 5μm이다. 비어 포스트(13)의 헤드부는 인쇄되고 경화된 층간 절연막(23)의 표면에서 돌출된다.
그 후, 80μm 장방형 하부전극(43)은 비접촉 스크린 인쇄법을 사용하여 층간 절연막(23)상에 Ag페이스트로 인쇄되고, 120℃에서 가열로 경화된다. 여기서 인쇄에 사용된 Ag 페이스트는 Ag입자, 아크릴 수지, 부틸 카비톨 등을 포함하고, 점도가 10Paㆍs 내지 50Paㆍs이다. 여기서 인쇄에 사용된 스크린 마스크는 에멸션 두께가 1μm이하인 스테인레스 No.500이다.
상기 스크린 마스크 및 고무 경도 70인 스키즈을 이용하여, 80μm 장방형 하부 전극(43)은 상기 Ag 페이스트로 인쇄된다. 경화된 하부전극(43)의 막 두께는 약 3μm이다.
그 후, 유전체 막은 비접촉 스크린 인쇄법을 사용하여 층간 절연막(23) 및 하부 전극상에 인쇄되고, 120℃ 에서 가열로 경화된다. 유전체막(42)을 인쇄하기위해 사용된 유전체 페이스트는 BaTiO2 충전재, 폴리비닐 부티랄 등을 포함하고 점도가 1Paㆍs 내지 10Paㆍs이다. 유전체막(42)을 인쇄하는데 사용된 제2 스크린 마스크는 에멸션 두께가 1μm이하인 스테인레스 No.325이다. 제2 스크린 마스크는 직경이 100μm이고 에멸션으로 밀봉된 비토출 영역을 갖는다. 제2 스크린 마스크의 정렬 마크는 비어 포스트(13)의 정렬 마크로 정렬되어, 비토출 영역은 비어 포스트(13)의 헤드부상에 위치한다. 여기서 사용된 인쇄 기계는 ±10μm의 정렬 정확도를 가지므로, 소스전극(39)상에 형성된 비어 포스트(13)의 헤드부는 위치에러가 있어도 제2 스크린 마스크의 비토출 영역내에 위치한다.
제2 스크린 마스크가 위치한 후, 유전체 페이스트는 고무경도 60인 스키즈를 사용하여 인쇄된다.
이 실시 예에서, 유전체 페이스트의 인쇄 두께는0.5μm이고 비어 포스트(13)의 헤드부는 인쇄된 유전체 페이스트 표면에서 3μm 내지 4μm 돌출된다.
비접촉 인쇄시, 제2 스크린 마스크가 막기판(35)에서 분리되는 경우 고 전단응력이 유전체 페이스트에 작용된다. 그 후, 유전체 페이스트의 점도가 낮아진다. 유전체 페이스트의 점도를 적절히 조정함으로서, 유전체 페이스트는 유전체 페이스트와 비어 포스트(13) 사이의 공극을 충전할 수 있다.
유전체 페이스트는 120℃의 오븐에서 가열로 경화되어 유전체막(42)을 종료한다.
그 후, 250μm 장방형 화소 전극(36)은 실시 예11의 방식처럼 스크린 인쇄법을 사용하여 유전체막(42)상에 인쇄되고 120℃에서 가열로 경화되어 화소 전극(36)을 종료한다. 따라서, 유기 TFT(41)을 포함하는 활성 매트릭스 구동 회로(31:소자번호(320×240))가 형성된다. 유전체 막(42)의 표면에서 돌출된 비어 포스트(13)의 헤드부는 화소 전극(36)으로 피복된다.
실리콘 오일에서 음으로 충전된 흑연 입자(26) 및 양으로 충전된 TiO2(27) 입자가 캡슐에서 확산되고, 두께가 50μm인 마이크로 캡슐은 화소 전극상에 단층을 형성한다.
ITO는 스퍼터링법을 사용하여 폴리카보네이트로 구성된 반대 기판(33)의 표면상에 증착되고, 공통 투명 전극(25)은 포토리토그래피 및 식각으로 형성된다. 반대 기판(33)은 마이크로캡슐(28)이 화소 전극(36)과 공통 투명전극 사이에서 개재되도록 배치된다. 반대 기판(33) 및 막 기판(35)은 에폭시계 접착제로 밀봉된다. 따라서, 유기 TFT(41)을 포함하는 플랫 패널 디스플레이가 형성된다.
플랫 패널 디스플레이의 이미지 품질을 평가하기 위해, 선택신호를 모든 게이트 전극(40)에 입력하고 데이터 신호를 모든 드레인 전극(38)에 입력함으로서 완전 백색, 완전 흑색, 및 테스트 패턴이 디스플레이된다. 따라서, 블랙 반사율이 4%이하이고, 백색 반사율이 36%이상이고 콘트라스트가 8이상임을 알 수 있다. 따라서, 플랫 패널 디스플레이의 이미지 품질이 높다는 것을 알 수 있다. 결함 비트가 10개의 비트 이하이다.
테스트 패턴을 디스플레이한 후, 모든 선택 신호 및 데이터 신호가 중단되어 디스플레이 이미지의 메모리 특성을 평가한다. 테스트 패턴 이미지의 콘트라스트는 1일 후에 저하되지는 않고, 메모리 특성이 전자 종이로서 사용되기에 충분하다고 입증된다.
상술한 바와 같이, 이 실시 예의 플랫 패널 디스플레이를 제조하는 방법에ㅅ서, 전기영동장치(30)를 구동하는 활성 매트릭스 구동 회로(31)를 형성하는 공정에서 비어 포스트(13)는 소스전극(39)상에 형성되고, 그 후, 층간 절연막(23), 하부전극(43), 및 화소 전극(36)의 순서로 형성된다. 따라서, 소스전극(39) 및 화소 전극(36)이 직경이 60μm인 비어 포스트(13)를 통해 연결된다.
이 구성에서, 유기 TFT(41)와 화소 전극(36) 사이의 접촉 저항은 매우 낮다. 따라서, 게이트 전극(40)에 선택신호 입력 및 드레인 전극(38)에 데이터 신호 입력의 임의의 조합에 의해 유기 TFT(41)가 턴온되면, 비어 포스트(13)에서 매우 적은 전압손실로 인해 턴 온 유기 TFT(41)에 연결된 화소 전극(36)에 고전위가 효과적으로 유도된다.
이 실시 예에서 사용된 전기영동장치(30)는 전압 구동형 디스플레이 소자가다. 따라서, 이 실시 예에서 매우 적은 저항을 갖는 비어 포스트(13)를 포함하고 화소 전극(36)에서 큰 전위를 유도할 수 있는 활성 매트릭스 구동 회로(31)를 사용하여, 플랫 패널 디스플레이는 구동 회로(31)에서 유기 TFT(41)가 사용되지만 완전한 콘트라스트을 생산할 수 있고 고 품질 이미지를 제공할 수 있다.
하부전극(43), 유전체막(42), 및 화소 전극(36)이 커패시터를 형성하기 위해 적층되기 때문에 유기 TFT(41)가 턴오프되는 경우에도 화소 전극(36)의 전위는 커패시터에 의해 유지될 수 있다. 따라서, 이 실시 예의 플랫 패널 디스플레이는 양호한 메모리 특성을 갖는다.
커패시터를 포함하지 않은 실시 예11의 플랫 패널 디스플레이에서, 전하는 유기 TFT(41)의 게이트 절연막(34) 및 층간 절연막(23)의 정전용량에 의해 보유되고, 유기 TFT(41)의 스위칭 특성 및 전하 보유특성을 조화시키는 것이 쉽지 않다. 따라서, 테스트 패턴의 콘트라스트는 1일 후 낮아지고, 메모리 특성은 전자종이로서 사용되기에 충분치 않다.
이 실시 예의 플랫 패널 디스플레이에서, 전하 보유 용량이 주로 하부전극(43), 유전체막(42), 및 화소 전극(36)을 포함하는 커패시터에 의존하는 반면에 스위칭 특성은 유기 TFT(41)의 구조에 의존한다. 즉, 유기 TFT(41)의 구조는 스위칭 성능의 견지에서 주로 결정된다. 한편, 전하 보유 용량은 TFT구조에 관련되지않고, 하부전극(43)의 면적 및 유전체 막(42)의 비유전체 상수, 즉 유전체 충전재의 비유전체 상수, 유전체 충전재의 양, 및 유전체 막 두께에 의해 형성될 수 있다. 따라서, 소망의 구조를 갖는 플랫 패널 디스플레이 및 양호한 메모리 특성을 갖는 플랫 패널 디스플레이가 쉽게 제조될 수 있다.
이 실시 예의 제조방법에 따라, 포토리토그래피 및 건식 식각 또는 레이저 드릴링에 의해 형성된 공지된 활성 매트릭스 구동 회로(31)의 유기 TFT(41)의 비어홀과 동일한 크기를 갖는 비어홀은 좀더 쉽고 저가에 형성될 수 있다. 현재, 직경이 50μm이하인 도트는 스크린 인쇄법으로 인쇄되고 비어홀(비어 포스트(13))의 직경은 이 실시 예의 방법을 사용하여 50μm로 감소될 수 있다.
층간 절연막(23), 하부전극(43), 및 유전체 막(42)의 막 두께는 비어 포스트(13)의 헤드부가 유전체 막(42)을 피복하지 않고서 유전체막(42)에서 돌출되도록 조정된다. 따라서, 양호한 접촉 저항을 갖는 비어 포스트(13)는 화소 전극(36)을 비어 포스트(13)에 직접 형성함으로써 형성될 수 있다.
층간 절연막(23), 하부전극(43) 및 유전체막(42)의 두께는 페이스트 점도, 메쉬, 스키즈 고무 경도, 클리어런스, 인쇄 압력, 어택각, 인쇄 속도등에 의해 조정될 수 있다는 것을 나타낸다.
절연 페이스트 및 유전체 페이스트는 비토출 영역이 비어 포스트(13)의 헤드부에 따라 일반적으로 정렬되면서 비어 포스트(13)의 헤드부보다 약간 큰 비토출 영역을 갖는 각 제1 및 제2 스크린 마스크를 사용하여 인쇄된다. 따라서, 비어 포스트(13)와 절연 페이스트 사이 및 비어 포스트(13)와 유전체 페이스트 사이의 에어 갭은 레벨링동안 절연 페이스트 및 유전체 페이스트의 점탄성을 적절히 제어함으로서 충전될 수 있다. 따라서, 비어 포스트(13)와 층간 절연막(23) 및 비어 포스트(13)와 유전체막(42) 사이에 잔존하는 공극의 빈도가 낮아지고, 장기 신뢰성을 갖는 플랫 패널 디스플레이가 생산될 수 있다.
이 실시 예에서, 비어 포스트(13), 층간 절연막(23), 하부 전극(43), 유전체막(42), 화소 전극(36)은 스크린 인쇄을 이용하여 형성되고 리소그래피, 건식 식각, 및 레이저 드릴링 공정중 어떤 것도 유기TFT(41)의 형성후 공정에 포함되지 않는다. 따라서, 유기 TFT(41)는 열과 플라즈마 피해가 예방되며 스위칭 특성을 유지할 수 있다. 또한, 플랫 패널 디스플레이는 간단하고 저가 공정을 이용하여 제조될 수 있다.
포토리토그래피가 사용되지 않기 때문에, 포리티오펜, 폴리페닐린 비닐렌, 및 폴리플루오렌 등의 유기 용매에서 용해되는 유기 반도체 재료가 사용될 수 있다. 즉, 다양한 재료가 플랫 패널 디스플레이의 미래의 사용에 따라 사용될 수 있다.
이 실시 예에서 비어 포스트(13)가 소스전극(39)상에 형성되지만, 비어 포스트(13)는 드레인 전극(38)과 화소 전극(36)이 비어 포스트(13)를 통해 연결되도록 드레인 전극(38)상에 대신 형성될 수도 있다. 이 경우에, 선택 신호는 게이트 전극(40)의 입력이고, 데이터 신호는 소스전극(39)의 입력이다.
이 실시 예에서 하부전극(43) 및 화소 전극이 스크린 인쇄법을 사용하여 형성되지만, 하부 전극(43) 및 화소 전극(36)의 디자인 룰과 조화될 수 있는, 디스펜서법, 잉크젯 법, 그라이버 인쇄법등의 다른 공통 인쇄법이 대신 사용될 수도 있다.
이 실시 예에서 유기 TFT(41)가 활성 매트릭스 구동 회로(31)의 스위칭 소자로서 사용되지만, 비어 포스트(13) 및 층간 절연막(23)의 제조법 및 구성이 수직 SIT 및 다이오드에 적용할 수 있다.
특히, 비어 포스트(13)가 잉크젯법을 사용하여 형성되는 경우에, 소스 전극(39)을 인쇄하는 단계 그리고 차례로 복수의 짝의 정렬 마크를 판독하는 단계에서 기판의 각단상에 복수의 짝의 정렬 마크를 미리 형성함으로써, 기판(12)의 위치는 한 짝의 정렬 마트가 판독될 때마다 교정될 수 있다. 따라서, 비어 포스트(13)는 소스 전극(39)에 따라 좀 더 정확하게 정렬될 수 있다.
이 정렬 마크에 정확한 정렬를 제공하는 것이 막기판을 포함하는 플랫 패널 디스플레이를 제조하는 경우에 특히 효과적이다.
<실시 예 18>
실시 예17과 동일한 방식으로, 활성층으로 트리아릴 아민 폴리머를 갖는 유기 TFT(41)는 폴리카보네이트 기판상에 형성되고, 비어 포스트(13)는 스크린 인쇄법을 사용하여 소스 전극(39)상에 형성된다. 비어 포스트(13)는 직경이 60μm이고 높이가 12μm이다.
그 후, 실시 예17과 동일한 방식으로, 절연 페이스트는 스크린 인쇄법을 이용하여 인쇄되고 가열로 경화되어 층간 절연막(23)을 형성한다. 여기서 사용된 제1 스크린 마스크는 비토출 영역을 갖는다. 일측에서 비토출 영역과 비어 포스트(13) 사이의 거리 OL의 디자인 룰은10μm 내지 50μm이다.
그 후, 실시 예17과 동일한 방식으로, 하부전극(43), 유전체막(42), 및 화소 전극(36)은 스크린 인쇄법을 사용하여 층간 절연막(23)의 표면상에 형성된다. 유전체막(42)을 인쇄하기 위해 사용된 제2 스크린 마스크는 비토출 영역을 갖는다. 일측에서 비토출 영역과 비어 포스트(13) 사이의 거리 OL의 디자인 룰은 10μm 내지 50μm의 범위이다. 제1 스크린 마스크의 거리 OL은 제2 스크린 마스크의 거리 OL과 동일하다.
활성 매트릭스 구동 회로(31)가 상술한 방법으로 준비되고, 반면에 일측에서 비토출 영역 및 비어 포스트 사이의 거리 OL은 평가 목적상 0 내지 100μm범위에서 변한다는 것이 표시된다. 그 후, 1000개의 비어 포스트(13)는 무작위로 선택되고 실시 예 11과 동일한 방식의 초음파 현미경으로 조사된다. 이 조사는 모든 상이한 거리 OL에 대해 수행된다. 초음파 현미경 및 결함 비트 평가(이하 상술됨)의 조사 결과에 기초하여, 10μm 내지 50μm의 범위의 거리 OL이 선택된다. 그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로캡슐(28)을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(41)를 포함하는 플랫 패널 디스플레이가 형성된다.
상술한 바와 같이, 완전 백색, 완전 흑색, 및 테스트 패턴이 모든 게이트 전극(40)에 선택 신호를 입력하고, 모든 드레인 전극(38)에 데이터 신호를 입력함으로써 디스플레이되는 결함 비트 평가가 수행된다. 그 결과가 도 14의 표에서 도시된다. 도14의 표에서 O는 10개 미만의 결함 비트를 표시하고, △는 10개 이상 100개 미만의 결함비트를 표시하고, ×는 100개 이상의 결함비트를 표시한다.
거리 OL이 10μm 내지 100μm의 범위인 경우, 결함 비트가 아주 적고, 고 품질 이미지가 생산된다. 그러나, 거리 OL이 60μm 내지 100μm의 범위인 경우, 1000개의 비어홀중에서 4개 내지 39개의 비어홀에서 공극이 발견된다.
상기 결과로 부터, 10μm 내지 50μm의 범위인 거리 OL은 바람직하여 이 실시예의 제조방법에 대해 선택된다. 그러나, 비어홀(13)의 직경이 60μm이고 거리 OL가 60 내지 100의 범위인 플랫 패널 디스플레이는 매우 적은 수의 결함비트를 가지므로, 공극의 크기가 타겟 플랫 패널 디스플레이의 스펙을 만족시키는 경우 이 실시 예에서 거리OL은 60 μm 내지 100μm의 범위일 수도 있다.
<실시 예19>
도 15A 및15B를 참조하면서 이하는 실시 예15를 설명한다.
실시 예17과 동일한 방식으로, 활성층으로서 트리아릴 아민 폴리머를 갖는 유기 TFT(41)는 폴리카보네이트 기판(35)상에 형성되고, 비어 포스트(13)는 스크린 인쇄법을 이용하여 소스 전극(39)상에 형성된다. 비어 포스트(13)는 직경이 60μm이고 높이가 약 12μm이다.
그 후에, 실시 예17과 동일한 방식으로, 절연 페이스트(15)는 스크린 인쇄법에 의해 인쇄되고 가열후 경화되어 층간 절연막(23)을 형성한다. 그 후, 실시 예17과 동일한 방식으로, 하부전극(43) 및 유전체막(42)이 스크린 인쇄법을 사용하여 층간 절연막(23)상에 형성된다. 여기서 사용된 제1 및 제2의 스크린 마스크 각각은 비토출 영역을 갖는다. 비토출 영역과 비어 포스트(13) 사이의 거리 OL의 디자인 값은 20μm이다. 경화된 비어 포스트(13)의 헤드부는 유전체막(42)의 표면에서 3μm 내지 4μm정도 돌출된다.
그 후, 250μm 장방형 화소 전극(36)은 스크린 인쇄법을 사용하여 유전체막(42)의 표면상에 전도성 잉크로 인쇄된다. 여기서 사용된 전도성 잉크는 점도가 10Paㆍs 내지 15Paㆍs인 나노 Ag 잉크이다. 그 후, 화소 전극(36)의 부근만 RTA에 의해 180℃로 가열되어 화소 전극(36)을 종료한다. 화소 전극(36)의 막 두께는 약 0.5μm이고, 유전체막(42)의 표면에서 돌출된 비어 포스트(13)는 화소 전극(36)을 관통한다.
그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로캡슐(28)을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(42)를 포함하는 플랫 패널 디스플레이가 형성된다.
실시 예17에서와 동일한 조사 및 평가가 이 실시 예의 플랫 패널 디스플레이상에 수행되고, 이 실시 예의 플랫 패널 디스플레이가 고 화질 전자 종이로서 사용되기에 충분한 메모리 특성을 갖는다는 것을 알 수 있다.
이 실시 예에 따라, 전기영동장치(30)를 구동하는 활성 매트릭스 구동 회로(31)를 형성하는 공정에서, 비어 포스트(13)는 소스전극(39)상에 형성되고, 그 후, 층간 절연막(23), 하부전극(43), 유전체막(42) 및 화소 전극(36)의 순서로 형성된다. 따라서, 소스전극(39) 및 화소 전극(36)은 직경이 60μm인 비어홀을 통해 연결된다. 즉, 낮은 접촉저항을 갖는 활성 매트릭스 구동 회로(31)는 간단하고 저가 공정으로 제조될 수 있다.
이 실시 예에서 사용된 전기영동장치(30)는 전압 구동형 디스플레이 소자가다. 따라서, 이 실시 예에서 상술된 활성 매트릭스 구동 회로(31)를 사용하여 플랫 패널 디스플레이는 유기 TFT가 사용됨에도 고 품질 이미지를 제공할 수 있다.
턴온된 유기 TFT(41)가 턴 오프되어도, 화소 전극(36)의 전위는 하부 전극(42), 유전체 막(42), 및 화소 전극(36)을 포함하는 커패시터에 의해 유지될 수 있다. 따라서, 이 실시 예의 플랫 패널 디스플레이는 양호한 메모리 특성을 갖는다.
<실시 예20>
실시 예17과 동일한 방식으로, 활성층으로서 트리아릴 아민 폴리머를 갖는 유기 TFT(41)는 폴리카보네이트 기(35)판상에 형성되고, 비어 포스트(13)는 스크린 인쇄법을 사용하여 소스 전극(39)상에 형성된다. 비어 포스트(13)는 직경이 60μm이고 높이가 12μm이다.
그 후, 실시 예17과 동일한 방식으로, 절연 페이스트는 스크린 인쇄법을 이용하여 인쇄된다. 여기서 사용된 제1 스크린 마스크는 비토출 영역을 갖는다. 비토출 영역과 비어 포스트(13) 사이의 거리 OL의 디자인 룰은 13μm 내지 20μm이다. 인쇄된 층간 절연막의 막 두께는 약 5μm이다.
그 후, 절연 페이스트(층간 절연막(23))가 인쇄된 폴리카보네이크 기판(35)이 절연 페이스트의 경화 온도 (이 실시 예에서 120℃)보다 낮은 온도에서 가열된다. 이 실시 예에서, 폴리카보네이트 기판(35)은 50℃ 오븐에서 10분간 가열된다
그 후, 층간 절연막은 120℃에서 가열로 경화된다. 그 후, 실시 예17과 동일한 방식으로, 하부전극(43)이 스크린 인쇄법을 사용하여 층간 절연막(23)의 표면상에 형성된다.
그 후,유전체막(42)이 스크린 인쇄법을 사용하여 층간 절연막 및 하부전극(43)상에 인쇄된다. 또한, 유전체막을 인쇄하는데 사용된 제2 스크린 마스크는 비토출 영역을 갖는다. 비토출 영역과 비어 포스트(13) 사이의 거리 OL은 20μm이다.
그 후, 유전체 페이스트(유전체막(42))가 인쇄된 폴리카보네이트 기판(35)은 유전체 페이스트의 경화 온도(이 실시 예에서 120℃)보다 낮은 온도에서 가열된다. 이 실시 예에서, 폴리카보네이트 기판(35)은 50℃ 오븐에서 10분간 가열된다.
그 후, 유전체 페이스트는 120℃에서 가열로 경화되어 유전체막(42)을 형성한다.
비어 포스트(13)의 헤드부는 유전체 페이스트의 경화공정후 유전체막(42)의 표면에서 돌출되어 잔존한다.
그 후, 250μm 장방형 화소 전극(36)은 스크린 인쇄법을 사용하여 유전체막(42)상에 인쇄되고 120℃에서 가열로 경화된다. 따라서,활성 매트릭스 구동 회로(31)가 형성된다.
그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로캡슐(28)을 포함하는 전기영동장치는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(41)를 포함하는 플랫 패널 디스플레이가 형성된다.
실시 예17에서와 동일한 조사 및 평가가 이 실시 예의 플랫 패널 디스플레이상에 수행되고, 이 실시 예의 플랫 패널 디스플레이가 이미지 품질이 높고 전자 종이로서 사용되기에 충분한 메모리 특성을 갖는다는 것을 알 수 있다.
이 실시 예에 따라, 비어 포스트(13)가 소스전극(39)상에 형성되고, 비토출 영역이 일반적으로 비어 포스트(13)의 헤드부에 따라 정렬되면서 층간 절연막(23)이 비어 포스트(13)의 헤드부보다 약간 큰 비토출 영역을 갖는 제1 스크린 마스크를 사용하여 인쇄된다. 그 후, 폴리카보네이트 기판(35)은 층간 절연막(23:절연 페이스트)의 경화 온도보다 낮은 온도에서 가열된다. 절연 페이스트의 점도는 열로 인해 낮아지고, 절연 페이스트는 인터페이스에 존재하는 공극을 비어 포스트(13)로 충전한다.
또한, 이 실시 예에 따라, 층간 절연막(23)이 경화된 후, 하부전극(43)은 층간 절연막(23)상에 형성된다. 그 후, 비토출 영역에이 일반적으로 비어 포스트(13)의 헤드부에 따라 정렬되면서 유전체막(42)이 비어 포스트(13)의 헤드부보다 큰 비토출 영역을 갖는 제2 스크린 마스크를 사용하여 인쇄된다. 그 후, 폴리카보네이트 기판(35)은 유전체막(42:유전체 페이스트)의 경화 온도보다 낮은 온도에서 가열된다. 유전체 페이스트의 점도은 열로 낮아져서, 유전체 페이스트는 인터페이스에 존재하는 공극을 비어 포스트(13)로 충전한다.
따라서, 비어 포스트(13)와 층간 절연막(23) 및 비어 포스트(13)와 유전체막(42) 사이에 잔존하는 공극의 빈도가 더 낮아진다. 이 실시 예의 플랫 패널 디스플레이가 실시 예17내지 19의 플랫 패널 디스플레이보다 높은 장기 신뢰성을 갖는다.
이 실시 예에서, 인쇄된 절연 페이스트는 절연 페이스트의 경화 온도보다 낮은 온도에서 가열되어 비어 포스트(13)와 층간 절연막(23) 사이의 공극은 절연 페이스트로 충전된다. 또한, 인쇄된 유전체 페이스트는 유전체 헤이스트의 경화 온도보다 낮은 온도에서 가열되어 비어 포스트(13)와 유전체막(42) 사이의 공극은 유전체 페이스트로 충전된다. 따라서, 비어 포스트(13)와 층간 절연막(23) 사이 및 비어 포스트(13)와 유전체막(42) 사이에 존재하는 공극은 감소된다. 그러나, 비어 포스트(13)와 층간 절연막(23) 사이 및 비어 포스트(13)와 유전체막(42) 사이의 공극은 절연 페이스트의 경화 온도보다 낮은 온도에서 인쇄된 절연 페이스트를 가열하고 인쇄된 유전체 페이스트를 단순히 경화하거나, 또는 인쇄된 절연 페이스트를 경화하고 유전체 페이스트의 경화 온도보다 낮은 온도에서 인쇄된 유전체 페이스트를 가열함으로써 감소될 수 있다. 즉, 절연 잉크의 인쇄 공정후의 가열 공정 및 유전체 잉크의 프린트 공정 후의 가열 공정은 플랫 패널 디스플레이의 가격과 타겟 신뢰성에 따라 선택적으로 부가될 수 있다.
이 실시 예에서 스크린 인쇄법은 비어 포스트(13)를 형성하기 위해 사용되지만, 디스펜서법 및 잉크젯법이 몇몇의 다른 실시 예처럼 비어 포스트(13)를 형성하기 위해 대신 사용될 수도 있다.
<실시 예21>
이하는 도 13A 및 13B를 참조하면서 실시 예15를 설명한다.
실시 예17과 동일한 방식으로, 활성층으로서 트리아릴 아민 폴리머를 갖는 유기 TFT(41)는 폴리카보네이트 기판(35)상에 형성되고, 비어 포스트(13)는 스크린 인쇄법을 이용하여 소스 전극(39)상에 형성된다. 비어 포스트(13)는 직경이 60μm이고 높이가 약 12μm이다.
그 후에, 층간 절연막(23)이 잉크젯법을 사용하여 유기 TFT(41)상에 형성된다. 여기서 인쇄에 사용된 층간 절연막(23)은 폴리비닐 부티랄, 분산제등을 포함하고 점도가 5Paㆍs 내지 50Paㆍs이다.
상기 공정을 좀 더 상술하면, 기판(35)은 잉크젯 기계의 CCD카메라로 비어 포스트(13)의 정렬 마크를 판독하면서 위치한다. 그 후, 층간 절연막(23)의 인쇄 데이터는 잉크젯 기계의 입력이고 인쇄는 절연잉크을 토출헤드부로부터 토출함으로써 수행된다.
절연 잉크가 비어 포스트(13)의 헤드부에 인쇄되는 것을 방지하기 위해 비어 포스트(13)의 외형보다 약간 큰 영역이 토출 헤드부의 경사, 잉크 타겟 정확도, 잉크젯 기계의 정렬 정확도의 면에서 비프린트 영역(인쇄되지 않는 영역)으로 결정된다. 이 실시 예에서, 비프린트 영역은 비어 포스트(13)의 외형 내의 영역이고 비어 포스트의 외형 주위에서 20μm 돌출된 영역이다.
타겟 두께를 가지는 층간 절연막(23)이 잉크젯법으로 한 번의 토출로 형성될 수 없기 때문에, 절연 잉크는 층간 절연막(23)이 타겟 두께를 가질때까지 동일한 지점에 2번 이상 토출된다.
절연 잉크는 120℃에서 가열로 경화되어 층간 절연막(23)을 종료한다.
그 후, 실시 예17과 동일한 방법으로, 하부 전극(43)은 스크린 인쇄법을 이용하여 층간 절연막(23)의 표면상에 형성된다. 그 후, 유전체막은 잉크젯 인쇄법에 의해 인쇄된다. 여기서 인쇄에 사용된 유전체 잉크는 는 BaTiO2 충전재, 폴리비닐 부티랄, 분산재 등을 포함하고 점도가 5Paㆍs 내지 50Paㆍs이다.
상기 공정을 좀 더 상술하면, 기판(35)은 잉크젯 기계의 CCD 카메라로 비어 포스트(13)의 정렬 마크를 판독하면서 위치한다. 그 후, 유전체막(42)의 인쇄 데이터는 잉크젯 기계에 입력되고 인쇄는 토출헤드부로부터 유전체 잉크를 토출하여 수행된다.
유전체 잉크가 비어 포스트(13)의 헤드부에 인쇄되는 것을 방지하기 위해 비어 포스트(13)의 외형보다 약간 큰 영역이 토출 헤드부의 경사, 잉크 타겟 정확도, 잉크젯 기계의 정렬 정확도을 고려하여 비프린트 영역(인쇄되지 않는 영역)으로 결정된다. 이 실시 예에서, 비프린트 영역은 비어 포스트(13)의 외형 내의 영역이고 비어 포스트(13)의 외형 주위에서 20μm 돌출된 영역이다.
유전체 잉크는 120℃에서 가열로 경화되어 유전체막(42)을 종료한다. 층상 절연막(23), 하부전극(43), 및 유전체막(42)의 두께는 비어 포스트(13)의 헤드부가 인쇄된 유전체막(42)의 표면에서 돌출되도록 조정된다. 하부전극(43)의 막 두께는 페이스트 점도, 메쉬, 스키즈 고무 경도, 클리어런스, 인쇄 압력, 어택각, 프린트 속도등에의해 조정될 수 있는 반면에 층상 절연막(23) 및 유연체막(42)의 막두께는 잉크 점도, 토출횟수, 인쇄 속도등에 의해 조정될 수 있다.
그 후, 실시 예17과 동일한 방식으로, 화소 전극(36)이 스크린 인쇄법을 사용하여 유전체 막(42)의 표면상에 형성된다. 따라서, 활성 매트릭스 구동 회로(31)가 형성된다. 유전체막(42)에서 돌출되는 비어 포스트(13)의 헤드부는 화소 전극(36)으로 피복된다.
그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로캡슐(28)을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(41)를 포함하는 플랫 패널 디스플레이가 형성된다.
플랫 패널 디스플레이의 이미지 품질을 평가하기 위해, 실시예17과 동일한 방식으로 선택신호를 모든 게이트 전극(40)에 입력하고 데이터 신호를 모든 드레인 전극(38)에 입력함으로써 완전백색, 완전 흑색, 및 테스트 패턴이 디스플레이된다.
그 결과 흑색 반사율은 5% 이하, 백색 반사율은 36% 이상, 콘트라스트는 7 이상이 된다. 따라서, 양호한 화상 품질을 지님을 확인할 수 있었다. 또한 결함 비트수는 10개 이하였다.
더욱이, 테스트 패턴을 표시한 후, 선택 신호, 데이터 신호를 전부 차단하여, 디스플레이 이미지의 메모리특성을 평가했다. 하루 방치한 후에도 테스트 패턴의 이미지의 콘트라스트는 거의 저하하지 않아, 전자 페이퍼로서 충분한 메모리특성을 가지고 있음이 확인되었다.
이상과 같이, 본 실시예의 제작 방법에 의하면, 소스 전극(39)상에 비어 포스트(13)를 형성한 후, 잉크젯법에 의해서 층간 절연막(23)을 형성한다. 그 후 하부 전극(43)을 형성하고, 또한 잉크젯법에 의해서 유전체막(42)을 형성한다. 또한 비어 포스트(13)의 헤드부가 유전체막(42) 표면으로부터 돌출되도록 층간 절연막(23), 하부 전극(43), 유전체막(42)의 막 두께를 조정한다. 그 때문에 비어 포스트(13) 상에 직접 화소 전극(36)을 인쇄·경화하는 것만으로 컨택트 저항의 매우 작은 비어홀(비어 포스트(13))을 얻을 수 있어, 실시예 17과 마찬가지로 화소 전극(36)에 큰 전위를 유기할 수 있다. 그 결과 고화질 플랫 패널 디스플레이를 생산할 수 있다.
또한, 하부 전극(43), 유전체막(42), 화소 전극(36)으로 콘덴서를 형성하고 있기 때문에, ON으로 되어 있는 유기 TFT(41)가 OFF로 되더라도 화소 전극(36)의 전위는 커패시터에 의해서 유지할 수 있다. 따라서, 이 실시예의 플랫 패널 디스플레이는 양호한 메모리특성을 갖는다.
또한, 본 예와 같이, 패턴 형성이 불필요한 층간 절연막(23), 유전체막(42)을 잉크젯법으로 인쇄하는 경우, 사용하는 잉크는 비교적 점도가 작은 잉크가 사용될 수 있다. 이 잉크가 비어 포스트(13)의 외형보다 약간 큰 비인쇄영역을 제외하고 토출되는 경우, 토출된 잉크는 소스 전극(39)상에 쉽게 확산되고 비어 포스트(13)와 잉크 사이에서 공극을 충전할 수 있다. 따라서, 고 장기 신뢰성의 플랫 패널 디스플레이를 형성할 수 있다.
이 실시 예의 제조 방법에서, 유기 반도체(37), 비어 포스트(13), 하부 전극(43), 및 화소 전극(36)을 스크린 인쇄법으로 형성한 후, 층간 절연막(23) 및 유전체막(42)을 잉크젯법으로 형성할 수 있다. 즉, 유기 반도체(47)의 형성후 공정에서 리소그래피, 건식 식각, 및 레이저 드릴링이 포함되지 않는다. 따라서, 유기 반도체(41)가 열 및 플라즈마 피해로부터 예방되어 스위칭 특성을 유지할 수 있다.
포토리소그래피을 사용하지 않는다면, 유기 용매에서 용해되는 유기 반도체 재료를 사용할 수 있다. 즉, 플랫 패널 디스플레이를 의도적으로 사용에 다양한 재료를 사용할 수 있다.
이 실시예에서 잉크젯법으로 층간 절연막(23) 및 유전체막(42)을 인쇄하지만, 잉크 방울을 토출하는 디스펜서법이 층간 절연막(23) 및 유전체막(42)을 인쇄하는데 대신 사용될 수도 있다.
또한, 실시예17에서, 스크린 인쇄법으로 층간 절연막(23) 또는 유전체막(42)을 인쇄하지만, 동일한 효과를 얻을 수 있다.
이 실시예에서 비어 포스트(13)을 형성하는데 스크린 인쇄법을 이용하지만, 비어 포스트(13)을 형성하는데 디스펜서법 및 잉크젯법을 대신 사용할 수도 있다.
<실시예22>
실시 예21과 동일한 방식으로, 활성층으로 트리아닐 아민 폴리머를 갖는 유기 TFT(41)는 폴리카보네이트 기판(35)상에 형성되고, 비어 포스트(13)는 스크린 인쇄법으로 소스전극(39)상에 형성된다. 비어 포스트(13)는 직경이 60μm이고 높이가 약 12μm이다.
그 후, 실시예21과 동일한 방식으로, 잉크젯법으로 절연 페이스트를 인쇄한다.
절연잉크가 비어 포스트(13)의 헤드부에 인쇄되는 것을 방지하기 위해, 비어 포스트(13)의 외형보다 약간 큰 영역이 잉크젯 기계의 토출 헤드부의 경사, 잉크 타겟 정확도, 및 정렬 정확도를 고려하여 비인쇄영역(인쇄되지 않는 영역)으로 결정된다. 이 실시예에서, 비인쇄영역은 비어 포스트(13)의 외형내의 영역이고 비어 포스트(13)의 외형 주외에서 20μm돌출된 영역이다.
타겟 두께를 갖는 층간 절연막(23)이 잉크젯법의 한번의 토출로 형성되지 않으므로, 층간 절연막(23)이 타겟 두께를 가질때까지 절연 잉크가 동일한 지점에 2법이상 토출된다.
그 후, 절연 잉크가 인쇄된 폴리카보네이트 기판(35)은 절연 잉크의 경화 온도(이 실시예에서 120℃)보다 낮은 온도에서 가열된다. 이 실시예에서 , 폴리카보네이트 기판(35)은 50℃에서 30분간 가열된다.
그 후, 층간 절연막(23)은 120℃에서 가열로 경화된다. 그 후, 실시예21과 동일한 방식에서, 하부전극(43)은 스크린 인쇄법으로 층간 절연막(23)의 표면상에 형성된다.
그 후, 잉크젯법으로 층간 절연막(23) 및 하부 전극(43)상에 유전체막(42)을 인쇄한다. 유전체막(42)을 인쇄하면서 절연잉크가 비어 포스트(13)의 헤드부에 인쇄되는 것을 예방하기 위해, 비어 포스트(13)의 외형보다 약간 큰 영역이 잉크젯 기계의 토출 헤드부의 경사, 잉크 타겟 정확도, 및 정렬 정확도에 기초하여 비인쇄영역(인쇄되지 않은 영역)으로 결정된다. 이 실시 예에서, 비인쇄영역은 비어 포스트(13)의 외형 내측의 영역 및 비어 포스트(13)의 외형주위에서 10μm 돌출된 영역이다.
그 후, 절연잉크(유전체막(42))가 인쇄된 폴리카보네이트 기판(35)이 절연 잉크의 경화 온도(이 실시예에서 120℃)보다 낮은 온도에서 가열된다. 이 실시 예에서, 폴리카보네이트 기판(35)은 50℃의 오븐에서 10분간 가열된다.
그 후, 유전체 잉크는 120℃에서 가열로 경화되어 유전체막(42)을 형성한다. 비어 포스트(13)의 헤드부는 유전체 잉크의 경화 공정후에도 유전체막(42)의 표면에서 돌출되어 잔존한다.
그 후, 250μm 장방형 픽셀 전극(36)은 스크린 인쇄법으로 유전체막(42)상에 인쇄되고, 120℃에서 가열된다. 따라서, 활성 매트릭스 구동 회로(31)를 형성한다.
그 후, 흑연 입자(26) 및 TiO2(27) 입자를 포함하는 마이크로캡슐(28)을 포함하는 전기영동장치(30)는 활성 매트릭스 구동 회로(31)에 부착되어, 유기 TFT(41)를 포함하는 플랫 패널 디스플레이가 형성된다.
실시 예21과 동일한 조사 및 평가가 이 실시예의 플랫 패널 디스플레이에 수행되고, 이 실시예의 플랫 패널 디스플레이는 고 품질 이미지를 생산하고 전자문서로 사용되기에 충분한 메모리 특성을 갖는다는 것을 알 수 있다.
이 실시예에 따라, 비어 포스트(13)는 소스전극(39)상에 인쇄되고 그 후, 잉크젯법으로 층간 절연막(23)을 인쇄한다. 그 후, 폴리카보네이트 기판(35)은 층간 절연막(23:절연 잉크)의 경화온도 이하에서 가열된다. 절연 잉크의 점도가 가열로 낮아져서, 절연 잉크는 인터페이스에 존재하는 공극을 비어 포스트(13)로 충전한다.
층간 절연막(23)이 경화된 후, 하부 전극(43)이 층간 절연막(23)상에 형성된다. 그 후, 잉크젯법으로 유전체막(42)을 인쇄하고, 폴리카보네이트 기판(35)은 유전체막(42: 유전체 잉크)의 경화 온도보다 낮은 온도에서 가열된다. 유전체 잉크의 점도는 가열로 낮아져서, 유전체 잉크는 인터페이스에 존재하는 공극을 비어 포스트(13)로 충전한다.
따라서, 비어 포스트(13)와 층간 절연막(23) 사이 및 비어 포스트(13)와 유전체막(42)사이의 공극의 빈도는 도 낮아진다. 즉, 이 실시 예의 플랫 패널 디스플레이는 실시 예21의 플랫 패널 디스플레이보다 높은 장기 신뢰성를 갖는다.
이 실시 예에서, 인쇄된 절연 잉크는 절연 잉크의 경화온도보다 낮은 온도에서 가열되어 비어 포스트(13)와 층간 절연막(23)사이의 공극은 절연 잉크로 충전된다. 또한, 인쇄된 유전체 잉크는 유전체 잉크의 경화 온도보다 낮은 온도에서 가열되어 비어 포스트(13)와 유전체막(42) 사이의 공극이 유전체 잉크로 충전된다. 따라서, 비어 포스트(13)와 층간 절연막(23) 및 비어 포스트(13)와 유전체막(42)사이에 존재하는 공극은 감소된다. 그러나, 절연 잉크의 경화온도보다 낮은 온도에서 인쇄된 절연잉크를 가열하고 인쇄된 절연 잉크를 간단히 경화함으로써, 또는 인쇄된 절연 잉크를 간단히 경화하고 유전체 잉크의 경화 온도보다 낮은 온도에서 인쇄된 유전체 잉크를 가열함으로써 비어 포스트(13)와 층간 절연막(23) 및 비어 포스트(13)와 유전체막(42)사이에 존재하는 공극을 감소시킬 수 있다. 즉, 절연 잉크의 인쇄공정 후의 가열 공정 및 유전체 잉크의 인쇄공정 후의 가열공정은 플랫 패널 디스플레이의 타겟 신뢰성 및 단가에 따라 선택적으로 부가될 수도 있다.
이 실시 예에서, 스크린 인쇄법이 비어 포스트(13)를 형성하는데 사용되지만, 다른 몇몇 실시 예에서 디스펜서법 및 잉크젯법이 비어 포스트(13)를 형성하는데 대신 사용될 수도 있다.
이 실시 예에서, 실시 예21처럼, 층간 절연막(23) 및 유전체막(42)이 잉크젯법대신에 디스펜서법으로 인쇄될 수도 있다. 또한, 층간 절연막(23), 유전체막(42)의 한 쪽을 상기한 실시예 21과 같이 스크린인쇄법으로 인쇄할 수도 있다.
<실시예23>
도 20은 본 발명의 실시예 23의 다층배선구조를 도식적으로 나타내는 횡단면도이다. 도20을 참조하여, 실시 예23의 다층배선구조는 제1 금속배선 소자(92), 층상 절연막(93), 유전체 포스트(94), 및 제2 금속 배선 소자(95)을 포함한다.
제1 금속 배선 소자(92)는 스크린 인쇄법에 의해 기판의 제1 주표면(91A)상에 형성된다. 층간 절연막(93)은 스트린 인쇄에 의해 기판의 제1 주표면상에 형성되어 제1 금속 배선 소자(92)를 피복한다.
유전체 포스트(94)는 일반적으로 원형이고, 스크린 인쇄에 의해 제1 금속 배선 소자(92)상에 형성되어 층상 절연막을 관통한다. 유전체 포스트(94)의 상부(94A)는 층상 절연막(93)의 제1 주표면(93A)과 비교하여 상부로 돌출된다. 즉, 유전체 포스트(94)의 높이는 층상 절연막의 두께보다 크다. 제2 금속배선 소자(93)는 스크린 인쇄에 의해 층상 절연막의 제1 주표면(93A)상에 형성되어 유전체 포스트(94)의 상부(94A)를 피복한다.
도 20이 제1 금속 배선 소자(92) 및 제2 금속배선 소자(95)를 도시하지만, 실제로 하나 이상의 제1 금속 배선 소자(92) 및 하나 이상의 제2 금속배선 소자(95)가 있다.
기판은 유리로 구성된다. 제1 및 제2 금속 배선 소자(92, 95)의 각각은 은으로 구성되고 선폭이 50μm이다. 층간 절연막(93)이 실리카 기반 절연 재료로 구성된다. 유전체 포스트(94)는 바리움 티타네이트(BaTiO3)로 구성된다.
제1 금속배선 소자(92)의 막 두께는 약 6μm이고, 층상 절연막(93)의 막 두께는 약 4μm이다. 유전체 포스트(94)의 높이는 약 6μm이고 제2 금속 배선 소자(95)의 막 두께는 약 6μm이다.
따라서, 원주형인 유전체 포스트(94)의 높이는 다층배선 소자의 층간절연막(93)의 두께보다 크다.
다층배선 구조(910)에서, 제1 금속배선 소자(92), 유전체 포스트(94), 및 제2 금속 배선 소자(95)는 커패시터를 형성한다. 특히, 제1 금속배선 소자(92) 및 제2 금속배선 소자(95)는 각각 커패시터의 하부전극(43) 및 상부전극을 형성한다. 즉, 다층배선 구조(910)는 내포된(embedded) 커패시터 다층배선 구조이다. 하부 및 상부 전극 각각의 영역은 50μm×80μm이다.
도21A 내지 도21E는 도20의 다층배선구조 제조방법의 예시이다. 도21A 내지 도21E을 참조하여, 제1 금속 배선 소자(92)는 스크린 인쇄에 의해 기판상에 형성된다. 여기서 스크린인쇄에 사용된 도전 페이스트는 Ag페이스트이다. Ag 페이스트는 Ag 충전재, 아크릴 수지, 카비톨 아세탈 등을 포함하고, 점도가 150Paㆍs 내지 250Paㆍs 이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멸션 두께가 8μm인 스테인레스 메쉬 No.500이다.
폭이 50μm인 제1 금속배선 소자(92)는 상기 스크린 마스크및 고무경도 70인 스키즈를 사용하여 상기 Ag 페이스트로 기판(91)상에 형성된다. 인쇄후, Ag 페이스트는 200℃ 오븐에서 30분간 가열로 경화되어 제1 금속 배선 소자(92)를 종료한다(도21A의 단계 A1을 참조).
그 후,원형인 유전체 포스트(94)는 스크린 인쇄에 의해 하부전극(43)(제1 금속 배선 소자(92)) 상에 형성된다. 여기서, 스크린 인쇄에 사용된 유전체 페이스트는 BaTiO3 페이스트이다. BaTiO3페이스트는 BaTiO3 충전재, 아크릴 수지, 부틱 카비톨 등을 포함하고, 점도가 200Paㆍs 내지 300Paㆍs이다. 여기서, 스크린 인쇄에 사용된 스크린 마스크는 에멀셜 두께가 5μm인 스테인레스 메쉬 No. 500이다. 이 스크린 마스크는 에멀션으로 밀봉되지않는 토출영역을 갖는다.
이 스크린 마스크의 정렬 마크는 제1 금속 배선 소자(92)의 정렬 마크에 따라 정렬된다. 그 후, 유전체 페이스트는 고무경도가 70인 스키즈을 사용하여 제1 금속배선 소자(92)상에 가해진다. 그 후, 유전체 페이스트는 200℃ 오븐에서 30분간 가열로 경화되어 제1 금속 배선 소자(92)(도21B의 단계B1을 참조)상에 유전체 포스트(94)를 얻는다.
유전체 포스트는 차츰 가늘어지고, 높이가 약 6μm가 된다.
그 후, 층간 절연막(93)이 비접촉 스크린 인쇄에 의해 제1 금속 배선 소자(92)상에 형성된다. 여기서 스크린 인쇄에 사용된 절연 페이스트는 실리카 충전재, 크레솔 노볼락 에폭시 수지, 에폭시 수지, 및 부틸 세로솔브 아세테이트등을 포함하고 점도가 50Paㆍs 내지 150Paㆍs이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멀셜 두께가 1μm인 스테인레스 메쉬 No. 500이다. 이 스크린 마스크는 에멀션으로 밀봉된 110μm×140μm인 비토출 영역을 갖는다.
스크린 마스크(920)의 정렬 마크는 기판상의 유전체 포스트(94)와 동일한 층에 정렬마크로 정렬되어, 비토출 영역(921)은 유전체 포스트(94)의 상부(94A)에 위치한다. 여기서 사용된 인쇄기계는 정렬 정확도 ±10μm이고, 제1 금속 배선 소자(92)상에 형성된 유전체 포스트(94)의 상부(94A)는 위치에러가 있어도 스크린 마스크(920)의 비토출 영역(921)내에 위치한다.
절연 페이스트(930)는 스크린 마스크(920)에 놓여지고, 그 후, 화살표(911)의 방향에서 고무경도 60인 스키즈(940)를 이동하면서 제1 금속 배선 소자(92)상에 가해진다(도21C의 단계C1 참조).
도21C의 단계C1에서 도 22는 유전체 포스트(94)와 비토출 영역(921) 사이의 위치 관계를 도시한다. 도 22를 참조하고, 유전체 포스트(94)의 에쥐와 비토출 영역(921)의 에쥐 사이의 거리OL의 디자인 룰이 20μm이다. 따라서, 일측에서 비토출 영역(921)이 정렬 에러(±10μm)로 위치하므로, 유전체 포스트(94)의 에쥐와 비토출 영역(921)의 에쥐 사이의 거리OL의 디자인 값이 스크린 마스크(920)의 비토출 영역(921) 내에 위치한다.
도21C를 다시 참조하면 절연 페이스트(930)는 단계C1의 제1 금속 배선 소자(92)에 가해진다. 그 후, 절연 페이스트(930)는 200℃ 오븐에서 30분간 가열로 경화되어, 제1 금속 배선 소자(92)(도21D의 단계D1을 참조)을 피복하는 기판(91)상의 층간 절연막을 획득한다.
층간 절연막(93)의 막 두께가 4μm이고 유전체 포스트(94)의 높이가 6μm이다. 따라서, 유전체 포스트(94)의 상부는 층간 절연막(93)을 2μm 돌출된다. 절연 페이스트(930)는 200℃에서 30분간 가열로 부피가 약각 줄어들어, 유전체 포스트(94)의 상부가 층간 절연막(93)이 경화 후에도 층간 절연막(93)이 2μm 돌출되어 잔존한다.
층간 절연막(93)이 형성된 후, 제2 금속 배선 소자(95)는 스크린 인쇄에 의해 층간 절연막(93)상에 형성되어 유전체 포스트(94)의 상부(94A)를 피복한다. 여기서 스크린 인쇄에 사용된 스크린 마스크(920)는 제1 금속 배선 소자(92)에 사용된 것과 동일한 Ag 페이스트이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멀션 두께가 5μm인 스테인레스 메쉬 No.500이다.
이 스크린 마스크의 정렬 마크는 기판상의 유전체 마크와 동일한 층에 정렬마크로 정렬되어, 제2 금속배선 소자(95)는 유전체 포스트(94)의 상부(94A)상에 위치한다.
폭이 50μm인 Ag 페이스트는 고무경도가 70인 스키즈 및 스크린 마스크를 사용하여 가해진다. 가해진 Ag 페이스트는 200℃의 오븐에서 30분간 가열로 경화되어 제2 금속 배선 소자(95)(도 21E의 E1을 참조)을 획득한다.
제2 금속 배선 소자(95)의 막두께는 약 6μm이고, 층간 절연막(93)에서 돌출된 유전체 포스트(94)의 상부(94A)는 제2 금속 배선 소자(95)로 피복된다.
도23A 내지 도23C는 도21C의 단계C1을 좀 더 상세히 예시한다. 도23A내지 도23C를 참조하여, 스크린 마스크(920)는 비토출 영역(921)이 유전체 포스트(94)상에 위치하도록 위치한다. 그 후, 화살표 방향으로 스키즈를 이동하면서 절연 페이스트(930)는 기판상에 가해진다.
따라서, 절연 페이스트(931)가 유전체 포스트(94) 주위에 형성되나, 에어갭(912)이 비토출 영역(921)에 의해 절연 페이스트(931)와 절연 포스트 사이에 존재한다. 따라서, 에어 갭(912)은 절연 페이스트(931)와 유전체 포스트(94) 사이에 형성된다(도23C의 단계C1-1 참조).
일반적으로, 비접촉 스크린 인쇄에서, 큰 부담(share) 스트레스가 스크린 마스크(920)를 기판(91)에서 분리하면서 페이스트에 가해져, 페이스트의 점도가 낮아진다. 그 결과, 페이스트가 레벨된다. 절연 페이스트(930)가 적절한 점도을 가지면, 스크린 마스크(920)가 기판에서 분리되는 경우 절연 페이스트(930)는 유체화되고 에어갭을 충전한다.
이 실시 예에서 사용된 절연 페이스트(930)(15)는 점탄성이 2.2 내지 4.0 인 TI를 갖고, 여기서, TI는 점탄성을 표시한다. TI측정은 Brookfield HBT No.14 스핀들을 사용하여 10rpm과 50rpm에서 수행된다.
스키즈(940)가 화살표 방향(911)으로 더 이동하면, 절연 페이스트(931, 932)는 유전체 포스트(94) 주위에 형성된다. 절연 페이스트(931, 932)는 유전체 포스트(94) 주의의 공극을 충전한다(도23B의 C1-2을 참조).
스키즈(940)가 화살표방향(911)으로 더 이동하면, 유전체 포스트(94)와 접촉한 절연 페이스트(933)는 기판(91)상에 형성된다(도 23C의 단계C1-3을 참조).
이 방법에서, 스크린 마스크(920)의 비토출 영역(921)의 크기가 유전체 포스트(94)의 크기보다 크지만, 스크린 마스크(920)의 토출영역을 통해 가해진 유전체 페이스트(931, 932)는 유전체 포스트(94)와 유전체 페이스트(931, 932) 사이의 공극을 충전하여 적합한 점도을 갖는 절연 페이스트(930)를 사용하여 기판상에 유전체 포스트(94)와 접촉하여 절연 페이스트(933)를 형성한다.
층간 절연막(93)이 스테인레스 메쉬 No.500의 스크린 마스크와 어택각이 70 도인 고무경도 60의 스키즈를 사용하여 절연 페이스트(930)로 기판상에 인쇄되기 때문에 유전체 포스트(94)의 높이보다 낮은 막 두께를 갖는 층간 절연막(93)이 형성된다.
어택각이 작으면, 조금 많은 절연 페이스트(930)가 스크린 마스크(920)의 토출영역을 통해 기판상에 가해지고, 따라서, 층간 절연막의 상대적인 두께가 증가한다. 어택각이 70도이면, 층간 절연막(93)의 막 두께는 유전체 포스트(94)의 높이보다 작다.
다양하고 메쉬 넘버를 가진 스테인레스 메쉬가 있다. 500에 가까운 넘버를 가진 스테인레스 메쉬는 약간 작은 크기의 유전체 포스트(94)에 사용된다.
층간 절연막(93)의 두께가 스테인레스 메쉬의 메쉬 넘버, 어택각을 선택하여 제어될 수 있다. 이 실시 예에서, 유전체 포스트(94)의 높이보다 낮은 두께를 갖는 층간 절연막(93)이 상기 넘버의 스테인레스 메쉬및 상기 어택각을 이용하여 형성될 수 있다.
유전체 포스트(94)의 에쥐 및 비토출 영역(921)의 에쥐 사이에서 도22의 거리OL의 디자인 값은 상술에서 20 마이크로 미터이고, 거리OL은 바람직한 범위내에서 변화할 수도 있고, 아래와 같이 결정된다.
다층배선 구조(910), 조사목적상 0 내지 100 μm의 범위에서 변화하는 거리 OL은 도 21A 내지 도21E에서 예시된 다층배선구조(910) 제조방법으로 준비된다. 절연 페이스트와 유전체 포스트(94) 사이에서 공극의 존재 및 커패시터의 용량은 각 다층 배선 구조에서 조사된다.
표1은 거리 OL에 관한 공극의 존재와 커패시터를 도시한다.
OL(μm) 용량 공극
0 × ○
5 × ○
10 ○ ○
20 ○ ○
30 ○ ○
40 ○ ○
50 ○ ○
60 ○ ×
70 ○ ×
80 × ×
90 × ×
100 × ×
○: 편차 〈 20% ○: 검출된 공극이 없거나 매우 적음
×: 편차 ≥ 20% ×: 검출된 공극
표1의 커패시터 열에서, ○는 계획된 용광과 실제 용량의 편차가 20 %미만임을 나타내고, ×는 계획된 용량과 실제 용량의 편차가 20%이상임을 나타낸다. 간극 열에서, ○는 공극이 없음을 나타내고, ×는 공극이 있음을 나타낸다. 초음파 현미경은 공극의 존재를 조사하기 위해 사용된다
표1에서 도시된 결과에서 알 수 있듯이, 커패시터의 용량의 편차는 거리 OL이 10 마이크로 미티 내지 70 마이크로 미터인 경우에 20%미만이고 거리OL이 80 μm 내지 100 μm내인 경우에 20%이상이다.
거리 OL이 0 내지 50 μm 범위인 경우에 공극이 거의 없고 거리 OL이 범위 60 μm 내지 100 μm인 경우에 공극이 존재한다.
거리 OL이 0 내지 5μm인 경우 용량의 편차가 20%인 이유는 층간 절연막(93)을 형성하는 스크린 마스크의 약 10 μm의 정렬에러로 인해 층간 절연막(93)이 유전체 포스트(94)의 상부에 형성되기 때문이다.
거리OL이 80 μm 내지 100μm인 경우 용량 편차가 20%이상인 이유는 공극이 존재하기 때문이다.
따라서, 계획된 용량과 작은 편차가 있고 높은 장기 신뢰성을 갖는 내부커패시터를 구비한 다층 배선구조(910)는 거리 OL이 10 μm 내지 50μm의 범위인 경우에 제조될 수 있다.
따라서, 이 실시 예에서, 다층배선구조는 거리 OL이 범위 10 μm내지 50μm로 설정되는 경우에 제조될 수 있다.
이하는 열 충격 테스트의 결과를 설명한다. 도 20 의 다층배선 구조(910)가 제조된 후에, 열 충격은 열 사이클을 -65도와 200도에서 100번 반복합으로써 다층배선 구조(910)에 가해진다. 열 충격을 가하기 전후의 용량을 측정하고, 용량변화가 5%인 것을 알 수 있다.
따라서, 열 충격에 안정한 내부 커패시터가 있는 다층 배선 구조(910)가 도21A 매지 도 21E에서 예시된 제조방법으로 제조될 수 있다.
상술한 바와 같이, 도 21A 내지 도21E에서 예시된 다층배선구조(910) 제조 방법에 따라, 원형인 유전체 포스트(94)는 제1 금속 배선(92)상에 형성된다. 그 후, 층간 절연막(93)을 형성하여 유전체 포스트(94)를 포위한다. 마지막 단계에서, 제2 금속 배선 소자(95)를 형성하여 유전체 포스트(94)의 상부(94A)를 피복한다. 따라서, 유전체 포스트(94)는 제1 및 제2 금속 배선 소자(92, 95) 사이에서 개재한다. 이 방식에서, 작은 커패시터를 쉽게 형성할 수 있다.
특히, 작은 점이 스크린 인쇄에 의해 쉽게 형성될 수 있으므로, 직경이 50 마이크로 미터인 점을 형성하는 데 어려움이 없다. 이 실시 예23에서, 도트 형인 유전체 포스트(94)가 커패시터에 대한 유전체로서 사용되기 때문에, 크기가 약50 μm 내지 100μm인 커패시터를 쉽게 형성할 수 있다.
층간 절연막(93)이 유전체 포스트(94)의 높이보다 낮은 높이를 가지도록 인쇄되기 때문에, 유전체포스트(94)는 층간 절연막(93)으로 완전히 피복되지 않고 층간 절연막(93)의 표면에서 돌출된다. 따라서, 커패시터는 유전체 포스트(94)의 제2 금속 배선 소자(95)를 형성함으로써만 형성될 수 있다. 따라서, 특허문서 2에 개시된 방법과는 달리, 기계연마 공정 및 세척공정이 필요치않아, 다층배선 구조(910)의 제조공정이 간단해진다.
절연 페이스트(930)는 비토출 영역이 유전체 포스트의 상부에 따라 일반적으로 정렬되는 동안 유전체 포스트의 상부보다 약간 큰 비토출 영역을 갖는 스크린 마스크를 사용하여 인쇄된다. 유전체 포스트와 절연 페이스트 사이의 공극은 절연 페이스트의 점도을 적합하게 제어함으로서 레벨링동안 충전될 수 있다. 따라서, 유전체 포스트와 층간 절연막 사이의 공극은 거의 잔존하지 않는다. 따라서, 높은 장기 신뢰성을 갖는 커패시터가 형성될 수 있다.
도 21A 내지 도21E에서 예시된 다층 배선구조 제조 방법에 따라, 제1 금속 배선 소자(102), 층간 절연막(93), 유전체 포스트(94), 및 제2 금속 배선 소자(95)는 스크린 인쇄에 의해 모두 형성되므로, 작은 커패시터를 갖는 다층 배선 구조(910)는 저가에 형성될 수 있다.
또한, 도21A 내지 도21E에서 예시된 다층 배선 구조(910) 제조 방법에 따라, 커패시터의 용량은 하부전극(43)(제1 금속배선 소자(92))및 상부전극(제2 금속 배선 소자(95))의 영역, 유전체 포스트(94)의 비유전체 상수 및 유전체 포스트(94)의 높이를 조정함으로써 제어될 수 있다. 즉, 원하는 용량을 구비한 다양한 커패시터가 상기 파라미터를 조정하여 제조될 수 있다.
이 실시 예에서 스크린 인쇄가 다층 배선 구조(910) 제조 공정으로 사용되지만, 비교적 저가 방법인 잉크젯 법 및 디스펜서법이 제1 및 제2 금속배선 소자(92, 95)를 형성하기 위해 대신 사용될 수도 있다.
이 실시 예에서 충전재로서 BaTiO3을 포함하는 유전체 페이스트(94)가 유전체 포스트(94)를 형성하기 위해 사용되지만, 충전재로서 SiO2, PbO, ZnO, Al2O3, TiO2 등을 포함하는 다른 유전체 페이스트는 대신 사용될 수도 있다.
이 실시 예에서 Ag페이스트가 제1 및 제2 금속배선 소자(92, 95)를 형성하기 위해 도전 페이스트로 사용되지만, 탄소 수지, 전도성 폴리머 수지등을 포함하는 Cu 페이스트, Ni 페이스트, Pt 페이스트, Pd페이스트, 및 다른 도전 페이스트는 제1 및 제2 금속배선 소자(95)를 형성하기 위해 대신 사용될 수도 있다.
이 실시 예에서 크레졸 노볼락 수지 및 에폭시 수지를 포함하는 절연 페이스트가 사용되지만, 폴리이미드 수지, 페놀 수지, 아크릴 수지, 폴리비닐 수지등의 절연 수지를 포함하는 다른 절연 페이스트가 층간 절연막(93)을 형성하기 위해 대신 사용될 수도 있다. 또한, 유전 페이스트는 열경화타입일 수도 있고, 광경화 타입일 수도 있다. 광경화 절연 페이스트가 사용되면, 자외선은 절연 페이스트 경화 공정에서 절연 페이스트상에 방사된다.
이 실시 예에서 내부 커패시터가 있는 다층 배선 구조의 제조 방법이 설명되지만, 제1 및 제2 금속 배선 소자가 금속으로 충전된 비어홀을 통해 연결된 내부 커패시터가 있는 이중층 배선 구조는 제1 및 제2 금속 배선 소자 사이에 비어홀을 형성함으로써 형성될 수 있다.
3개 이상의 층을 갖는 내부 커패시터가 있는 다층 배선 구조는 도 21A 내지 도21E의 단계 A1 내지 E1을 반복함으로써 형성될 수 있다.
금속으로 충전된 비어홀은 공지된 방법을 이용하여 형성될 수 있다.
실시 예23에서, 유전체 포스트(94)는 중간체를 형성한다.
<실시 예24>
도24는 실시예24에 따른 다층배선구조(100)를 개략적으로 예시하는 횡단면도이다. 도 24를 참조하여, 실시 예24의 다층 배선 구조(100)는 제1 금속 배선 소자(102), 절연막(103), 금속 포스트(104), 층간 절연막(105), 및 제2 금속 배선 소자(106)를 포함한다.
제1 금속 배선 소자(102)는 스크린 인쇄에 의해 기판(101)의 제1 주요 표면(101A)상에 형성된다. 유전체막(103)은 스크린 인쇄에 의해 제1 금속배선 소자(102)상에 형성된다. 금속 포스트(103)는 일반적으로 원형이고, 스크린 인쇄에 의해 유전체막(103)상에 형성된다.
층간 절연막(105)은 스크린 인쇄에 의해 기판(101)의 제1 주요 표면(101A)상에 형성되어 제1 금속배선 소자(102) 및 유전체 막(103)을 피복한다. 제2 금속배선 소자(106)는 스크린 인쇄에 의해 층간 절연막(105)의 제1 주요표면(105A)상에 형성된다.
도 24가 한 개의 금속배선 소자(102) 및 한개의 제2 금속 배선 소자(106)만을 도시하지만, 실제로 하나 이상의 제1 금속배선 소자(102) 및 한 개 이상의 제2 금속배선 소자(106)가 있다.
기판(101)은 폴리이미드로 구성된다. 제1 및 제2 금속 배선 소자(102, 106) 각각은 은으로 구성되고, 선폭이 70μm이다. 유전체 막(103)은 BaTiO3로 구성된다. 금속 포스트(104)는 Ag으로 구성된다. 층간 절연막(105)은 실리카 기반 절연 재료로 구성된다.
제1 금속 배선 소자(102)는 막 두께가 6μm이고, 유전체 막(103)은 크기가 100μm×100μm이고 막 두께가 1μm이다. 금속 포스트(104)는 직경이 60μm이고 높이가 14μm이다. 층간 절연막(105)은 막두께가 8μm이다. 제2 금속배선 소자(106)는 막 두께가 4 μm 내지 5 μm이다.
다층배선구조(100)에서, 원형인 금속 포스트(104)의 높이는 층간 절연막(105)의 막 두께 및 제2 금속 배선 소자(106)의 막 두께의 합보다 크다. 또한, 금속 포스트(104)는 제1 금속 배선 소자(102) 및 유전체 막(103) 상에 형성된다. 따라서, 금속 포스트(104)는 층간 절연막(105) 및 제2 금속 배선 소자(106)을 관통하여 금속 포스트(104)의 상부(104A)는 제2 금속 배선 소자(106) 에서 돌출된다.
다층 배선 구조(100)에서, 제1 금속 배선 소자(102), 유전체 막(103), 및 금속 포스트(104)는 커패시터를 형성한다. 특히, 제1 금속 배선 소자(102) 및 금속 포스트(104)는 각각 커패시터의 하부전극 및 상부전극을 형성한다. 즉, 다층 배선 구조(100)는 커패시터 내포 다층 배선 구조이다.
도 25A 내지 25F는 도24의 다층 배선 구조(100) 제조 방법를 예시한다. 도25A 내지 도25F를 참조하여, 제1 금속 배선 소자(102)는 스크린 인쇄법에 의해 기판(101)상에 형성된다. 여기서 스크린 인쇄에 사용된 도전 페이스트는 Ag페이스트이다. Ag 페이스트는 Ag충전재, 아크릴 수지, 카비톨 아세탈 등을 포함하고 150Pa.s 내지 250Pa.s의 범위의 점도을 갖는다. 여기서 스크린 인쇄에 사용된 스크린 마스크(920)는 에멸션 두께가 8μm인 스테인레스 메쉬 No.500이다.
폭이 70μm인 제1 금속 배선 소자(102)는 상기 스크린 마스크을 사용한 Ag페이스트 및 고무경도가 70인 스키즈로 기판(101)상에 인쇄된다. Ag 페이스트로 제1 금속 배선 소자(102)를 인쇄한 후, Ag 페이스트는 150 도의 오븐에서 30분간 가열로 경화되어 제1 금속 배선 소자(102)를 종료한다(도25A의 단계A2를 참조).
그 후, 유전체 막(103)은 스크린 인쇄에 의해 제1 금속 배선 소자(102)상에 형성된다. 여기서 스크린 인쇄에 사용된 유전체 페이스트는 BaTiO3이고, 점도가 50Pa.s 내지 100Pa.s의 범위이다. 여기서 스크린 인쇄에 사용된 스크린 마스크(920)는 에멸션 두께가 0.1μm 내지 1μm의 범위인 스테인 레스 메쉬 No.380이다.
100μm×100μm의 유전체막이 상기 스크린 마스크(920)와 고무경도가 80인 스키즈를 사용하여 상기 BaTiO3로 제1 금속 배선 소자(102)상에 인쇄된다. BaTiO3 페이스트로 유전체막을 인쇄한 후, BaTiO3페이스트는150도의 오븐에서 30분간 가열로 경화되어 유전체막을 종료한다(도25B의 B2를 참조). 그 후, 원형인 금속 포스트(104)는 스크린 인쇄에 의해 유전체 막(103)상에 형성된다. 여기서 스크린 인쇄에 사용된 도전 페이스트는 Ag 페이스트이다. Ag 페이스트는 Ag 충전재, 아크릴 수지, 부틸 카비톨등을 포함하고 점도가 200Pa.s 내지 300Pa.s이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멸션 두께가 5μm인 스테인레스 메쉬 No. 500이다. 이 스크린 마스크는 직경이 60μm이고 에멸션으로 밀봉되지 않은 토출 구멍을 갖는다.
이 스크린 마스크의 정렬 마크는 유전체 막(103)의 정렬 마크에 따라 정렬된다. 그 후, Ag 페이스트는 고무경도 70인 스키즈로 유전체막(103)상에 인쇄된다. 그 후, Ag페이스트는 150℃오븐에서 30분간 가열로 경화되어 유전체막(103)상에 금속 포스트(104)를 획득한다(도 25C의 단계C2를 참조).
금속 포스트(104)는 점차 가늘어지고 높이가 약 14μm이다.
그 후, 층간 절연막(105)은 비접촉 스크린 인쇄에 의해 제1 금속 배선 소자(102)상에 형성된다. 여기서 스크린 인쇄에 사용된 절연 페이스트는 실리카 충전제, 크레졸 노볼락 에폭시 수지, 에폭시 수지, 부틸 셀로솔브 아세테이트등을 포함하고, 범위가 50Paㆍs 내지 150Paㆍs인 점도를 갖는다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멸션 두께가 1μm인 스테인레스 메쉬 No.500이다. 이 스크린 마스크(120)는 직경이 120μm이고 에멸션으로 밀봉된 비토출 영역(122)을 갖는다.
스크린 마스크(120)의 정렬마크는 기판상에 금속 포스트(104)와 동일한 층에 정렬마크로 정렬되어, 비토출 영역(122)은 금속 포스트(104)의 상부(104A)에 위치한다. 여기서 사용된 인쇄기계가 ±10μm의 정렬정확도를 가지므로, 제1 금속 배선 소자(102)상에 형성된 금속 포스트(104)의 상부(104A)는 정렬에러에도 스크린마스크(120)의 비토출 영역(122)내에 위치한다. 일측에서 금속 포스트(104)의 에쥐와 비토출 영역(122) 에쥐 사이의 거리 OL은 30μm이다.
절연 페이스트(150)는 스크린 마스크(120)상에 놓여지고 그 후, 화살표방향(911)에서 고무경도 60인 스키즈를 이동하면서 제1 금속 배선 소자(102)상에 인쇄된다(도25D의 단계D2를 참조).
실시 예23에서 설명된 바와 같이, 절연 페이스트의 인쇄 두께는 스테인레스 메쉬의 메쉬넘버, 고무 경도, 어택각등을 선택함으로써 금속 포스트(104)의 높이보다 작게 만들어 질 수있다. 실시 예24에서, 절연 페이스트의 두께는 8μm이고, 금속 포스트(104)의 상부는 인쇄된 절연 페이스트에서 6μm 돌출된다.
도 23A 내지 도23C를 참조로 설명된 방식과 동일하게, 스크린 마스크(120)가 기판(101)에서 분리되는 경우, 점도가 낮아지므로 절연 페이스트는 레벨된다. 따라서, 절연 페이스트와 금속 포스트(104) 사이의 에어 갭은 절연 페이스트로 충전된다.
인쇄된 절연 페이스트는 150℃오븐에서 30분간 가열로 경화되어 제1 금속 배선 소자(102) 및 유전체막(103)을 피복하면서, 기판(101)상에 층간 절연막(105)을 획득한다(도25E의 단계 E2를 참조).
절연 페이스트가 150℃에서 30분간 가열로 체적이 약간 축소되나. 금속 포스트(104)는 절연 페이스트의 경화후 층간 절연막(105)의 표면에서 6μm 돌출되어 잔존한다.
층간 절연막(105)이 형성된 후, 제2 금속 배선 소자(106)는 스크린 인쇄에 의해 층간 절연막(105)상에 형성된다. 여기서 스크린 인쇄에 사용된 도전 페이스트는 제1 금속 배선 소자(102)에 사용된 것과 동일한 Ag 페이스트이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멸션 두께가 5μm인 스테인레스 메쉬 No.500이다.
이 스크린 마스크의 정렬 마크는 기판(101)상에 금속 포스트(104)와 동일한 층에 정렬 마크로 정렬되어 제2 금속 배선 소자(106)이 금속 포스트(104)의 상부(104A)에 위치한다.
폭이 70μm인 Ag 페이스트가 고무경도가 70인 스키즈 및 상기 스크린 마스크를 이용하여 가해진다. 가해진 Ag 페이스트는 150℃ 오븐에서 30분간 가열로 경화되어 제2 금속 배선 소자(106)를 획득한다(도25F의 단계F1를 참조).
제2 금속 배선 소자(106)의 막 두께가 범위 4μm 내지 5μm이므로, 금속 포스트(104)의 상부(104A)는 제2 금속 배선 소자(106)에서 돌출된다.
따라서, 다층 배선 구조(100)의 제조 공정이 종료된다.
상술한 바와 같이, 도25A 내지 도25F에서 예시된 다층배선 구조 제조공정에 따라, 유전체 막(103)이 제1 금속 배선 소자(102)상에 형성된다. 원형인 금속 포스트(104)는 유전체막(103)상에 형성되고, 그 후 층간 절연막(105)이 형성되어 금속 포스트(104)를 둘러싼다. 마지막 단계에서, 제2 금속 배선 소자(106)이 형성되어 금속 포스트(104)의 상부는 제2 금속 배선 소자(106)에서 돌출된다. 따라서, 유전체막(103)은 제1 금속 배선 소자(102) 및 금속 포스트(104) 사이에 개재된다. 이 방식에 의해, 작은 커패시터를 쉽게 형성할 수 있다. 또한, 유전체 막(103)의 막 두께가 실시 예23의 유전체포스트(94)보다 작아질 수 있기 때문에, 좀 더 많은 용량을 가진 커패시터가 형성될 수 있다.
층간 절연막(105)이 금속 포스트(104)의 높이보다 낮은 높이로 인쇄되므로, 금속 포스트(104)는 층간 절연막(105)을 완전히 피복하지 않고 층간 절연막(105)의 표면에서 돌출된다. 따라서, 커패시터는 금속 포스트(104)상에 제2 금속 배선 소자(106)를 형성함으로써만 형성될 수 있다. 따라서, 특허문헌 2에서 개시된 방법과는 달리, 기계적 연마 공정 및 세척공정이 필요치 않아, 다층 배선 구조(100)의 제조 공정이 간단해진다.
절연 페이스트(150)는, 비토출 영역이 금속 포스트(104)의 상부(104A)에 일반적으로 정렬되는 동안 금속 포스트(104)의 상부(104A)보다 약간 큰 토출영역(102)을 갖는 스크린 마스크(120)를 사용하여 인쇄된다. 금속 포스트(104)와 절연 페이스트 사이의 에어 갭은 절연 페이스트(150)의 점도를 적당히 제어함으로써 레베링 동안 충전될 수 있다. 따라서, 층간 절연막(105) 및 금속 포스트(104) 사이의 공극이 거의 잔존하지 않는다. 따라서 ,높은 장기 신뢰성을 갖는 커패시터가 형성될 수 있다.
도25 A 내지 도 25F 에서 예시된 다층 배선 구조(100) 제조 공정에 따라면, 제1 금속 배선 소자(102), 유전체 막(103), 금속 포스트(104) 층간 절연막(105), 및 제2 금속 배선 소자(106)이 스크린 인쇄로 모두 형성되므로, 작은 커패시터를 갖는 다층 배선 구조(100)가 저가에 형성될 수 있다.
또한, 도 25A 내지 도25F에서 예시된 다층 배선 구조 제조 방법에 따라, 커패시터의 용량은 상부 전극(제1 금속 배선 소자(102))과 하부전극(금속 포스트(104))의 면적, 유전체 막(103)의 비유전체 상수, 및 유전체막(103)의 두께를 조정함으로써 제어될 수 있다. 즉, 원하는 용량을 갖는 다양한 커패시터가 하부전극의 면적등의 상기 파라미터를 조정함으로써 제조될 수 있다.
이 실시 예에서 내부 커패시터를 갖는 다층 배선 구조(100)의 제조 공정을 상술하지만, 제1 및 제2 금속 배선 소자(106)이 금속으로 충전된 비어홀을 통해 연결된 내부커패시터를 갖는 이중층 배선 구조가 제1 및 제2 금속 배선 소자(106) 사이에 비어홀을 형성함으로써 형성될 수 있다.
3층 이상인 내부커패시터를 갖는 다층배선구조는 도 25A 내지 도25F의 단계A2 내지 도 E2 및 F1을 반복함으로써 형성될 수 있다.
공지된 방법으로 금속으로 충전된 비어홀을 형성할 수 있다.
실시 예24에서, 유전체막(103) 및 금속 포스트(104)는 중간체(intermediate body)를 형성한다.
<실시 예25>
도26은 실시 예25에 따른 다층 배선 구조(200)를 개략으로로 예시한 횡단면도이다. 도 26를 참조하여, 실시 예25의 다층배선 구조는 제1 금속 배선 소자(202, 203), 유전체막(204), 금속 포스트(205, 206), 층간 절연막(207), 및 제2 금속 배선 소자(208, 209)를 포함한다.
제1 금속 배선 소자(202, 203)은 스크린 인쇄에 의해 기판(201)의 제1 주요 표면(201A)상에 형성된다. 유전체막(204)은 스크린 인쇄에 의해 제1 금속 배선 소자(202, 203)상에 형성된다. 금속 포스트(205)는 일반적으로 원형이고, 스크린 인쇄에 의해 유전체막(204)상에 형성된다.
금속 포스트(206)는 일반적으로 원형이고 스크린 인쇄에 의해 제1 금속 배선 소자(203)상에 형성된다. 층간 절연막(207)은 스크린 인쇄에 의해 기판의 제1 주표면(201A)상에 형성되어 제1 금속 배선 소자(202, 203) 및 유전체막(204)을 피복한다. 제2 금속 배선 소자(208, 209)는 스크린 인쇄에 의해 금속 포스트(205, 206)상에 각각 형성된다.
도 26이 단지 2개의 제1 금속 배선 소자(202, 203) 및 2개의 제2 금속 배선 소자(208, 209)를 도시하지만, 실제로 2개 이상의 제1 금속 배선 소자(202, 203) 및 2개 이상의 제2 금속 배선 소자(208, 209)가 있다.
기판(201)은 폴리이미드로 구성된다. 제1 금속 배선 소자(202, 203)및 제2 금속배선 소자(208, 209) 각각은 은(Ag)으로 구성되고, 선폭이 70μm이다. 유전체막(204)은 BaTiO3로 구성된다. 금속 포스트(205, 206)는 Ag으로 구성된다. 층간 절연막(207)은 실리카 기반 절연재료로 구성된다.
각각의 제1 금속 배선 소자(202, 203)는 약 4μm이고, 유전체막(204)은 100μm×100μm의 크기이고 막 두께는 약 1μm이다. 금속 포스트(205)는 직경이 60μm이고 높이가 약 14μm이다. 금속 포스트(206)는 직경이 80μm이고 높이가 약 14μm이다. 층간 절연막(207)은 막두께가 약 8μm이다. 각각의 제2 금속 배선 소자(208, 209)은 막두께가 약 4μm이다.
다층 배선 구조(200)에서, 원형인 금속 포스트(205)의 높이는 층간 절연막(207)의 막두께와 제2 금속 배선 소자(208)의 막두께의 합보다 크고, 금속 포스트(205)는 제1 금속 배선 소자(202) 및 유전체막(204)상에 형성된다. 따라서, 금속 포스트(205)가 층간 절연막(207) 및 제2 금속 배선 소자(208)를 관통하여 금속 포스트(205)의 상부(205A)가 제2 금속 배선 소자(208)에서 돌출된다.
원형인 금속 포스트(206)의 높이는 층간 절연막(207)의 막 두께 및 제2 금속 배선 소자(209)의 막두께의 합보다 크고, 금속 포스트(206)는 제1 금속 배선 소자(203)상에 형성된다. 따라서, 금속 포스트(206)는 층간 절연막(207) 및 제2 금속 배선 소자(209)을 관통하여 금속 포스트(206)의 상부(206A)는 제2 금속 배선 소자(209)에서 돌출된다.
다층배선구조(200)에서, 제1 금속 배선 소자(202), 유전체막(204), 및 금속 포스트(205)가 커패시터를 형성한다. 특히, 제1 금속 배선 소자(202) 및 금속 포스트(206)가 각각 커패시터의 하부전극 및 상부전극을 형성한다.
또한, 다층 배선 구조(200)에서, 제1 금속 배선 소자(203), 금속 포스트(206), 미 제2 금속 배선 소자(209)는 상측 및 하측에 배치된 제1 및 제2 금속 배선 소자(203, 209)이 서로 연결된 다층 배선 소자를 형성한다.
즉, 다층배선 구조(200)는 커패시터가 내포된 다층 배선 구조이다.
도 27A 내지 도27F는 도26의 다층 배선 구조(100) 제조방법을 예시한다. 도 27A 내지 도 27F를 참조하여, 제1 금속 배선 소자(202, 203)는 스크린 인쇄에 의해 기판(201)상에 형성된다. 여기서 스크린 인쇄에 사용된 도전 페이스트는 Ag 페이스트이다. Ag 페이스트는 Ag충전재, 아크릴 수지, 카비톨 카세탈등을 포함하고 점도가 150Paㆍs 내지 250Paㆍs이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멸션 두께가 8μm인 스테인레스 메쉬 No.500이다.
폭이 각각 70μm인 제1 금속 배선 소자(202, 203)는 고무 경도가 70인 스키즈 및 상기 스크린 마스크를 사용하여 Ag페이스트로 기판(201)상에 인쇄된다. Ag페이스트로 제1 금속 배선 소자(202, 203)를 인쇄한 후, Ag 페이스트는 150℃ 오븐에서 30분간 가열로 경화되어 제1 금속 배선 소자(202, 203)를 종료한다(도27A의 단계A3를 참조)
금속 포스트(206)가 형성된 제1 금속 배선 소자(203) 직경이 120μm이다.
그 후, 유전체막(204)은 스크린 인쇄에 의해 제1 금속 배선 소자(202)상에 형성된다. 여기서 스크린 인쇄에 사용된 유전체 페이스트는 BaTiO3 페이스트이고 점도의 범위가 50Paㆍs 내지 100Paㆍs 이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멸션 두께가 0.1μm 내지 1μm 인 스테인레스 메쉬 No.380이다.
100μm×100μm의 유전체막(204)이 상기 스크린 마스크(920) 및 고무경도 80인 스키즈를 사용하여 상기 BaTiO3 페이스트로 제1 금속 배선 소자(202)상에 인쇄된다. BaTiO3 페이스트로 유전체막(204)을 인쇄한 후, BaTiO3 페이스트는 150℃오븐에서 30분간 가열로 경화되어 유전체막(204)을 종료한다(도 27B의 단계B3 참조).
그 후, 원형인 금속 포스트(205) 및 금속 포스트(206)는 스크린 인쇄에 의해 각각 유전체막(204) 및 제1 금속 배선 소자(203)상에 동시에 형성된다. 여기서 스크린 인쇄에 사용된 도전 페이스트는 Ag 페이스트이다. Ag 페이스트는 Ag 입자, 아크릴 수지, 부틸 카비톨등을 포함하고 점도의 범위가 200Paㆍs 내지 300Paㆍs 이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멸션 두께가 5μm 인 스테인레스 메쉬 No.500이다. 이 스크린 마스크는 에멸션으로 밀봉되지 않는 직경이 60μm인 토출 구멍 및 직경이 800μm인 토출구멍을 가진다. 직경이 60μm인 토출 구멍은 금속 포스트(205)를 형성하기 위한 것이고, 직경이 60μm인토출구멍은 금속 포스트(206)을 형성하기 위한 것이다.
이 스크린 마스크의 정렬 마크는 유전체 막(204)의 정렬 마크로 정렬된다. 그 후, Ag 페이스트는 고무경도70인 스키즈를 사용하여 제1 금속 배선 소자(203) 및 유전체막(204)상에 가해진다. 그후, Ag 페이스트는는 150℃오븐에서 30분간 가열로 경화되어 유전체막(204)상의 금속 포스트(205, 206) 및 제1 금속 배선 소자(203) 각각을 획득한다(도27C의 단계C3참조).
금속 포스트(205, 206) 각각은 높이가 약 14μm이다.
그 후, 층간 절연막(207)은 비접촉 스크린 인쇄에 의해 제1 금속 배선 소자(202, 203)상에 형성된다. 여기서 스크린 인쇄에 사용된 절연 페이스트는 실리카 충전재, 크레졸 노볼락 에폭시 수지, 에폭시 수지, 부틸 셀로솔브 아세테이트등을 포함하고 점도가 50Paㆍs 내지 150Paㆍs 이다. 여기서 스크린 인쇄에 사용된 스크린 마스크(260)는 에멸션 두께가 1μm 내지 5μm 인 스테인레스 메쉬 No.500이다. 이 스크린 마스크(260)는 에멸션으로 밀봉된 직경이 100μm인 비토출 구멍 및 직경이 120μm인 비토출구멍을 가진다.
스크린 마스크(260)의 정렬 마크는 기판상에 금속 포스트(205, 206)와 동일한 층에서 정렬 마크로 정렬되어, 비토출 영역(261, 262)이 금속 포스트(205, 206)의 상부에 각각 위치한다. 여기서 사용된 인쇄기계는 ±10μm의 정렬 정확도를 가지므로 유전체 막(204)상에 형성된 금속 포스트(205)의 상부(205A)는 정렬에러가 있지만 스크린 마스크(260))의 비토출 영역(262)내에 위치한다. 유사하게, 제1 금속 배선 소자(203)상에 형성된 금속 포스트(206)의 상부(206A)는 정렬 에러가 있어도 스크린 마스크(260)의 비토출 영역(262)내에 위치한다. 금속 포스트(205)의 에쥐와 비토출 영역(261)의 에쥐사이의 거리OL1 및 금속 포스트(206)의 에쥐 및 비토출 영역(262)의 에쥐의 거리 OL2 각각은 20μm이다.
절연 페이스트는 스크린 마스크(260)상에 놓여지고, 그 후, 화살표의 방향으로 고무경도 60인 스키즈를 이동하면서 제1 금속 배선 소자(203) 및 유전체막(204)상에 인쇄된다(도 27D의 단계D3를 참조).
실시 예23에서 상술한 바와 같이 절연 페이스트의 인쇄 두께는 스테인레스 메쉬의 넘버, 고무 경도, 어택각등을 선택함으로써 금속 포스트(205, 206)의 높이보다 작게 만들어 질 수 있다. 실시 예25에서, 절연 페이스트의 두께는 8μm이고 금속 포스트(205,206)의 상부(205A, 206A)각각은 인쇄 절연 페이스트에서 6μm 돌출된다.
도23A 내지 도23C를 참조로 설명한 바와 같이, 스크린 마스크(260) 기판(201)에서 분리되는 경우, 점도가 낮아지므로 절연 페이스트는 레벨된다. 따라서, 절연 페이스트와 금속 포스트(205, 206) 사이의 에어겝은 절연 페이스트로 충전된다.
인쇄된 절연 페이스트는 150℃오븐에서 30분간 가열로 경화되어 제1 금속 배선 소자(202, 203) 및 유전체 막(204)을 피복하면서 기판(201)상에 층간 절연막을 획득한다(도 27E의 단계E3를 참조).
절연 페이스트가 150℃에서 30분간 가열로 부피가 조금 줄기 때문에, 금속 포스트의 각각(205, 206)은 절연 페이스트가 경화된 후에 층간 절연막(207)의 표면 6μm 돌출되어 잔존한다.
층간 절연막(207)이 형성된 후, 제2 금속 배선 소자(208, 209)가 스크린 인쇄에 의해 층간 절연막(207)상에 형성된다. 여기서 스크린 인쇄에 사용된 도전 페이스트는 제1 금속 배선 소자(202, 203)에 사용된 것과 동일한 Ag 페이스트이다. 여기서 스크린 인쇄에 사용된 스크린 마스크는 에멸션 두께가 5μm인 스테인레스 메쉬 No.500이다.
이 스크린 마스크의 정렬 마크는 기판상에 금속 포스트(205, 206)와 동일한 층상에 정렬 마크로 정렬되어, 제2 금속 배선 소자(208, 209)는 금속 포스트(205, 206)의 상부(205A, 206A) 각각에 위치한다.
폭이 70μm인 Ag 페이스트는 고무 경도가 70인 스키즈와 상기 스크린 마스크를 사용하여 가해진다. 가해지 Ag 페이스트는 150℃오븐에서 30분간 가열로 경화되어 제2 금속 배선 소자(208, 209)을 얻는다(도27F의 단계F2를 참조).
제2 금속 배선 소자(208, 209)의 막두께는 약 4μm이고 금속 포스트(205, 206)의 상부(205A, 206A)는 제2 금속 배선 소자 각각에서 돌출된다.
따라서, 다층 배선 구조(200)의 제조 공정이 완료된다.
금속 포스트(205)의 에쥐와 비토출 영역(261)의 에쥐사이의 거리OL1 및 금속 포스트(206)의 에쥐 및 비토출 영역(262)의 에쥐의 거리 OL2 각각은 상술한 바와 같이 20μm이지만, 거리 OL1 및 OL2는 이하에서 결정된 것처럼 바람직한 범위에서 변할 수도 있다.
다층 배선 구조(200), 조사 목적상 0 내지 100μm의 범위에서 변하는 거리 OL1 및 OL2는 도 27A 내지 도27F에서 예시된 다층 배선 구조(100) 제조 방법을 사용하여 준비된다. 커패시터의 용량, 금속 포스트(205) 인근의 공극의 존재, 금속 포스트(205)의 접촉 저항, 및 금속 포스트(205) 인근의 공극의 존재가 다층 배선 구조(200) 각각에서 조사된다.
표2는 거리 OL1=OL2=OL에 관한 커패시터의 용량, 금속 포스트(205) 인근의 공극의 존재, 금속 포스트(205)의 접촉 저항, 및 금속 포스트(205) 인근의 공극의 존재이다.
OL(μm) 커패시터 용량 커패시터부근의 공극 접촉 저항 비어홀 부근의 공극
0 × ○ △ ○
5 × ○ △ ○
10 ○ ○ ○ ○
20 ○ ○ ○ ○
30 ○ ○ ○ ○
40 ○ ○ ○ ○
50 ○ ○ ○ ○
60 ○ × ○ ×
70 ○ × ○ ×
80 × × ○ ×
90 × × ○ ×
100 × × ○ ×
○: 편차 < 20% Ⅹ: 도전 실패
Ⅹ:편차 ≥ 20% △: 접촉 저항 증가
○: 접촉 저항 < 10Ω
○: 매우 미세하거나 공극이 ○: 매우 미세하거나 공
검출되지 않음 극이 검출되지 않음
Ⅹ: 공극이 검출됨 Ⅹ: 공극이 검출됨
표2의 커패시터 용량의 열에서, ○는 계획된 용량과 실제 용량의 편차가 20%미만임을 나타내고, ×는 계획된 용량과 실제 용량의 편차가 20% 이상임을 나타낸다. 커패시터 근처의 공극 및 비어홀(금속 포스트(206)) 근처의 공극 열에서 ○는 공극이 거의 없음을 표시하고, ×는 공극이 있음을 표시한다. 초음파 현미경이 공극의 존재를 조사하기 위해 사용된다. 또한, 접촉 저항열에서, ○는 접촉 저항이 원하는 범위로 간주하는 10Ω미만임을 표시하며, 즉 양호한 접촉 저항이 획득된다는 것을 표시하고, △는 접촉저항이 증가함을 표시하고 ×는 전도성 실패가 있음을 표시한다.
표2에 도시된 결과로 부터 알 수 있듯이, 커패시터의 용량의 편차는 거리 OL이 10μm 내지 70μm범위인 경우 20%미만이고 거리 OL인 80μm 내지 100μm범위인 경우 20% 이상이다.
거리 OL이 범위가 0 내지 50μm인 경우 커패시터 및 비어홀(금속 포스트(206)) 인근의 공극은 거의 없고, 거리 OL이 범위가 60μm 내지 100μm인 경우 공극이 있다.
거리 OL이 범위가 10μm 내지 100μm인 경우 양호한 접촉저항이 획득된다.
따라서, 계획된 용량에서 약간의 편차, 양호한 접촉저항, 및 높은 장기 신뢰성을 갖고 내부 커패시터가 있는 다층 배선 구조(200)는 거리 OL이 범위가 10μm 내지 50μm인 경우 제조될 수 있다.
따라서, 이 실시예에서, 다층 배선 구조(200)는 거리 OL이 범위가 10μm 내지 50μm러 설정되면서 제조된다.
이하는 열 충격 테스트의 결과를 설명한다. 도 26의 다층 배선 구조(200)가 제조된 후, 열 충격이 -65℃ 및 200℃ 가열 사이클를 백번 반복함으로써 다층 배선 구조(200)에 가해진다. 용량은 열충격을 가하기 전후로 측정되고, 용량 변화가 거의 없다는 것을 알 수 있다.
또한, 열 충격 테스트는 도 27A 내지 도27F에서 예시된 제조방법을 사용하여 연성 인쇄 기판 또는 세라믹 기판상에 형성된 다층 배선 구조(200)상에 수행되고, 용량변화가 거의 없다는 것을 알 수 있다.
따라서, 열충격에 안정한 내부 커패시터가 있는 다층 배선 구조(200)는 도 27A 내지 도27F에서 예시된 제조방법으로 제조될 수 있다.
상술한 바와 같이, 도 26의 다층 배선 구조(200) 제조 방법에 따라, 유전체막(204)이 제1 금속 배선 소자(202)상에 형성된다. 원형인 금속 포스트(205)는 유전체 포스트(94)를 포위하여 형성된다. 마지막 단계에서, 제2 금속 배선 소자(208)는 금속 포스트(205)의 상부가 제2 금속 배선 소자(208)에서 돌출되어 형성된다. 따라서, 유전체 막(204)은 제1 금속 배선 소자(202)과 금속 포스트(205)사이에 개재된다. 이 방식에서, 작은 커패시터를 쉽게 형성할 수 있다. 또한, 유전체 막(204)의 막 두께가 실시예23의 유전체 포스트(94)보다 작게 만들어 질 수 있으므로, 고용량인 커패시터가 형성될 수 있다.
또한, 도26의 다층 배선 구조(200) 제조방법에 따라, 원형인 금속 포스트(205)는 제1 금속 배선 소자(203)상에 형성된다. 그 후, 층간 절연막(207)이 금속 포스트(206) 주위에 형성된다. 마지막 단계에서, 제2 금속 배선 소자(209)는 금속 포스트(206)의 상부(206A)가 제2 금속 배선 소자(209)에서 돌출되어 형성된다. 따라서, 제1 금속 배선 소자(203) 및 제2 금속 배선 소자(209)이 금속 포스트(206:금속으로 충전된 비어홀)를 통해 연결된다.
일반적으로, 스크린 인쇄는 홀인쇄보다 도트 인쇄에 더 적합하다. 스크린 인쇄에 의해 직경이 100μm인 홀을 인쇄하는 것이 어렵지만, 스크린 인쇄에 의해 직경이 50μm인 도트를 인쇄하기 쉽다.
따라서, 종래 방법으로 형성된 비어홀보다 작은 비어홀(금속 포스트(206)), 특히 직경이 100μm이하인 비어홀(금속 포스트(206))이 스크린 인쇄로 쉽게 형성될 수 있다.
층간 절연막(207)이 금속 포스트(205, 206)의 높이보다 낮은 높이로 인쇄되므로, 금속 포스트(205, 206)은 층간 절연막(207)으로 완전히 피복되지 않고 층간 절연막(207)의 표면에서 돌출된다. 따라서,양호한 접촉 저항을 갖는 커패시터 및 비어홀(금속 포스트(206))이 각각 금속 포스트(205, 206)상에 제2 금속 배선 소자(208, 209)을 바로 형성함으로써 형성될 수 있다. 따라서, 특허문헌 2에 개시된 방법과는 달리, 기계적 연마 공정 또는 세척 공정이 필요치 않아,다층배선 구조의 제조공정이 단순해진다.
금속 포스트(205, 206)가 스크린 인쇄를 한 번 수행함으로써 동시에 형성되기 때문에, 도체로 충전된 커패시터 및 비어홀은 실시 예24에서 상술된 방법과 동일한 방법을 사용하여 형성될 수 있다(도 25A 내지 도25F 참조). 따라서, 상부 및 하부 금속 배선 소자를 연결하는 비어홀을 형성하는 공정 및 비어홀을 충전하는 공정이 제거된다.
일반적으로 비토출 영역(261, 262)이 금속 포스트(205, 206)의 상부(205A, 206A)로 정렬되면서, 절연 페이스트는 각 금속 포스트(205, 206)의 상부(205A, 205B)보다 약간 큰 비토출 영역(261, 262)를 갖는 스크린 마스크(260)를 사용하여 인쇄된다. 금속 포스트(205, 206)와 절연 페이스트(270) 사이의 공극은 절연 페이스트의 점도를 적합하게 제어하면서 레벨링동안 충전될 수 있다. 따라서, 층간 절연막(207) 및 금속 포스트(205, 206) 사이의 공극은 거의 잔존하지 않는다. 따라서, 장기 신뢰성을 갖는 커패시터가 형성될 수 있다.
도27A 내지 도27F에서 예시된 다층 배선 구조(200) 제조 방법에따라, 제1 금속 배선 소자(202, 203), 유전체막(204), 금속 포스트(205, 206), 층간 절연막(207), 및 제2 금속 배선 소자(208, 209)등이 모두 스크린 인쇄에 의해 형성될 수 있기 때문에, 작은 커패시터를 갖는 다층 배선 구조(200)가 저가에 형성될 수 있다.
또한, 도27A 내지 도27F에서 예시된 다층 배선 구조(200) 제조 방법에따라, 커패시터의 용량은 상부전극(제1 금속 배선 소자(202)) 및 하부전극(금속 포스트(205))의 영역, 유전체막(204)의 비유전체 상수, 유전체막(204)의 두께에 의해 제어될 수 있다. 즉, 원하는 용량을 갖는 다양한 커패시터가 하부전극의 영역등의 상기 파라미터를 조정함으로써 제조될 수 있다. 3층 이상인 내부 커패시터를 갖는 다층 배선 구조는 도27A 내지 도27F의 단계A3 내지 E3 및 F2를 반복함으로써 형성될 수 있다.
실시 예25에서, 유전체막(204) 및 금속 포스트(205, 206)는 중간물을 형성한다. 특히 금속 포스트(205)가 제2 중간물을 형성하면서 금속 포스트(206)는 제1 중간물을 형성한다.
<변형된 실시예>
도28은 도26의 다층 배선구조를 포함하는 플랫 패널 디스플레이 장치(300)를 개략적으로 예시하는 횡단면도이다. 도28를 참조로, 플랫 패널 디스플레이장치(300)는 활성 매트릭스 구동 회로(310), 전기 영동 장치(320), 공통 전극(330), 및 반대 기판(340)을 포함한다.
활성 매트릭스 구동 회로(310)는 기판(311) 및 복수의 TFT(312)를 포함한다. 기판(311)은 폴리카보네이트로 구성된다. TFT(312)는 기판(311)상에 형성된다.
전기영동 장치(320)는 마이크로캡슐(321 내지 323)로 구성된다. 각 마이크로 캡슐(321 내지 323)은 복수 전기영동입자(324)를 포함한다. 각 마이크로캡슐(321 내지 323)은 활성 매트릭스 구동 회로(310) 및 공통전극(330) 모두에 접촉되어 있다.
공통 전극(330)은 ITO(인듐 틴 산화물:Indium Tin Oxide)로 구성되고, 반대 기판(340)의 제1 주 표면(340A)상에 형성된다. 공통전극(330)은 전기영동장치(320)에 접촉되어 있다. 반대 기판(340)은 폴리카보네이트로 구성된다.
도29는 도28의 TFT(312)를 예시하는 횡단면도이다. 도29를 참조하면, TFT(312)는 게이트 전극(3121), 게이트 절연막(3122), 활성층(3123), 드레인 전극(3124), 소스 전극(3125), 하부 전극(3126), 유전체 막(3127), 금속 포스트(3128, 3129), 층간 절연막(3130), 화소 전극(3131), 및 패시베이션막(3132)을 포함한다.
게이트 전극(3121)은 기판(311)의 제1 주표면(311A)상에 형성된다. 게이트 절연막(3122)은 기판(311)의 제1 주표면(311A)상에 형성되어 게이트 전극(3121)을 피복한다. 활성층은 게이트 절연막(3122)상에 형성되어 게이트 전극(3121)쪽을 향한다. 드레인 전극(3124) 및 소스 전극(3125)은 게이트 절연막(3122) 및 활성층(3123)상에 형성된다. 하부 전극(3126)은 게이트 절연막(3122)상에 형성된다.
유전체막(3127)은 하부전극(3126)상에 형성된다. 금속 포스트(3128, 3129)는 각각의 소스 전극(3125) 및 유전체막(3127)상에 형성된다. 층간 절연막(3130)은 게이트 절연막(3122)상에 형성되어 활성층(3123), 드레인 전극(3124), 소스 전극(3125), 하부전극(3126), 및 유전체막(3127)을 피복하고 금속 포스트(3128, 3129)와 접촉한다. 층간 절연막(3130)은 제1 주표면(3130A)이 금속 포스트(3128, 3129)의 높이보다 낮도록 형성된다. 즉, 금속 포스트(3128, 3129)의 상부는 층간 절연막(3130)을 통해 층간 절연막(3130)의 제1 주표면(3130A)에서 돌출된다.
화소 전극(3131)은 층간 절연막(3130)의 제1 주표면(3130A)상에 형성되어 금속 포스트(3128, 3129)의 상부(3128A, 3129A)를 피복한다. 패시베이션막(3132)은 층간 절연막(3130)의 제1 주표면(3130A)상에 형성되어 화소 전극(3131)을 피복한다.
게이트 전극(3121)은 알루미늄(Al)으로 구성되고, 게이트 절연막(3122)은 실리콘 이산화물(SiO2)로 구성된다. 활성층(3123)은 비정형 실리콘(a-Si)으로 구성되고, 드레인 전극(3124), 소스 전극(3125) 및 하부전극(3126)은 Al으로 구성된다.
유전체막(3127)은 BaTiO3로 구성되고, 금속 포스트(3128, 3129)는 Ag으로 구성된다. 층간 절연막(3130)은 상술한 절연 페이스트로 구성되고, 화소 전극(3131)은 Ag으로 구성된다. 패시베이션막은(3132)은 실리콘 니트리드(SiN)로 구성된다.
TFT(312)에서, 하부전극(3126), 유전체막(3127), 금속 포스트(3129), 및 화소 전극(3131)은 커패시터를 형성한다. 따라서, TFT(312)는 내부 커패시터가 있는 트랜지스터로 작용한다.
이하는 플랫 패널 디스플레이 장치(300)의 제조 방법을 설명한다. Al은 폴리카보네이크로 구성된 기판(311)상에 스퍼터(sputter)된다. 스퍼터된 Al은 포토리소그래피 식각으로 패터닝되어 게이트 전극(3121)이 기판(311)상에 형성된다.
SiO2는 플라즈마 CVD로 증착되어 게이트 절연막(3121)이 기판(311)상에 형성되어 게이트 전극(3121)을 피복한다. a-Si 막은 플라즈마 CVD로 게이트 절연막(3122)상에 형성된다. 그 후, a-Si 막은 포토리소그래피 식각으로 패턴닝되어 활성층을 피복한다.
그 후, Al은 게이트 절연막(3122)상에 스퍼터되어 활성층을 피복한다(3122). 스퍼터된 Al은 포토리소그래피 식각으로 패터닝되어 드레인 전극(3124), 소스 전극(3125), 및 하부전극(3126)을 형성한다.
이 단계들과 함께, a-Si으로 구성된 박막 트랜지스트의 120×180소자가 매트릭스 형태로 형성된다.
그 후, 유전체막(3127)은 스크린 인쇄에 의해 하부전극(3126)상에 형성된다. 유전체막(3127)은 크기 70μm×70μm의 크기이고 막 두께는 약 1μm이다. 스크린 인쇄에 의해 유전체막(3127)을 형성하는데 사용된 유전체페이스트는 BaTiO3 페이스트이다. 스크린 인쇄의 조건은 상술한 조건과 동일하다.
그 후, 금속 포스트(3128, 3129)는 스크린 인쇄에 의해 각각의 소스 전극(3125) 및 유전체막(3127)상에 형성된다. 각 금속 포스트(3128, 3129)는 직경이 60μm이다.
층간 절연막(3130)은 스크린 인쇄에 의해 절연 페이스트(930)(15)로 형성된다. 스크린 인쇄에 의해 층간 절연막(3130)을 형성하는데 사용된 각 스크린 마스크는 직경이 100μm인 2개의 비토출 영역을 가진다. 절연 페이스트는 2개의 비토출 영역이 금속 포스트로 정렬되면서 가해진다. 층간 절연막(3130)은 제1 주표면(3130A)이 금속 포스트(3128, 3129)의 상부 높이보다 낮은 막두께를 가진다.
그 후, 250μm 스퀘어 화소 전극(3131)은 스크린 인쇄에 의해 형성된다. SiN막은 화소 전극(3131)을 피복하기 위해 cat-CVD로 층간 절연막(3130)상에 형성되어 패시베이션막(3132)을 획득한다. 이 단계에서, 활성 매트릭스 구동 회로(310)가 완료된다.
그 후, ITO 막은 스퍼터링에 의해 반대 기판(340)의 제1 주표면(340A)상에 형성된다. 스퍼터링에 의해 형성된 ITO 막은 포토리소그라피 식각에 의해 패턴되어 공통전극(330)을 형성한다. 전기영동 입자(324)를 캡슐링하는 마이크로 캡슐(321 내지 323)은 공통전극(330)상에 피복된다. 마이크로 캡슐(321 내지 323)이 피복된 반대 기판(340)은 활성 매트릭스 구동 회로(310)상에 놓여져서 마이크로 캡슐(321 내지 323)이 TFT(312)와 접촉한다. 그 후, 에폭시형 실러(sealer)가 기판(311) 및 반대 기판(340) 주위에 밀봉하기 위해 가해진다.
이 단계후, 플랫 패널 디스플레이 장치(300)가 형성된다.
플랫 패널 디스플레이 장치(300)의 전기영동장치(320)는 활성 매트릭스 구동 회로(310)로 구동될 수 있고 포토리소그래피 식각으로 형성된 동일한 DR로 구동 회로(31)의 전기영동장치와 동일한 이미지 품질 레벨를 갖는다.
임의의 TFT(312)가 턴오프시 하부전극(3126), 유전체막(3127), 및 금속 포스트(3129)로 형성된 커패시터가 전하를 축전하므로, 활성 매트릭스 구동 회로(310)는 전자 페이퍼로서 사용되기에 충분한 메모리 특성을 갖는다.
플랫 패널 디스플레이장치(300)가 금속 포스트(3128, 3129)를 통해 연결된 내부 커패시터를 갖는 다층 배선 구조를 포함하므로, 플랫 패널 디스플레이 장치(300)는 포토리소그래피 식각에 의해 형성된 커패시터, 비어홀, 및 화소 전극을 갖는 플랫 패널 디스플레이 장치보다 저가에 형성된다.
이 실시예에서 전기 영동장치(320)가 플랫 패널 디스플레이의 디스플레이 장치(300)로서 사용되지만, 액정 디스플레이 장치 및 EL(Electro Luminescence) 등은 평판디스플레이의 디스플레이장치(300)로서 대신 사용될 수도 있다.
또한, 폴리-Si TFT 및 유기 반도체 TFT등은 활성 매트릭스 구동 회로(310)의 TFT(312)로서 사용될 수도 있다. 본 발명은 디스플레이 장치, 구동 회로를 형성하는 TFT, 및 다이오드에 한정되지 않고, 상기 다층 배선 구조(910, 100, 200)중 임의로 것을 사용하는 임의의 객체를 포함한다.
실시 예23의 다층 배선구조(910)가 유리 기판상에 형성되고 실시 예 24 및 25의 다층배선구조(100, 200)가 상술한 폴리이미드 기판상에 형성되지만, 다층배선 구조(910, 100 ,200)는 유리 및 폴리이미드 기판이외의 세라믹 기판 또는 인쇄 기판상에 대신 형성될 수도 있다. 일반적으로, 다층배선구조(910, 100, 200)는 절연 기판상에 형성된다.
인쇄 기판 또는 세라믹 기판상에 형성된 각각의 다층 배선구조(910, 100, 200)는 소자 기판을 형성한다.
앞에서의 설명은 본 발명의 바람직한 실시예에 대한 예시이다. 본 발명은 개시된 것에 한정되거나 포괄하는 것이 아니며, 상기 교시에 비추어 많은 변형 및 변경이 가능함은 명백하다. 본 발명의 범위는 첨부된 청구항에 한정된다.
본 발명은 일본특허청에 2005년 3월 14일에 출원된 일본 선출원 제2005-070227호, 2005년 5월 17일에 출원된 2005-143590 및 2005년 10월 21일에 출원된 제2005-306592에 기초하며, 선출원의 전 범위는 여기에 참조로서 포함된다.
본 발명은 작은 커패시터를 갖는 다층 배선구조에 적용된다. 본 발명은 연마공정 및 세척공정을 부가하지 않고 작은 커패시터를 갖는 다층 배선 구조 제조 방법에 적용된다. 또한, 본 발명은 작은 내부 커패시터를 갖는 다층 배선 구조를 포함하는 소자 기판에 적용된다. 또한, 본 발명은 작은 내부 커패시터를 갖는 다층 배선 구조를 포함하는 플랫 패널 디스플레이 장치에 적용된다.

Claims (11)

  1. 기판의 양단에 TFT의 소스 전극 및 드레인 전극 중 하나 이상의 정렬 마크를 복수의 짝으로 형성하고, 기판의 양단에 있는 상기 복수의 짝으로 된 TFT의 소스 전극 및 드레인 전극 중 하나 이상의 정렬 마크를 순차적으로 판독하며, 정렬 마크의 위치를 피드백하여 기판의 위치를 수정하면서, 비어 포스트를 형성하는 단계와,
    스크린 마스크의 정렬 마크를 기판 상의 상기 비어 포스트와 동일한 층의 정렬 마크에 따라 정렬시킴으로써, 스크린 인쇄법으로 TFT의 소스 전극 및 드레인 전극 중 하나 이상의 위에 층간 절연막을 형성하는 단계와,
    스크린 마스크의 정렬 마크를 기판 상의 상기 비어 포스트와 동일한 층의 정렬 마크에 따라 정렬시킴으로써, 상기 층간 절연막의 표면에 화소 전극을 형성하는 단계를 포함하고,
    상기 비어 포스트는, 상기 TFT의 소스 전극 및 드레인 전극 중 하나 이상과 상기 화소 전극이 상기 비어 포스트를 통해 연결되도록, 상기 층간 절연막을 관통하며,
    상기 비어 포스트의 헤드부는 상기 층간 절연막으로부터 돌출되어 있으며, 상기 화소 전극을 관통하는 것인 플랫 패널 디스플레이의 제조 방법.
  2. 제1항에 있어서, 상기 층간 절연막을 형성하는 단계와 상기 화소 전극을 형성하는 단계 사이에, 상기 층간 절연막의 경화 온도보다 낮은 온도에서 상기 층간 절연막을 가열하는 단계를 더 포함하는 플랫 패널 디스플레이의 제조 방법.
  3. 기판의 양단에 TFT의 소스 전극 및 드레인 전극 중 하나 이상의 정렬 마크를 복수의 짝으로 형성하고, 기판의 양단에 있는 상기 복수의 짝으로 된 TFT의 소스 전극 및 드레인 전극 중 하나 이상의 정렬 마크를 순차적으로 판독하며, 정렬 마크의 위치를 피드백하여 기판의 위치를 수정하면서, 비어 포스트를 형성하는 단계와,
    층간 절연막이 상기 비어 포스트의 헤드부보다 낮은 높이에서 상부 표면을 갖도록 잉크젯법 또는 디스펜서법으로 상기 층간 절연막을 인쇄하는 단계와,
    상기 층간 절연막을 경화하는 단계, 및
    상기 층간 절연막 상에 비어 포스트와 접촉하는 화소 전극을 인쇄법에 의해서 형성하는 단계를 포함하고,
    상기 비어 포스트는, 상기 TFT의 소스 전극 및 드레인 전극 중 하나 이상과 상기 화소 전극이 상기 비어 포스트를 통해 연결되도록, 상기 층간 절연막을 관통하며,
    상기 비어 포스트의 헤드부는 상기 층간 절연막으로부터 돌출되어 있으며, 상기 화소 전극을 관통하는 것인 플랫 패널 디스플레이의 제조 방법.
  4. 제3항에 있어서, 상기 층간 절연막을 인쇄하는 단계와 상기 층간 절연막을 경화하는 단계 사이에, 상기 층간 절연막의 경화 온도보다 낮은 온도에서 상기 층간 절연막을 가열하는 단계를 더 포함하는 플랫 패널 디스플레이의 제조 방법.
  5. 제1항에 있어서, 상기 비어 포스트는 잉크젯법으로 형성되는 것인 플랫 패널 디스플레이의 제조 방법.
  6. 기판 상에 제1 금속 배선 소자를 스크린 인쇄법으로 형성하는 제1 단계와,
    상기 제1 금속 배선 소자 상에 중간체를 스크린 인쇄법으로 형성하는 제2 단계와,
    상기 중간체의 높이보다 낮은 막두께를 갖는 층간 절연막을 상기 제1 금속 배선 소자 상에 스크린 인쇄법으로 형성하는 제3 단계와,
    상기 중간체 및 상기 층간 절연막 상에 제2 금속 배선 소자를 스크린 인쇄법으로 형성하는 제4 단계를 포함하며,
    상기 중간체는,
    상기 제1 금속 배선 소자에 접촉한 유전체막과,
    원주형이고 상기 유전체막 및 상기 제2 금속 배선 소자에 연결된 금속 포스트
    를 포함하고,
    상기 제2 단계는,
    상기 제1 금속 배선 소자 상에 상기 유전체 막을 스크린 인쇄법으로 형성하는 제1 부단계와,
    상기 유전체막 상에 상기 금속 포스트를 스크린 인쇄법으로 형성하는 제2 부단계
    를 포함하고,
    상기 제3 단계에서 상기 층간 절연막은 상기 금속 포스트의 상단부의 높이보다 낮도록 형성되는 것인 다층 배선 구조 제조 방법.
  7. 제6항에 있어서, 상기 제4 단계에서 상기 제2 금속 배선 소자는 상기 금속 포스트가 상기 제2 금속 배선 소자를 관통하도록 형성되는 것인 다층 배선 구조 제조 방법.
  8. 제6항에 있어서, 상기 제3 단계에서 상기 층간 절연막은 상기 금속 포스트의 헤드부보다 일측에서 10μm 내지 50μm 큰 비토출 영역을 갖는 스크린 마스크를 이용하여 형성되는 것인 다층 배선 구조 제조 방법.
  9. 기판 상에 제1 금속 배선 소자를 스크린 인쇄법으로 형성하는 제1 단계와,
    상기 제1 금속 배선 소자 상에 중간체를 스크린 인쇄법으로 형성하는 제2 단계와,
    상기 중간체의 높이보다 낮은 막두께를 갖는 층간 절연막을 상기 제1 금속 배선 소자 상에 스크린 인쇄법으로 형성하는 제3 단계와,
    상기 중간체 및 상기 층간 절연막 상에 제2 금속 배선 소자를 스크린 인쇄법으로 형성하는 제4 단계를 포함하며,
    상기 제1 금속 배선 소자는 제1 및 제2 배선부를 포함하고,
    상기 제2 금속 배선 소자는 제3 및 제4 배선부를 포함하고,
    상기 중간체는,
    상기 제1 및 제3 배선부에 연결된 제1 중간체와,
    상기 제2 및 제4 배선부에 연결된 제2 중간체
    를 포함하며,
    상기 제1 중간체는 원주형인 제1 금속 포스트를 포함하고,
    상기 제2 중간체는,
    상기 제2 배선부에 접촉된 유전체막과,
    원주형이며 상기 유전체막 및 제4 배선부에 연결된 제2 금속 포스트
    를 포함하며,
    상기 제2 단계는,
    상기 제2 배선부 상에 상기 유전체 막을 스크린 인쇄법으로 형성하는 제1 부단계와,
    상기 제1 배선부 및 상기 유전체막 상에 상기 제1 금속 포스트와 상기 제2 금속 포스트를 각각 스크린 인쇄법으로 형성하는 제2 부단계
    를 포함하고,
    상기 제3 단계에서 상기 층간 절연막은 상기 제1 및 제2 금속 포스트의 상단부의 높이보다 낮도록 형성되고,
    상기 제4 단계에서 형성된 상기 제2 금속 배선 소자는, 상기 제3 및 제4 배선부를 포함하는 것인 다층 배선 구조 제조 방법.
  10. 제9항에 있어서, 상기 제3 및 제4 배선부는 상기 제1 및 제2 금속 포스트가 상기 제3 및 제4 배선부 각각을 관통하도록 형성되는 것인 다층 배선 구조 제조 방법.
  11. 제9항에 있어서, 상기 제3 단계에서, 상기 층간 절연막은, 상기 제1 금속 포스트의 헤드부보다 일측에서 10μm 내지 50μm 큰 제1 비토출 영역과 상기 제2 금속 포스트의 헤드부보다 일측에서 10μm 내지 50μm 큰 제2 비토출 영역을 갖는 스크린 마스크를 이용하여 형성되는 것인 다층 배선 구조 제조 방법.
KR1020107007152A 2005-03-14 2006-03-02 다층 배선 구조의 제조 방법 KR101014739B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005070227 2005-03-14
JPJP-P-2005-070227 2005-03-14
JPJP-P-2005-143590 2005-05-17
JP2005143590A JP4755445B2 (ja) 2005-05-17 2005-05-17 多層配線、それを備える素子基板、それを用いたフラットパネル表示装置、およびその多層配線の製造方法
JPJP-P-2005-306592 2005-10-21
JP2005306592A JP5073194B2 (ja) 2005-03-14 2005-10-21 フラットパネルディスプレイおよびその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023492A Division KR100971921B1 (ko) 2005-03-14 2006-03-02 다층 배선 구조 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100042664A KR20100042664A (ko) 2010-04-26
KR101014739B1 true KR101014739B1 (ko) 2011-02-15

Family

ID=36991554

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077023492A KR100971921B1 (ko) 2005-03-14 2006-03-02 다층 배선 구조 및 그 제조 방법
KR1020107007152A KR101014739B1 (ko) 2005-03-14 2006-03-02 다층 배선 구조의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077023492A KR100971921B1 (ko) 2005-03-14 2006-03-02 다층 배선 구조 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7765686B2 (ko)
EP (1) EP1859662B1 (ko)
KR (2) KR100971921B1 (ko)
CN (1) CN101176394B (ko)
TW (1) TWI334322B (ko)
WO (1) WO2006098207A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269875B1 (en) * 2003-11-19 2007-09-18 David Brian Grimes Cleaning apparatus
US8129497B2 (en) * 2004-06-10 2012-03-06 Konica Minolta Holdings, Inc. Organic thin film transistor
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7615481B2 (en) * 2006-11-17 2009-11-10 Ricoh Company, Ltd. Method of manufacturing multilevel interconnect structure and multilevel interconnect structure
JP2009094333A (ja) * 2007-10-10 2009-04-30 Nippon Mektron Ltd キャパシタを内蔵したプリント配線板およびその製造方法
US7754542B2 (en) * 2007-12-19 2010-07-13 Palo Alto Research Center Incorporated Printed TFT array
CN101978490B (zh) * 2008-03-31 2012-10-17 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
JP4971241B2 (ja) * 2008-05-09 2012-07-11 株式会社リコー 画像表示装置
KR101398634B1 (ko) * 2008-07-11 2014-05-22 삼성전자주식회사 배선 구조체 및 이를 채택하는 전자 소자
JP4898748B2 (ja) * 2008-07-18 2012-03-21 株式会社リコー スクリーン版、層間絶縁膜、回路基板、アクティブマトリックス回路基板及び画像表示装置
US8082537B1 (en) * 2009-01-28 2011-12-20 Xilinx, Inc. Method and apparatus for implementing spatially programmable through die vias in an integrated circuit
US7989959B1 (en) 2009-01-29 2011-08-02 Xilinx, Inc. Method of forming stacked-die integrated circuit
US8987868B1 (en) 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
TWI418903B (zh) * 2009-09-30 2013-12-11 Au Optronics Corp 陣列基板及其製造方法
KR101608745B1 (ko) * 2009-12-30 2016-04-05 삼성전자 주식회사 인쇄회로기판조립체의 제조방법
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101224687B1 (ko) * 2011-06-30 2013-01-21 삼성전기주식회사 다층 세라믹 기판 및 그 제조 방법
JP5143266B1 (ja) * 2011-09-30 2013-02-13 株式会社東芝 フレキシブルプリント配線板の製造装置および製造方法
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
KR101894387B1 (ko) 2012-05-22 2018-09-04 해성디에스 주식회사 인쇄회로기판 및 그의 제조 방법
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9000490B2 (en) 2013-04-19 2015-04-07 Xilinx, Inc. Semiconductor package having IC dice and voltage tuners
TWI505490B (zh) * 2013-05-24 2015-10-21 Reflective solar cells with high thermal conductivity
KR102202145B1 (ko) * 2014-03-28 2021-01-13 삼성디스플레이 주식회사 완충패드를 갖는 표시장치
US9666729B2 (en) * 2014-09-19 2017-05-30 The United States Of America As Represented By The Secretary Of The Army Nano structured paraelectric or superparaelectric varactors for agile electronic systems
US10043964B2 (en) 2014-09-19 2018-08-07 The United States Of America As Represented By The Secretary Of The Army Pyroelectric device
KR101993429B1 (ko) * 2014-11-07 2019-10-01 엘지디스플레이 주식회사 전기변색필름 및 이를 포함하는 투명 디스플레이
US20180175297A1 (en) * 2014-12-09 2018-06-21 University Of Southern California Screen Printing Systems and Techniques for Creating Thin-Film Transistors Using Separated Carbon Nanotubes
EP3352537B1 (en) * 2015-09-18 2024-03-27 Konica Minolta, Inc. Wiring laminated structural body forming method
CN106925123B (zh) * 2015-12-29 2023-07-25 天津津盛远航知识产权运营管理有限公司 一种向外部发射非均电场的介电电泳电极结构
CN105552024B (zh) * 2016-03-14 2018-07-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
DE102017213838A1 (de) * 2017-08-08 2019-02-14 Continental Automotive Gmbh Verfahren zur Durchkontaktierung einer Leiterplatte und eine solche Leiterplatte
CN107863436B (zh) * 2017-10-13 2019-11-19 武汉利之达科技股份有限公司 一种含金属腔体的三维陶瓷基板及其制备方法
CN112086017B (zh) * 2020-09-30 2023-05-12 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185788A (ja) * 1989-12-14 1991-08-13 Tamura Seisakusho Co Ltd 電気回路形成方法
JP2001217548A (ja) * 2000-02-03 2001-08-10 Hitachi Cable Ltd 配線基板の製造方法
JP2003309369A (ja) * 2002-04-16 2003-10-31 Seiko Epson Corp 多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器
KR20030088911A (ko) * 2002-05-15 2003-11-21 세크론 주식회사 스크린 프린터에서의 패턴 얼라인을 위한 자재 세팅장치및 그 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113646A (ja) 1984-06-28 1986-01-21 Ricoh Co Ltd 多層配線における層間絶縁膜形成方法
US5140397A (en) 1985-03-14 1992-08-18 Ricoh Company, Ltd. Amorphous silicon photoelectric device
JPH01128477A (ja) 1987-11-12 1989-05-22 Ricoh Co Ltd アモルファスシリコン光センサー
JP2589327B2 (ja) 1987-11-14 1997-03-12 株式会社リコー 薄膜トランジスタの製造方法
US5053844A (en) 1988-05-13 1991-10-01 Ricoh Company, Ltd. Amorphous silicon photosensor
US5162240A (en) * 1989-06-16 1992-11-10 Hitachi, Ltd. Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate
US5937327A (en) 1993-04-23 1999-08-10 Ricoh Company, Ltd. Method for improving wiring contact in semiconductor devices
JPH0764110A (ja) 1993-08-30 1995-03-10 Kyocera Corp アクティブマトリックス基板
US5729262A (en) 1993-08-31 1998-03-17 Ricoh Company, Ltd. Ink jet head including phase transition material actuators
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JP3325720B2 (ja) 1993-12-03 2002-09-17 株式会社リコー 半導体装置とその製造方法
JP3431259B2 (ja) * 1994-03-07 2003-07-28 株式会社東芝 印刷配線板の製造方法
US5976971A (en) 1995-07-19 1999-11-02 Ricoh Company, Ltd. Fabrication process of a semiconductor device having an interconnection structure
JPH09116247A (ja) 1995-10-16 1997-05-02 Oki Purintetsudo Circuit Kk コンデンサー内蔵ビルドアップ型プリント配線基板の製造方法及びそのプリント配線基板並びにこの基板へのコンデンサーの実装構造
JPH1187925A (ja) 1997-09-08 1999-03-30 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3415010B2 (ja) 1997-12-05 2003-06-09 株式会社リコー 半導体装置
JPH11186731A (ja) 1997-12-22 1999-07-09 Nippon Avionics Co Ltd ブラインドビアホールの形成方法および多層プリント配線板の製造方法
US6374733B1 (en) * 1998-12-07 2002-04-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic substrate
JP3964085B2 (ja) * 1999-12-09 2007-08-22 大日本印刷株式会社 プリント配線基板、及びプリント配線基板の製造方法
JP2001165785A (ja) 1999-12-14 2001-06-22 Ricoh Co Ltd 圧力センサおよびその製造方法
JP2001274547A (ja) 2000-03-23 2001-10-05 Toshiba Chem Corp プリント配線板の製造方法
US6436734B1 (en) * 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
JP2003048303A (ja) 2001-08-08 2003-02-18 Murata Mfg Co Ltd スクリーン印刷方法及び積層セラミック電子部品の製造方法
JP2003187983A (ja) 2001-12-17 2003-07-04 Ricoh Co Ltd 有機ｅｌトランジスタ
JP4410456B2 (ja) 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
KR100442918B1 (ko) 2003-02-06 2004-08-02 엘지전자 주식회사 다층인쇄회로기판의 제조방법
US7166689B2 (en) 2003-02-13 2007-01-23 Ricoh Company, Ltd. Aryl amine polymer, thin film transistor using the aryl amine polymer, and method of manufacturing the thin film transistor
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4114576B2 (ja) 2003-09-12 2008-07-09 松下電器産業株式会社 多層配線基板およびその製造方法
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US8391015B2 (en) * 2008-03-17 2013-03-05 Ibiden Co., Ltd. Capacitor-incorporated printed wiring board and electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185788A (ja) * 1989-12-14 1991-08-13 Tamura Seisakusho Co Ltd 電気回路形成方法
JP2001217548A (ja) * 2000-02-03 2001-08-10 Hitachi Cable Ltd 配線基板の製造方法
JP2003309369A (ja) * 2002-04-16 2003-10-31 Seiko Epson Corp 多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器
KR20030088911A (ko) * 2002-05-15 2003-11-21 세크론 주식회사 스크린 프린터에서의 패턴 얼라인을 위한 자재 세팅장치및 그 방법

Also Published As

Publication number Publication date
EP1859662A4 (en) 2013-12-18
CN101176394B (zh) 2012-10-10
EP1859662A1 (en) 2007-11-28
KR20070112409A (ko) 2007-11-23
WO2006098207A1 (en) 2006-09-21
KR20100042664A (ko) 2010-04-26
KR100971921B1 (ko) 2010-07-22
TW200704326A (en) 2007-01-16
US20090025215A1 (en) 2009-01-29
TWI334322B (en) 2010-12-01
CN101176394A (zh) 2008-05-07
US7765686B2 (en) 2010-08-03
EP1859662B1 (en) 2015-08-05

Similar Documents

Publication Publication Date Title
KR101014739B1 (ko) 다층 배선 구조의 제조 방법
EP1883973B1 (en) Organic thin film transistor, active matrix display and fabrication method
US8071432B2 (en) Organic transistor active substrate, manufacturing method thereof, and electrophoretic display
JP4239560B2 (ja) 組成物とこれを用いた有機導電性膜の製造方法
KR101282534B1 (ko) 적층 구조체, 전자 소자, 및 표시 장치
US20050285987A1 (en) Active matrix substrate and manufacturing method thereof, and electronic device
JP5073194B2 (ja) フラットパネルディスプレイおよびその作製方法
US20070264814A1 (en) Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
JP2007053334A (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
US20060256247A1 (en) Film pattern, device, electro-optic device, electronic apparatus, method of forming the film pattern, and method of manufacturing active matrix substrate
US20050042320A1 (en) Device, method of manufacture thereof, manufacturing method for active matrix substrate, electro-optical apparatus and electronic apparatus
US20130069087A1 (en) Multi-layer wiring substrate, active matrix substrate, image display apparatus using the same, and multi-layer wiring substrate manufacturing method
WO2010008085A1 (en) Screen plate, interlayer insulation film, circuit board, active matrix circuit board, and image display apparatus
JP4755445B2 (ja) 多層配線、それを備える素子基板、それを用いたフラットパネル表示装置、およびその多層配線の製造方法
JP2009272437A (ja) 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
KR20080055886A (ko) 유기 트랜지스터 및 액티브 매트릭스 표시 장치
JP5101097B2 (ja) 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ
JP5195001B2 (ja) 回路基板の製造方法、回路基板、アクティブマトリックス回路基板、画像表示装置
JP4939030B2 (ja) 貫通孔を有する厚膜、及び貫通孔を有する厚膜の製造方法
JP5887881B2 (ja) 配線の形成方法
WO2017026127A1 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP2007140323A (ja) 膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 9