JP2007053334A - 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法 - Google Patents

膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
JP2007053334A
JP2007053334A JP2006080304A JP2006080304A JP2007053334A JP 2007053334 A JP2007053334 A JP 2007053334A JP 2006080304 A JP2006080304 A JP 2006080304A JP 2006080304 A JP2006080304 A JP 2006080304A JP 2007053334 A JP2007053334 A JP 2007053334A
Authority
JP
Japan
Prior art keywords
bank
forming
formation region
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006080304A
Other languages
English (en)
Other versions
JP4677937B2 (ja
Inventor
Toshimitsu Hirai
利充 平井
Katsuyuki Moriya
克之 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006080304A priority Critical patent/JP4677937B2/ja
Priority to KR1020060066878A priority patent/KR100782492B1/ko
Priority to US11/488,856 priority patent/US7582545B2/en
Priority to TW095126431A priority patent/TW200721278A/zh
Publication of JP2007053334A publication Critical patent/JP2007053334A/ja
Application granted granted Critical
Publication of JP4677937B2 publication Critical patent/JP4677937B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • H01L21/3122Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3127Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0568Resist used for applying paste, ink or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0577Double layer of resist having the same pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】幅の異なる幾つかの領域を有するパターン形成領域に機能液を配置する場合等において、形成される膜パターン間での膜厚さを無くした該膜パターンの形成方法を提供する。
【解決手段】本発明の膜パターンの形成方法は、基板18上に第1バンク層35と第2バンク層36とを積層形成する工程と、前記第1バンク層35及び第2バンク層36をパターニングすることで、第1のパターン形成領域56と、該第1のパターン形成領域56に連続し、かつ該第1のパターン形成領域56より幅が広い第2のパターン形成領域55とからなるパターン形成領域13を有するバンク34を形成する工程と、を有し、前記第1バンク層35、第2バンク層36の形成材料がいずれもシロキサン結合を主鎖としてなる材料であり、前記第2バンク層の形成材料が、側鎖にフッ素結合を有する材料であることを特徴としている。
【選択図】図3

Description

本発明は、膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法に関するものである。
電子回路又は集積回路等に使用される所定パターンからなる配線等を形成する方法としては、例えば、フォトリソグラフィ法が広く利用されている。このフォトリソグラフィ法は、真空装置、露光装置等の大規模な設備が必要となる。そして、上記装置では所定パターンからなる配線等を形成するために、複雑な工程を必要とし、また材料使用効率も数%程度でそのほとんどを廃棄せざるを得ず、製造コストが高いという課題がある。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に所定パターンからなる配線等を形成する方法が提案されている(例えば、特許文献1、特許文献2参照)。このインクジェット法では、パターン用の液体材料(機能液)を基板に直接パターン配置し、その後熱処理やレーザー照射を行って所望のパターンを形成する。従って、この方法によれば、フォトリソグラフィ工程が不要となり、プロセスが大幅に簡略化されるとともに、パターン位置に原材料を直接配置することができるので、使用量も削減できるというメリットがある。
ところで、近年、デバイスを構成する回路の高密度化が進み、例えば配線についてもさらなる微細化、細線化が要求されている。しかしながら、上述した液滴吐出法を用いたパターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細なパターンを安定的に形成するのが困難であった。特に、パターンを導電膜とする場合には、上述した液滴の広がりによって、液だまり(バルジ)が生じ、それが断線や短絡等の不具合の発生原因となるおそれがあった。そこで、幅の広い配線形成領域と、この配線形成領域に接続して形成される微細な配線形成領域と、を備えたバンク構造を用いた技術が提案されている(例えば、特許文献3参照)。この技術は、幅の広い配線形成領域に機能液を吐出し、毛細管現象により微細な配線形成領域に機能液を流し込ませて、微細な配線パターンを形成するようになっている。
ここで、微細な配線形成領域の幅と機能液が吐出される配線形成領域の幅との差が大きくなると、通常、機能液は幅の広い配線形成領域を区画するバンクに沿って流れるため、微細な配線形成領域への毛細管現象による機能液の流れ込み量が不足してしまう。すると、形成された微細な配線パターンの膜厚は、他の配線パターンに比べて薄くなってしまう問題がある。
そこで、例えば幅の広い配線形成領域の一部分の幅を狭め、この配線形成領域から微細な配線形成領域への機能液の流入量を増加させることで、微細な配線パターンの厚膜化を図る方法が考えられる。
特開平11−274671号公報 特開2000−216330号公報 特開2005−12181号公報
しかしながら、上述したように配線形成領域(パターン形成領域)の一部の幅を狭めて、微細な配線形成領域(第一のパターン形成領域)に流れ込む機能液の量を増加させる場合、機能液の流れ込み量を適切に調節することが難しく、例えば微細な配線形成領域に機能液が多く流れ込みすぎると、微細な配線パターンは、他の配線パターンに比べて膜厚が厚くなり、微細な配線部分とその他の配線部分との間で膜厚の差が生じてしまう。
すると、例えばこの技術をゲート配線とこれに連続するゲート電極との形成に応用しようとした場合に、これらゲート配線とゲート電極との間で膜厚が異なってしまうことにより、安定したトランジスタ特性が得られ難くなってしまう。
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、幅の異なる領域を有するパターン形成領域に機能液を配置することで膜パターンを均一かつ安定に形成することができる膜パターン形成方法を提供することにある。
本発明の膜パターン形成方法は、上記課題を解決するために、基板上に設けられたバンクによって区画されたパターン形成領域に、機能液を配置して膜パターンを形成する方法において、基板上に第1のバンク形成材料を配置して第1バンク層を形成する工程と、前記第1バンク層上に第2のバンク形成材料を配置して第2バンク層を形成する工程と、前記第1バンク層及び第2バンク層をパターニングすることで、第1のパターン形成領域と、該第1のパターン形成領域に連続し、かつ該第1のパターン形成領域より幅が広い第2のパターン形成領域とからなるパターン形成領域を有するバンクを形成する工程と、を有し、前記第1のバンク形成材料及び第2のバンク形成材料が、いずれもシロキサン結合を主鎖としてなる材料であり、前記第2のバンク形成材料が、側鎖にフッ素結合を有する材料であることを特徴とする。
この形成方法によれば、上層側に配される第2バンク層を、フッ素結合を含む側差を有する第2のバンク形成材料を用いて形成しているので、第2バンク層について優れた撥液性を得ることができる。これにより、パターン形成領域に配した機能液を同領域内に良好に閉じこめることができる。また下層側の第1バンク層については側鎖にフッ素結合を含まないものを用いているので、第1バンク層は機能液に対する親和性が高くなり、機能液をパターン形成領域内に円滑に濡れ広がらせることができる。したがって、本発明によれば、均一かつ迅速に機能液をパターン形成領域内に広がらせることができるとともに、毛細管現象を利用した細部への機能液の供給についても迅速にかつ確実に行えるようになる。これにより、均一な膜厚の膜パターンを短時間のうちに安定的に形成することができる。
また、第1のバンク形成材料及び第2のバンク形成材料について無機質のシロキサン結合を主鎖としてなる材料を用いているので、無機材料からなる耐熱性に優れたバンクを形成することができ、例えば膜パターンを導電膜とする場合には、その焼成温度を高めることができ、導電膜の結晶性を高めて低抵抗の膜を得ることができる。
また本発明の膜パターンの形成方法は、基板上に設けられたバンクによって区画されたパターン形成領域に、機能液を配置して膜パターンを形成する方法において、基板上に第1のバンク形成材料を配置して第1バンク層を形成する工程と、前記第1バンク層上に第2のバンク形成材料を配置して第2バンク層を形成する工程と、前記第1バンク層及び第2バンク層をパターニングすることで、第1のパターン形成領域と、該第1のパターン形成領域に連続し、かつ該第1のパターン形成領域より幅が広い第2のパターン形成領域とからなるパターン形成領域を有するバンクを形成する工程と、を有し、前記第1のバンク形成材料及び第2のバンク形成材料が、いずれもシロキサン結合を主鎖としてなる材料であり、前記第2のバンク形成材料が、フッ素を含有するシラン化合物又は界面活性剤を含む材料であることを特徴とする。
この形成方法によれば、上層側に配される第2バンク層を、フッ素を含有するシラン化合物又は界面活性剤を含む材料からなる第2のバンク形成材料を用いて形成しているので、第2バンク層について優れた撥液性を得ることができる。これにより、パターン形成領域に配した機能液を同領域内に良好に閉じこめることができる。また下層側の第1バンク層については側鎖にフッ素等を含まないものを用いているので、第1バンク層は機能液に対する親和性が高くなり、機能液をパターン形成領域内に円滑に濡れ広がらせることができる。
したがって、本発明によれば、均一かつ迅速に機能液をパターン形成領域内に広がらせることができるとともに、毛細管現象を利用した細部への機能液の供給についても迅速にかつ確実に行えるようになる。これにより、均一な膜厚の膜パターンを短時間のうちに安定的に形成することができる。
また本発明の膜パターンの形成方法は、基板上に設けられたバンクによって区画されたパターン形成領域に、機能液を配置して膜パターンを形成する方法において、基板上に第1のバンク形成材料を配置して第1バンク層を形成する工程と、前記第1バンク層上に第2バンク層を形成する工程と、前記第1バンク層及び第2バンク層をパターニングすることで、第1のパターン形成領域と、該第1のパターン形成領域に連続し、かつ該第1のパターン形成領域より幅が広い第2のパターン形成領域とからなるパターン形成領域を有するバンクを形成する工程と、を有し、前記第1のバンク形成材料はシロキサン結合を主鎖としてなる材料であり、前記第2バンク層はフッ素系の表面処理材料からなることを特徴とする。
この形成方法によれば、上層側に配される第1バンク層の表面処理層たる第2バンク層を、フッ素系の表面処理材料を用いて形成しているので、第2バンク層について優れた撥液性を得ることができる。これにより、パターン形成領域に配した機能液を同領域内に良好に閉じこめることができる。また下層側の第1バンク層については側鎖にフッ素等を含まないものを用いているので、第1バンク層は機能液に対する親和性が高くなり、機能液をパターン形成領域内に円滑に濡れ広がらせることができる。
したがって、本発明によれば、均一かつ迅速に機能液をパターン形成領域内に広がらせることができるとともに、毛細管現象を利用した細部への機能液の供給についても迅速にかつ確実に行えるようになる。これにより、均一な膜厚の膜パターンを短時間のうちに安定的に形成することができる。
本発明の膜パターンの形成方法は、前記パターン形成領域に臨む前記第1バンク層側壁の前記機能液に対する接触角が50°未満であり、前記第2バンク層の前記機能液に対する接触角が前記第1バンク層の接触角より大きい角度である前記バンクを設けることを特徴とする。
この形成方法によれば、下層側に配される第1バンク層の側壁について機能液に対する接触角を50°未満としていることで、パターン形成領域内に配された機能液を特定形状にて濡れ広がらせることができる。すなわち、機能液の濡れ広がりの先端形状を、パターン形成領域の側壁に沿う部分が進行方向へ延びた平面視凹形状とすることができ、均一かつ迅速に機能液をパターン形成領域内に広がらせることができるとともに、毛細管現象を利用した細部への機能液の供給についても迅速にかつ確実に行えるようになる。これにより、均一な膜厚の膜パターンを短時間のうちに安定的に形成することができる。
本発明の膜パターンの形成方法は、前記パターン形成領域の底面部における前記機能液に対する接触角を、前記第1バンク層側壁の接触角以下の角度とすることが好ましい。このような形成方法により、パターン形成領域の全面に均一に機能液を塗れ広がらせることができ、均一な膜パターンの形成に大きく寄与する。上記底面部の接触角が第1バンク層の側壁における接触角より大きい場合には、濡れ広がる際の機能液の先端形状が平面視凸形状になりやすく、均一な濡れ広がりが得られにくくなる。
本発明の膜パターンの形成方法は、前記第2バンク層の前記機能液に対する接触角を50°以上とすることが好ましい。これにより、上層側の第2バンク層で機能液を良好に弾くようにすることができ、第1バンク層と第2バンク層との接触角の差異によって機能液をパターン形成領域内に良好に閉じ込めることができ、正確な平面形状の膜パターンを容易に形成できるようになる。
本発明の膜パターンの形成方法は、前記第1のバンク形成材料が、側鎖に−H、−OH、−(CHCHO)H、−COOH、−COOK、−COONa、−CONH、−SOH、−SONa、−SOK、−OSOH、−OSONa、−OSOK、−PO、−PONa、−PO、−NO、−NH、−NHCl、−NHBr、≡HNCl、≡NHBrから選ばれる1種以上を有する材料であることを特徴とする。このようなバンク形成材料を用いることで、第1バンク層の接触角を容易に50°未満に調整できるようになり、機能液をパターン形成領域内に迅速に濡れ広がらせることができるようになる。
本発明の膜パターンの形成方法は、前記第1のバンク形成材料が、側鎖の一部にアルキル基、アルケニル基、又はアリール基を有する材料であることを特徴とする。本発明では、第1バンク層側壁の接触角が50°未満に調整できればよいので、機能液に対する親和性が比較的低いものであっても用いることが可能である。したがって、側鎖の一部に機能液との親和性が低い有機基が含まれていても構わない。
本発明の膜パターンの形成方法は、前記第2のバンク形成材料が、側鎖に、F基、−CF基、−CF−鎖、−CFCF、−(CFCF、−CFCFCl−、から選ばれる一種以上を有することを特徴とする。これらのフッ素結合を側鎖に含むバンク形成材料を用いることで、第2バンク層の表面に良好な撥液性を容易に付与することができる。
本発明の膜パターンの形成方法は、前記第2バンク層を、前記第1バンク層より薄く形成することを特徴とする。このような形成方法とすれば、より多くの機能液をパターン形成領域内に配置することが可能になり、比較的厚い膜パターンであっても容易に均一に形成可能になる。
本発明の膜パターンの形成方法は、前記パターン形成領域に第1の機能液を配置する工程と、前記パターン形成領域内の第1の機能液を乾燥させて第1乾燥膜を形成する工程と、前記第1乾燥膜上に第2の機能液を配置する工程と、を有し、前記第1の機能液を乾燥させてなる第1乾燥膜の膜厚を、前記第1バンク層の厚さより薄く形成することを特徴とする。
すなわち、本発明は積層構造の膜パターンの形成にも好適に用いることができる。また本発明では、第1バンク層、第2バンク層の接触角がそれぞれ調整されて積層形成されているので、従来のプラズマ処理による撥液性付与を行う形成方法のように、積層構造の膜パターンを形成する場合に、各層の形成工程の間にプラズマ処理等の撥液化処理を設けることを要せず、極めて効率よく積層構造の膜パターンを形成可能である。
積層構造の膜パターンを形成する場合には、第1乾燥膜の形成後その上面に配される第2の機能液についても良好な濡れ広がり性を得るために、第1乾燥膜の厚さを第1バンク層の厚さより薄くし、第2の機能液についても第1バンク層の側壁による濡れ広がりを助長する作用を利用できるようにすることが好ましい。
本発明の膜パターンの形成方法は、前記パターン形成領域に機能液を配置する工程と、前記パターン形成領域内の機能液を乾燥させて乾燥膜を形成する工程と、前記バンクと前記乾燥膜とを一括して焼成する工程と、を有することを特徴とする。
この形成方法によれば、バンクのみの焼成工程を省略できるので、膜パターン形成工程における処理時間の短縮を実現でき、デバイスの製造効率を高めることができる。
本発明の膜パターンの形成方法は、前記パターン形成領域内に複数層の乾燥膜を積層形成した後、該乾燥膜と前記バンクとを一括して焼成することを特徴とする。
形成する膜パターンが積層構造を有するものである場合にも、バンクの焼成と膜パターンの焼成とを一括に行うことができ、膜パターン形成工程の効率を高めることができる。
本発明のデバイスは、先に記載の形成方法を用いて基板上に形成されたバンクと、該バンクに囲まれたパターン形成領域と、該パターン形成領域に形成された膜パターンとを有することを特徴とする。このようなデバイスは均一な膜厚の膜パターンを備えるものであるため、断線、短絡等が生じ難く、電気的特性に優れたものとなる。
本発明のデバイスでは、前記第2のパターン形成領域に形成された膜パターンをゲート配線として、前記第1のパターン形成領域に形成された膜パターンをゲート電極として備えることを特徴とする。このようにすれば、上述した膜パターンの形成方法を用いることにより、ゲート配線とゲート電極との膜厚を略等しくすることができる。これにより、トランジスタ特性を安定させることができ、このトランジスタを備えたデバイスは信頼性が高いものとなる。
本発明のデバイスでは、前記第2のパターン形成領域に形成された膜パターンをソース配線として、前記第1のパターン形成領域に形成された膜パターンをソース電極として備えることを特徴とする。このようにすれば、上述した膜パターンの形成方法を用いることにより、ソース配線とソース電極との膜厚を略等しくすることができる。これにより、トランジスタ特性を安定させることができ、このトランジスタを備えたデバイスは信頼性が高いものとなる。
本発明の電気光学装置は、先に記載のデバイスを備えたことを特徴とする。
本発明の電気光学装置によれば、高精度な電気的特性等を有するデバイスを備えることから、品質や性能の向上を図った電気光学装置を実現することができる。
ここで、本発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、電気光学物質として有機EL(Electro-Luminescence)を用いる有機EL装置、無機ELを用いる無機EL装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置(EPD:Electrophoretic Display)、フィールドエミッションディスプレイ装置(FED:電界放出表示装置:Field Emission Display)等がある。
本発明の電子機器は、先に記載の電気光学装置を備えたことを特徴とする。
本発明の電子機器によれば、品質や性能の向上が図られた電気光学装置を備えることで、信頼性の高いものとなる。
また、本発明のアクティブマトリクス基板の製造方法は、基板上にゲート配線を形成する第1の工程と、前記ゲート配線上にゲート絶縁膜を形成する第2の工程と、前記ゲート絶縁膜を介して半導体層を積層する第3の工程と、前記ゲート絶縁膜の上にソース電極及びドレイン電極を形成する第4の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第5の工程と、前記絶縁材料を配置した上に画素電極を形成する第6の工程と、を有し、前記第1の工程及び前記第4の工程及び前記第6の工程の少なくとも一つの工程において、上述した膜パターンの形成方法を用いることを特徴とする。
また、本発明のアクティブマトリクス基板の製造方法は、その異なる態様として、基板上にソース電極及びドレイン電極を形成する第1の工程と、前記ソース電極及びドレイン電極の上に半導体層を形成する第2の工程と、前記半導体層の上にゲート絶縁膜を介してゲート電極を形成する第3の工程と、前記ドレイン電極と接続する画素電極を形成する第4の工程と、を有し、前記第1の工程及び前記第3の工程及び前記第4の工程の少なくとも一つの工程において、上述した膜パターンの形成方法を用いることを特徴とする。
また、本発明のアクティブマトリクス基板の製造方法は、更に異なる態様として、基板上に半導体層を形成する第1の工程と、前記半導体層上にゲート絶縁膜を介してゲート電極を形成する第2の工程と、前記ゲート絶縁膜に形成したコンタクトホールを介して、前記半導体層のソース領域に接続するソース電極と、前記半導体層のドレイン領域に接続するドレイン電極とを形成する第3の工程と、前記ドレイン電極と接続する画素電極を形成する第4の工程と、を有し、前記第2の工程及び前記第3の工程及び前記第4の工程の少なくとも一つの工程において、上述した膜パターンの形成方法を用いることを特徴とする。以上のような各製造方法は上述の膜パターンの形成方法を採用して電極を形成するものとしているため、信頼性の高いアクティブマトリクス基板を製造することが可能となる。
(第1実施形態)
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
(液滴吐出装置)
まず、本実施形態において、膜パターンを形成するための液滴吐出装置について図1を参照して説明する。
図1は、本発明の膜パターン形成方法に用いられる装置の一例として、液滴吐出法によって基板上に液体材料を配置する液滴吐出装置(インクジェット装置)IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド301と、X軸方向駆動軸304と、Y軸方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。
ステージ307は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持し、基準位置に固定する不図示の固定機構を備えている。本実施形態の場合、後述する基板18を支持するものである。
液滴吐出ヘッド301は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド301の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド301の吐出ノズルからは、ステージ307に支持されている基板Pに対して、上述した導電性微粒子を含むインク(機能液)が吐出される。
X軸方向駆動軸304には、X軸方向駆動モータ302が接続されている。X軸方向駆動モータ302はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸304を回転させる。X軸方向駆動軸304が回転すると、液滴吐出ヘッド301はX軸方向に移動する。
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y軸方向駆動モータ303を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ307をY軸方向に移動する。
制御装置CONTは、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ302に液滴吐出ヘッド301のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ303にステージ307のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構308は、Y軸方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
液滴吐出装置IJは、液滴吐出ヘッド301と基板Pを支持するステージ307とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。従って、液滴吐出ヘッド301の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図1では、液滴吐出ヘッド301は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
図2は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図2において、液体材料(配線パターン用インク、機能液)を収容する液体室312に隣接してピエゾ素子322が設置されている。液体室312には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。
ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させることにより、液体室312が変形し、ノズル325から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度が制御される。
なお、液体材料の吐出原理としては、上述した圧電体素子であるピエゾ素子を用いてインクを吐出させるピエゾ方式の他にも、液体材料を加熱し発生した泡(バブル)により液体材料を吐出させるバブル方式等、公知の様々な技術を適用することができる。このうち、上述したピエゾ方式では、液体材料に熱を加えないため、材料の組成等に影響を与えないという利点を有する。
ここで、機能液L(図5参照)は、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散した溶液からなるものである。
導電性微粒子としては、例えば、Au、Ag、Cu、Pd、Mn、Cr、Co、In、Sn、ZnBi、Niのうちのいずれかを含有する金属微粒子の他、これらの酸化物、合金、金属間化合物、有機塩、有機金属化合物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
(バンク構造体)
次に、本実施形態において基板上の機能液(インク)を位置規制するバンク構造体について図3(a)、(b)を参照して説明する。
図3(a)は、バンク構造体の概略構成を示す平面図である。また、図3(b)は、図3(a)に示すF−F’線矢視における前記バンク構造体の側断面図である。
本実施形態のバンク構造体は、図3(a)、(b)に示すように、基板18上にバンク34が形成された構成を備えている。このバンク34により区画された領域が、機能液を配置するための領域となるパターン形成領域13である。本実施形態のパターン形成領域13は、後述するTFTを構成するゲート配線、及びゲート電極を形成するための基板18上に設けられた領域である。
前記パターン形成領域13は、ゲート配線(膜パターン)に対応する溝状の第1のパターン形成領域55と、この第1のパターン形成領域55に接続し、ゲート電極(膜パターン)に対応する第2のパターン形成領域56とから構成されている。ここで、対応するとは、前記第1のパターン形成領域55、又は前記第2のパターン形成領域56内に配置された機能液を硬化処理等を施すことで、それぞれがゲート配線、又はゲート電極となることを意味している。
具体的には、図3(a)に示すように、第1のパターン形成領域55は、図3(a)中、Y軸方向に延在して形成されている。そして、第2のパターン形成領域56は、第1のパターン形成領域55に対して略垂直方向(図3(a)中、X軸方向)に形成され、かつ前記第1のパターン形成領域55に連続(接続)して設けられている。
また、前記第1のパターン形成領域55の幅は、前記第2のパターン形成領域56の幅よりも広く形成されている。本実施形態では、第1のパターン形成領域55の幅は、前記液滴吐出装置IJから吐出される機能液の飛翔径と略等しいか、あるいは、僅かに大きくなるように形成されている。このようなバンク構造を採用することにより、前記第1のパターン形成領域55に吐出した機能液を毛細管現象を利用して、微細なパターンである第2のパターン形成領域56に機能液を流入させることができるようになっている。
なお、各パターン形成領域55,56における幅とは、各パターン形成領域55,56が延在する方向(X,Y)に対して直交する方向の各パターン形成領域55,56の端部間の長さを表している。図3(a)に示すように、前記第1のパターン形成領域55の幅は長さH1、前記第2のパターン形成領域56の幅は長さH2である。
一方、バンク構造体の断面形状(F−F’断面)は、図3(b)に示すような構成を有している。具体的には、基板18上に多層構造のバンク34を具備してなり、本実施形態では基板18側から第1バンク層35と第2バンク層36との2層構造である。そして、バンク34のうち上層側の第2バンク層36が、第1バンク層35に比して撥液性を有する一方、下層側の第1バンク層35は第2バンク層36に比して相対的に親液性を有している。これにより、機能液がバンク34の上面に着弾した場合にも、当該上面は撥液性を有するため、各パターン形成領域55,56(主に第1のパターン形成領域55)に当該機能液が流入し、パターン形成領域55,56内で機能液が好適に流動することとなる。
本実施形態では、第1バンク層35は、パターン形成領域55,56に臨む側壁35sにおける機能液に対する接触角が50°未満とされている。一方、第2バンク層36は、フッ素結合を側鎖に有するバンク形成材料、ないしフッ素含有シラン化合物若しくは界面活性剤を有するバンク形成材料を用いて形成されており、機能液に対する接触角が第1バンク層35の接触角より大きくされている。第2バンク層36表面における、機能液に対する接触角は50°以上とされることが好ましい。また、機能液の液滴が配されるパターン形成領域13の底面部(基板18の表面18a)は、機能液に対する接触角が前記第1バンク層35の接触角以下の角度とされている。
本実施形態において、第1バンク層35側壁の前記接触角と、前記パターン形成領域13の底面部における前記接触角との和が、小さくなるように前記第1バンク層35の接触角と、前記底面部の接触角とが調整されることが好ましい。このような構成とすることで、さらに機能液Lの濡れ広がり性を改善する効果を得ることができる。
(膜パターンの形成方法)
次に、本実施形態におけるバンク構造体の形成方法、及びこのバンク構造体によって区画されたパターン形成領域13に、膜パターンとしてゲート配線を形成する方法について説明する。
図4は、前記バンク構造体の形成工程を順に示した側部断面図である。図4(a)〜(d)は、図3(a)のF−F’矢視における側断面に沿って第1のパターン形成領域55、及び第2のパターン形成領域56からなるパターン形成領域13を形成する工程を示した図である。また、図5は、図4(a)〜(d)に示した製造工程において形成されたバンク構造に、機能液を配置して膜パターン(ゲート配線)を形成する工程を説明する断面図である。
(バンク材塗布工程)
まず、図4(a)、(b)に示すように、スピンコート法により、基板18の全面に第1のバンク形成材料を塗布して第1バンク層35aを形成し(乾燥条件;80℃/60秒)、さらに第1バンク層35a上に、第2のバンク形成材料を塗布して第2バンク層36aを形成する(乾燥条件;80℃/60秒)。この場合、前記バンク形成材料の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート、インクジェット法等の各種方法を適用することが可能である。
基板18としては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板等の各種材料を使用することができる。基板18の表面に半導体膜、金属膜、誘電体膜、有機膜等の下地層を形成してもよい。
第1のバンク形成材料としては、相対的に機能液に対する親和性の高いものが用いられる。すなわち、シロキサン結合を主鎖としてなり、側鎖に、−H、−OH、−(CHCHO)H、−COOH、−COOK、−COONa、−CONH、−SOH、−SONa、−SOK、−OSOH、−OSONa、−OSOK、−PO、−PONa、−PO、−NO、−NH、−NHCl(アンモニウム塩)、−NHBr(アンモニウム塩)、≡HNCl(ピリジニウム塩)、≡NHBr(ピリジニウム塩)から選ばれる1種以上を有する材料(高分子材料)を用いることができる。
また第1のバンク形成材料としては、上記の材料の他、シロキサン結合を主鎖としてなり、側鎖の一部にアルキル基、アルケニル基、又はアリール基を有する材料も用いることができる。
本実施形態の場合、上記に挙げた第1のバンク形成材料を用いることで、第1バンク層35の側壁における機能液に対する接触角が50°未満に調整される。詳細は後述するが、このように接触角を50°未満に調整することで、第1バンク層35の側壁に沿って延びるように機能液Lをパターン形成領域13内に濡れ広がらせることができ、迅速かつ安定に膜パターンを形成することが可能になる。
一方、第2のバンク形成材料としては、機能液に対する接触角が第1バンク層35より大きいバンク層を形成しうる、機能液に対する親和性が相対的に低いものが用いられる。
すなわち、第2のバンク形成材料としては、シロキサン結合を主鎖としてなり、その側鎖にフッ素結合を含む材料、ないし、シロキサン結合を主鎖としてなる材料であって、フッ素を含有するシラン化合物又は界面活性剤を含むものが用いられる。
上記シロキサン結合を主鎖としてなり、その側鎖にフッ素結合を含む材料としては、側鎖に、F基、−CF基、−CF−鎖、−CFCF、−(CFCF、−CFCFCl−、から選ばれる一種以上を有する材料を挙げることができる。
また、フッ素を含有するシラン化合物(撥液性シラン化合物)としては、含フッ素アルキルシラン化合物が挙げられる。すなわち、Siと結合したパ−フルオロアルキル構造C2n+1で表される構造を有するものであり、下記一般式(1)で表される化合物を例示することができる。式(1)中、nは1から18の整数を、mは2から6までの整数をそれぞれ表している。X及びXは−OR、−R、−Clを示し、X及びXに含まれるRは、炭素数1〜4のアルキル基を示し、aは1〜3の整数である。
のアルコキシ基や塩素基、Si−O−Si結合等を形成するための官能基であり、水により加水分解されてアルコールや酸として脱離する。アルコキシ基としては例えば、メトキシ基、エトキシ基、n−プロポキシ基、イソプロポキシ基、n−ブトキシ基、イソブトキシ基、sec−ブトキシ基、tert−ブトキシ基等を挙げることができる。
の炭素数は脱離するアルコールの分子量が比較的小さく、除去が容易であり形成される膜の緻密性の低下を抑制できるという観点から、1〜4の範囲であることが好ましい。
含フッ素アルキルシラン化合物を用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向して自己組織化膜が形成されるので、膜の表面に均一な撥液性を付与することができる。
(1) C2n+1(CHSiX (3−a)
より具体的には、CF−CHCH−Si(OCH、CF(CF−CHCH−Si(OCH、CF(CF−CHCH−Si(OCH、CF(CF−CHCH−Si(OC、CF(CF−CHCH−Si(OCH、CF(CF11−CHCH−Si(OC、CF(CF−CHCH−Si(CH)(OCH、CF(CF−CHCH−Si(CH)(OCH、CF(CF−CHCH−Si(CH)(OC、CF(CF−CHCH−Si(C)(OC等が挙げられる。
また、Rがパ−フルオロアルキルエーテル構造C2n+1O(C2pO)で表される構造を有するものも挙げることができる。その具体例としては例えば、下記一般式(2)で表される化合物を例示することができる。
(2) C2p+1O(C2pO)(CHSiX (3−a)
(式中、mは2から6の整数を,pは1から4の整数を、rは1から10の整数をそれぞれ表し、XおよびXおよびaは、前出と同じ意味を表す。)具体的な化合物の例としては、CFO(CFO)−CHCH−Si(OC、CFO(CO)−CHCH−Si(OCH、CFO(CO)(CFO)−CHCH−Si(OCH、CFO(CO)−CHCH−Si(OCH、CFO(CO)−CHCH−Si(OCH、CFO(CO)−CHCH−Si(CH)(OC、CFO(CO)−CHCH−Si(C)(OCH等が挙げられる。
フルオロアルキル基やパ−フルオロアルキルエーテル構造を有するシラン化合物は「FAS」と総称される。これらの化合物は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。なお、FASを用いることにより、基板Pとの密着性と良好な撥液性とを得ることができる。
また、界面活性剤としては、一般式(R)で表されるものを用いることができる。式中、Rは疎水性の有機基を表し、Yは親水性の極性基、−OH、−(CHCHO)H、−COOH、−COOA、−CONH、−SOH、−SOA、−OSOH、−OSOA、−PO、−POA、−NO、−NH、−NHB(アンモニウム塩)、≡NHB(ピリジニウム塩)、−NX B(アルキルアンモニウム塩)等である。ただし、Aは1個以上の陽イオンを表し、Bは1個以上の陰イオンを表すものとする。また、Xは前出と同じ炭素数1〜4のアルキル基を意味を表すものとする。
上記一般式で表される界面活性剤は両親媒性化合物であり、親油性の有機基Rに親水性の官能基が結合した化合物である。Yは親水性の極性基を表し、基板との結合あるいは吸着するための官能基であり、有機基Rは親油性を有し、親水面の反対側に並ぶことにより親水面上に親油面が形成される。本実施形態では、界面活性剤は第2バンク層36に撥液性を付与する目的で第2のバンク形成材料に添加されるものであるから、有機基Rがパ−フルオロアルキル構造C2n+1で表される構造を有するものが有用である。より具体的には、F(CFCF1−7−CHCH−N(CHCl、C17SONHC−N(CH)、F(CFCF1−7−CHCHSCHCH−CO−Li、C17SON(C)−CO 、(F(CFCF1−7)CHCHO)1,2PO(ONH 1,2、C1021SO NH 、C13CHCHSOH、C13CHCHSO NH 、C17SON(C)−(CHCHO)0−25H、C17SON(C)−(CHCHO)0−25CH、F(CFCF1−7−CHCHO−(CHCHO)0−25Hが挙げられる。フルオロアルキル基を有する界面活性剤は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。
なお、第2バンク層36を第1バンク層35の表面処理層として構成することもできる。この場合、第2バンク層36を構成するフッ素系の表面処理剤としては、住友3M社製のEGC−1700、EGC−1720等を用いることができる。ただし、表面処理層の膜厚が1μmを超えると、現像工程でのパターン形成不良が発生し易くなる場合がある。表面処理層の膜厚としては、500nm以下が好ましく、例えば50nm〜100nm程度とすることができる。表面処理剤の溶媒としては、例えば、第1バンク層を溶解しにくい、ハイドロフルオロエーテルを用いることができる。
これらの材料を用いることで、第2バンク層36の表面に良好な撥液性を付与することができ、パターン形成領域13に配した機能液を同領域内に閉じこめることができる。また、パターン形成領域13からはずれた位置に着弾した機能液の液滴も、第2バンク層36の撥液性によってパターン形成領域13内に流動させることができ、正確な平面形状と膜厚とを有する膜パターンを形成することができる。
(露光工程)
次に、図4(c)に示すように、基板18上に設けられたバンク層35a、36aに、露光装置(図示しない)からの光をマスクMを介して照射することで、第1のパターン形成領域55、第2のパターン形成領域56を形成する。ここでは、光が照射されることで露光されたバンク層35a、36aは、後述する現像工程により溶解除去可能になる。そして、前述したようなパターン形成領域13を有したバンク構造を形成する。
(現像工程)
次いで、前述した露光工程の後、図4(d)に示すように、露光されたバンク層35a、35bを、例えばTMAH(テトラメチルアンモニウムヒドロキシド)で現像処理し、被露光部を選択的に除去する。その後、焼成(300℃/60分)することで、図4(d)に示すように、第2のパターン形成領域56と、第1のパターン形成領域55とを含むパターン形成領域13をかたどるバンク34を基板18上に形成することができる。
なお、前記バンク34は、機能液に対する親和性の異なる2層のバンク層35,36を積層した構造であり、上層側の第2バンク層36表面は、機能液に対し相対的に撥液性を有したものとなっている。また、第1バンク層35は、親液性を有した材料から構成されているので、パターン形成領域13に臨む第1バンク層35の内側面は親液性となり、機能液が拡がりやすくなっている。
また、上記焼成工程の後、後段の機能液配置工程に先立って、バンク34が形成された基板18をHF(フッ化水素)により洗浄するとよい。300℃程度の高温で焼成処理を行うため、フッ素を含む第2バンク層36からフッ素が蒸発し、パターン形成領域13の底面部(基板表面18a)に付着することがある。このようにパターン形成領域13底面部にフッ素が付着すると、当該底面部における親液性が低下して機能液Lの濡れ広がり性が低下するので、HF洗浄により付着しているフッ素を取り除くことが好ましい。
なお、本実施形態において、バンク34の焼成を行わずに、現像処理により形成されたパターン形成領域13に機能液Lを吐出配置することも可能であり、この場合には、上記HF洗浄は不要である。
(機能液配置工程)
次に、上述した工程により得られたバンク構造によって形成されたパターン形成領域13に、前記液滴吐出装置IJを使用して機能液を吐出配置して、ゲート配線(膜パターン)を形成する工程について説明する。ところで、微細配線パターンである第2のパターン形成領域56には、機能液Lを直接配置することが難しい。よって、第2のパターン形成領域56への機能液Lの配置を、第1のパターン形成領域55に配置した機能液Lを、上述したように毛細管現象により第2のパターン形成領域56に流入させる方法により行うこととする。
まず、図5(a)に示すように、液滴吐出装置IJにより、第1のパターン形成領域55に配線パターン形成材料としての機能液Lを吐出する。液滴吐出装置IJによって第1のパターン形成領域55に配置された機能液Lは、図5(b)に示すように、第1のパターン形成領域55内を濡れ広がる。なお、バンク34の上面に機能液Lが配置されても、当該上面は撥液性を有するため、弾かれて第1のパターン形成領域55に流入することとなる。
また、バンク34の内側面(第1バンク層35の内側面)は、上面に比して親液性を示すため、吐出配置された機能液Lがパターン形成領域13の全域において好適に流動することとなり、図6(a)〜(c)に示すように、機能液Lは第1のパターン形成領域55と第2のパターン形成領域56との間で均一に広がることとなる。
本実施形態では、上述したように、第1バンク層35の側壁において、機能液に対する接触角が50°未満とされていることで、図5(b)に示すように、第1バンク層35の側壁に沿って機能液Lが延びるようにして濡れ広がり、極めて良好な濡れ広がり性を得られるものとなっている。図5(c)は、比較のために示す図であり、第1バンク層35の側壁における接触角が50以上の場合の機能液Lの広がり方を示している。図5(b)に示す本実施形態に係る第1バンク層35側壁の接触角は8°であり、図5(c)に示す例の第1バンク層35側壁の接触角は51°である。第1バンク層35以外の部分の表面特性は(b)、(c)で共通であり、機能液Lも同一のものである。
図5の(b)、(c)の比較から明らかなように、第1バンク層35の側壁の接触角が50°未満とされた本実施形態のものでは、機能液Lが第1バンク層35側壁に沿って延び、広い範囲に濡れ広がっている。これに対し、第1バンク層35の側壁の接触角が50°以上とされた、図5(c)の例では、機能液Lは第1のパターン形成領域55の延在方向で平面視凸形状を成して濡れ広がり、図5(b)に比して狭い領域にしか広がっていない。また、毛細管現象を利用して機能液を広がらせる第2のパターン形成領域56では、かかる差異がより顕著である。
なお、液滴吐出後、同一経過時間における機能液Lの広がり長さW1、W2は、それぞれ約220μm、約80μmであり、図5(b)に示した実施形態に係るものは、図5(c)のものに比して2.7倍程度広がりやすくなっていることが本発明者により確認されている。
また、上記では図5(b)に示す構成における第1バンク層35側壁の接触角が8°である場合について説明したが、本発明者の検証によれば、上記接触角が8°〜44°であるものについて、図5(b)に示す機能液Lの濡れ広がりの先端形状が、バンク側壁に沿った平面視凹状になることが確認されている。一方、上記接触角が50°以上の場合についても複数サンプルで検証した結果、上記先端形状が平面視凸状を成して濡れ広がり、接触角が50°未満のものに比して濡れ広がり性が劣ることが確認されている。
(中間乾燥工程)
続いて、第1のパターン形成領域55及び第2のパターン形成領域56に機能液Lを配置した後、必要に応じて乾燥処理を行う。これにより、機能液Lの分散媒の除去及びパターンの膜厚を確保することができる。具体的には、前記第1のパターン形成領域55に配置された機能液Lが第1配線パターン40となり、前記第2のパターン形成領域56に配置された機能液Lが第2配線パターン41となる。
前記の乾燥処理としては、例えば、基板18を加熱する通常のホットプレート、電気炉、ランプアニールその他の各種方法により行うことが可能である。ここで、ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等のエキシマレーザー等を光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。また、所望の膜厚にするために、中間乾燥工程後に必要に応じて機能液配置工程を繰り返しても良い。
(焼成工程)
機能液Lを配置した後、機能液Lの導電性材料が例えば有機銀化合物の場合、導電性を得るために、熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、機能液Lを配置した後の基板には熱処理や光処理を施すことが好ましい。
熱処理や光処理は通常大気中で行なわれるが、必要に応じて、水素、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理や光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子や有機銀化合物の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機銀化合物の有機分を除去するためには、約200℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行なうことが好ましい。
以上の工程により機能液Lの導電性材料(有機銀化合物)である銀粒子が残留し、導電性膜に変換されることで、図6(c)に示すように、互いの膜厚差がほとんど無い、連続する導電膜パターン、すなわちゲート配線として機能する第1配線パターン40、及びゲート電極として機能する第2配線パターン41を得ることができる。
このように、ゲート配線とゲート電極間での膜厚差を略無くなることで、トランジスタ特性を安定させることができる。
なお、第1実施形態では、バンク34を焼成した後に、機能液Lをパターン形成領域13に吐出配置し、その後機能液Lの乾燥、膜パターンの焼成を行う形成方法としているが、バンク34の焼成と、膜パターンの焼成とを一括に行ってもよい。すなわち、バンク34をパターン形成した後、焼成を行わずに機能液Lの吐出配置を行い、機能液Lの乾燥が終了した後に、一括して焼成を行うこともできる。この場合、高温に加熱するため時間のかかる工程を省略できるため、製造効率を高めることができる。
(第2実施形態)
上記第1実施形態では、形成する膜パターンが単一材料からなる場合について説明したが、本発明に係る膜パターンの形成方法は、形成する膜パターンが複数種の材料の積層構造である場合にも従来に比して有利な形成方法となっている。例えば、電気光学装置の画素を構成するゲート配線では、Ag,Cu,Al等から選ばれる1種又は2種以上の金属材料を用いて形成された基体層と、Ni,Ti,W,Mn等から選ばれる1種又は2種以上の金属材料を用いて形成された被覆層とを積層してなる2層構造を採用することがある。このような2層構造により、基体層を構成するAgやCu,Alのゲート絶縁膜への拡散を被覆層によって防止し、これによりTFTに動作不良や移動度の低下等が生じるのを防止するためである。さらには、上記基体層と基板との間に、両者の密着性を向上させるための密着層(例えばMnが用いられる。)を設けることもある。
上記のような積層構造の膜パターンを形成するに際して、本発明に係る膜パターンの形成方法を用いるならば、第1バンク層35と第2バンク層36とは、それぞれを構成する材料によってその表面における機能液との親和性(接触角)を制御されたものとなっているので、パターン形成領域13に機能液Lを吐出配置した後加熱し、機能液Lを乾燥固化させた後であっても、第1バンク層35及び第2バンク層36の表面における接触角が変化することはない。したがって、上記の例でAg等からなる基体層を形成した後、バンク34に対して改めてプラズマ処理等の表面処理を施さなくても、続けてNi等からなる被覆層を形成することができ、被覆層を形成するための機能液をパターン形成領域内に良好に閉じ込め、かつ同領域内に均一にかつ迅速に濡れ広がらせることが可能である。
なお、本実施形態の如く積層構造の膜パターンを形成するに際しては、下側の層(上記例では基体層)は、乾燥後の膜厚が第1バンク層35の膜厚より薄くなるように、換言すれば、第1バンク層35の膜厚は、下側の層の膜厚より大きくなるように形成する。下側の層によって第1バンク層35の側壁が覆われてしまうと、上側の層(上記例では被覆層)を形成するための機能液を吐出配置した際の機能液の塗れ広がり性が低下することになるからである。なお、積層構造の膜パターンを形成する場合にも、バンク34の焼成と、膜パターンの焼成とを一括に行うことができるのは勿論である。
(デバイス)
次に、本発明の膜パターンの形成方法により形成された膜パターンを備えるデバイスについて説明する。本実施形態においては、ゲート配線を備える画素(デバイス)及びその画素の形成方法について、図7及び図8を参照して説明する。
本実施形態においては、上述したバンク構造体及び膜パターンの形成方法を利用して、ボトムゲート型のTFT30のゲート電極、ソース電極、ドレイン電極等を有する画素を形成する。なお、以下の説明においては、上述した図5、及び図6に示した膜パターン形成工程と同様の工程についての説明は省略する。また、上記実施形態に示す構成要素と共通の構成要素については同一の符号を付す。
(画素の構造)
まず始めに、上述の膜パターンの形成方法によって形成された膜パターンを備える画素(デバイス)の構造について説明する。
図7は、本実施形態の画素構造250を示した図である。
図7に示すように、画素構造250は、基板上に、ゲート配線40(第1配線パターン)と、このゲート配線40から延出して形成されるゲート電極41(第2配線パターン)と、ソース配線42と、このソース配線42から延出して形成されるソース電極43と、ドレイン電極44と、ドレイン電極44に電気的に接続される画素電極45とを備えている。ゲート配線40はX軸方向に延在して形成され、ソース配線42はゲート配線40と交差してY軸方向に延在して形成されている。そして、ゲート配線40とソース配線42との交差点の近傍にはスイッチング素子であるTFTが形成されている。このTFTがオン状態となることにより、TFTに接続される画素電極45に駆動電流が供給されるようになっている。
ここで、図7に示すように、ゲート電極41の幅H2は、ゲート配線40の幅H1よりも狭く形成されている。例えば、ゲート電極41の幅H2は10μmであり、ゲート配線40の幅H1は20μmである。このゲート配線40、及びゲート電極41は、前述した実施形態により形成されたものである。
また、ソース電極43の幅H5は、ソース配線42の幅H6よりも狭く形成されている。例えば、ソース電極43の幅H5は10μmであり、ソース配線42の幅H6は20μmである。本実施形態では、膜パターン形成方法を適用することで、微細パターンであるソース電極43に毛細管現象によって機能液を流入させて形成している。
また、図7に示すように、ゲート配線40の一部には、配線幅が他の領域に比べて狭くなった絞り部57が設けられている。そして、この絞り部57上で、ゲート配線40と交差するソース配線42側にも同様な絞り部が設けられている。このように、ゲート配線40とソース配線42との交差部分において、それぞれの配線幅を狭く形成することで、この交差部分において容量が蓄積されるのを防止するようになっている。
(画素の形成方法)
図8(a)〜(e)は、図7に示すC−C’線に沿った画素構造250の形成工程を示した断面図である。なお、画素電極の形成時にも上述した本発明に係る膜パターンの形成方法を採用することもできる。
図8(a)に示すように、上述した方法によって形成されたゲート電極41を含むバンク34面上に、プラズマCVD法等により、ゲート絶縁膜39を成膜する。ここで、ゲート絶縁膜39は窒化シリコンからなる。次に、ゲート絶縁膜39上に活性層を成膜する。
続けて、フォトリソグラフィ処理及びエッチング処理により、図8(a)に示すように所定形状にパターニングしてアモルファスシリコン膜46を形成する。
次に、アモルファスシリコン膜46上にコンタクト層47を成膜する。続けて、フォトリソグラフィ処理及びエッチング処理により、図8(a)に示すように所定形状にパターニングする。なお、コンタクト層47はn型シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。
次に、図8(b)に示すように、スピンコート法等により、コンタクト層47上を含む全面にバンク材を塗布する。この場合、前記バンク形成材料の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート、インクジェット法等の各種方法を適用することが可能である。ここで、バンク材を構成する材料としては、形成後に光透過性と撥液性を備える必要があるため、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。より好ましくは、シロキサン結合を有するバンク材料が焼成工程における耐熱性、透過率という点でより好適に用いられる。そして、このバンク材に撥液性を持たせるためにCFプラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す。また、このような処理の代わりに、バンクの素材自体に予め撥液成分(フッ素基等)を充填しておいてもよい。この場合には、CFプラズマ処理等を省略することができる。
次に、1画素ピッチの1/20〜1/10となるソース/ドレイン電極用バンク34dを形成する。具体的には、まず、フォトリソグラフィ処理により、ゲート絶縁膜39の上面に塗布したバンク形成材のソース電極43に対応する位置にソース電極用形成領域43aを形成し、同様にドレイン電極44に対応する位置にドレイン電極用形成領域44aを形成する。
なお、このソース/ドレイン電極用バンク34dについて、先の実施形態で説明した第1バンク層35と第2バンク層36との積層構造を有するバンク34と同様のものを形成して用いることができる。すなわち、ソース/ドレイン電極を形成する工程について本発明に係る膜パターンの形成方法を適用することができる。
機能液に対する接触角が50°未満である第1バンク層35と、前記接触角が第1バンク層35より大きい第2バンク層36とを積層した構造を採用することで、機能液を良好に塗れ広がらせ、均一かつ均質なソース電極、ドレイン電極を形成することが可能になる。特に、ソース電極、ドレイン電極について、先の第2実施形態で説明したような複数材料の積層構造を採用する場合には、膜パターンの積層に際してバンクの撥液化処理をやり直す必要が無くなるので、製造効率を向上させることができる。
次に、ソース/ドレイン電極用バンク34dに形成したソース電極用形成領域43a及びドレイン電極用形成領域44aに機能液Lを配置して、ソース電極43及びドレイン電極44を形成する。具体的には、まず、液滴吐出装置IJによって、ソース配線用形成領域に機能液Lを配置する(図示省略)。ソース電極用形成領域43aの幅H5は、図7に示すように、ソース配線用溝部の幅H6よりも狭く形成されている。そのため、ソース配線用溝部に配置した機能液Lは、ソース配線に設けられた絞り部によって一次的に堰き止められ、毛細管現象によりソース電極用形成領域43aに流入する。これにより、図8(c)に示すように、ソース電極43が形成される。また、ドレイン電極用形成領域に機能液を吐出してドレイン電極44を形成する(図示せず)。
次に、図8(c)に示すように、ソース電極43及びドレイン電極44を形成した後、ソース/ドレイン電極用バンク34dを除去する。そして、コンタクト層47上に残ったソース電極43及びドレイン電極44の各々をマスクとして、ソース電極43及びドレイン電極44間に形成されているコンタクト層47のn型シリコン膜をエッチングする。
このエッチング処理により、ソース電極43及びドレイン電極44間に形成されているコンタクト層47のn型のシリコン膜が除去され、nシリコン膜の下層に形成されるアモルファスシリコン膜46の一部が露出する。このようにして、ソース電極43の下層には、nシリコンからなるソース領域32が形成され、ドレイン電極44の下層には、nシリコンからなるドレイン領域33が形成される。そして、これらのソース領域32及びドレイン領域33の下層には、アモルファスシリコンからなるチャネル領域(アモルファスシリコン膜46)が形成される。
以上説明した工程により、ボトムゲート型のTFT30を形成する。
次に、図8(d)に示すように、ソース電極43、ドレイン電極44、ソース領域32、ドレイン領域33、及び露出したシリコン層上に、蒸着法、スパッタ法等によりパッシベーション膜38(保護膜)を成膜する。続けて、フォトリソグラフィ処理及びエッチング処理により、後述する画素電極45が形成されるゲート絶縁膜39上のパッシベーション膜38を除去する。同時に、画素電極45とソース電極43とを電気的に接続するために、ドレイン電極44上のパッシベーション膜38にコンタクトホール49を形成する。
次に、図8(e)に示すように、画素電極45が形成されるゲート絶縁膜39を含む領域に、バンク材を塗布する。ここで、バンク材は、上述したように、アクリル樹脂、ポリイミド樹脂、ポリシラザン等の材料を含有している。続けて、このバンク材(画素電極用バンク34e)上面にプラズマ処理等により撥液処理を施す。次に、フォトリソグラフィ処理により、画素電極45が形成される領域を区画する画素電極用バンク34eを形成する。
なお、この画素電極用バンク34eについても、本発明に係る膜パターンの形成方法で用いる積層構造のバンクを形成することがより望ましい。側面が撥インク性であると、画素電極用インクがバンクとの接触面で弾かれやすく、また液滴形状が凸形状を示しやすくなり、平坦化に乾燥・焼成等での条件設定が必要となる。
次に、インクジェット法、蒸着法等により、上記画素電極用バンク34eに区画された領域にITO(Indium Tin Oxide)からなる画素電極45を形成する。また、画素電極45を上述したコンタクトホール49に充填させることによって、画素電極45とドレイン電極44との電気的接続が確保される。なお、本実施形態においては、画素電極用バンク34eの上面に撥液処理を施し、かつ、上記画素電極用溝部に親液処理を施す。そのため、画素電極45を画素電極用溝部からはみ出すことなく形成することができる。
以上説明したような工程により、図7に示した本実施形態の画素を形成することができる。
(電気光学装置)
次に、上記バンク構造を用いた膜パターンの形成方法により形成した画素(デバイス)を備える本発明の電気光学装置の一例である液晶表示装置について説明する。
図9は、本発明にかかる液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図である。図10は図9のH−H’線に沿う断面図である。図11は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
図9及び図10において、本実施の形態の液晶表示装置(電気光学装置)100は、対をなすTFTアレイ基板10と対向基板20とが光硬化性の封止材であるシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶50が封入、保持されている。
シール材52の形成領域の内側の領域には、遮光性材料からなる周辺見切り53が形成されている。シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材206が配設されている。
なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置100においては、使用する液晶50の種類、すなわち、TN(Twisted Nematic)モード、C−TN法、VA方式、IPS方式モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置100の画像表示領域においては、図11に示すように、複数の画素100aがマトリクス状に構成されているとともに、これらの画素100aの各々には、画素スイッチング用のTFT(スイッチング素子)30が形成されており、画素信号S1、S2、…、Snを供給するデータ線6aがTFT30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のデータ線6a同士に対して、グループごとに供給するようにしてもよい。また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
画素電極19は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極19を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図10に示す対向基板20の対向電極121との間で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極19と対向電極121との間に形成される液晶容量と並列に蓄積容量60が付加されている。例えば、画素電極19の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
図12は、上記バンク構造及びパターン形成方法により形成した画素を備える有機EL装置の側断面図である。以下、図12を参照しながら、有機EL装置の概略構成を説明する。
図12において、有機EL装置401は、基板411、回路素子部421、画素電極431、バンク部441、発光素子451、陰極461(対向電極)、及び封止基板471から構成された有機EL素子402に、フレキシブル基板(図示略)の配線及び駆動IC(図示略)を接続したものである。回路素子部421は、アクティブ素子であるTFT30が基板411上に形成され、複数の画素電極431が回路素子部421上に整列して構成されたものである。そして、TFT30を構成するゲート配線61が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極431間にはバンク部441が格子状に形成されており、バンク部441により生じた凹部開口444に、発光素子451が形成されている。なお、発光素子451は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機EL装置401は、フルカラー表示を実現するものとなっている。陰極461は、バンク部441及び発光素子451の上部全面に形成され、陰極461の上には封止用基板471が積層されている。
有機EL素子を含む有機EL装置401の製造プロセスは、バンク部441を形成するバンク部形成工程と、発光素子451を適切に形成するためのプラズマ処理工程と、発光素子451を形成する発光素子形成工程と、陰極461を形成する対向電極形成工程と、封止用基板471を陰極461上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口444、すなわち画素電極431上に正孔注入層452及び発光層453を形成することにより発光素子451を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層452を形成するための液状体材料を各画素電極431上に吐出する第1吐出工程と、吐出された液状体材料を乾燥させて正孔注入層452を形成する第1乾燥工程とを有している。また、発光層形成工程は、発光層453を形成するための液状体材料を正孔注入層452の上に吐出する第2吐出工程と、吐出された液状体材料を乾燥させて発光層453を形成する第2乾燥工程とを有している。なお、発光層453は、前述したように赤、緑、青の3色に対応する材料によって3種類のものが形成されるようになっており、したがって前記の第2吐出工程は、3種類の材料をそれぞれに吐出するために3つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第1吐出工程と、発光層形成工程における第2吐出工程とで前記の液滴吐出装置IJを用いることができる。よって、微細な膜パターンを有する場合であっても、均一な膜パターンを得ることができる。
本発明の電気光学装置によれば、高精度な電気的特性等を有するデバイスを備えることから、品質や性能の向上を図った電気光学装置を実現することができる。
また、本発明にかかる電気光学装置としては、上記の他に、PDP(プラズマディスプレイパネル)や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
(電子機器)
次に、本発明の電子機器の具体例について説明する。
図13は、携帯電話の一例を示した斜視図である。図13において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図13に示す電子機器は、上記実施形態のバンク構造を有するパターン形成方法により形成された液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
なお、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明はかかる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態においては、フォトリソグラフィ処理及びエッチング処理により、所望パターンのバンク構造を形成していた。これに対して、上記形成方法に代えて、レーザーを用いてパターニングすることにより、所望のパターンを形成するようにしてもよい。
なお、第1パターン形成領域55の面積が機能液の着弾径に比して十分に大きい場合、バンク34を必ずしも撥液化する必要はない。この場合、撥液化処理を施さなくてもパターン形成領域55,56内に機能液が好適に濡れ広がることとなる。
また、上記本実施形態の膜パターンの形成方法は、図14や図15に示したようなアクティブマトリクス基板の製造時に適用することができる。具体的には、図14はコプレナー構造のトランジスタを備えるアクティブマトリクス基板の一例を示す断面模式図であって、基板48上に半導体層46が形成され、半導体層46上にはゲート絶縁膜39を介してゲート電極41が形成されている。ゲート電極41はバンク34によって囲まれてパターンが形成されてなり、当該バンク34は層間絶縁層としても機能している。そして、バンク34及びゲート絶縁膜39にはコンタクトホールが形成され、当該コンタクトホールを介して半導体層46のソース領域に接続されるソース電極43と、半導体層46のドレイン領域に接続されるドレイン電極44とが形成されている。なお、ドレイン電極44には画素電極が接続される。
一方、図15はスタガー構造のトランジスタを備えるアクティブマトリクス基板の一例を示す断面模式図であって、基板48上にソース電極43とドレイン電極44とが形成され、当該ソース電極43とドレイン電極44上には半導体層46が形成されている。また、半導体層46上にはゲート絶縁膜39を介してゲート電極41が形成されている。ゲート電極41はバンク34によって囲まれてパターンが形成されてなり、当該バンク34は層間絶縁層としても機能している。なお、ドレイン電極44には画素電極が接続される。
以上のようなアクティブマトリクス基板の製造時には、上述した膜パターンの形成方法を適用することができる。つまり、例えばバンク34によって囲まれた領域にゲート電極41を形成する際には、本発明に係る上記膜パターンの形成方法を採用すれば、信頼性の高いゲート電極を形成することが可能となる。なお、当該膜パターンの形成方法は、ゲート電極の形成工程に限らず、例えばソース電極やドレイン電極、さらには画素電極の形成工程においても採用することが可能である。
本発明の液滴吐出装置の概略構成を示す斜視図である。 ピエゾ方式による液状体の吐出原理を説明するための図である。 (a)はバンク構造の平面図、(b)は(a)の側断面図である。 (a)〜(d)はバンク構造を形成する工程を示す側断面図である。 (a)〜(c)は配線パターンの形成工程を説明するための側断面図である。 (a)〜(c)は配線パターンの形成工程を説明するための側断面図である。 表示領域である1画素を模式的に示す平面図である。 (a)〜(e)は1画素の形成工程を示す断面図である。 液晶表示装置を対向基板の側から見た平面図である。 図9のH−H’線に沿う液晶表示装置の断面図である。 液晶表示装置の等価回路図である。 有機EL装置の部分拡大断面図である。 本発明の電子機器の具体例を示す図である。 アクティブマトリクス基板の一例を模式的に示す断面図。 アクティブマトリクス基板の異なる例を模式的に示す断面図。
符号の説明
L…機能液、34…バンク、35…第1バンク層、36…第2バンク層、35a,36a…バンク層(バンク形成材料)、40…ゲート配線(膜パターン)、41…ゲート電極(膜パターン)、42…ソース配線(膜パターン)、43…ソース電極(膜パターン)、55…第1のパターン形成領域、56…第2のパターン形成領域、250…画素構造(デバイス)、600…携帯電話(電子機器)

Claims (22)

  1. 基板上に設けられたバンクによって区画されたパターン形成領域に、機能液を配置して膜パターンを形成する方法において、
    基板上に第1のバンク形成材料を配置して第1バンク層を形成する工程と、
    前記第1バンク層上に第2のバンク形成材料を配置して第2バンク層を形成する工程と、
    前記第1バンク層及び第2バンク層をパターニングすることで、第1のパターン形成領域と、該第1のパターン形成領域に連続し、かつ該第1のパターン形成領域より幅が広い第2のパターン形成領域とからなるパターン形成領域を有するバンクを形成する工程と、を有し、
    前記第1のバンク形成材料及び第2のバンク形成材料が、いずれもシロキサン結合を主鎖としてなる材料であり、前記第2のバンク形成材料が、側鎖にフッ素結合を有する材料であることを特徴とする膜パターンの形成方法。
  2. 基板上に設けられたバンクによって区画されたパターン形成領域に、機能液を配置して膜パターンを形成する方法において、
    基板上に第1のバンク形成材料を配置して第1バンク層を形成する工程と、
    前記第1バンク層上に第2のバンク形成材料を配置して第2バンク層を形成する工程と、
    前記第1バンク層及び第2バンク層をパターニングすることで、第1のパターン形成領域と、該第1のパターン形成領域に連続し、かつ該第1のパターン形成領域より幅が広い第2のパターン形成領域とからなるパターン形成領域を有するバンクを形成する工程と、を有し、
    前記第1のバンク形成材料及び第2のバンク形成材料が、いずれもシロキサン結合を主鎖としてなる材料であり、前記第2のバンク形成材料が、フッ素を含有するシラン化合物又は界面活性剤を含む材料であることを特徴とする膜パターンの形成方法。
  3. 基板上に設けられたバンクによって区画されたパターン形成領域に、機能液を配置して膜パターンを形成する方法において、
    基板上に第1のバンク形成材料を配置して第1バンク層を形成する工程と、
    前記第1バンク層上に第2バンク層を形成する工程と、
    前記第1バンク層及び第2バンク層をパターニングすることで、第1のパターン形成領域と、該第1のパターン形成領域に連続し、かつ該第1のパターン形成領域より幅が広い第2のパターン形成領域とからなるパターン形成領域を有するバンクを形成する工程と、を有し、
    前記第1のバンク形成材料はシロキサン結合を主鎖としてなる材料であり、前記第2バンク層はフッ素系の表面処理材料からなることを特徴とする膜パターンの形成方法。
  4. 前記パターン形成領域に臨む前記第1バンク層側壁の前記機能液に対する接触角が50°未満であり、前記第2バンク層の前記機能液に対する接触角が前記第1バンク層の接触角より大きい角度である前記バンクを設けることを特徴とする請求項1ないし3のいずれか1項に記載の膜パターンの形成方法。
  5. 前記パターン形成領域の底面部における前記機能液に対する接触角を、前記第1バンク層側壁の接触角以下の角度とすることを特徴とする請求項4に記載の膜パターンの形成方法。
  6. 前記第2バンク層の前記機能液に対する接触角を50°以上とすることを特徴とする請求項1から5のいずれか1項に記載の膜パターンの形成方法。
  7. 前記第1のバンク形成材料が、側鎖に−H、−OH、−(CHCHO)H、−COOH、−COOK、−COONa、−CONH、−SOH、−SONa、−SOK、−OSOH、−OSONa、−OSOK、−PO、−PONa、−PO、−NO、−NH、−NHCl、−NHBr、≡HNCl、≡NHBrから選ばれる1種以上を有する材料であることを特徴とする請求項1から6のいずれか1項に記載の膜パターンの形成方法。
  8. 前記第1のバンク形成材料が、側鎖の一部にアルキル基、アルケニル基、又はアリール基を有する材料であることを特徴とする請求項7に記載の膜パターンの形成方法。
  9. 前記第2のバンク形成材料が、側鎖に、F基、−CF基、−CF−鎖、−CFCF、−(CFCF、−CFCFCl−、から選ばれる一種以上を有することを特徴とする請求項1から8のいずれか1項に記載の膜パターンの形成方法。
  10. 前記第2バンク層を、前記第1バンク層より薄く形成することを特徴とする請求項1から9のいずれか1項に記載の膜パターンの形成方法。
  11. 前記パターン形成領域に第1の機能液を配置する工程と、
    前記パターン形成領域内の第1の機能液を乾燥させて第1乾燥膜を形成する工程と、
    前記第1乾燥膜上に第2の機能液を配置する工程と、
    を有し、
    前記第1の機能液を乾燥させてなる第1乾燥膜の膜厚を、前記第1バンク層の厚さより薄く形成することを特徴とする請求項1から10のいずれか1項に記載の膜パターンの形成方法。
  12. 前記パターン形成領域に機能液を配置する工程と、
    前記パターン形成領域内の機能液を乾燥させて乾燥膜を形成する工程と、
    前記バンクと前記乾燥膜とを一括して焼成する工程と、
    を有することを特徴とする請求項1から11のいずれか1項に記載の膜パターンの形成方法。
  13. 前記パターン形成領域内に複数層の乾燥膜を積層形成した後、該乾燥膜と前記バンクとを一括して焼成することを特徴とする請求項12に記載の膜パターンの形成方法。
  14. 請求項1から13のいずれか1項に記載の形成方法を用いて基板上に形成されたバンクと、該バンクに囲まれたパターン形成領域と、該パターン形成領域に形成された膜パターンとを有することを特徴とするデバイス。
  15. 前記第2のパターン形成領域に形成された膜パターンをゲート配線として、前記第1のパターン形成領域に形成された膜パターンをゲート電極として備えることを特徴とする請求項14に記載のデバイス。
  16. 前記第2のパターン形成領域に形成された膜パターンをソース配線として、前記第1のパターン形成領域に形成された膜パターンをソース電極として備えることを特徴とする請求項14に記載のデバイス。
  17. 前記第2のパターン形成領域に形成された膜パターンをドレイン配線として、前記第1のパターン形成領域に形成された膜パターンをドレイン電極として備えることを特徴とする請求項14に記載のデバイス。
  18. 請求項14から17のいずれか1項に記載のデバイスを備えたことを特徴とする電気光学装置。
  19. 請求項18に記載の電気光学装置を備えたことを特徴とする電子機器。
  20. アクティブマトリクス基板の製造方法であって、
    基板上にゲート配線を形成する第1の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第2の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第3の工程と、
    前記ゲート絶縁膜の上にソース電極及びドレイン電極を形成する第4の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第5の工程と、
    前記絶縁材料を配置した上に画素電極を形成する第6の工程と、を有し、
    前記第1の工程及び前記第4の工程及び前記第6の工程の少なくとも一つの工程において、請求項1ないし13のいずれか1項に記載の膜パターンの形成方法を用いることを特徴とするアクティブマトリクス基板の製造方法。
  21. アクティブマトリクス基板の製造方法であって、
    基板上にソース電極及びドレイン電極を形成する第1の工程と、
    前記ソース電極及びドレイン電極の上に半導体層を形成する第2の工程と、
    前記半導体層の上にゲート絶縁膜を介してゲート電極を形成する第3の工程と、
    前記ドレイン電極と接続する画素電極を形成する第4の工程と、を有し、
    前記第1の工程及び前記第3の工程及び前記第4の工程の少なくとも一つの工程において、請求項1ないし13のいずれか1項に記載の膜パターンの形成方法を用いることを特徴とするアクティブマトリクス基板の製造方法。
  22. アクティブマトリクス基板の製造方法であって、
    基板上に半導体層を形成する第1の工程と、
    前記半導体層上にゲート絶縁膜を介してゲート電極を形成する第2の工程と、
    前記ゲート絶縁膜に形成したコンタクトホールを介して、前記半導体層のソース領域に接続するソース電極と、前記半導体層のドレイン領域に接続するドレイン電極とを形成する第3の工程と、
    前記ドレイン電極と接続する画素電極を形成する第4の工程と、を有し、
    前記第2の工程及び前記第3の工程及び前記第4の工程の少なくとも一つの工程において、請求項1ないし13のいずれか1項に記載の膜パターンの形成方法を用いることを特徴とするアクティブマトリクス基板の製造方法。
JP2006080304A 2005-07-20 2006-03-23 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法 Expired - Fee Related JP4677937B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006080304A JP4677937B2 (ja) 2005-07-20 2006-03-23 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
KR1020060066878A KR100782492B1 (ko) 2005-07-20 2006-07-18 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
US11/488,856 US7582545B2 (en) 2005-07-20 2006-07-18 Forming method for film pattern, device, electro-optical apparatus, electronic apparatus, and manufacturing method for active matrix substrate
TW095126431A TW200721278A (en) 2005-07-20 2006-07-19 Forming method for film pattern, device, electro-optical apparatus, electronic apparatus, and manufacturing method for active matrix substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005210653 2005-07-20
JP2006080304A JP4677937B2 (ja) 2005-07-20 2006-03-23 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007053334A true JP2007053334A (ja) 2007-03-01
JP4677937B2 JP4677937B2 (ja) 2011-04-27

Family

ID=37679624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080304A Expired - Fee Related JP4677937B2 (ja) 2005-07-20 2006-03-23 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法

Country Status (4)

Country Link
US (1) US7582545B2 (ja)
JP (1) JP4677937B2 (ja)
KR (1) KR100782492B1 (ja)
TW (1) TW200721278A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010033925A (ja) * 2008-07-30 2010-02-12 Mitsubishi Chemicals Corp 有機薄膜パターニング用基板およびその製造方法、有機電界発光素子およびその製造方法、並びに有機el表示装置および有機el照明
JP2010098301A (ja) * 2008-09-19 2010-04-30 Mitsubishi Chemicals Corp 有機薄膜パターニング用基板、有機電界発光素子、並びにこれを用いた有機el表示装置および有機el照明
JP2010262971A (ja) * 2009-04-30 2010-11-18 Dainippon Printing Co Ltd 有機半導体素子、およびその製造方法
JP2010278010A (ja) * 2009-06-01 2010-12-09 Samsung Mobile Display Co Ltd 有機発光素子
JP2012500488A (ja) * 2008-08-21 2012-01-05 ケンブリッジ ディスプレイ テクノロジー リミテッド 有機電子デバイス、および、溶液プロセス技術を用いて有機電子デバイスを作製する方法
WO2012111595A1 (ja) * 2011-02-14 2012-08-23 住友化学株式会社 有機エレクトロルミネッセンス装置とその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
KR100714011B1 (ko) * 2005-11-30 2007-05-04 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
GB2455747B (en) 2007-12-19 2011-02-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
GB2458454B (en) 2008-03-14 2011-03-16 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
JP2010034031A (ja) * 2008-06-30 2010-02-12 Panasonic Corp プラズマディスプレイパネルおよびその製造方法
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
JP5672678B2 (ja) * 2009-08-21 2015-02-18 Tdk株式会社 電子部品及びその製造方法
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
WO2012053625A1 (ja) * 2010-10-22 2012-04-26 ソニー株式会社 パターン基体およびその製造方法ならびに情報入力装置および表示装置
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US10544329B2 (en) 2015-04-13 2020-01-28 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
KR20180017163A (ko) 2015-06-12 2018-02-20 메르크 파텐트 게엠베하 플루오로폴리머 뱅크 구조들을 갖는 유기 전자 디바이스들
KR102486552B1 (ko) * 2018-01-15 2023-01-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP2003059940A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2004241751A (ja) * 2002-04-22 2004-08-26 Seiko Epson Corp 薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器
JP2004363561A (ja) * 2003-05-12 2004-12-24 Seiko Epson Corp パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005012181A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005013985A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2005046828A (ja) * 2003-07-15 2005-02-24 Seiko Epson Corp 層パターン製造方法、配線製造方法、電子機器の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP4815761B2 (ja) 2003-11-27 2011-11-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
KR200437898Y1 (ko) * 2006-12-01 2008-01-07 김영준 차량용 순간온수기
KR200497901Y1 (ko) * 2021-03-24 2024-03-28 이창훈 파이프 조인트

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP2003059940A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2004241751A (ja) * 2002-04-22 2004-08-26 Seiko Epson Corp 薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器
JP2004363561A (ja) * 2003-05-12 2004-12-24 Seiko Epson Corp パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005012181A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005013985A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2005046828A (ja) * 2003-07-15 2005-02-24 Seiko Epson Corp 層パターン製造方法、配線製造方法、電子機器の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010033925A (ja) * 2008-07-30 2010-02-12 Mitsubishi Chemicals Corp 有機薄膜パターニング用基板およびその製造方法、有機電界発光素子およびその製造方法、並びに有機el表示装置および有機el照明
JP2012500488A (ja) * 2008-08-21 2012-01-05 ケンブリッジ ディスプレイ テクノロジー リミテッド 有機電子デバイス、および、溶液プロセス技術を用いて有機電子デバイスを作製する方法
JP2010098301A (ja) * 2008-09-19 2010-04-30 Mitsubishi Chemicals Corp 有機薄膜パターニング用基板、有機電界発光素子、並びにこれを用いた有機el表示装置および有機el照明
JP2010262971A (ja) * 2009-04-30 2010-11-18 Dainippon Printing Co Ltd 有機半導体素子、およびその製造方法
JP2010278010A (ja) * 2009-06-01 2010-12-09 Samsung Mobile Display Co Ltd 有機発光素子
WO2012111595A1 (ja) * 2011-02-14 2012-08-23 住友化学株式会社 有機エレクトロルミネッセンス装置とその製造方法

Also Published As

Publication number Publication date
KR100782492B1 (ko) 2007-12-05
JP4677937B2 (ja) 2011-04-27
KR20070011140A (ko) 2007-01-24
US7582545B2 (en) 2009-09-01
TW200721278A (en) 2007-06-01
US20070020899A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4677937B2 (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100864649B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
US7767504B2 (en) Methods for forming film patterns by disposing a liquid within a plural-level partition structure
JP3922280B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP4507978B2 (ja) 膜パターンの形成方法
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
JP4096933B2 (ja) パターンの形成方法
JP4200981B2 (ja) バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4670596B2 (ja) 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4075929B2 (ja) パターン形成方法
JP4816209B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007243114A (ja) 薄膜パターン形成方法及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2006043623A (ja) パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2007288203A (ja) 薄膜トランジスタ
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007103760A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees