JP2004241751A - 薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器 - Google Patents

薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器 Download PDF

Info

Publication number
JP2004241751A
JP2004241751A JP2003107693A JP2003107693A JP2004241751A JP 2004241751 A JP2004241751 A JP 2004241751A JP 2003107693 A JP2003107693 A JP 2003107693A JP 2003107693 A JP2003107693 A JP 2003107693A JP 2004241751 A JP2004241751 A JP 2004241751A
Authority
JP
Japan
Prior art keywords
thin film
substrate
heat treatment
liquid material
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003107693A
Other languages
English (en)
Other versions
JP2004241751A5 (ja
JP4543617B2 (ja
Inventor
Kazuo Yudasaka
一夫 湯田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003107693A priority Critical patent/JP4543617B2/ja
Priority to US10/419,123 priority patent/US7141492B2/en
Publication of JP2004241751A publication Critical patent/JP2004241751A/ja
Publication of JP2004241751A5 publication Critical patent/JP2004241751A5/ja
Application granted granted Critical
Publication of JP4543617B2 publication Critical patent/JP4543617B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】液体材料を用いて、安全に、低コストで、且つ高性能な薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器を提供する。
【解決手段】基板上に薄膜の構成成分を含有する液体材料を塗布する塗布装置21と、液体材料が塗布された基板を加熱する熱処理装置22、23、24とを備えた薄膜形成装置である。塗布装置21および熱処理装置22、23、24には、基板に各処理を施す処理室内の雰囲気をそれぞれ独立して制御する制御機構が備えられている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器に関する。
【0002】
【従来の技術】
従来、各種電子機器に採用されている半導体装置は、半導体膜、絶縁膜、及び導電膜等の薄膜で構成されているのが一般的である。絶縁膜及び導電膜の形成には、主にCVD(ChemicalVaporDeposition)法やスパッタ法が採用されている。また、半導体膜であるシリコン膜の形成には、モノシランガスやジシランガスを用いた熱CVD法やプラズマCVD、光CVD等が採用されている。
【0003】
これに対して、従来のCVD法やスパッタ法における問題、すなわち、精度の高い真空装置や、プラズマ等を発生させるための電源装置等が必要となるために、薄膜を形成する装置が高価でかつ大掛かりなものとなる問題を解決する方法として、近年、従来の前記成膜法とは異なる手法により半導体装置を製造する方法が提案されている。
【0004】
例えば、液体材料を基板に塗布して塗布膜を形成し、該塗布膜を熱処理することにより所望の薄膜を形成する方法がある。該薄膜の形成工程としては、基板上の成膜面への液体材料の塗布工程と、塗布面への熱処理工程が挙げられる。この工程によれば、小型で安価な装置により、生産性が高く、低コストで薄膜形成ができ、結果的に低コストの薄膜デバイスを製造することが可能となる。
【0005】
前記塗布工程としては、スピンコート法又は液滴吐出法(いわゆるインクジェット法)による塗布方法が一般に採用される。スピンコート法では、例えば、処理液の変更等に伴って必要となるカバーの着脱作業が容易なスピナーや(例えば、特許文献1参照。)、回転容器の蓋体を閉じたまま塗布液を被処理基板に供給できる塗布装置等が提案されている(例えば、特許文献2参照。)。また、インクジェット法では、近年、角速度や移動速度を制御しながら、被塗布基板とインクジェットヘッドとを相対的に回転しつつ、回転軸側の領域とそれから遠くなる側の領域との間で相対移動し、インクジェットヘッドの微小ノズルから、被塗布基板へ液体を吐出し、均一性の良い状態の塗布膜を被塗布基板上に形成する装置等が提案されている(例えば、特許文献3参照。)。
【0006】
また、前記熱処理工程としては、酸素濃度が一定値以下に調整された焼成炉内で塗布型絶縁膜を焼成する方法等が提案されている(例えば、特許文献4参照。)。さらに、塗布工程と熱処理工程との一連の工程としては、例えば、被処理物表面に塗布された塗布液を滴下し、被処理物表面に塗布液を均一に拡げ、被処理物の外端部下面に被膜形成用塗布液の一部が廻り込んだままの被処理物をそのまま減圧乾燥装置に搬送し、ある程度まで乾燥させた後、加熱乾燥する被膜形成方法が提案されている(例えば、特許文献5参照。)。
【0007】
【特許文献1】
特開平5−154430号公報
【特許文献2】
特開平8−83762号公報
【特許文献3】
特開平9−10657号公報
【特許文献4】
特開平9−213693号公報
【特許文献5】
特開平11−262720号公報
【0008】
【発明が解決しようとする課題】
しかしながら、前記従来技術に示すように、塗布工程及び熱処理工程を連続的に処理する薄膜形成装置や、各工程で使用される様々な塗布装置及び熱処理装置が提案されてはいるものの、前記塗布装置や熱処理装置の性能向上、かつ小型化及び低コスト化、ひいては薄膜形成装置全体の高性能化、かつ小型化及び低コスト化を進める上で、更なる改良が必要となっている。
また、塗布膜を形成するための液体材料に、安全上問題があるものもある。例えば、液体材料は、通常有機溶剤を含むので可燃性である。このため、薄膜形成装置を構成する部材の材料には、可能な限り金属材料を用い、少なくとも塗布工程が行われるチャンバには、プラスチック材料等を使用せず、さらに、有機溶剤の蒸気を排気する構造を設けるなどの措置が施されている。しかしながら、液体材料が、毒性の気体を発生させる、あるいは酸素の存在下において自然発火性を有するなど、安全上特に注意を要する場合には、このような液体材料を、従来の薄膜形成装置では実質的に使用することができないという問題があった。
【0009】
本発明は前記事情に鑑みてなされたもので、装置のメンテナンスを効率良く実施し、装置の高性能化と、高性能化による製品の低コスト化を実現することを可能とし、さらに、安全性の確保も可能にした、薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器を提供することを目的とする。
【0010】
【課題を解決するための手段】
前記課題を解決するため本発明の薄膜の形成方法は、基板上に薄膜の構成成分を含有する液体材料を塗布する塗布工程と、前記基板に熱処理を施す熱処理工程とを有し、前記各工程の処理雰囲気をそれぞれ独立して制御するようにしたことを特徴としている。
この薄膜の形成方法によれば、前記各工程の処理雰囲気をそれぞれ独立して制御するようにしたので、各工程の処理雰囲気を、酸素等の酸化性ガス雰囲気や、水素等の還元性ガス雰囲気、又は、窒素等の不活性ガス雰囲気から適宜選択し、各処理に好適なガス雰囲気とすることができる。
例えば、酸化性ガスを供給することにより、紫外光を照射してオゾンを発生させ、基板上の有機系不純物を分解し、基板表面を親水性とすることができる。また、表面処理後の基板を他の処理室へ移動させる際に、不活性ガスを導入することにより、酸化性ガスが他の処理チャンバに漏洩することを抑止することができる。さらに、良好な膜質改善を行うために、不活性ガスの代わりに還元性ガスとしても良い。
【0011】
また、前記薄膜の形成方法においては、前記塗布工程の前に基板の表面洗浄等の前処理を行う前処理工程を有し、この前処理工程もその処理雰囲気を独立して制御するのが好ましい。
このようにすれば、前処理工程についてもその処理雰囲気を適宜な雰囲気に制御することが可能になり、したがって前処理の内容に応じた雰囲気を適宜選択して採用することができる。
【0012】
また、前記薄膜の形成方法においては、前記薄膜は、導電膜、絶縁膜、もしくは半導体膜の少なくとも1つであるのが好ましい。
このようにすれば、導電膜、絶縁膜、もしくは半導体膜の少なくとも1つを形成することができるので、例えば液体材料の塗布工程を複数備えることにより、該薄膜から構成される薄膜積層構造を有する薄膜デバイスを形成することが可能となる。
【0013】
また、前記薄膜の形成方法においては、前記薄膜は、導電膜または半導体膜であり、前記塗布工程および熱処理工程は、いずれもその処理雰囲気中の酸素もしくは酸化性気体の濃度を10ppm以下に維持した状態で行うのが好ましい。
このようにすれば、処理雰囲気中の酸素が、形成する導電膜または半導体膜中に混入してしまい、得られる薄膜の導電性や半導電膜としての電気的特性が低下してしまうの防止することができる。
【0014】
また、前記薄膜の形成方法においては、前記液体材料が残留している液体供給系を洗浄する洗浄処理工程をさらにが備えられているのが好ましい。
このようにすれば、塗布工程終了後、洗浄処理工程で液体供給系を洗浄することができるので、特に液体材料が毒性を有していたり、あるいは酸素の存在下において自然発火の可能性を有していたりする場合にも、この液体材料を効率良く除去でき、したがって液体材料の交換や装置のメンテナンス時に安全性を確保することが可能になる。
【0015】
また、前記薄膜の形成方法においては、前記塗布工程に、前記液体材料を前記基板上に塗布した後、発生した廃液する廃液収容工程が備えられているのが好ましい。
このようにすれば、液体材料を塗布した後、塗布室で発生する廃液を収容することができるので、次の液体材料の塗布を前の塗布に影響されることなく良好に行うことが可能になる。また、廃液収容部に、液体材料が有する発火性、毒性などを失活させる失活剤を準備しておくことにより、廃液を安全に取り扱うことができるようになる。
【0016】
なお、この薄膜の形成方法においては、前記廃液収容工程により収容された前記廃液に対して失活処理を行う廃液失活工程をさらに有しているのが好ましい。このようにすれば、液体材料が有する発火性、毒性などを失活させることにより、廃液を安全に取り扱うことができるようになる。
【0017】
また、前記薄膜の形成方法においては、前記熱処理工程は、前記基板を加熱する第1の熱処理と、前記基板を前記第1の熱処理よりも高温にて加熱する第2の熱処理と、を有していてもよい。
このようにすれば、基板に対し、目的に応じて効率よく熱処理を行うことが可能となる。すなわち、通常、液体材料は有機溶剤を含んでおり、有機溶剤を蒸発させるための熱処理条件と、塗布膜を特定の機能を有する薄膜とするための熱処理条件とは互いに異なるため、前記構成により、前記熱処理条件を任意に組み合わせて、最も適切な熱処理条件を設定することができる。
【0018】
また、前記薄膜の形成方法においては、前記熱処理工程は、前記基板を加熱する第1の熱処理と、前記基板を前記第1の熱処理よりも高温にて加熱する第2の熱処理と、前記基板を前記第2の熱処理よりも高温にて加熱する第3の熱処理と、を有していてもよい。
このようにすれば、基板に対し、目的に応じて効率よく熱処理を行うことが可能となる。すなわち、液体材料から薄膜を形成するための熱処理として、液体が含有する有機溶剤を除去するための熱処理と、液体状の塗布膜を機能性を有する薄膜に焼成するための熱処理と、一旦得られた薄膜の膜質や結晶性を向上させるための熱処理が必要な場合、前記構成により、それぞれの熱処理において最も適切な熱処理条件を設定できるので、高品質の薄膜を形成することができる。
【0019】
本発明の薄膜形成装置は、基板上に薄膜の構成成分を含有する液体材料を塗布する塗布装置と、前記の液体材料が塗布された基板を加熱する熱処理装置とを備えてなり、前記塗布装置および前記熱処理装置には、前記基板に各処理を施す処理室内の雰囲気をそれぞれ独立して制御する制御機構が備えられていることを特徴としている。
この薄膜形成装置によれば、各処理を施す処理室内の雰囲気をそれぞれ独立して制御する制御機構が備えられているので、この制御機構によって各処理室の雰囲気をそれぞれ制御することにより、これら各処理室の雰囲気を、酸素等の酸化性ガス雰囲気や、水素等の還元性ガス雰囲気、又は、窒素等の不活性ガス雰囲気から適宜選択し、各処理に好適なガス雰囲気とすることができる。
例えば、導電膜や半導体膜を熱処理する場合は、酸化による膜質低下を防止するため、不活性ガス雰囲気が望ましく、また、例えば、得られた薄膜に含まれる酸素を除去するためには、熱処理室を還元性雰囲気にするのが望ましく、また、例えば、得られた薄膜の酸素含有量を増やしたり、薄膜を酸化物に焼成する場合には、酸化性雰囲気で熱処理するのが望ましい。前記の構成により、これらの膜質改善のための処理を最適な条件に設定することが出来る。
【0020】
また、前記薄膜形成装置においては、前記基板の表面洗浄等の前処理を行う前処理装置を備え、この前処理装置にも、その処理を施す処理室内の雰囲気を独立して制御する制御機構が備えられているのが好ましい。
このようにすれば、前処理装置についてもその処理室内の雰囲気を適宜な雰囲気に制御することが可能になり、したがって前処理の内容に応じた雰囲気を適宜選択して採用することができる。
例えば、前処理装置に酸化性ガスを供給することにより、紫外光を照射してオゾンを発生させ、基板上の有機系不純物を分解し、基板表面を親水性とすることができる。また、表面処理後の基板を他の処理室へ移動させる際に、不活性ガスを導入することにより、酸化性ガスが他の処理チャンバに漏洩することを抑止することができる。
【0021】
また、前記薄膜形成装置においては、前記各装置の処理室に連通する連接室が備えられ、この連接室にも、該連接室内の雰囲気を独立して制御する制御機構が備えられているのが好ましい。
このようにすれば、前記の各装置の処理室から別の処理室に移動させる際や一時保管する際に、基板を連接室内に入れるとともに、この連接室内の雰囲気を制御機構によって予め制御しておくことにより、基板を大気に晒すことなく所望の雰囲気に保持することができ、したがって大気中の酸素による酸化等を防止することができる。また、各処理室は連接室を介して接続されることになるから、1つの処理室の雰囲気が、他の処理室の雰囲気に影響することを防ぐことができる。
【0022】
また、前記薄膜形成装置においては、前記制御機構は、前記各処理室内における酸素もしくは酸化性気体の濃度を、10ppm以下に制御できるよう構成されているのが好ましい。
このようにすれば、特に形成する薄膜が導電膜または半導体膜である場合に、処理雰囲気中の酸素がこの導電膜または半導体膜中に混入してしまい、得られる薄膜の導電性や半導電性が低下してしまうの防止することができる。
【0023】
また、前記薄膜形成装置においては、前記塗布装置は、前記液体材料を塗布するノズルと、該ノズルに連設されて前記液体材料を貯留する容器とを有した液体供給系を備えてなり、前記液体供給系には、該液体供給系を洗浄する洗浄機構が設けられているのが好ましい。
このようにすれば、液体材料を塗布した後、洗浄機構によって液体供給系を洗浄することができるので、欠陥の少ない薄膜を形成することができる。また、特に液体材料が毒性を有していたり、あるいは酸素の存在下において自然発火の可能性を有していたりする場合にも、この液体材料を効率良く除去し、安全性を確保することが可能になる。
【0024】
また、前記薄膜形成装置においては、前記洗浄液は、前記液体材料の活性を失わせる失活剤を含んでいてもよい。
このようにすれば、液体材料が人体に有害な物質を含んでおり、これが前記液体供給系に残留している場合でも、失活剤によってこの液体材料を効率良く無害化することが可能となる。また、空気中で自然発火する可能性の有する材料でも、失活剤により発火性を抑えることができるので、液体材料を貯留する容器の交換や装置のメンテナンスなどを安全に行うことが可能となる。
【0025】
また、前記薄膜形成装置においては、前記塗布装置に、前記液体材料の塗布後に発生する廃液を収容する廃液収容機構が設けられているのが好ましい。
このようにすれば、液体材料を塗布した後、発生した廃液を廃液収容機構で収容することができるので、次の液体材料の塗布を前の塗布に影響されることなく良好に行うことが可能になる。
【0026】
本発明の半導体装置の製造方法は、半導体装置を構成する各機能層のいずれかの機能層を、該機能層の構成成分を含有する液体材料を基板上に塗布することによって形成する半導体装置の形成方法において、前記機能層の形成を、前記の薄膜形成方法を用い、あるいは前記の薄膜形成装置を用いて行うことを特徴としている。
この半導体装置の製造方法によれば、所望の特性を有する薄膜を形成することにより、高性能の半導体装置を製造することが可能となる。
【0027】
本発明の電気光学装置は、前記の半導体装置の製造方法で製造された半導体装置を備えたことを特徴としている。
この電気光学装置によれば、低コストで高性能の半導体装置を備えていることにより、この電気光学装置自体も低コストで高性能のものとなる。ここで、「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
【0028】
本発明の電子機器は、前記の半導体装置の製造方法により製造された半導体装置、あるいは前記の電気光学装置を備えたことを特徴としている。
この電子機器によれば、低コストで高性能の半導体装置を備えていることにより、この電子機器自体も低コストで高性能のものとなる。ここで、「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。ここで電子機器は、回路基板を一枚または複数備えることが可能である。その構成に特に限定が無いが、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【0029】
【発明の実施の形態】
以下、図面を参照して本発明の薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器について詳細に説明する。
【0030】
〔第1の実施形態〕
(薄膜形成装置)
図1に、本発明の薄膜形成装置の第1の実施形態を示す。この薄膜形成装置は、本発明の薄膜の形成方法を実施するのに好適なもので、薄膜を形成する基板を導入するローダ(LD)10と、該ローダ10から導入された基板に各種の薄膜形成工程を実施する処理部11と、該処理部11にて薄膜が形成された基板を収納するアンローダ(UL)12と、ローダ10、処理部11、及びアンローダ12に連設されて基板の搬送が行われる連設部13と、から構成されたものである。ローダ10、処理部11の各処理室、及びアンローダ12は、連設部13に対しそれぞれゲートバルブ15を介して連通するよう構成されている。
【0031】
処理部11は、基板に液体材料を塗布する前の前処理工程を行う前処理部(前処理装置)20と、基板に液体材料を塗布する塗布工程として、例えばスピンコート法にて液体材料を塗布する塗布部(塗布装置)21と、さらに、基板を加熱する熱処理工程として、基板上の塗布膜に含まれる溶剤を除去し、膜の固体化を図るための第1熱処理部22と、液体材料塗布後の基板に加熱処理を行い、塗布膜を、機能性を有する薄膜に焼成するための第2熱処理部23と、該第2熱処理部23よりも高温で加熱処理を行い、薄膜の膜質を改善させる第3熱処理部24とを有する。なお、本実施形態では、第1熱処理部22と第2熱処理部23と第3熱処理部24とから、本発明の熱処理装置が構成されている。
【0032】
ここで、各装置を有した各処理室、すなわち前処理部(前処理装置)20、塗布部(塗布装置)21、第1熱処理部22、第2熱処理部23、第3熱処理部24からなる各処理室、さらには前記連接部(連接室)13には、後述するようにそれぞれに排気装置又は真空装置(図示せず)や各種(酸化性、還元性、不活性)のガス導入装置等からなる制御機構が設けられており、これによって各処理室の雰囲気、すなわち各工程の処理雰囲気は、その雰囲気ガス種や圧力などがそれぞれ独立して制御されるようになっている。
【0033】
前処理部20では、基板に対する前処理工程として、基板表面を洗浄するクリーニング工程や、基板表面の親液性(又は撥液性)を適宜調整する表面処理工程が実施される。前処理としては、紫外光を基板表面に照射して基板の周辺部にオゾンを発生させ、表面処理を行う方法や、大気圧プラズマを発生させて基板表面の表面処理を行う方法等が採用される。
図2に、紫外光を照射して表面処理を行う前処理部20の概略構成を示す。
前処理部20は、ゲートバルブ15を介して連設部13に接続され、かつ、内部の雰囲気を気密に保持するチャンバ(処理室)30と、基板Wを保持し、加熱機構(図示せず)を備えた基板ステージ31と、チャンバ30内部に向かって紫外光を照射するUVランプ32と、チャンバ30内部に各種雰囲気ガスを供給する供給系33と、チャンバ30内部を排気する排気系34とからなる。なお、チャンバ30内部に各種雰囲気ガスを供給する供給系33と、チャンバ30内部を排気する排気系34とは、前処理部20の処理室、すなわちチャンバ30の処理雰囲気を独立して制御するための、前記制御機構の主構成要素となっている。
【0034】
基板ステージ31に備えられた加熱機構は、例えばホットプレート等の加熱装置を有してなるもので、基板W上に吸着している水分を除去することができるようになっている。また、UVランプ32には、例えば172nmの波長を含むエキシマランプが採用され、供給系33から導入された酸素を紫外光によって分解してオゾンを発生させ、基板W上の有機系不純物を分解し、基板表面を親水性とすることができる。また、エキシマランプと基板との距離を調整したり、チャンバ内の雰囲気制御により、紫外光を直接基板表面に達する条件を作り出すことにより、紫外光により基板W上の有機系不純物を直接分解するようにすることができる。供給系33からは、前記酸素(酸化性ガス)の他に、還元性ガス(例えば水素等)や不活性ガス(例えば窒素等)も適宜チャンバ30内に供給することができるようになっている。また、排気系34には、排気装置又は真空装置(共に図示せず)が接続されており、チャンバ30内を減圧状態にしたり、チャンバ30内に供給されるガス量に応じて可変バルブ35の開閉を制御することにより、チャンバ30内の圧力をほぼ大気圧に保持することができるようになっている。さらに、排気系34は、処理後の基板Wを他の処理室(チャンバ)へ移動させる際に、一旦チャンバ30内に充満した酸化性ガスを排気し、その後、チャンバ30内に不活性ガスを導入することにより、酸化性ガスが他の処理チャンバに漏洩することを抑止する役割を有している。
なお、本実施形態では、前処理部20が紫外光を照射して表面処理を行う場合について説明したが、本発明はこれに限定されることなく、前処理部20としては、基板の周辺部にオゾンを発生させ、紫外線光を基板表面に照射して表面洗浄を行う工程や、酸化性ガスによる大気圧プラズマを発生させて基板表面の表面洗浄を行う工程を有するものであってもよい。このような工程であっても、基板表面の表面洗浄を施すことにより、液体材料塗布時の濡れ性や密着性を向上させることができる。更には、オゾンや酸素プラズマは酸化可能な膜表面を酸化させる作用を有するので、加熱機構による基板温度の制御と合わせて、酸化膜の形成として位置付けすることも出来る。
【0035】
図3に、塗布部(塗布装置)21の概略構成を示す。
塗布部21を構成する塗布装置は、本実施形態ではスピンコータからなっている。この塗布部21(塗布装置)は、ゲートバルブ15を介して連設部13に接続され、かつ、内部の雰囲気を気密に保持するチャンバ(処理室)40と、基板Wを保持し、回転機構(図示せず)を備えた基板ステージ41と、基板Wに対して液体材料を供給する液体供給系42と、基板ステージ41の回転力によって飛散する液体材料を捕捉し、廃液として収集する廃液処理系(廃液収容機構)43と、チャンバ40内部に各種雰囲気ガスを供給する供給系44と、チャンバ40内部を排気する排気系45とを備えている。なお、チャンバ40内部に各種雰囲気ガスを供給する供給系44と、チャンバ40内部を排気する排気系45とは、塗布部21の処理室、すなわちチャンバ40の処理雰囲気を独立して制御するための、前記制御機構の主構成要素となっている。
【0036】
液体供給系42は、液体供給ライン50と、該液体供給ライン50に備えられる液体容器51を洗浄する洗浄機構52と、液体供給ライン50におけるノズル53近傍の液詰まりを防止するパージ機構54とから構成されている。
液体供給ライン50は、ガス導入部55から、液体材料を塗布するノズル53を連設する配管56の間に、一旦液体材料を保管し、ノズル53へ液体材料を供給するための液体容器51と、該液体容器51に接続される配管56の2カ所の両接続部に設置される第1バルブV1及び第2バルブV2と、液体材料の流量を制御する流量制御装置(マスフローコントローラ:以下、MFCと表記する。)57と、該MFC57とノズル53との間に設置された第3バルブV3とから構成されている。なお、液体容器51は、第1バルブV1及び第2バルブV2を閉じた後、取り外しが可能となっている。
【0037】
洗浄機構52は、液体供給ライン50における液体容器51と第1バルブV1との間に接続されてなり、洗浄機構52へのガス導入部58と液体供給ライン50の配管56とを連設する配管59の間に、一旦洗浄液を保管し、液体容器51へ洗浄液を供給する洗浄液容器60と、該洗浄液容器60に接続される配管59の2カ所の両接続部に設置される第4バルブV4及び第5バルブV5とから構成されている。なお、洗浄液容器60は、第4バルブV4及び第5バルブV5を閉じた後、取り外しが可能となっている。
【0038】
パージ機構54は、液体供給ライン50におけるノズル53と第3バルブV3との間に接続されてなり、パージ機構54へのガス導入部61と液体供給ライン50の配管56とを連設する配管62と、該配管62に設置された第6バルブV6とから構成されている。
廃液処理系43は、チャンバ40内において、基板ステージ41の外周及び下面部を覆うように設置され、これにより基板ステージ41の回転力によって飛散した液体材料を収集するカバー70と、該カバー70に接続され、カバー70で収集した液体材料を一時収容する1次容器71と、該1次容器71に第7バルブV7を介して連設された2次容器72とを備えて構成されたものである。該2次容器72は、第7バルブV7を閉じた後、取り外しが可能となっている。なお、この廃液処理系3は、本発明における廃液収容機構を構成し、必要に応じてさらに廃液除去処理工程をなすものとなっている。
【0039】
ガス供給系44からは、前処理部20と同様に、酸化性ガス、還元性ガス及び不活性ガスを適宜チャンバ40内に供給することができるようになっている。また、排気系45には、ドライポンプ等の真空装置(図示せず)が接続されており、チャンバ40内に供給されるガス量に応じて可変バルブV8の開閉を制御して、チャンバ40内の圧力を減圧状態にしたり、ほぼ大気圧に保持させることができるようになっている。さらに、排気系45は、処理後の基板Wを他の処理チャンバへ移動させる際に、一旦チャンバ40内に充満した雰囲気ガスを排気し、その後、チャンバ40内に不活性ガスを導入することにより、雰囲気ガス中に含まれる酸化性ガスが他の処理チャンバに漏洩することを抑止する役割を有している。ここで、チャンバ40には、雰囲気ガス中の酸素濃度及び水等の酸化物の濃度を測定する測定手段が設けられている。そして、この測定手段によって酸素や水分濃度を適宜測定し、ガス供給系44及び排気系45の機能を用いることにより、チャンバ40内は、その酸素濃度及び酸化物濃度が共に10ppm以下、実際には1ppm以下に維持されるようになっている。
【0040】
前記の構成により、基板ステージ41上に基板Wが真空吸着され、ノズル53から液体材料が基板W上に滴下される。液体材料は、液体容器51に一旦保管され、ガス導入部55から窒素ガス等の不活性ガスで加圧され、MFC57で流量を調整されつつ、ノズル53から基板W上に吐出される。吐出された液体材料は、基板Wの中央部に拡がり、さらに、基板ステージ41の回転によって基板Wの全面に引き延ばされ、これにより塗布がなされる。なお、MFC57は必ずしも必要でなく、単に第3バルブV3の開閉動作だけで、基板上への吐出量を制御することも可能である。
【0041】
この場合、基板W上に留まらず、塗布膜とならなかった液体材料は、基板ステージ41の回転力によって基板ステージ41の外周部に向かって飛散する。飛散した液体材料は、チャンバ40内に備えられたカバー70によって捕獲された後、1次容器71に導入され、一時収容される。1次容器71に溜まった液体材料は、第7バルブV7を開放し、かつ第2容器72内を減圧することにより第2容器72へ導入され、第7バルブV7を閉じた後、第2容器72を取り外して液体材料を処分する。液体材料を1次容器71から第2容器72に移動する作業は、塗布膜を形成する合間に行うのが望ましい。また、第2容器72には、有機溶剤を含む廃液が溜まるので、第2容器72内の有害ガスを排気する排気ライン46が接続されるのが望ましい。排気ライン46については、バルブを介して排気系45に接続しても良い。なお、液体材料が毒性や自然発火性などを有する場合は、それらの特性を失活させて安全な液体にするための失活剤を、第2容器72内に予め入れておくことにより、廃液を安全に処理することが可能となる。
【0042】
次に、例えば、塗布部21を一時休止させる、又は液体材料の種類を変更させる場合、あるいは液体容器51が空になり交換が必要な場合などに、洗浄機構52によって液体容器51の内部を洗浄する方法について説明する。ここで、液体材料としては、後述するようにシリコン膜を形成するシクロシランを採用したものとする。
まず、洗浄液が収容された洗浄液容器60を洗浄機構52の配管59に接続させる。液体容器51内の液体材料をほぼ排出した後、第2バルブV2を閉じ、その後、第4バルブV4と第5バルブV5とを開放し、洗浄機構52のガス導入部58から不活性ガスにより加圧して洗浄液を液体容器51に導入させる。
【0043】
採用される洗浄液としては、無機アルカリ、有機アルカリ、アルコール系溶液等の洗浄液が適用できるが、本発明では、IPA(イソプロパノール)等の失活剤が好適に用いられる。すなわち、液体材料であるシクロシランや高次シランは、空気に触れると自然発火したり、人体に有害なガスを発生したりすることがあるので、失活剤によってこのようなシランを分解し、不燃化及び無害化することで、結果としてその活性、すなわち発火性や毒性を失わせることができる。
【0044】
また、前記と同様に、塗布部21を一時休止させたり、液体材料の種類を変更させたりする場合に、配管56内、特にノズル53において、液体材料中の有機溶剤の揮発や液体材料の硬化に起因する液詰まりを防止するため、パージ機構54によってノズル53がパージされる。該パージ工程は、第3バルブV3を閉じた後、第6バルブV6を開放し、ガス導入部61から不活性ガスを導入することで行われる。
【0045】
図4に、第1熱処理部22の概略構成を示す。
第1熱処理部22は、ゲートバルブ15を介して連設部13に接続され、かつ、内部の雰囲気を気密に保持するチャンバ(処理室)80と、基板Wを保持し、かつ、基板Wを加熱する加熱機構81と、チャンバ80内部に各種雰囲気ガスを供給する供給系82と、チャンバ80内部を排気する排気系83とを有して構成されたものである。加熱機構81としては、ホットプレートが好適に採用される。加熱機構81による加熱により、基板W上の塗布膜に含まれる溶剤を除去し、膜を固体化することができる。なお、本加熱機構81により、基板温度を80〜200℃の範囲に制御でき、また、排気系83により、チャンバ80内の酸素濃度及び水等の酸化物濃度は、10ppm以下、実際には1ppm以下に維持することができるようになっている。また、チャンバ80内部に各種雰囲気ガスを供給する供給系82と、チャンバ80内部を排気する排気系83とは、第1熱処理部22の処理室、すなわちチャンバ80の処理雰囲気を独立して制御するための、前記制御機構の主構成要素となっている。
【0046】
図5に、第2熱処理部23の概略構成を示す。
第2熱処理部23は、加熱炉(ホットウォール型)を構成するものであり、ゲートバルブ15を介して連設部13に接続され、かつ、内部の雰囲気を気密に保持する石英管(処理室)85と、該石英管85内部において基板Wを保持するための、複数段からなる石英製の基板ホルダ86と、該基板ホルダ86を載置し、加熱機構(図示せず)及び上下可動機構を備えたサセプター87と、石英管85内部に各種雰囲気ガスを供給する供給系88と、石英管85内部を排気する排気系89とを有して構成されたものである。該加熱炉により、第1熱処理部22における加熱温度より高い温度で基板Wを加熱することで、塗布膜の膜質を改善し、所望の膜質の塗布膜を形成することができる。また、排気系89により、炉内の酸素濃度及び水等の酸化物濃度は、10ppm以下、実際には1ppm以下に維持することができるようになっている。なお、良好な膜質改善を行うために、雰囲気ガスを水素ガス等の還元性ガスとしても良い。また、石英管85内部に各種雰囲気ガスを供給する供給系88と、石英管85内部を排気する排気系89とは、第2熱処理部23の処理室、すなわち石英管85の処理雰囲気を独立して制御するための、前記制御機構の主構成要素となっている。
【0047】
第3熱処理部24では、図示しないものの、加熱手段としてレーザアニール又はランプアニールが適宜採用される。この場合、第2熱処理部24における加熱温度よりも高い温度で加熱処理することにより、さらに良好な膜質改善を実現することができる。なお、この第3熱処理部24にも、そのチャンバー(処理室)内部に各種雰囲気ガスを供給する供給系と、チャンバー内部を排気する排気系とが備えられており、これらは、チャンバー内の処理雰囲気を独立して制御するための、前記制御機構の主構成要素となっている。
【0048】
連設部13は、該連設部13内の雰囲気ガスを制御するための制御手段(制御機構)を備えたもので、前記の各処理部20〜24(処理室)から別の処理部に移動させる際や一時保管する際に、基板Wを大気に晒すことなく所望の雰囲気に保持できるようにしたものである。前記制御手段(制御機構)は、雰囲気ガスの選択と選択されたガスの供給手段と、ドライポンプ等による排気手段とを有してなるものである。また、排気手段と十分純度の高い不活性ガス(例えば窒素ガス)の供給により、所定の処理室の雰囲気ガス中の酸素、もしくは水等の酸化物濃度を、10ppm以下、実際には1ppm以下に制御することができるようになっている。さらに、処理部11の各部と連設部13内の圧力は、装置外部からの大気流入を防止するために、常時、大気圧より高めに維持されている。また、連設部13には、図示しないものの、前記排気手段のドライポンプに加えて、クライオポンプが備えられており、必要に応じて所定の処理室の雰囲気ガス中の酸素や水分除去が行われる。
なお、このような構成からなる制御手段(制御機構)と同等の制御機構が、前述した各処理部20〜24にも設けられている。
【0049】
前記のような構成によれば、従来のCVD装置に比較して、装置構成が著しく簡単であり、従って、装置価格が格段に安価となる。しかもCVD装置に比較してスループットが高く、メンテナンスが簡単であり装置の可動率が高い。CVD装置では成膜室の内壁にも薄膜が形成され、その薄膜が剥がれることによる欠陥が発生するが、本装置構成ではそのようなことがない。また、CVD装置では、成膜のための制御パラメータが、各種ガスの流量とその割合、圧力、基板の温度、プラズマのパワー、プラズマ電極と基板の距離、処理時間など非常に多く、どのパラメータが変動しても膜厚や膜質が変動することになるが、本装置による成膜では、膜厚や膜質を制御するパラメータが、雰囲気、塗布条件、熱処理条件と少ないため、安定した品質の成膜を行うことが出来る。
また、各処理室、及び連設部13に設けた制御機構により、各処理部20〜24及び連設部13内の雰囲気ガスをそれぞれ独立して制御するようにしたので、各工程における雰囲気ガスを所望の雰囲気に制御することができ、したがって得られる薄膜への酸化物の含有を極力抑えることができるなど、所望の特性を有する薄膜を形成することができる。
さらに、塗布部21には、洗浄機構52及び廃液処理系43を備えたことにより、装置のメンテナンスを効率良く実施し、装置の高性能化と、高性能化による製品の低コスト化を実現することができる。
【0050】
(塗布導電膜の形成方法)
次に、導電性粒子を含有した液体材料を塗布して塗布導電膜を形成する方法について説明する。
該塗布導電膜は、図1に示す装置を用いて製造することができる。この場合、液体材料としては、金属などの導電性物質の微粒子を液体、例えば有機溶媒に分散させたものを用いる。例えば、粒径8〜10nmの銀(Ag)微粒子をテルピネオールやトルエン等の有機溶媒に分散させたものを、基板上にスピンコート法により塗布する。
【0051】
次に、第1の熱処理部22において、100℃程度の温度で溶剤を除去する熱処理を行い、さらに、第2の熱処理部23にて、約250〜300℃で熱処理すれば、例えば数百nmの導電膜を得ることができる。導電性物質の微粒子には、そのほかにAu、Al、Cu、Ni、Co、Cr、又はITO(IndiumTinOxide)などがあり、薄膜形成装置により導電膜を形成することができる。
【0052】
また、塗布導電膜の抵抗値はバルクの抵抗値に比べると1桁程度高くなることがあるので、第3熱処理部24にて、塗布導電膜を数100℃でさらに熱処理し、導電膜の抵抗値を低下させる。この加熱処理により、例えばTFTのソース領域と、塗布導電膜で形成したソース配線とのコンタクト抵抗、さらにはドレイン領域と、塗布導電膜で形成したドレイン電極とのコンタクト抵抗を低減することができる。すなわち、この第3熱処理部24にて、レーザアニールやランプアニール等の高温短時間の熱処理を行うことにより、塗布導電膜の低抵抗化とコンタクト抵抗の低減をより効果的に行うことができる。また、異種の金属を多層形成して、信頼性を向上させることもできる。なお、AlやCuなどの卑金属は比較的空気中で酸化され易いので、これらの金属の上に空気中で酸化されにくいAgやAuなどの貴金属を形成するのが好ましい。
【0053】
(塗布絶縁膜の形成方法)
次に、塗布絶縁膜を形成する方法について説明する。
該塗布絶縁膜は、図1に示す装置を用いて製造することができる。塗布された後に熱処理されることで絶縁膜となる液体として、ポリシラザン(Si−N結合を有する高分子の総称である)を挙げることができる。ポリシラザンのひとつは、[SiHNH]n(nは正の整数)であり、ポリペルヒドロシラザンと言われる。この製品は、クラリアントジャパン(株)より市販されている。なお、[SiHNH]n中のHがアルキル基(例えばメチル基、エチル基など)で置換されると、有機ポリシラザンとなり、無機ポリシラザンとは区別されることがある。本実施形態では、無機ポリシラザンを使用することが好ましい。ポリシラザンをキシレンなどの液体に混合して、基板上に、スピンコートする。
【0054】
また、塗布された後に熱処理することで絶縁膜となる液体として、SOG(SpinOnGlass)膜を挙げることもできる。該SOG膜は、シロキサン結合を基本構造とするポリマーで、アルキル基を有する有機SOGとアルキル基を持たない無機SOGがあり、アルコールなどが溶媒として使用される。SOG膜は平坦化を目的としてLSIの層間絶縁膜に使用されている。有機SOG膜は酸素プラズマ処理に対してエッチングされ易く、無機SOG膜は数百nmの膜厚でもクラックが発生し易すいなどの問題があり、単層で層間絶縁膜などに使用されることは殆どなく、CVD絶縁膜の上層の平坦化層として利用される。この点、ポリシラザンはクラック耐性が高く、また耐酸素プラズマ性があり、単層でもある程度厚い絶縁膜として使用可能である。
【0055】
液体材料が塗布された基板を第1熱処理部22に搬送し、100℃で数分の熱処理を行って膜中の有機溶剤を除去した後、基板を第2熱処理部23に搬送し、水蒸気雰囲気で温度約300〜400℃、約60分間熱処理することにより、塗布膜がSiOに変成される。ここで、例えば、形成する絶縁膜がゲート絶縁膜である場合、ゲート絶縁膜は、TFTの電気的特性を左右する重要な絶縁膜であるので、膜厚、膜質と同時にシリコン膜との界面特性も制御されなければならない。従って、絶縁膜の塗布形成前のシリコン膜の表面状態を清浄にする前処理室での処理の他に、第3熱処理部24では、第2の熱処理部23での上述した熱処理の後に、レーザアニール又はランプアニールによって、第2熱処理部23での熱処理温度より高い温度にて、短時間の熱処理を行うのが望ましい。
【0056】
(塗布シリコン膜の形成方法)
次に、塗布半導体膜としてシリコン膜を形成する方法について説明する。
該シリコン膜は、図1に示す装置を用いて製造することができる。塗布された後に熱処理されることでシリコン膜となる液体として、例えば、シクロシランを挙げることができる。また、そのほかに本発明におけるシリコン膜形成において使用可能な液体材料としては、一般式SinXm(ここで、nは5以上の整数を表し、mはn又は2n−2又は2nの整数を表し、Xは水素原子及び/又はハロゲン原子を表す)で表される環系を有するケイ素化合物を必須成分とする溶液が挙げられるが、該溶液に、n−ペンタシラン、n−ヘキサシラン、n−ヘプタシラン等のケイ素化合物が含まれていてもよい。
【0057】
塗布部21にて前記液体材料を塗布された基板は、第1熱処理部で溶剤が除去され、次に第2熱処理部23にて、300〜500℃の温度で熱処理され金属シリコン膜が形成される。さらに、第3熱処理部24にて熱処理され、この熱処理は、レーザアニール又はランプアニールにより高温短時間で行われ、結晶性の良いシリコン膜が形成される。レーザアニールではシリコン膜の溶融結晶化、ランプアニールでは高温での固相結晶化により、第2熱処理部23のみで熱処理されたものと比較して、シリコン膜の結晶性、緻密性及び他の膜との密着性が向上する。
【0058】
〔第2の実施形態〕
図6は、本発明の薄膜形成装置の第2の実施形態を示す図である。なお、図6中において図1と同一構成のものには同一の符号を付し、その説明を省略する。本実施形態における薄膜形成装置では、基本的な構成は図1に示す第1の実施の形態と同様であるが、処理部90の、基板に液体材料を塗布する塗布部91(塗布工程)においては、スピンコート法にて液体材料を塗布する代わりに、インクジェット法にて液体材料を塗布するようにしている。
【0059】
図7に、塗布部91の概略構成を示す。
塗布部91を構成する塗布装置は、ゲートバルブ15を介して連設部13に接続され、かつ、内部の雰囲気を気密に保持するチャンバ(処理室)100と、基板Wを保持する基板ステージ101と、基板Wに対して液体材料を供給する液体供給系102と、飛散した液体材料あるいはダミー滴下された液体材料を捕獲し、廃液として収集する廃液処理系103と、チャンバ100内部に各種雰囲気ガスを供給する供給系104と、チャンバ100内部を排気する排気系105とを備えている。なお、チャンバ100内部に各種雰囲気ガスを供給する供給系104と、チャンバ100内部を排気する排気系105とは、塗布部91の処理室、すなわちチャンバ100の処理雰囲気を独立して制御するための、前記制御機構の主構成要素となっている。
ここで、液体供給系102、廃液処理系103、供給系104、及び排気系105については、それぞれ第1の実施形態で示した塗布部21に備えられている液体供給系42、廃液処理系43、供給系44、及び排気系45とほぼ同一構成となっているので、その説明を省略し、塗布部21と異なる点についてのみ説明する。
【0060】
塗布部91では、液体材料は、液体容器51からMFC57を介してディスペンサヘッド110に供給され、ディスペンサヘッド110に設けられた複数のノズル111から、基板W上に非常に多くのドット300として塗布される。ディスペンサヘッド110と基板ステージ101は相対的位置を自由に制御する機構を有しているので、基板Wの所望の位置に液体材料を所望の量だけ塗布することが出来る。
【0061】
図8に、ノズル111の詳細断面を示す。
図8は、いわゆるインクジェットプリンタのヘッドと同様な構造であり、ピエゾ素子の振動で液体材料を吐出するようになっている。液体材料は、入り口部311から供給口312を介してキャビティ部313に溜まる。振動板315に密着しているピエゾ素子314の伸縮により該振動板315が動き、キャビティ313の体積が減少または増加する。液体材料は、キャビティ313の体積が減少するとノズル口316から吐出され、キャビティ313の体積が増加すると供給口312からキャビティ313に供給される。ノズル口316は、例えば、図9に示すように、2次元的に複数個配列されており、図7に示したように、基板W又はディスペンサヘッド110が相対的に移動することにより、基板全面に液体材料がドット状に塗布されるようになっている。
【0062】
図9において、ノズル口316の配列ピッチは、横方向ピッチP1が数100μm、縦方向ピッチP2が数mmである。ノズル口316の口径は数10μm乃至数100μmである。一回の吐出量は数〜数100ngで、吐出される液体材料の液滴の大きさは直径数〜数10μmである。塗布された1つのドットの大きさは、数から数10μmの円形である。このドットが互いに重なり合うように一次元的に塗布すれば、数〜数10μm幅の線状パターンに薄膜を形成することができる。この方法は必要なところにだけ薄膜を形成する直接描画法であり、パターニングのためのフォト工程が不要になるだけでなく、液体材料の使用効率が高いという利点がある。液体材料を基板全面に塗布する場合は、前記ドット300が基板全面に分布するように塗布した後、回転数が数百〜数千rpmで数秒間基板を回転すれば、均一な膜厚の塗布膜が得られる。塗布膜の膜厚は基板の回転数や回転時間だけでなく、ノズル口316の口径及びドット300のピッチによっても制御可能である。
【0063】
このインクジェット方式の液体塗布法は、基板全面にドット状に塗布されるため、ドット300間の液体材料のない部分に液体材料が塗布されるように基板を移動、例えば回転させればよいので、液体材料を効率的に使用することができる。この方式は、第1の実施形態で説明した塗布膜にて形成される導電膜、絶縁膜、半導体膜の形成にも適用できるので、これらの薄膜で形成された薄膜デバイスを利用した画像表示装置や電子機器のコスト低減に非常に大きな効果をもたらすものである。
【0064】
〔第3の実施形態〕
図10は、本発明の薄膜形成装置の第3の実施形態を示す図である。なお、図10中において図1及び図6と同一構成のものには同一の符号を付し、その説明を省略する。
本実施形態における薄膜形成装置では、基本的な構成は図1及び図6に示す第1及び第2の実施の形態と同様であるが、処理部120において、基板に液体材料を塗布する塗布工程として、スピンコート法にて液体材料を塗布する塗布部21と、インクジェット法にて液体材料を塗布する塗布部91とをそれぞれ有している。
【0065】
このような構成によれば、薄膜の種類や形状によって、液体材料の塗布方法を選択することが可能となる。例えば、基板全面に薄膜を形成する場合には、塗布部21にてスピンコート法を用いて効率良く塗布を実施することが可能である。それに対して、塗布部91でのインクジェット法による液体塗布では、ノズル口316の口径をさらに小さくすることができるので、10〜20μm幅の線状のパターンに塗布することが可能である。この技術をシリコン膜や導電膜の形成に用いれば、例えばTFTの薄膜形成において、フォトリソグラフィ工程が不要な直接描画が可能となる。TFTのデザインルールが数10μm程度であれば、この直接描画と塗布方式の薄膜形成技術を組み合わせることにより、CVD装置、スパッタ装置、イオン打ち込みやイオンドーピング装置、露光装置、エッチング装置を使用しない液晶表示装置の製造が可能となる。
【0066】
〔第4の実施形態〕
(半導体装置の形成方法)
図11〜13に、半導体装置(例えば、TFT)の基本的な製造工程を示す。図11(a)に示すように、シリコン基板200上に第1絶縁膜(下地絶縁膜)201が形成され、さらに、該第1絶縁膜201上に第2絶縁膜202が形成される。第1絶縁膜201及び第2絶縁膜202は、それぞれ、例えばポリシラザンを溶媒に混合した第1の液体材料がスピンコート法で塗布され、熱処理によってSiOとされることで形成される。
【0067】
次に、フォトエッチング工程によりシリコン膜形成領域がパターニングされる。第2絶縁膜202上には、第1レジスト膜203が形成され、該第1レジスト膜203のパターンに合わせて第2絶縁膜202のシリコン膜領域がエッチングされる。被膜の形成後、シリコン原子を含有した第2の液体材料は、インクジェット法によりシリコン膜形成領域に向けて滴下される。第1レジスト膜203の表面を、CFプラズマにより撥水性にしておくと、第2の液体材料は、スムースにシリコン膜領域に進入することが可能となる。第2の液体材料の塗布の終了後、100℃から200℃の第1の熱処理によって、第2の液体材料に含有していた有機溶剤が除去される。
【0068】
図11(b)に示すように、熱処理後、第1レジスト膜203は、剥離され、さらに、第2の熱処理及び第3の熱処理によって、シリコン塗布膜は固体化され、結晶性を有するシリコン膜204が形成される。
【0069】
図11(c)に示すように、シリコン膜204の形成後、該シリコン膜204及び第2絶縁膜202上にゲート絶縁膜となる第3絶縁膜205が形成される。第3絶縁膜205は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第1の液体材料をスピンコート法により塗布され、熱処理によりSiO2に転化されて形成される。
【0070】
図12(d)に示すように、第3絶縁膜205形成後、図11(a)と同様に、フォトエッチング工程によりゲート電極領域がパターニングされる。第3絶縁膜205上には、第2レジスト膜206が形成され、ゲート電極形成領域がパターニングされる。このとき、第2レジスト膜206の表面を、フッ素含有ガスを用いたプラズマで処理することにより、レジスト表面を撥液性にさせる表面処理を行っても良い。該表面処理後、金等の金属粒子が含有された第3の液体材料を、液滴吐出法によりゲート電極領域に向けて滴下する。第2レジスト膜206の表面は、プラズマ処理によるフッ化作用で撥水性を有し、さらに、第3の液体材料が接触する第3絶縁膜205の表面は親水性を有するので、第3の液体材料は、スムースにシリコン膜領域に進入することが可能となる。第3の液体材料の塗布の終了後、第1の熱処理によって、第3の液体材料に含有していた有機溶剤が除去される。この第1の熱処理の加熱温度は、約100℃、加熱時間は、約数分間である。
【0071】
図12(e)に示すように、第1の熱処理後、第2レジスト膜206は、剥離され、さらに、第2の熱処理によって、ゲート電極膜は微密化され、ゲート電極207が形成される。ゲート電極207の形成後、シリコン膜204に向けて不純物の注入が行われ、シリコン膜204には、不純物が高濃度にドープされたソース領域204S及びドレイン領域204Dと、ソース領域204Sとドレイン領域204Dとの間のチャネル領域204Cとが形成される。
【0072】
図12(f)に示すように、シリコン膜204への不純物注入の終了後、第3絶縁膜205、及びゲート電極207上に、層間絶縁膜となる第4の絶縁膜208が形成される。第4絶縁膜208は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第1の液体材料をスピンコート法により塗布され、熱処理によりSiO2に転化されて形成される。ここで、さらに熱処理を加え、各種絶縁膜の緻密化と、注入した不純物の活性化を図る。
【0073】
図12(g)に示すように、第4の絶縁膜208上には、コンタクトホールを形成するための第3レジスト膜209が形成され、該レジスト膜209をマスクにして絶縁膜208および絶縁膜205をエッチングし、コンタクトホールを開口する。
【0074】
図13(h)に示すように、コンタクトホール形成後、さらに第3レジスト膜209に追加露光してソース電極及びドレイン電極の形成領域をパターニングする。
【0075】
図13(i)に示すように、電極パターン領域形成後、アルミニウム等の金属粒子が含有された第4の液体材料を、液滴吐出法によりソース・ドレイン各電極領域に向けて滴下する。第3レジスト膜209の表面は、プラズマ処理により撥水性を有し、さらに、第4の液体材料が接触する第4絶縁膜208の表面は親水性を有するので、第4の液体材料は、スムースにソース・ドレイン各電極領域に進入することが可能となる。第4の液体材料の塗布の終了後、第1の熱処理によって、第4の液体材料に含有していた有機溶剤が除去され、固体状の金属膜が形成される。この熱処理の加熱温度は、100℃〜200℃である。
【0076】
図13(j)に示すように、第1の熱処理後、第4レジスト膜209は、剥離され、さらに、第2の熱処理によって、金属膜は焼成され、低抵抗のソース電極211とドレイン電極210とが形成される。電極形成後、最上層に保護膜(保護用絶縁層)212が形成される。
【0077】
なお、この第4の実施形態では、半導体装置の製造方法として説明したが、電気光学装置に用いられるアクティブマトリクス基板であるTFT基板や、同様にアクティブマトリクス基板としてMIM(金属−絶縁−金属)、MIS(金属−絶縁−シリコン)などの他の2端子、3端子素子を画素スイッチング素子とするものにも適用できる。電気光学装置に用いられるアクティブマトリクス基板には、画素電極として透明導電膜が必要になるが、この透明導電膜は塗布型のITO膜を用いて形成することができる。このようなITO膜は、上記の電極パターンの形成と同じ方法によって形成することができる。また、MIMを用いたアクティブマトリクス基板の薄膜積層構造は半導体層を含まず、導電層と絶縁層のみで構成されるが、この場合にも本発明を適用できる。
また、例えば有機EL(エレクトロルミネッセンス)などの電気光学装置の製造や、一般的なLSIの製造にも適用可能であり、さらには、前記以外の半導体層を含む種々の薄膜積層構造を有する薄膜デバイスにも本発明は適用可能である。さらには、配線を有する基板を製造する際における配線形成にも、本発明が適用できる。この場合においては、金属材料を含有する液体材料の塗布によって金属配線が基板に形成されることにより、回路基板(例えば上述のアクティブマトリクス基板)が製造される。
【0078】
〔第5の実施形態〕
(電気光学装置)
次に、本発明の適用例として、有機EL装置の製造例について説明する。
図14は、前記薄膜形成装置によって形成された半導体装置を有する有機EL装置の断面図であり、まずこの有機EL装置の概略構成を説明する。
図14に示すようにこの有機EL装置301は、基板311、回路素子部321、画素電極331、バンク部341、発光素子351、陰極361(対向電極)、および封止基板371から構成された有機EL素子302に、フレキシブル基板(図示略)の配線および駆動IC(図示略)を接続したものである。回路素子部321は、TFT等からなるアクティブ素子322を基板311上に形成し、複数の画素電極331を回路素子部321上に整列させて構成されたものである。ここで、TFT等からなるアクティブ素子322は、その一部が前記の薄膜塗布装置によって形成されたものであり、具体的には図11〜図13に示したような工程で形成されたものである。
【0079】
また、各画素電極331間にはバンク部341が格子状に形成されており、バンク部341により生じた凹部開口344に、発光素子351が形成されている。陰極361は、バンク部341および発光素子351の上部全面に形成されている。封止用基板371は外界の水分や酸素などの浸入により、発光素子やTFT素子が劣化するのを防止するために設けられるものである。
有機EL素子を含む有機EL装置301の製造プロセスは、バンク部341を形成するバンク部形成工程と、発光素子351を適切に形成するためのプラズマ処理工程と、発光素子351を形成する発光素子形成工程と、陰極361を形成する対向電極形成工程と、封止用基板371を陰極361上に積層して封止する封止工程とを備えている。
【0080】
発光素子形成工程は、凹部開口344、すなわち画素電極331上に正孔注入層352および発光層353を形成することにより発光素子351を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層352を形成するための第1組成物を各画素電極331上に吐出する第1吐出工程と、吐出された第1組成物を乾燥させて正孔注入層352を形成する第1乾燥工程とを有し、発光層形成工程は、発光層353を形成するための第2組成物を正孔注入層352の上に吐出する第2吐出工程と、吐出された第2組成物を乾燥させて発光層353を形成する第2乾燥工程とを有している。
【0081】
この有機EL装置301においては、そのアクティブ素子322として第4の実施形態で示したような半導体装置(TFT)が用いられており、したがってこの有機EL装置301によれば、低コストで高性能の半導体装置を備えていることにより、この有機EL装置301自体も低コストで高性能のものとなる。
なお、本発明が適用される電気光学装置としては、前記のものに限定されることなく、上述のごとく例えば電気泳動装置や液晶表示装置、プラズマディスプレイ装置など種々のものにも適用可能であることは言うまでもない。
【0082】
〔第6の実施形態〕
(電子機器)
第6の実施形態として、本発明の電子機器の具体例について説明する。
図15(a)は、携帯電話の一例を示した斜視図である。
図15(a)において、600は、内部に第4の実施形態の方法で製造された半導体装置を備えた携帯電話本体を示し、601は、同じく第4の実施形態の方法で製造された半導体装置を備えた有機EL装置からなる表示部を示している。
図15(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。
図15(b)において、700は情報処理装置、701はキーボードなどの入力部、703は、第4の実施形態の方法で製造された半導体装置を備えた情報処理本体、702は、第4の実施形態の方法で製造された半導体装置を備えた有機EL装置からなる表示部を示している。
図15(c)は、腕時計型電子機器の一例を示した斜視図である。
図15(c)において、800は時計本体を示し、801は第4の実施形態の方法で製造された半導体装置を備えた有機EL装置からなる表示部を示している。
図15(a)〜(c)に示す電子機器は、前記実施形態の半導体装置もしくは有機EL装置を備えたものであるので、低コストで高性能の半導体装置を備えていることにより、これら電子機器自体も低コストで高性能のものとなる。
【0083】
以上、本発明の薄膜の形成方法、薄膜形成装置、半導体装置の製造方法、半導体装置、電気光学装置、並びに電子機器について説明したが、本発明は、前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で設計自由に変更が可能である。
例えば、前記第1の実施形態の薄膜形成装置では、図1に示したように処理部11に連設部13を連設した構成としたが、本発明は、これに限定されることなく、図16に示すように、連接部を設けずに、処理部11をローダ10からアンローダ12まで直接連続(連通)させた構成としてもよい。
【図面の簡単な説明】
【図1】第1実施形態による薄膜形成装置を示す概略図である。
【図2】前処理部の概略図である。
【図3】スピンコートの概略図である。
【図4】第1熱処理部の概略図である。
【図5】第2熱処理部の概略図である。
【図6】第2実施形態による薄膜形成装置を示す概略図である。
【図7】インクジェット処理部の概略図である。
【図8】図7におけるディスペンサヘッドの部分拡大図である。
【図9】図7におけるディスペンサヘッドの部分拡大図である。
【図10】第3実施形態による薄膜形成装置を示す概略図である。
【図11】半導体装置の製造工程図である。
【図12】半導体装置の製造工程図である。
【図13】半導体装置の製造工程図である。
【図14】有機EL装置の側断面図である。
【図15】第5の実施形態による電子機器の例を示す斜視図である。
【図16】他の実施形態による薄膜形成装置を示す概略図である。
【符号の説明】
21…塗布部(塗布装置)、22…第1熱処理部(熱処理装置)、
23…第2熱処理部(熱処理装置)、24…第3熱処理部(熱処理装置)、
42…液体供給系、43…廃液処理系(廃液収容機構)、51…液体容器、
52…洗浄機構、53,111…ノズル、60…洗浄液容器(容器)、
71…1次容器(第1の容器)、72…2次容器(第2の容器)、
91…塗布部(塗布装置)、W…基板

Claims (19)

  1. 基板上に薄膜の構成成分を含有する液体材料を塗布する塗布工程と、前記基板に熱処理を施す熱処理工程とを有し、
    前記各工程の処理雰囲気をそれぞれ独立して制御するようにしたことを特徴とする薄膜の形成方法。
  2. 前記塗布工程の前に基板の表面洗浄等の前処理を行う前処理工程を有し、この前処理工程もその処理雰囲気を独立して制御するようにしたことを特徴とする請求項1記載の薄膜の形成方法。
  3. 前記薄膜は、導電膜、絶縁膜、もしくは半導体膜のいずれか1つであること特徴とする請求項1又は2記載の薄膜の形成方法。
  4. 前記薄膜は、導電膜または半導体膜であり、
    前記塗布工程および熱処理工程は、いずれもその処理雰囲気中の酸素もしくは酸化性気体の濃度を10ppm以下に維持した状態で行うことを特徴とする請求項1〜3のいずれか一項に記載の薄膜の形成方法。
  5. 前記液体材料が残留している液体供給系を洗浄する洗浄処理工程をさらに有することを特徴とする請求項1〜4のいずれか一項に記載の薄膜形成方法。
  6. 前記塗布工程には、前記液体材料を前記基板上に塗布した後、発生した廃液を収容する廃液収容工程が備えられていることを特徴とする請求項1〜5のいずれか一項に記載の薄膜形成方法。
  7. 前記廃液収容工程により収容された前記廃液に対して失活処理を行う廃液失活工程をさらに有することを特徴とする請求項6記載の薄膜形成方法。
  8. 前記熱処理工程は、
    前記基板を加熱する第1の熱処理と、
    前記基板を前記第1の熱処理よりも高温にて加熱する第2の熱処理と、を有していることを特徴とする請求項1〜7のいずれか一項に記載の薄膜の形成方法。
  9. 前記熱処理工程は、
    前記基板を加熱する第1の熱処理と、
    前記基板を前記第1の熱処理よりも高温にて加熱する第2の熱処理と、
    前記基板を前記第2の熱処理よりも高温にて加熱する第3の熱処理と、を有していることを特徴とする請求項1〜7のいずれか一項に記載の薄膜の形成方法。
  10. 基板上に薄膜の構成成分を含有する液体材料を塗布する塗布装置と、前記の液体材料が塗布された基板を加熱する熱処理装置とを備えてなり、
    前記塗布装置および前記熱処理装置には、前記基板に各処理を施す処理室内の雰囲気をそれぞれ独立して制御する制御機構が備えられていることを特徴とする薄膜形成装置。
  11. 前記基板の表面洗浄等の前処理を行う前処理装置を備え、この前処理装置にも、その処理を施す処理室内の雰囲気を独立して制御する制御機構が備えられていることを特徴とする請求項10記載の薄膜形成装置。
  12. 前記各装置の処理室に連通する連接室が備えられ、この連接室にも、該連接室内の雰囲気を独立して制御する制御機構が備えられていることを特徴とする請求項10又は11記載の薄膜形成装置。
  13. 前記制御機構は、前記各処理室内における酸素もしくは酸化性気体の濃度を、10ppm以下に制御できるよう構成されていることを特徴とする請求項10〜12のいずれか一項に記載の薄膜形成装置。
  14. 前記塗布装置は、前記液体材料を塗布するノズルと、該ノズルに連設されて前記液体材料を貯留する容器とを有した液体供給系を備えてなり、
    前記液体供給系には、該液体供給系を洗浄する洗浄機構が設けられていることを特徴とする請求項10〜13のいずれか一項に記載の薄膜形成装置。
  15. 前記洗浄液は、前記液体材料の活性を失わせる失活剤を含むことを特徴とする請求項14記載の薄膜形成装置。
  16. 前記塗布装置に、前記液体材料の塗布後に発生する廃液を収容する廃液収容機構が設けられていることを特徴とする請求項14又は15記載の薄膜形成装置。
  17. 半導体装置を構成する各機能層のいずれかの機能層を、該機能層の構成成分を含有する液体材料を基板上に塗布することによって形成する半導体装置の形成方法において、
    前記機能層の形成を、請求項1から9のいずれか一項に記載の薄膜形成方法を用い、あるいは請求項10から16のいずれか一項に記載の薄膜形成装置を用いて行うことを特徴とする半導体装置の製造方法。
  18. 請求項17記載の半導体装置の製造方法により製造された半導体装置を備えたことを特徴とする電気光学装置。
  19. 請求項17記載の半導体装置の製造方法により製造された半導体装置、あるいは請求項18記載の電気光学装置を備えたことを特徴とする電子機器。
JP2003107693A 2002-04-22 2003-04-11 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置 Expired - Fee Related JP4543617B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003107693A JP4543617B2 (ja) 2002-04-22 2003-04-11 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
US10/419,123 US7141492B2 (en) 2002-04-22 2003-04-21 Method for forming thin-film, apparatus for forming thin-film, method for manufacturing semiconductor device, electro-optical unit, and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002119849 2002-04-22
JP2002361012 2002-12-12
JP2003107693A JP4543617B2 (ja) 2002-04-22 2003-04-11 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置

Publications (3)

Publication Number Publication Date
JP2004241751A true JP2004241751A (ja) 2004-08-26
JP2004241751A5 JP2004241751A5 (ja) 2006-02-16
JP4543617B2 JP4543617B2 (ja) 2010-09-15

Family

ID=32180283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003107693A Expired - Fee Related JP4543617B2 (ja) 2002-04-22 2003-04-11 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置

Country Status (2)

Country Link
US (1) US7141492B2 (ja)
JP (1) JP4543617B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186332A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006269899A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置の製造方法
JP2007053334A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
US7285484B2 (en) 2004-11-09 2007-10-23 Seiko Epson Corporation Semiconductor device manufacturing method
US7582572B2 (en) 2005-12-15 2009-09-01 Kabushiki Kaisha Toshiba Method of manufacturing insulating film, method of manufacturing transistor, and method of manufacturing electronic device
JP2009537305A (ja) * 2006-05-18 2009-10-29 エイゼット・エレクトロニック・マテリアルズ・ユーエスエイ・コーポレイション ポリシラザン廃棄物の処理
JP2010027539A (ja) * 2008-07-24 2010-02-04 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
US7682927B2 (en) 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2010277878A (ja) * 2009-05-29 2010-12-09 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子の製造方法
JP2011029118A (ja) * 2009-07-29 2011-02-10 Sumitomo Chemical Co Ltd 有機el素子の製造方法
WO2011078398A1 (en) 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2012029936A1 (ja) * 2010-09-03 2012-03-08 住友化学株式会社 有機エレクトロルミネッセンス素子及びその製造方法
JP2013048238A (ja) * 2012-08-16 2013-03-07 Tokyo Electron Ltd デバイス製造方法
JP2015026693A (ja) * 2013-07-25 2015-02-05 株式会社ユーテック 膜の製造方法及びマルチチャンバー装置
KR101540188B1 (ko) * 2012-03-28 2015-07-28 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
JP2015198013A (ja) * 2014-04-01 2015-11-09 東京エレクトロン株式会社 熱処理装置、熱処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2015198012A (ja) * 2014-04-01 2015-11-09 東京エレクトロン株式会社 基板処理システム
JP2016044347A (ja) * 2014-08-26 2016-04-04 株式会社東芝 成膜装置
JP2017510931A (ja) * 2013-12-26 2017-04-13 カティーバ, インコーポレイテッド 電子デバイスの熱処理のための装置および技法
JP2019179862A (ja) * 2018-03-30 2019-10-17 株式会社リコー 電界効果型トランジスタの製造方法
US10654299B2 (en) 2008-06-13 2020-05-19 Kateeva, Inc. Low-particle gas enclosure systems and methods
US10851450B2 (en) 2008-06-13 2020-12-01 Kateeva, Inc. Method and apparatus for load-locked printing
US10900678B2 (en) 2008-06-13 2021-01-26 Kateeva, Inc. Gas enclosure assembly and system
KR20210068548A (ko) 2018-10-15 2021-06-09 도쿄엘렉트론가부시키가이샤 미세 패턴을 갖는 기판에 실리콘막을 형성하는 방법
US11338319B2 (en) 2014-04-30 2022-05-24 Kateeva, Inc. Gas cushion apparatus and techniques for substrate coating
US11489119B2 (en) 2014-01-21 2022-11-01 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
US11975546B2 (en) 2008-06-13 2024-05-07 Kateeva, Inc. Gas enclosure assembly and system
US12018857B2 (en) 2008-06-13 2024-06-25 Kateeva, Inc. Gas enclosure assembly and system

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988676B2 (ja) * 2003-05-01 2007-10-10 セイコーエプソン株式会社 塗布装置、薄膜の形成方法、薄膜形成装置及び半導体装置の製造方法
KR20050035004A (ko) * 2003-10-11 2005-04-15 현대자동차주식회사 자동차용 광통신 멀티플렉스 장치 및 이를 이용한 통신방법
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
EP1826836A4 (en) * 2004-12-17 2009-05-13 Sharp Kk PROCESS FOR PRODUCING AN ORGANIC ELECTROLUMINESCENCE DISPLAY AND DEVICE THEREFOR
JP4151652B2 (ja) * 2005-01-11 2008-09-17 セイコーエプソン株式会社 識別コード描画方法
US20070021411A1 (en) * 2005-05-11 2007-01-25 Cloyd James C Supersaturated benzodiazepine solutions and their delivery
JP4434115B2 (ja) * 2005-09-26 2010-03-17 日新電機株式会社 結晶性シリコン薄膜の形成方法及び装置
JP2007122914A (ja) * 2005-10-25 2007-05-17 Sharp Corp 有機エレクトロルミネッセンスディスプレイの製造方法及びそれに用いる製造装置
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
JP5084236B2 (ja) * 2006-11-30 2012-11-28 東京エレクトロン株式会社 デバイス製造装置およびデバイス製造方法
EP1935657B1 (de) * 2006-12-20 2013-02-13 Homag Holzbearbeitungssysteme AG Vorrichtung und Verfahren zum Beschichten von Werkstücken
TW201039382A (en) * 2009-03-06 2010-11-01 Du Pont Process for forming an electroactive layer
EP2565910A4 (en) * 2010-04-28 2014-01-15 Youtec Co Ltd SUBSTRATE PROCESSING DEVICE AND METHOD FOR THIN-CHEMICAL PRODUCTION
WO2012056911A1 (ja) * 2010-10-29 2012-05-03 大日本印刷株式会社 インプリント用モールドの洗浄方法と洗浄装置およびインプリント用モールドの製造方法
US8822350B2 (en) * 2010-11-19 2014-09-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus
DE102013216113A1 (de) 2013-08-14 2015-03-05 Homag Holzbearbeitungssysteme Gmbh Beschichtungsaggregat
US20150123105A1 (en) * 2013-11-01 2015-05-07 The Board Of Trustees Of The Leland Stanford Junior University Off-center spin-coating and spin-coated apparatuses
TWI692546B (zh) * 2013-11-21 2020-05-01 日商尼康股份有限公司 佈線圖案之製造方法及電晶體之製造方法
EP2947178A1 (en) * 2014-05-21 2015-11-25 IMEC vzw Conformal coating on three-dimensional substrates
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114565A (ja) * 1989-09-29 1991-05-15 Hitachi Ltd 流動体供給装置およびその制御方法
JPH08111285A (ja) * 1994-10-07 1996-04-30 Tdk Corp 有機エレクトロルミネセンス素子の製造方法及びその装置
JPH09237927A (ja) * 1995-12-26 1997-09-09 Toshiba Corp 半導体薄膜形成方法および太陽電池の製造方法
JP2000031071A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
WO2000059040A1 (en) * 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
JP2001102170A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd El表示装置の作製方法及び薄膜形成装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3100086B2 (ja) 1991-12-09 2000-10-16 芝浦メカトロニクス株式会社 スピナー
JP3099054B2 (ja) 1994-09-09 2000-10-16 東京エレクトロン株式会社 塗布装置及びその方法
JP3232961B2 (ja) 1995-07-03 2001-11-26 松下電器産業株式会社 薄膜形成装置
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell
JP3209072B2 (ja) 1996-02-07 2001-09-17 ソニー株式会社 絶縁膜の形成方法
JP3309079B2 (ja) 1999-02-02 2002-07-29 東京応化工業株式会社 被膜形成装置及び被膜形成方法
US6953506B2 (en) * 2000-10-30 2005-10-11 Canon Kabushiki Kaisha Wafer cassette, and liquid phase growth system and liquid-phase growth process which make use of the same
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114565A (ja) * 1989-09-29 1991-05-15 Hitachi Ltd 流動体供給装置およびその制御方法
JPH08111285A (ja) * 1994-10-07 1996-04-30 Tdk Corp 有機エレクトロルミネセンス素子の製造方法及びその装置
JPH09237927A (ja) * 1995-12-26 1997-09-09 Toshiba Corp 半導体薄膜形成方法および太陽電池の製造方法
JP2000031071A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
WO2000059040A1 (en) * 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
JP2001102170A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd El表示装置の作製方法及び薄膜形成装置

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285484B2 (en) 2004-11-09 2007-10-23 Seiko Epson Corporation Semiconductor device manufacturing method
JP2006186332A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2006269899A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置の製造方法
US7682927B2 (en) 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007053334A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
US7582572B2 (en) 2005-12-15 2009-09-01 Kabushiki Kaisha Toshiba Method of manufacturing insulating film, method of manufacturing transistor, and method of manufacturing electronic device
JP2009537305A (ja) * 2006-05-18 2009-10-29 エイゼット・エレクトロニック・マテリアルズ・ユーエスエイ・コーポレイション ポリシラザン廃棄物の処理
US11230757B2 (en) 2008-06-13 2022-01-25 Kateeva, Inc. Method and apparatus for load-locked printing
US12018857B2 (en) 2008-06-13 2024-06-25 Kateeva, Inc. Gas enclosure assembly and system
US10654299B2 (en) 2008-06-13 2020-05-19 Kateeva, Inc. Low-particle gas enclosure systems and methods
US10851450B2 (en) 2008-06-13 2020-12-01 Kateeva, Inc. Method and apparatus for load-locked printing
US11975546B2 (en) 2008-06-13 2024-05-07 Kateeva, Inc. Gas enclosure assembly and system
US11802331B2 (en) 2008-06-13 2023-10-31 Kateeva, Inc. Method and apparatus for load-locked printing
US10900678B2 (en) 2008-06-13 2021-01-26 Kateeva, Inc. Gas enclosure assembly and system
US11633968B2 (en) 2008-06-13 2023-04-25 Kateeva, Inc. Low-particle gas enclosure systems and methods
US11926902B2 (en) 2008-06-13 2024-03-12 Kateeva, Inc. Method and apparatus for load-locked printing
JP2010027539A (ja) * 2008-07-24 2010-02-04 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP2010277878A (ja) * 2009-05-29 2010-12-09 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子の製造方法
JP2011029118A (ja) * 2009-07-29 2011-02-10 Sumitomo Chemical Co Ltd 有機el素子の製造方法
US11271085B2 (en) 2009-12-25 2022-03-08 Ricoh Company, Ltd. Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system
WO2011078398A1 (en) 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
US10020374B2 (en) 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
WO2012029936A1 (ja) * 2010-09-03 2012-03-08 住友化学株式会社 有機エレクトロルミネッセンス素子及びその製造方法
KR101546633B1 (ko) 2012-03-28 2015-08-21 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
KR101540188B1 (ko) * 2012-03-28 2015-07-28 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
KR101546632B1 (ko) 2012-03-28 2015-08-21 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
US9640382B2 (en) 2012-03-28 2017-05-02 SCREEN Holdings Co., Ltd. Substrate processing apparatus and substrate processing method
JP2013048238A (ja) * 2012-08-16 2013-03-07 Tokyo Electron Ltd デバイス製造方法
JP2015026693A (ja) * 2013-07-25 2015-02-05 株式会社ユーテック 膜の製造方法及びマルチチャンバー装置
JP2017510931A (ja) * 2013-12-26 2017-04-13 カティーバ, インコーポレイテッド 電子デバイスの熱処理のための装置および技法
US10468279B2 (en) 2013-12-26 2019-11-05 Kateeva, Inc. Apparatus and techniques for thermal treatment of electronic devices
KR101970449B1 (ko) * 2013-12-26 2019-04-18 카티바, 인크. 전자 장치의 열 처리를 위한 장치 및 기술
JP2019003944A (ja) * 2013-12-26 2019-01-10 カティーバ, インコーポレイテッド 電子デバイスの熱処理のための装置および技法
US11107712B2 (en) 2013-12-26 2021-08-31 Kateeva, Inc. Techniques for thermal treatment of electronic devices
JP2020123594A (ja) * 2013-12-26 2020-08-13 カティーバ, インコーポレイテッド 電子デバイスの熱処理のための装置および技法
JP7018215B2 (ja) 2013-12-26 2022-02-10 カティーバ, インコーポレイテッド 電子デバイスの熱処理のための装置および技法
KR20180081832A (ko) * 2013-12-26 2018-07-17 카티바, 인크. 전자 장치의 열 처리를 위한 장치 및 기술
JP2022060233A (ja) * 2013-12-26 2022-04-14 カティーバ, インコーポレイテッド 電子デバイスの熱処理のための装置および技法
JP7341538B2 (ja) 2013-12-26 2023-09-11 カティーバ, インコーポレイテッド 電子デバイスの熱処理のための装置および技法
US11489119B2 (en) 2014-01-21 2022-11-01 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
JP2015198013A (ja) * 2014-04-01 2015-11-09 東京エレクトロン株式会社 熱処理装置、熱処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2015198012A (ja) * 2014-04-01 2015-11-09 東京エレクトロン株式会社 基板処理システム
US11338319B2 (en) 2014-04-30 2022-05-24 Kateeva, Inc. Gas cushion apparatus and techniques for substrate coating
JP2016044347A (ja) * 2014-08-26 2016-04-04 株式会社東芝 成膜装置
JP2019179862A (ja) * 2018-03-30 2019-10-17 株式会社リコー 電界効果型トランジスタの製造方法
KR20210068548A (ko) 2018-10-15 2021-06-09 도쿄엘렉트론가부시키가이샤 미세 패턴을 갖는 기판에 실리콘막을 형성하는 방법

Also Published As

Publication number Publication date
US7141492B2 (en) 2006-11-28
JP4543617B2 (ja) 2010-09-15
US20040087068A1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
JP4543617B2 (ja) アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
JP3988676B2 (ja) 塗布装置、薄膜の形成方法、薄膜形成装置及び半導体装置の製造方法
JP4974504B2 (ja) 成膜装置、発光装置の作製方法
JP5288639B2 (ja) 半導体装置の作製方法
JP4789551B2 (ja) 有機el成膜装置
KR101061891B1 (ko) 배선의 제작 방법
TWI280818B (en) Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US20140124771A1 (en) Light Emitting Device, Method of Preparing the Same and Device for Fabricating the Same
JP3868280B2 (ja) 有機電界発光素子の製造装置
JP3584933B2 (ja) 微細構造物の製造方法、光学素子、集積回路および電子機器
JP2004335572A (ja) 塗布装置、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器
JP3900125B2 (ja) 有機エレクトロルミネッセンス装置の製造方法
JP2005093700A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
JP4656843B2 (ja) 半導体装置の作製方法
JP4006456B2 (ja) 有機elディスプレイの製造方法
US20080268136A1 (en) Method of producing organic light emitting apparatus
JP2004294878A (ja) 微細構造物の製造方法、デバイス、光学素子、集積回路及び電子機器
JP2006088151A (ja) 液滴吐出装置
JP2009218430A (ja) 成膜方法、半導体装置の製造方法および電子機器の製造方法
JP2009218431A (ja) 成膜方法、半導体装置の製造方法および電子機器の製造方法
JP2009218429A (ja) 成膜方法、半導体装置の製造方法および電子機器の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees