WO2017026127A1 - 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材 - Google Patents

導体とその製造方法、及びそれを用いた積層回路及び積層配線部材 Download PDF

Info

Publication number
WO2017026127A1
WO2017026127A1 PCT/JP2016/003715 JP2016003715W WO2017026127A1 WO 2017026127 A1 WO2017026127 A1 WO 2017026127A1 JP 2016003715 W JP2016003715 W JP 2016003715W WO 2017026127 A1 WO2017026127 A1 WO 2017026127A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
electrode
thickness
insulating layer
conductive member
Prior art date
Application number
PCT/JP2016/003715
Other languages
English (en)
French (fr)
Inventor
篤史 八百
Original Assignee
出光興産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 出光興産株式会社 filed Critical 出光興産株式会社
Priority to JP2017534107A priority Critical patent/JP6877345B2/ja
Publication of WO2017026127A1 publication Critical patent/WO2017026127A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Definitions

  • the present invention relates to a conductor, a manufacturing method thereof, and a laminated circuit and a laminated wiring member using the conductor.
  • an object of the present invention is to provide a conductor having a novel shape for electrically connecting electrodes having an insulating film interposed therebetween, a manufacturing method thereof, and a laminated circuit and a laminated wiring member including such a conductor.
  • the shape of the conductor is a chevron, the ratio of the height of the conductor to the major axis length of the bottom surface of the conductor, the height / major axis length of the bottom surface is 0.05 or more and 0.5 or less, and A conductor having a height of 1.1 to 8 times the thickness of the insulating film.
  • the conductor according to 1 or 2 wherein a major axis length of the bottom surface of the conductor is 10 ⁇ m or more and 100 ⁇ m or less. 4). 4. The conductor according to any one of 1 to 3, wherein the conductor includes at least one selected from gold, silver and copper. 5). The conductor according to any one of 1 to 4, wherein the conductor contains a fluorine atom and a sulfur atom. 6).
  • the thickness of the second conductive member on the insulating film is 0.5 ⁇ m or more and 50 ⁇ m or less, The thickness of the second conductive member on the peak of the conductor and the thickness of the second conductive member on the insulating film is the ratio of the thickness of the second conductive member on the top of the conductor / the second on the insulating film.
  • An electronic apparatus comprising the laminated wiring member according to 10.9.
  • the electronic device according to 10 which is a liquid crystal display, a television, a car navigation, a mobile phone, a game machine, a digital camera, a personal computer, a printer, an automobile, a robot, a light emitting diode illumination, or a wearable device.
  • a conductor having a novel shape that electrically connects electrodes having an insulating film interposed therebetween, a manufacturing method thereof, and a laminated circuit and a laminated wiring member including such a conductor.
  • 1A to 1E are process diagrams showing a method for manufacturing a laminated wiring member of this embodiment.
  • 2A and 2B are explanatory views for explaining the conductor composition ink and application position in the present embodiment.
  • 3A to 3C are explanatory views for explaining the longitudinal cross-sectional shape of the connection member in the present embodiment.
  • FIG. 4 is an explanatory diagram for explaining the connection member in the present embodiment.
  • FIG. 5 is an explanatory diagram for explaining an insulating layer in the present embodiment.
  • 6A to 6D are process diagrams showing a method for manufacturing a semiconductor device of this embodiment.
  • 7A to 7C are process diagrams showing another example of the method for manufacturing a semiconductor device of this embodiment.
  • 8A to 8E are process diagrams showing another example of the method for manufacturing a semiconductor device of this embodiment.
  • FIG. 9 is a schematic cross-sectional view showing the semiconductor element manufactured according to the present embodiment.
  • FIG. 10 is an explanatory diagram illustrating the second conductive member in the present embodiment.
  • the conductor of the present invention penetrates through an insulating film interposed between the first conductive member (also referred to as the first electrode) and the second conductive member (also referred to as the second electrode), and the first conductive member and the second conductive member. Is electrically connected.
  • the shape of the conductor is a chevron shape, and the ratio of the height of the conductor to the major axis length of the bottom surface, the height / major axis length of the bottom surface is 0.05 or more and 0.5 or less. Furthermore, the height of the conductor is 1.1 to 8 times the thickness of the insulating film.
  • the first and second conductive members include electrodes, circuit wiring, and ground.
  • the insulating film cannot be applied to the surface of the conductor when the insulating film is applied and formed on the conductor. Furthermore, the surface of the conductor higher than the thickness of the insulating film is exposed, and connection to the second conductive member to be formed next becomes possible.
  • the laminated wiring member of the present invention includes the above conductor.
  • the laminated wiring member includes a first conductive member, a second conductive member, an insulating film interposed between the first conductive member and the second conductive member, and a first conductive material penetrating the insulating film on the substrate. It has the said conductor which electrically connects between a member and a 2nd electrically-conductive member.
  • the conductor of the present invention can be formed by an ink jet printing method, a flexographic printing method, or a stencil printing method. Specifically, a chevron-shaped conductor having a height / bottom major axis length of 0.05 or more and 0.5 or less is formed on the first conductive member using the conductor-containing ink by the printing method, Further, an insulating film is formed on the first conductive member to a thickness of 1/8 to 1 / 1.1 of the height of the conductor, and a second conductive member is formed on the insulating film and the conductor. The conductor electrically connects the first conductive member and the second conductive member.
  • the manufacturing method of the laminated wiring member of this embodiment includes a first step (connection member (conductor) forming step), a second step (insulating layer (insulating film) forming step), and a third step (second step) described below.
  • 1A to 1E are process diagrams showing a method for manufacturing a laminated wiring member according to the present embodiment. In the manufacturing method of the laminated wiring member of this embodiment, as shown to FIG.
  • the wiring member 2 which has the base 21 and the 1st electrode 22 formed on the base 21 first is prepared.
  • a conductive composition ink containing a conductive material, a liquid repellent, and a solvent is applied onto the first electrode 22 in a pattern and baked, thereby conducting and repelling the first electrode 22 as shown in FIG. 1B.
  • the connecting member 3 having liquidity is formed (connecting member forming step).
  • a coating film 4A of the resin composition is formed on the wiring member 2 on which the connection member 3 is formed.
  • by curing the coating film 4A of the resin composition as shown in FIG.
  • the connecting member 3 functions as a via post
  • the insulating layer 4 is formed on portions other than the connecting member 3 (insulating layer formation).
  • the second electrode 6 is formed on the insulating layer 4 so as to be electrically connected to the connecting member 3 functioning as a via post (second electrode forming step).
  • the laminated wiring member 1 can be manufactured.
  • an insulating layer having a via post is formed by a simple method by including a connecting member forming step for forming the connecting member 3 having liquid repellency and an insulating layer forming step for forming the insulating layer 4. can do.
  • connection member 3 having a predetermined shape having liquid repellency can be formed by the connection member forming step
  • the resin composition is formed on the wiring member 2 by the insulating layer forming step.
  • the coating film 4A of the resin composition can be formed so that the connecting member 3 is not covered, and the insulating layer 4 having the connecting member 3 functioning as a via post can be formed by curing the coating film 4A.
  • the insulating layer 4 having the via post can be formed by a simpler method than the conventional method using a photolithography method or the like.
  • a method for forming an insulating layer having a via post with a small number of steps for example, a method of printing an insulating layer having a contact hole by a screen printing method is also being studied. It is difficult and miniaturization of the contact hole is difficult.
  • examples of the coating method capable of patterning the resin composition include an ink jet printing method and a gravure offset printing method. However, when the surface tension of the resin composition is small, good patterning cannot be performed. On the other hand, in this embodiment, since it is not necessary to pattern the coating film 4A of the resin composition and the resin composition can be applied to the entire surface of the wiring member 2, the insulating layer 4 having good flatness is formed. Can do.
  • a wiring member 2 having a base 21 and a first electrode 22 formed on the base 21 is prepared.
  • a conductive composition ink containing a conductive material, a liquid repellent that does not contain silicon, and a solvent is applied onto the first electrode 22 in a pattern and baked.
  • the connecting member 3 that functions as a via post is formed (see FIG. 1B).
  • the wiring member 2 has a base material 21 and a first electrode 22.
  • the base material 21 supports the first electrode 22.
  • the base material 21 has heat resistance normally.
  • the heat resistance of the base material 21 is not particularly limited as long as it does not cause deformation or the like due to heating in the manufacturing process of the laminated wiring member.
  • the base material 21 is not particularly limited as long as it has a predetermined self-supporting property.
  • the base material 21 having an arbitrary function is used depending on the use of the laminated wiring member 1 manufactured according to the present embodiment. Can be used.
  • Examples of the base material 21 include a rigid base material such as a glass base material and a flexible base material such as a film made of a plastic resin.
  • Examples of the plastic resin include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polyimide (PI), polyetheretherketone (PEEK), polycarbonate (PC), polyphenylene sulfide ( PPS) and polyetherimide (PEI).
  • the base material 21 may be a single layer or a laminate.
  • a flattening layer containing a curable resin formed on the base material 21 may be included.
  • the transmittance in the visible light region is preferably 80% or more.
  • the transmittance can be measured according to JIS K7361-1 (Testing method for the total light transmittance of plastic-transparent material).
  • the first electrode 22 is formed on the base material 21.
  • the 1st electrode 22 should just be formed on the base material 21, may be directly formed on the base material 21, and may be formed on the base material 21 through another layer.
  • the first electrode 22 is usually formed in a pattern on the base material 21.
  • the planar view shape of the first electrode 22 can be appropriately selected according to the type of the laminated wiring member 1 manufactured by the manufacturing method of the present embodiment. Examples of the shape of the first electrode 22 in plan view include a line shape and a pad shape used for an electrode pad.
  • the material used for the first electrode 22 is not particularly limited as long as it has desired conductivity.
  • Conductive inorganic materials such as metal materials such as Cu, Mo—Ta alloy, Ag alloy, Cu alloy, Al alloy, transparent conductive inorganic materials such as ITO (indium tin oxide) and indium zinc oxide, PEDOT / PSS ( A conductive organic material such as (polyethylenedioxythiophene / polystyrenesulfonic acid) can be used.
  • a conductive paste containing conductive fine particles can be used.
  • electroconductive fine particles the electroconductive fine particles used with the conductor composition ink mentioned later can be selected suitably, and can be used.
  • other components used in the conductive paste can be the same as general components, and for example, a solvent used in a conductor composition ink described later, an arbitrary component, and the like can be appropriately selected and used. .
  • the thickness of the first electrode 22 is not particularly limited as long as it can have desired conductivity.
  • the thickness is preferably 30 nm to 5000 nm, more preferably 50 nm to 2000 nm, and more preferably 100 nm to 2000 nm. It is particularly preferred that This is because if the thickness of the first electrode 22 is too thick, a step due to the first electrode 22 becomes large, and it may be difficult to form an insulating layer satisfactorily. Moreover, it is because it may become difficult to show favorable electroconductivity, when the thickness of the 1st electrode 22 is too thin.
  • thickness refers to a thickness obtained by a general measurement method.
  • the thickness is measured by tracing the surface with a stylus to detect unevenness, and using a stylus type method for calculating the thickness, observation with a transmission electron microscope (TEM), a scanning electron microscope (SEM), etc. Examples thereof include a method for measuring an image and an optical method for calculating a thickness based on a spectral reflection spectrum.
  • TEM transmission electron microscope
  • SEM scanning electron microscope
  • thickness the average value of the thickness measurement result in the several location of the structure used as object may be used.
  • the surface energy of the surface of the first electrode 22 is usually 20 to 60 mN / m, preferably 25 to 35 mN / m. Specifically, the temperature of the electrode surface is raised to 40 ° C. or higher and 160 ° C. or lower, and the electrode surface contains fluorine or is treated with an oleophilic surface modifier so as not to cause a problem in energization. Etc.
  • the conductor of the present invention is inkjet-printed, the pinning of the droplets that land on the first electrode 22 does not occur, and the bottom area of the landed droplets is reduced with solvent drying, It becomes easy to form a conductor shape having an appropriate aspect. If the surface energy is too small, an insulating film to be formed later may be difficult to apply. Further, if the surface energy is too large, the conductor composition ink is likely to spread and spread, and there is a possibility that an appropriate conductor shape cannot be formed.
  • the surface energy in this embodiment is measured by, for example, dropping 1 microliter of liquid onto a measurement target, observing the shape of the dropped liquid droplet from the side, and measuring the angle between the droplet and the measurement target. can do.
  • the contact angle in this embodiment can be measured using, for example, a contact angle measuring device manufactured by Imoto Seisakusho.
  • the contact angle in the present invention can be measured using, for example, a contact angle meter DM-901 manufactured by Kyowa Interface Science.
  • a method for forming the first electrode 22 may be the same as a general electrode forming method. Specifically, there is a method in which a conductive layer is formed on the entire surface of the base material 21 and then etched into a predetermined pattern using a photolithography method. Examples of a method for forming a conductive layer on the entire surface of the substrate 21 include a PVD method such as a vacuum deposition method, a sputtering method, and an ion plating method, a CVD method, and the like.
  • the first electrode 22 can be formed by a printing method using a conductive paste. Examples of the printing method include an inkjet method, a screen printing method, a gravure offset printing method, and a reverse offset printing method.
  • a plating method especially an electroless plating method can be mentioned.
  • the planar shape of the electrodes other than the wiring member electrode and the first electrode 22 can be appropriately selected according to the type of the laminated wiring member 1 manufactured according to the present embodiment. Further, the material, thickness, and formation method of the electrodes other than the wiring member electrode and the first electrode 22 are the same as those of the first electrode 22, and thus the description thereof is omitted here.
  • the material of the insulating layer for wiring members is not particularly limited as long as it has insulating properties.
  • the material of the insulating layer for wiring members may be one type or two or more types.
  • a resin composition used in an insulating layer forming step described later can be used as a material of the insulating layer for wiring members.
  • a method for forming the insulating layer for wiring members a method for forming the insulating layer 4 described later can be used.
  • the conductor composition ink used in this step contains a conductive material, a liquid repellent and a solvent.
  • the conductive material is the origin of the conductivity of the connection member 3.
  • desired conductivity can be imparted to the connection member 3, and specifically, metal particles.
  • the metal species of the metal particles include silver, copper, mercury, tin, indium, nickel, palladium, platinum, and gold. In addition, these may be used individually by 1 type and may use 2 or more types together. Among these, silver is particularly preferable from the viewpoint of affinity with the above-described liquid repellent.
  • the metal particles preferably have an average particle diameter of 10 nm to 1000 nm.
  • metal nanowire with a diameter of 50 nm or less.
  • the average particle diameter of the metal particles can be measured by observation with a transmission electron microscope (TEM). Specifically, in a visual field including about 50 particles, there is a method of measuring the projected area equivalent circle diameter of all the particles and calculating the average.
  • TEM transmission electron microscope
  • the content of the conductive material is preferably 15% by mass to 75% by mass and more preferably 20% by mass to 50% by mass with respect to the total amount of the conductor composition ink. If content of an electroconductive material is in the said range, a connection member can be formed more efficiently.
  • the liquid repellent imparts liquid repellency to the connection member 3.
  • the liquid repellent is, for example, a fluorine-containing thiol compound that forms a self-assembled monolayer.
  • a liquid repellent that does not contain silicon can be used.
  • the fluorine-containing thiol compound that forms the self-assembled monolayer can provide liquid repellency to the metal particles while ensuring conductivity when metal particles are used as the conductive material.
  • the connection member obtained with the conductor composition ink can achieve both conductivity and liquid repellency.
  • the liquid repellent is not limited to the fluorine-containing thiol compound, and may be a compound containing fluorine.
  • it is preferably at least one selected from the group consisting of a fluorine-containing disulfide compound, a fluorine-containing amine compound, a fluorine-containing carboxylic acid compound, a fluorine-containing nitrile compound, a fluorine-containing tellurium compound, and a fluorine-containing selenium compound.
  • a fluorine-containing disulfide compound a fluorine-containing amine compound
  • a fluorine-containing carboxylic acid compound a fluorine-containing nitrile compound
  • fluorine-containing tellurium compound a fluorine-containing selenium compound.
  • fluorine-containing thiol compounds, fluorine-containing disulfide compounds, fluorine-containing amine compounds, and fluorine-containing carboxylic acid compounds are exemplified.
  • Examples of the fluorine-containing thiol compound that forms a self-assembled monolayer include a fluorine-containing thiol compound having an aromatic ring and an alkanethiol having a fluorinated moiety.
  • a fluorine-containing thiol compound having an aromatic ring and an alkanethiol having a fluorinated moiety are preferable from the surface modification property of the metal particles.
  • fluorine-containing thiol having an aromatic ring and having 6 to 20 carbon atoms include trifluoromethylbenzenethiol (for example, 4-trifluoromethylbenzenethiol, 3-trifluoromethylbenzenethiol), penta Fluorobenzenethiol, 2,3,5,6-tetrafluorobenzenethiol, 2,3,5,6-tetrafluoro-4- (trifluoromethyl) benzenethiol, 2,3,5,6-tetrafluoro-4 -Mercaptobenzoic acid methyl ester, 3,5-bistrifluoromethylbenzenethiol, 4-fluorobenzenethiol and 11- (2,3,4,5,6-pentafluorobenzyloxy) -1-undecanethiol, etc. .
  • the content of the lyophobic agent is preferably 10% by mass or less, and more preferably 5% by mass or less, based on the total amount of the conductor composition ink. If content of a liquid repellent is below the said upper limit, the dispersibility of the electroconductive material in conductor composition ink will not be inhibited. Moreover, it is preferable that the minimum of content of a liquid repellent is 0.1 mass% or more from a liquid repellent viewpoint of the connection member obtained by conductor composition ink.
  • the conductor composition ink preferably contains both fluorine atoms and sulfur atoms. By containing these atoms, when the metal in the conductor composition ink is silver, migration of the electrode (flow of silver ions) can be suppressed, and when the metal in the conductor composition ink is copper, the surface oxidation of the electrode Can be suppressed.
  • the solvent is for dispersing or dissolving the conductive material and the liquid repellent.
  • Solvents include water, alcohol solvents (monoalcohol solvents, diol solvents, polyhydric alcohol solvents, etc.), hydrocarbon solvents, ketone solvents, ester solvents, ether solvents, glyme solvents, halogen solvents. A solvent etc. are mentioned. These solvents may be used alone or in a combination of two or more. Among these, a diol solvent is preferable from the viewpoint of printability.
  • the surface tension of a solvent is 40 mN / m or more and 65 mN / m or less in 25 degreeC. When the surface tension of the solvent is within the above range, the conductor composition ink can be sufficiently adhered to the ground. The surface tension can be measured by a pendant drop method.
  • Examples of the diol solvent having a surface tension of 40 mN / m or more and 65 mN / m or less at 25 ° C. include ethylene glycol, glycerin, and 1,3-propanediol. Among these, ethylene glycol is particularly preferable.
  • the content of the solvent is preferably 20% by mass or more and 84% by mass or less, and more preferably 40% by mass or more and 79% by mass or less with respect to the total amount of the conductor composition ink.
  • the content of the solvent may be an amount obtained by subtracting the conductive material, the liquid repellent, and the optional addition components described below from the total amount.
  • the conductor composition ink in the present embodiment may contain an arbitrary component in addition to the components described above.
  • various optional components include dispersants. These optional components are preferably 10% by mass or less, 5% by mass or less, or 3% by mass or less with respect to the total amount of the conductor composition ink.
  • the above-described conductor composition ink is applied in a pattern on the first electrode 22.
  • “applying the conductor composition ink in a pattern” means that the conductor composition ink is applied on the first electrode 22 so as to have a predetermined plan view shape, and the first electrode 22 is formed. The case where the conductor composition ink is applied to the entire surface of the formed wiring member 2 is not included.
  • FIG. 2A the conductor composition ink is applied only on the first electrode 22 to form the deposit 3A.
  • the conductor composition ink may be applied on and in the vicinity of the first electrode 22 to form the deposit 3A.
  • the conductor composition ink is usually applied on the first electrode 22 and applied so as not to be electrically connected to the other electrode 22 a adjacent to the first electrode 22.
  • 2A and 2B are explanatory diagrams for explaining the application position of the conductor composition ink.
  • the method for applying the conductor composition ink is not particularly limited as long as the method can apply the conductor composition ink in a predetermined pattern on the first electrode 22.
  • the ink jet method, the dispenser method, and screen printing Method gravure printing method, gravure offset printing method, reverse offset printing method, letterpress printing method and the like.
  • the method for firing the conductor composition ink applied on the first electrode 22 is not particularly limited as long as the solvent contained in the conductor composition ink is removed and the conductor composition ink can be solidified and energized.
  • a general baking method can be used. Specifically, it can be fired using a hot plate or the like.
  • a treatment for accelerating the transfer of the liquid repellent by irradiating ultrasonic waves or the like before or during firing may be performed.
  • the firing temperature and firing time in this step are appropriately adjusted according to the type of solvent, liquid repellent, etc. contained in the conductor composition ink.
  • the firing temperature in this step is not particularly limited as long as it is a temperature at which the solvent contained in the conductor composition ink can be removed and can be energized, but is preferably 100 ° C. or higher and 220 ° C. or lower. It is more preferable that the temperature is not lower than 200 ° C and not higher than 200 ° C. This is because if the firing temperature is too high, the conductive material may deteriorate, making it difficult to exhibit desired conductivity. In addition, when the firing temperature is too low, the solvent remains in the connecting member, so that impurities may be mixed into the insulating layer in the insulating layer forming step described later.
  • the firing time in this step is not particularly limited as long as it is a time that allows removal of the solvent contained in the conductor composition ink and enables energization, but it is preferably 10 minutes or more and 60 minutes or less. More preferably, it is 15 minutes or more and 60 minutes or less, and particularly preferably 30 minutes or more and 60 minutes or less. This is because if the firing time is too short, bonding between the conductive metal particles does not proceed and sufficient conductivity may not be obtained. In addition, when the firing time is too long, the conductive material or the like may be deteriorated and it may be difficult to exhibit desired conductivity. Moreover, it is because productivity may fall.
  • connection member 3 formed by this step is formed on the first electrode 22.
  • the connecting member 3 has liquid repellency and functions as a via post.
  • connection member 3 is usually the same as the application position of the conductor composition ink described above.
  • liquid repellency of the connecting member 3 is not particularly limited as long as the connecting member 3 can function as a via post by repelling a resin composition used in an insulating layer forming step described later.
  • the connecting member 3 preferably contains a fluorine atom and a sulfur atom.
  • the content of fluorine atoms and sulfur atoms is determined by the addition amount of the liquid repellent contained in the conductor composition ink when the fluorine atoms and sulfur atoms are derived from the water repellent.
  • the fluorine atom and sulfur atom contained in the connecting member can be confirmed by using X-ray photoelectron spectroscopy (XPS).
  • the bottom shape of the connecting member 3 is not particularly limited as long as a via post can be formed, and examples thereof include a circular shape, an elliptical shape, a rectangular shape, and a polygonal shape. Especially, it is preferable that the bottom face shape of the connection member 3 is circular shape and elliptical shape.
  • the connecting member 3 has a vertical cross-sectional shape.
  • the chevron shape can be exemplified by the shape shown in FIG. 3A, and includes a semicircular shape, a semi-elliptical shape, a trapezoidal shape, a quadrangular shape and the like.
  • it has one vertex at the center as shown in FIG. 3A.
  • 3A to 3C are explanatory views for explaining the longitudinal sectional shape of the connecting member 3 in the present embodiment.
  • the longitudinal sectional shape of the connecting member 3 refers to the sectional shape of the connecting member 3 in the direction perpendicular to the base material 21.
  • the major axis length of the bottom surface of the connecting member 3 is, for example, preferably 10 ⁇ m or more and 100 ⁇ m or less, more preferably 5 ⁇ m or more and 70 ⁇ m or less, and particularly preferably 10 ⁇ m or more and 50 ⁇ m or less. This is because if the bottom surface is too large, it may be difficult to achieve high definition and high integration of the multilayer wiring member 1 manufactured according to the present embodiment. Further, when the bottom surface is too small, it may be difficult to make the connection member 3 and the second electrode 6 to be described later electrically conduct well.
  • the “bottom surface of the connection member 3” means a surface where the connection member 3 is in contact with the first electrode, and usually corresponds to a planar view shape.
  • the “long axis length of the bottom surface” means the length of the longest axis (line) passing through the center of the bottom surface.
  • the diameter is referred to
  • the bottom shape is a rectangle or a rectangle
  • the length of a diagonal line is indicated.
  • a bottom shape is an ellipse
  • the major axis length of the bottom surface of the connection member 3 refers to the distance indicated by u in FIG.
  • the height of the connecting member 3 is preferably 0.05 ⁇ m or more and 50 ⁇ m or less, more preferably 0.05 ⁇ m or more and 20 ⁇ m or less, more preferably 1 ⁇ m or more and 10 ⁇ m or less, and 2 ⁇ m or more and 8 ⁇ m or less. More preferably. This is because if the height of the connecting member 3 is too high, it may be difficult to form the second electrode. If the height of the connecting member 3 is too low, the connecting member 3 has a desired conductivity. This is because it may be difficult to show the sex.
  • the “height of the connecting member 3” refers to the value of the portion where the distance in the vertical direction from the first electrode is maximum in the longitudinal sectional shape of the connecting member 3, and the distance indicated by x in FIG. Say.
  • the aspect ratio (height / major axis length of the bottom surface) of the connecting member 3 is 0.05 or more and 0.5 or less, preferably 0.05 or more and 0.4 or less, and 0.05 or more and 0.0. It is preferably 2 or less, more preferably 0.07 or more and 0.18 or less, and more preferably 0.09 or more and 0.15 or less. This is because if the aspect ratio of the connecting member 3 is too large, it may be difficult to form the connecting member 3 itself, or the connecting member 3 may be easily damaged. Further, when the aspect ratio of the connecting member 3 is too small, it may be difficult for the connecting member 3 to exhibit sufficient conductivity and liquid repellency. In addition, although a connection member is normally manufactured by drying or baking, in that case, it shrinks normally. The major axis length, height, and aspect ratio of the bottom surface are those after manufacture, that is, after contraction if contracted.
  • the major axis length of the bottom surface of the connecting member can be adjusted, for example, by appropriately adjusting the surface energy of the first electrode and the surface tension of the conductor composition ink.
  • the height can be adjusted by appropriately adjusting the amount to be ejected, whereby the ratio of height / long axis length of the bottom surface can be adjusted appropriately.
  • a coating member 4A made of a resin composition is formed on the wiring member 2 on which the connecting member 3 is formed and cured, thereby connecting the member functioning as a via post. 3 is formed (see FIG. 1D).
  • the resin composition used in this step contains at least a resin and, if necessary, other components such as a polymerization initiator.
  • the resin is a concept including a monomer, an oligomer, and a polymer.
  • the resin include ionizing radiation curable resins such as acrylate, epoxy, and polyester, and thermosetting resins such as acrylate, urethane, epoxy, polysiloxane, and imide.
  • the ionizing radiation means electromagnetic waves or charged particles having energy capable of polymerizing and curing molecules. For example, all ultraviolet rays (UV-A, UV-B, UV-C), visible rays, gamma rays , X-rays, electron beams and the like.
  • a thermosetting resin is preferable. This is because the insulating property of the insulating layer 4 can be made better by using the thermosetting resin.
  • the resin composition usually contains a solvent.
  • the solvent contained in the resin composition can be appropriately selected according to the liquid repellency of the connection member 3, the wettability of the base on which the insulating layer 4 is formed, the viscosity, and the like. It can be the same as that used.
  • the resin composition further contains a polymerization initiator, a photosensitizer, an antioxidant, a polymerization inhibitor, a crosslinking agent, an infrared absorber, an antistatic agent, a viscosity modifier, an adhesion improver, and the like as necessary. You can also
  • the viscosity of the resin composition is not particularly limited as long as it has a predetermined coating property and can be repelled by the liquid repellency of the connecting member 3.
  • the viscosity of the specific resin composition is preferably 1.0 mPa ⁇ s or more and 10,000 mPa ⁇ s or less at 25 ° C., more preferably 5 mPa ⁇ s or more and 1000 mPa ⁇ s or less, and more preferably 20 mPa ⁇ s or more. It is particularly preferably 500 mPa ⁇ s or less.
  • the viscosity measurement method is not particularly limited as long as the viscosity can be accurately measured.
  • a method using a viscosity measurement device such as a rheometer, a B-type viscometer, or a capillary viscometer is used. Is mentioned.
  • a digital viscometer (TV-35, Toki Sangyo Co., Ltd.) can be used.
  • the surface tension of the resin composition preferably has a predetermined coating property and can be repelled by the liquid repellency of the connecting member 3.
  • the specific surface tension of the resin composition is preferably 5 mN / m or more and 70 mN / m or less, more preferably 10 mN / m or more and 50 mN / m or less at 25 ° C. If the surface tension of the resin composition is too low, it tends to be difficult to play the resin composition on the connection member 3, and if the surface tension of the resin composition is too high, it is difficult to form the insulating layer 4. Because there is a possibility.
  • the surface tension measurement method is not particularly limited as long as the surface tension can be accurately measured.
  • the Wilhelmy method plate method
  • the hanging drop method pendant drop method
  • Young -Laplace method du Nouy method and the like.
  • a high-precision surface tension meter Kelvin DY-700
  • the insulating layer 4 is formed by applying the above-described resin composition onto the wiring member 2 on which the connection member 3 is formed.
  • the application method is not particularly limited as long as the insulating layer 4 having a desired thickness can be formed, and a general application method can be used. Specific examples include a slit coating method, a spin coating method, a die coating method, a roll coating method, a bar coating method, an LB method, a dip coating method, a spray coating method, a blade coating method, and a casting method.
  • the thickness of the coating film 4A of the resin composition is such that the thickness of the cured film is 1/8 to 1 / 1.1 of the connecting member 3.
  • the curing method for the resin composition coating 4A is appropriately selected according to the type of the resin composition. Moreover, since a general hardening method can be used, description here is abbreviate
  • the insulating layer 4 is formed to insulate the first electrode 22 from the second electrode 6 described later.
  • the insulating layer 4 has a connection member 3 that functions as a via post.
  • the thickness of the insulating layer 4 is 1 / 1.1-1 / 8 of the height of the connecting member 3.
  • x is 1.1 to 8 times y.
  • the number is preferably 2 to 7 times, more preferably 2 to 5 times. If it is 1.1 times or less, an insulating film may be applied, and if it is 8 times or more, it is difficult to form the second electrode.
  • the surface on which the second electrode 6 of the laminated wiring member 1 manufactured according to the present embodiment is formed can be made flatter, the laminated wiring member 1 is disposed by being laminated well with other configurations. It is because it can be made.
  • the “thickness of the insulating layer 4 on the first electrode 22” refers to the distance in the thickness direction of the insulating layer from the surface of the first electrode 22, and refers to the distance indicated by y in FIG.
  • FIG. 5 is an explanatory diagram for explaining the insulating layer 4 in the present embodiment.
  • the ratio of the thickness of the second conductive member 6 on the top of the connection member 3 to the thickness of the second conductive member 6 on the insulating layer 4 (connection member The thickness of the second conductive member on the apex of the second conductive member on the insulating layer) is preferably 0.2 to 0.9, and more preferably 0.3 to 0.8.
  • the apex of the connecting member refers to a portion that is at the highest position in the vertical direction from the bottom surface in the shape of the connecting member. For example, a plurality of apexes may be provided as shown in FIGS.
  • the thickness of the second conductive member on the top of the connecting member is an average value.
  • the thickness of the second conductive member on the top of the connection member refers to the distance in the thickness direction of the second conductive member 6 from the top of the connection member 3, and refers to the distance indicated by x in FIG. 10.
  • the “thickness of the second conductive member on the insulating layer” refers to the distance in the thickness direction of the second conductive member 6 from the surface of the insulating layer 4, and refers to the distance indicated by y in FIG.
  • FIG. 10 is explanatory drawing explaining the 2nd electrically-conductive member 6 in this embodiment.
  • the thickness y of the insulating layer 4 on the first electrode 22 can be appropriately selected according to the use of the laminated wiring member 1 manufactured according to the present embodiment, but is 0.006 ⁇ m or more and 45.4 ⁇ m or less. Is preferably 0.006 ⁇ m to 18 ⁇ m, more preferably 0.01 ⁇ m to 10 ⁇ m, and even more preferably 0.1 ⁇ m to 5 ⁇ m. This is because if the insulating layer 4 is too thick, it may be difficult to make the connecting member 3 function as a via post. Moreover, it is because it may become difficult to show sufficient protection property when the thickness of the insulating layer 4 is too thin.
  • At least one insulating layer 4 can be formed, and a plurality of insulating layers may be formed.
  • the second electrode 6 is formed on the insulating layer 4 so as to be electrically connected to the connecting member 3 functioning as a via post.
  • the material used for the second electrode 6 is not particularly limited as long as it has a desired conductivity, and can be appropriately selected from the materials used for the first electrode 22 described above.
  • the second electrode 6 is usually formed in a pattern on the insulating layer 4.
  • the planar view shape of the second electrode 6 can be appropriately selected according to the type of the laminated wiring member 1 manufactured by the manufacturing method of the present embodiment.
  • the method for forming the second electrode 6 can be the same as the method for forming the first electrode 22 described above, and thus the description thereof is omitted here.
  • the thickness of the 2nd electrode 6 it becomes thickness which can obtain the conduction
  • FIG. in particular, when the thickness of the second electrode 6 is 0.5 ⁇ m or more and 50 ⁇ m or less, the ratio of the thickness of the second electrode 6 on the top of the connection member 3 to the thickness of the second electrode 6 on the insulating layer 4 (on the top of the connection member)
  • the thickness of the second electrode / the thickness of the second electrode on the insulating layer) is preferably 0.2 to 0.9.
  • the thickness is less than or equal to the difference between the thickness of the insulating layer 4 and the height of the connecting member 3, it may be difficult to obtain electrical continuity.
  • it is preferably 50 nm or more and 6000 nm or less, more preferably 100 nm or more and 4000 nm or less, and particularly preferably 500 nm or more and 4000 nm or less.
  • the connecting member 3 may be subjected to a hydrophilic treatment before the second electrode 6 is formed.
  • the hydrophilic treatment is not particularly limited as long as it is possible to suppress a decrease in the conductivity of the connection member 3 and to reduce the contact angle between the surface of the connection member 3 and water.
  • a hydrophilization treatment using hydrogen plasma can be used.
  • the manufacturing method of the multilayer wiring member of this embodiment will not be specifically limited if it has each process mentioned above, A required structure can be selected suitably and can be added. For example, the process etc. which form the wiring member 2 mentioned above are mentioned.
  • the method for manufacturing a laminated wiring member according to this embodiment can be applied to a method for manufacturing a device having a laminated structure in which two electrodes are electrically connected via a via post. Specifically, for example, it can be applied to a manufacturing method of a semiconductor element, a touch panel sensor, an RF-ID (Radio Frequency Identification), an organic electroluminescence element, a flexible printed circuit (FPC), and the like.
  • the multilayer wiring member 1 of the present embodiment can be manufactured by, for example, the above-described method for manufacturing a multilayer wiring member.
  • the laminated wiring member 1 of this embodiment contains the wiring member 2 which has the 1st electrode 22 formed on the base material 21 and the base material 21, and a conductive material and a liquid repellent, and on the 1st electrode 22
  • a connection member 3 that is formed in a pattern and is electrically connected to the first electrode 22 and functions as a via post, an insulating layer 4 that includes a connection member 3 containing resin, and that is electrically connected to the connection member 3 and is formed on the insulating layer 4.
  • the formed second electrode 6 is the formed second electrode 6.
  • the laminated wiring member 1 of this embodiment can be used for electronic devices such as liquid crystal displays, televisions, car navigation systems, mobile phones, game machines, digital cameras, personal computers, printers, automobiles, robots, light-emitting diode lighting, and wearable devices.
  • electronic devices such as liquid crystal displays, televisions, car navigation systems, mobile phones, game machines, digital cameras, personal computers, printers, automobiles, robots, light-emitting diode lighting, and wearable devices.
  • the “semiconductor transistor” refers to a structure having a source electrode, a drain electrode, a semiconductor layer, and a gate electrode.
  • the manufacturing method of the semiconductor element of this embodiment is a method including a first step (connecting member forming step), a second step (insulating layer forming step), and a third step (electrode forming step) described below.
  • 6A to 6D are process diagrams showing a method for manufacturing a semiconductor device of this embodiment. 6A to 6D, an example of manufacturing a semiconductor element having a bottom gate bottom contact type semiconductor transistor will be described. In the method for manufacturing a semiconductor device of this embodiment, first, as shown in FIG. 6A, a base material 31, a gate electrode 32 formed on the base material 31, and a gate insulating layer 33 formed so as to cover the gate electrode 32.
  • a wiring member 2 having a source electrode 34 and a drain electrode 35 formed on the gate insulating layer 33 and a semiconductor layer 36 formed in a channel region between the source electrode 34 and the drain electrode 35 is prepared.
  • a conductive composition ink containing a conductive material, a liquid repellent, and a solvent is applied in a pattern on the drain electrode 35 and baked, thereby conducting with the drain electrode 35 and being liquid repellent as shown in FIG. 6B.
  • the connection member 3 having a shape is formed (connection member formation step).
  • a coating film of a resin composition is formed and cured so as to cover the source electrode 34, the drain electrode 35, and the semiconductor layer 36, thereby functioning as a via post as shown in FIG. 6C.
  • a passivation layer 37 is formed as the insulating layer 4 having the connection member 3 (insulating layer forming step).
  • external input / output electrodes 38 are formed on the passivation layer 37 so as to be electrically connected to the connection member 3 functioning as a via post (electrode formation step).
  • the semiconductor element 30 can be manufactured through the above steps.
  • FIG. 7A to 7C are process diagrams showing another example of the method for manufacturing a semiconductor device of this embodiment. 7A to 7C, an example of manufacturing a semiconductor element having a bottom gate top contact type semiconductor transistor will be described.
  • the second step (insulating layer forming step) in this embodiment two or more insulating layers may be formed.
  • the insulating layer as shown in FIG. 7A, the source electrode 34, the drain electrode 35, and the semiconductor
  • the resin composition is applied so as to cover the layer 36 to form a passivation layer 37
  • a light shielding resin composition coating film is formed on the passivation layer 37 and cured as shown in FIG. Layer 39 may be formed.
  • connection member 3 formed on the drain electrode 35 is used as a via post penetrating the passivation layer 37 and the light-shielding layer 39.
  • a functioning connection member 3 can be formed.
  • FIG. 7C shows a process of forming the external input / output electrode 38 on the light shielding layer 39.
  • the reference numerals not described in FIGS. 7A to 7C can be the same as the contents described in FIGS. 6A to 6D, and thus description thereof is omitted here.
  • 8A to 8E are process diagrams showing another example of the method for manufacturing a semiconductor device of this embodiment. 8A to 8E, an example of manufacturing a semiconductor element having a top gate bottom contact type semiconductor transistor will be described.
  • a base material 31 a source electrode 34 and a drain electrode 35a formed on the base material 31, and a space between the source electrode 34 and the drain electrode 35a.
  • the wiring member 2 having the semiconductor layer 36 formed in the channel region is prepared.
  • a conductive composition ink containing a conductive material, a liquid repellent, and a solvent is applied in a pattern on the drain electrode 35a and baked, thereby conducting with the drain electrode 35a and being liquid repellent as shown in FIG. 8B.
  • the connecting member 3a having the above is formed (connecting member forming step).
  • a coating film made of a resin composition is formed so as to cover the source electrode 34, the drain electrode 35a, and the semiconductor layer 36, and cured, thereby connecting as a via post as shown in FIG. 8C.
  • a gate insulating layer 33 is formed as an insulating layer having the member 3a (insulating layer forming step).
  • the gate electrode 32 is formed on the gate insulating layer 33.
  • an intermediate electrode 35b is formed on the gate insulating layer 33 so as to be electrically connected to the connection member 3a functioning as a via post simultaneously with the gate electrode 32 (electrode formation step).
  • the conductor composition ink is again applied in a pattern on the intermediate electrode 35b and baked, as shown in FIG. 8E.
  • a connection member 3b that is electrically connected to the electrode 35b and has liquid repellency is formed (connection member forming step).
  • a resin composition is applied and cured so as to cover the gate electrode 32 and the intermediate electrode 35b, thereby forming a passivation layer 37 having a connecting member 3b functioning as a via post (insulating layer forming step).
  • an external input / output electrode 38 is formed on the passivation layer 37 so as to be electrically connected to the connection member 3b functioning as a via post (electrode formation step).
  • the semiconductor element 30 can be manufactured through the above steps.
  • FIG. 9 is a schematic cross-sectional view showing an example of the semiconductor element manufactured according to the present embodiment, and shows an example of a semiconductor element having a top gate top contact type semiconductor transistor.
  • an insulating layer having a via post is formed by a simple method by including a connecting member forming step for forming the connecting member 3 having liquid repellency and an insulating layer forming step for forming the insulating layer 4. can do.
  • connection member forming step In the connection member forming step, the base electrode 31, the source electrode 34 and the drain electrode 35 formed on the base material 31 (or the gate insulating layer 33 formed on the base material 31), and the source electrode 34 and the drain electrode A wiring member 2 having a semiconductor layer 36 formed in a channel region between 35 is prepared, and a conductive composition ink containing a conductive material, a liquid repellent, and a solvent is applied onto the drain electrode 35 in a pattern and baked. As a result, the connection member 3 that is electrically connected to the drain electrode 35, has liquid repellency, and functions as a via post is formed.
  • the wiring member 2 differs depending on the structure of the semiconductor transistor, for example, when manufacturing a semiconductor element having a bottom-gate / bottom-contact type semiconductor transistor as shown in FIG. 6A, a base material 31, a gate electrode 32, and a gate insulation The layer 33, the source electrode 34 and the drain electrode 35, and the semiconductor layer 36 are included. Each configuration will be described below.
  • the base material 31 since it can be set as the thing used with the manufacturing method of the laminated wiring member mentioned above, description here is abbreviate
  • the source electrode 34 and the drain electrode 35 are formed so as to have a desired channel region between the source electrode 34 and the drain electrode 35.
  • the source electrode 34 and the drain electrode 35 may be formed directly on the base material 31 or may be formed on the gate insulating layer 33 as described later.
  • the size of the channel region between the source electrode 34 and the drain electrode 35 is appropriately selected according to the application of the semiconductor element and is not particularly limited.
  • the channel length is not particularly limited as long as a semiconductor layer can be formed in the channel region, but is preferably 1 ⁇ m or more and 100 ⁇ m or less, more preferably 3 ⁇ m or more and 50 ⁇ m or less, and 5 ⁇ m or more and 10 ⁇ m or less. It is particularly preferred that The channel length refers to the distance between the source electrode 34 and the drain electrode 35.
  • the material for the source electrode 34 and the drain electrode 35 can be appropriately selected from the materials for the first electrode in the method for manufacturing a laminated wiring member described above.
  • the thickness and the formation method of the source electrode 34 and the drain electrode 35 can be the same as those of the first electrode in the above-described method for manufacturing a laminated wiring member, and thus description thereof is omitted here.
  • the semiconductor layer 36 is formed in a region including a channel region between the source electrode 34 and the drain electrode 35. Further, the semiconductor layer 36 imparts semiconductor characteristics to the semiconductor transistor.
  • the formation position of the semiconductor layer 36 is appropriately selected according to the structure of the semiconductor transistor, and is usually on the base 31 as shown in FIGS. 8A and 9 or the gate insulating layer 33 as shown in FIGS. 6A and 7A. Formed on top. 6A and 8A, a semiconductor layer 36 may be formed on the source electrode 34 and the drain electrodes 35 and 35a. As shown in FIGS. 7A and 9, the source electrode may be formed on the semiconductor layer 36. 34 and the drain electrode 35 may be formed.
  • the semiconductor layer 36 is not particularly limited as long as it is formed in the channel region between the source electrode 34 and the drain electrode 35.
  • the specific pattern shape and the like are the same as those used for known semiconductor elements. Therefore, the description here is omitted.
  • the semiconductor layer 36 may be an organic semiconductor layer or an inorganic semiconductor layer.
  • the material, thickness, and formation method of the organic semiconductor layer can be the same as those used for a general organic semiconductor layer.
  • the material, thickness, and formation method of the inorganic semiconductor layer can be the same as those used for a general inorganic semiconductor layer.
  • the gate electrode 32 and the gate insulation are usually provided between the base material 31 of the wiring member 2 and the source electrode 34 and the drain electrode 35.
  • Layer 33 is formed.
  • the gate electrode 32 is normally formed on the substrate 31 as shown in FIGS. 6A and 7A.
  • As a material of the gate electrode 32 it can select from the material of the 1st electrode in the manufacturing method of the laminated wiring member mentioned above suitably, and can use it.
  • the thickness and the formation method of the gate electrode 32 can be the same as the thickness and the formation method of the first electrode in the above-described manufacturing method of the laminated wiring member, and thus description thereof is omitted here.
  • the gate insulating layer 33 is formed so as to insulate the gate electrode from the source electrode and the drain electrode, and is usually formed on the gate electrode 32 as shown in FIGS. 6A and 7A.
  • the conductor composition ink, the coating method and firing method thereof, and the connection member can be the same as those in the above-described method for manufacturing a laminated wiring member, and thus description thereof is omitted here.
  • Insulating layer forming step In the insulating layer forming step, a coating film of a resin composition is formed so as to cover the source electrode 34, the drain electrode 35, and the semiconductor layer 36, and cured, whereby the insulating layer having the connection member 3 functioning as a via post ( A passivation layer 37 and the like).
  • the insulating layer forming step can be the same as the insulating layer forming step in the method for manufacturing a laminated wiring member described above, the description thereof is omitted here.
  • the insulating layer formed in this step is appropriately selected according to the structure of the semiconductor transistor. For example, when the semiconductor element 30 manufactured according to the present embodiment includes a top gate type semiconductor transistor, at least the gate insulating layer 33 is formed as the insulating layer. On the other hand, when the semiconductor element 30 manufactured according to the present embodiment includes a bottom gate type semiconductor transistor, at least one of the passivation layer 37 and the light shielding layer 39 is formed as the insulating layer.
  • the passivation layer 37 is provided in order to prevent the semiconductor layer from being deteriorated by the action of moisture and oxygen present in the air. Further, when a low molecular organic semiconductor is used, the low resistance to a solvent is a problem, but the passivation layer 37 also plays a role of protecting from the solvent when forming the upper layer.
  • the light shielding layer 39 is provided to prevent light irradiation to the organic semiconductor layer when the semiconductor layer 36 described above contains an organic semiconductor material. By forming the light shielding layer 39, an increase in off-current and deterioration of the organic semiconductor layer over time can be suppressed.
  • the resin composition contains a light shielding material.
  • the light-shielding material can be the same as that used for a general organic semiconductor element, and thus description thereof is omitted here.
  • each of the gate insulating layer 33, the passivation layer 37, and the light shielding layer 39 can be formed, and two or more layers may be stacked.
  • each of the gate insulating layer 33, the passivation layer 37, and the light shielding layer 39 may be formed of a plurality of layers.
  • the relationship between the thickness of each layer and the height of the connecting member can be the same as the relationship between the thickness of the insulating layer and the height of the connecting member in the method for manufacturing a laminated wiring member described above. Description of is omitted.
  • the intermediate electrode 35b or the external input / output electrode 38 is formed on the insulating layer (passivation layer 37, gate insulating layer 33, etc.) so as to be electrically connected to the connection member 3 functioning as a via post.
  • the electrode formed by this step is appropriately selected according to the structure of the semiconductor transistor.
  • the intermediate electrode 35b may be formed together with the gate electrode 32 as shown in FIG. 8D.
  • the intermediate electrode 35 b is used to connect the drain electrode 35 a and the external input / output electrode 38.
  • An external input / output electrode 38 may be formed on the passivation layer 37.
  • the semiconductor element 30 manufactured according to the present embodiment has a bottom gate type semiconductor transistor, the external input / output electrode 38 is formed on the passivation layer 37.
  • the electrode forming step can be the same as the second electrode forming step in the method for manufacturing a laminated wiring member described above, the description thereof is omitted here.
  • the external input / output electrode 38 formed by this step can be the same as that used for a general semiconductor element.
  • a pixel electrode can be used.
  • an input electrode can be mentioned.
  • the shape of the external input / output electrode 38 and the intermediate electrode 35b in plan view can be appropriately selected according to the application of the semiconductor element 30 manufactured according to this embodiment.
  • the method for manufacturing a semiconductor device of the present embodiment is not particularly limited as long as it includes the above-described steps, and necessary steps can be appropriately selected and added.
  • the semiconductor element 30 manufactured according to the present embodiment has a top-gate type semiconductor transistor and has the intermediate electrode 35b
  • a process of forming a passivation layer 37 on the intermediate electrode 35b is usually performed, and the passivation layer A step of forming an external input / output electrode 38 on 37 is performed.
  • a passivation layer 37 having a connection member 3b functioning as a via post may be formed.
  • the semiconductor transistor included in the semiconductor element 30 manufactured according to the present embodiment may be any of a bottom gate top contact type, a bottom gate bottom gate type, a top gate top contact type, or a top gate bottom contact type. .
  • the semiconductor element 30 manufactured according to the present embodiment can be used as a TFT array substrate of a display device using a TFT method, for example.
  • a display device examples include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.
  • the semiconductor element can also be used for a temperature sensor, a pressure sensor, and the like.
  • the semiconductor element 30 of the present embodiment can be manufactured by, for example, the above-described method for manufacturing a semiconductor element.
  • the semiconductor element 30 of this embodiment is formed in the base region 31, the source electrode 34 and the drain electrodes 35 and 35a formed on the base material 31, and the channel region between the source electrode 34 and the drain electrodes 35 and 35a.
  • the wiring member 2 having the semiconductor layer 36, the connection members 3 and 3a that are formed in a pattern on the drain electrodes 35 and 35a, are electrically connected to the drain electrodes 35 and 35a, and function as via posts, and contain resin.
  • An insulating layer (such as a passivation layer 37) having the members 3 and 3a, and an intermediate electrode 35b or an external input / output electrode 38 formed on the insulating layer (such as the passivation layer 37) that is electrically connected to the connecting members 3 and 3a. It is to be prepared.
  • the semiconductor element 30 of this embodiment can be used for electronic devices such as a liquid crystal display, a television, a car navigation system, a mobile phone, a game machine, a digital camera, a personal computer, and a printer.
  • the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
  • the first electrode and the second electrode are electrically connected to each other, and the laminated wiring member having two wiring electrodes is manufactured.
  • the present invention is not limited to this. Even if the wiring electrode has three or more layers, the manufacturing method of the laminated wiring member of the embodiment can be applied.
  • an Ag-containing ink silver nanocolloid (average particle size: 40 nm), 2,3,5,6-tetrafluoro-4- (trifluoromethyl) benzenethiol and solvent (water, ethylene glycol, 1 , 3-propanediol and glycerin mixed solvent) in a mass ratio of 39.4: 1.5: 59.1) was printed on the chevron-shaped via posts by the inkjet method. The bottom surface was almost circular.
  • a chevron-shaped via post having a major axis length of 50 ⁇ m at the bottom and 6 ⁇ m in height.
  • the via post height / bottom diameter was 0.12.
  • an insulating ink containing a silica-based filler (viscosity: 10 to 50 mPa ⁇ s) was printed by a slit coating method, and then thermally cured at 120 ° C. to obtain an interlayer insulating film.
  • the film thickness of the interlayer insulating film was 2 ⁇ m, and the height of the via post was three times the film thickness of the interlayer insulating film. Since the via post is liquid repellent and high, an insulating film was not formed thereon.
  • a gold electrode was formed on the interlayer insulating film and the via post by a vacuum deposition method to form a laminated wiring member. And when electrical connection between the lower gold electrode and the upper gold electrode was confirmed, conduction by the via post could be confirmed.
  • via posts In the analysis of via posts by XPS, both fluorine atoms and sulfur atoms were confirmed, and when observed after 168 hours after production, no migration due to Ag was observed, and conduction between adjacent strip-shaped patterns was not confirmed. It was.
  • Examples 2 and 3 A laminated wiring member was manufactured in the same manner as in Example 1 except that the height of the via post, the major axis length of the bottom side, and the thickness of the interlayer insulating film were changed as shown in Table 1, and the conduction was evaluated. The evaluation results are shown in Table 1.
  • Example 4 As an Ag-containing ink, an Ag-containing ink containing no fluorine atom or sulfur atom (silver nanocolloid (average particle size: 40 nm) and solvent (mixed solvent of water, ethylene glycol, 1,3-propanediol and glycerin) A laminated wiring member was produced and evaluated in the same manner as in Example 1 except that the ratio 39.4: 60.6) was used. Although conduction by the via post was confirmed, migration by Ag occurred. In the analysis of the via post by XPS, neither a fluorine atom nor a sulfur atom was confirmed.
  • Example 5 As a copper-containing ink, a copper-containing ink containing no fluorine atom or sulfur atom (copper nanocolloid (average particle diameter: 60 nm) and solvent (mixed solvent of water, ethylene glycol, 1,3-propanediol, and glycerin) A laminated wiring member was manufactured and evaluated in the same manner as in Example 1 except that the mixture was mixed at a ratio of 45:55. Although conduction by the via post could be confirmed, contact resistance that was thought to be due to copper oxidation was observed. In the analysis of the via post by XPS, neither a fluorine atom nor a sulfur atom was confirmed.
  • Example 6 In the same manner as in Example 1, a gold electrode, a via post, and an interlayer insulating film were formed on the substrate. On the interlayer insulating film and the via post, a screen paste NP4635-P manufactured by Noritake Co., Ltd. was printed at a thickness of 5 ⁇ m using a screen printing apparatus (TU2025 manufactured by Seritech Co., Ltd.) to form an electrode (second conductive member). . At this time, printing was performed at a pressure higher by 0.15 MPa than the normal printing pressure (0.25 MPa).
  • Ratio of the thickness of the second conductive member on the top of the via post and the thickness of the second conductive member on the interlayer insulating film (thickness of the second conductive member on the top of the via post / thickness of the second conductive member on the interlayer insulating film) ) was 0.8. Thereby, another layer could be laminated
  • Comparative Example 1 Example 1 except that the height of the via post was set to 2 ⁇ m, the height of the via post / the diameter of the bottom surface was set to 0.04 (2/50), and the height of the via post was set to 1 times the thickness of the insulating film. Thus, a laminated wiring member was manufactured. The top of the via post was painted with insulating material and did not conduct.
  • Comparative Example 2 Example 1 except that the via post height is 1 ⁇ m, the via post height / bottom diameter is 0.02 (1/50), and the via post height is 0.5 times the thickness of the insulating film. Similarly, a laminated wiring member was manufactured. The top of the via post was painted with insulating material and did not conduct.
  • Comparative Example 3 Example 1 except that the via post height was 18 ⁇ m, the via post height / bottom diameter was 0.36 (18/50), and the via post height was nine times the thickness of the insulating film.
  • the via post surface could not be coated with an insulating material, but the via post became too large, and the gold electrode to be formed next cracked and the conduction became unstable.
  • Comparative Examples 4-9 A laminated wiring member was manufactured in the same manner as in Example 1 except that the height of the via post and the film thickness of the interlayer insulating film were changed as shown in Table 1, and conduction was evaluated. The evaluation results are shown in Table 1.

Abstract

第１導電部材（２２）と第２導電部材（６）の間に介在する絶縁膜（４）を貫いて、前記第１導電部材と前記第２導電部材の間を電気的に接続するための導体（３）であって、前記導体の形状が山形であり、前記導体の高さと、前記導体の底面の長軸長の比である、高さ／底面の長軸長が、０．０５以上０．５以下で、かつ、前記導体の高さが前記絶縁膜の厚みの１．１倍以上８倍以下である導体。

Description

導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
　本発明は、導体とその製造方法、及びそれを用いた積層回路及び積層配線部材に関する。
　近年、プラスチック基板上に低コストプロセスで複数の有機薄膜トランジスタを備えるトランジスタアレイを形成し、電子ペーパー、液晶ディスプレイなどのバックプレーンとして応用することが検討されている。この有機薄膜トランジスタの製造方法では、従来のシリコン薄膜トランジスタと差別化するために、真空プロセスやフォトリソグラフィー技術を行うことなく、印刷プロセスのみで各構成要素をパターン形成し、低コスト化することが強く望まれている。
　そして、このような背景から、トランジスタアレイと配線パターンなどとの導体同士を電気的に接続するためのヴィアを、印刷法を用いて形成する方法が検討されている。例えば、基板上に設けられた配線パターンを覆う状態で、基板上に絶縁膜を形成した後、インクジェット法により絶縁膜を溶かす溶媒を配線パターン上の絶縁膜に向けて飛ばす工程と、乾燥工程とを繰り返すことで、配線パターンに達するヴィアホールを形成し、このヴィアホールを導電材料で埋め込む方法が提案されている（例えば、特許文献１参照）。また、基板上に設けられた配線パターン上に設けられたビアポストに対して、ビアポスト位置にマスクを設けたスクリーン版で印刷する方法が提案されている（例えば、特許文献２参照）。
特開２０１２－２０４６５８号公報 特開２００６－２９５１１６号公報
　しかし、特許文献１に記載された方法では、確実にヴィアホールを形成するために、絶縁膜の同一箇所に何度も溶媒を飛ばす工程を行うとともに、上記工程と乾燥工程を繰り返すため、時間を要するという問題がある。また、この方法により形成されるヴィアの径は、上記溶媒の体積及び吐出回数である程度の制御は可能であるものの、ヴィア径を精度よく制御することは難しいという問題がある。
　また、特許文献２に記載された方法では、スクリーン版とビアポストの位置ずれが生じるという問題がある。
　そこで、本発明は、間に絶縁膜が介在する電極同士を電気的に接続する新規な形状の導体及びその製造方法、並びにそのような導体を含む積層回路及び積層配線部材を提供することを目的とする。
　本発明によれば、以下の導体及びその製造方法などが提供される。
１．第１導電部材と第２導電部材の間に介在する絶縁膜を貫いて、前記第１導電部材と前記第２導電部材の間を電気的に接続するための導体であって、
　前記導体の形状が山形であり、前記導体の高さと、前記導体の底面の長軸長の比である、高さ／底面の長軸長が、０．０５以上０．５以下で、かつ、
　前記導体の高さが前記絶縁膜の厚みの１．１倍以上８倍以下である導体。
２．前記高さ／底面の長軸長が、０．０５以上０．２以下である１記載の導体。
３．前記導体の底面の長軸長が１０μｍ以上１００μｍ以下である１又は２記載の導体。
４．前記導体が、金、銀及び銅から選択される少なくとも１以上を含む１～３のいずれか記載の導体。
５．前記導体が、フッ素原子と硫黄原子を含む１～４のいずれか記載の導体。
６．前記絶縁膜上の第２導電部材の厚みが、０．５μｍ以上５０μｍ以下で、
　前記導体の山形の頂点上の第２導電部材の厚みと、前記絶縁膜上の第２導電部材の厚みの比である、導体の頂点上の第２導電部材の厚み／絶縁膜上の第２導電部材の厚みが、０．２から０．９である１～５のいずれか記載の導体。
７．導体含有インクを用いてインクジェット法でプリントして形成する１～６のいずれか記載の導体の製造方法。
８．１～６のいずれか記載の導体を有する積層回路。
９．１～６のいずれか記載の導体を有する積層配線部材。
１０．９記載の積層配線部材を備える電子機器。
１１．液晶ディスプレイ、テレビ、カーナビゲーション、携帯電話、ゲーム機、デジタルカメラ、パーソナルコンピュータ、プリンタ、自動車、ロボット、発光ダイオード照明又はウェアラブルデバイスである１０記載の電子機器。
　本発明によれば、間に絶縁膜が介在する電極同士を電気的に接続する新規な形状の導体及びその製造方法、並びにそのような導体を含む積層回路及び積層配線部材が提供できる。
　　図１Ａ～１Ｅは、本実施形態の積層配線部材の製造方法を示す工程図である。
　　図２Ａ，２Ｂは、本実施形態における導体組成物インクと塗布位置について説明する説明図である。
　　図３Ａ～３Ｃは、本実施形態における接続部材の縦断面形状について説明する説明図である。
　　図４は、本実施形態における接続部材について説明する説明図である。
　　図５は、本実施形態における絶縁層について説明する説明図である。
　　図６Ａ～６Ｄは、本実施形態の半導体素子の製造方法を示す工程図である。
　　図７Ａ～７Ｃは、本実施形態の半導体素子の製造方法の他の例を示す工程図である。
　　図８Ａ～８Ｅは、本実施形態の半導体素子の製造方法の他の例を示す工程図である。
　　図９は、本実施形態により製造される半導体素子を示す概略断面図である。
　　図１０は、本実施形態における第２導電部材について説明する説明図である。
　本発明の導体は、第１導電部材（第１電極ともいう。）と第２導電部材（第２電極ともいう。）の間に介在する絶縁膜を貫いて第１導電部材と第２導電部材の間を電気的に接続する。導体の形状は、山形形状であり、導体の高さと底面の長軸長の比である、高さ／底面の長軸長は、０．０５以上０．５以下である。さらに、導体の高さは、絶縁膜の厚みの１．１倍以上８倍以下である。第１および第２導電部材として電極、回路配線、アースなどが挙げられる。
　導体の形状を上記とすることで、絶縁膜を導体上に塗布して形成する際、この導体表面に絶縁膜が塗れなくなる。さらに、絶縁膜の厚みより高い導体の表面が露出し、次に形成する第２導電部材との接続が可能となる。
　また、本発明の積層配線部材は、上記導体を備える。例えば、積層配線部材は、基材上に、第１導電部材と第２導電部材と、これら第１導電部材及び第２導電部材の間に介在する絶縁膜と、絶縁膜を貫いて第１導電部材及び第２導電部材の間を電気的に接続する上記導体を有する。
　さらに、本発明の導体は、インクジェット印刷法、フレキソ印刷法、孔版印刷法で形成できる。具体的には、第１導電部材上に、導体含有インクを用いて前記印刷法で、高さ／底面の長軸長が、０．０５以上０．５以下の山形形状の導体を形成し、さらに、第１導電部材の上に、導体の高さの１／８～１／１．１の厚さで、絶縁膜を形成し、絶縁膜と導体の上に、第２導電部材を形成し、導体が第１導電部材と第２導電部材の間を電気的に接続する。
　以下、この発明の好適な実施の形態の一つである一実施形態を、図面などを参照しながら詳細に説明する。なお、各図においては、本発明の内容を理解しやすくするために適宜各構成の形状などを誇張して示している。
　また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
　＜積層配線部材の製造方法＞
　まず、本実施形態の積層配線部材の製造方法について説明する。この説明において、本発明の導体の製造方法について説明する。
　本実施形態の積層配線部材の製造方法は、以下説明する第１工程（接続部材（導体）形成工程）と、第２工程（絶縁層（絶縁膜）形成工程）と、第３工程（第２電極（導電部材）形成工程）と、を備える方法である。
　図１Ａ～図１Ｅは、本実施形態の積層配線部材の製造方法を示す工程図である。
　本実施形態の積層配線部材の製造方法においては、まず図１Ａに示すように、基材２１及び基材２１上に形成された第１電極２２を有する配線部材２を準備する。次に、導電性材料、撥液剤及び溶媒を含む導体組成物インクを第１電極２２上にパターン状に塗布して焼成することにより、図１Ｂに示すように、第１電極２２と導通し撥液性を有する接続部材３を形成する（接続部材形成工程）。次に、図１Ｃに示すように、接続部材３が形成された配線部材２上に樹脂組成物の塗膜４Ａを形成する。次に、樹脂組成物の塗膜４Ａを硬化させることにより、図１Ｄに示すように、接続部材３がヴィアポストとして機能し、接続部材３以外の部分に絶縁層４を形成する（絶縁層形成工程）。次に、図１Ｅに示すように、ヴィアポストとして機能する接続部材３と導通するように、絶縁層４上に第２電極６を形成する（第２電極形成工程）。以上により積層配線部材１を製造することができる。
　本実施形態によれば、撥液性を有する接続部材３を形成する接続部材形成工程及び絶縁層４を形成する絶縁層形成工程を備えることにより、ヴィアポストを有する絶縁層を簡単な方法で形成することができる。
　より具体的には、本実施形態においては、接続部材形成工程により、撥液性を有する所定形状の接続部材３を形成することができることから、絶縁層形成工程で配線部材２上に樹脂組成物を塗布した場合に、接続部材３の表面において樹脂組成物が塗れないようにできる。よって、接続部材３が覆われないように、樹脂組成物の塗膜４Ａを形成することができ、この塗膜４Ａを硬化させることにより、ヴィアポストとして機能する接続部材３を有する絶縁層４を形成することができる。
　よって、本実施形態においては、フォトリソグラフィ法などを用いる従来の方法に比べてより簡便な方法でヴィアポストを有する絶縁層４を形成することができる。
　また、少ない工程でヴィアポストを有する絶縁層を形成する方法としては、例えば、スクリーン印刷法でコンタクトホールを有する絶縁層を印刷する方法を用いることも検討されているが、絶縁層の薄膜化が難しく、またコンタクトホールの微細化が困難である。
　その他に樹脂組成物をパターニング可能な塗布法として、インクジェット印刷法やグラビアオフセット印刷法などが挙げられるが、樹脂組成物の表面張力が小さい場合には、良好なパターニングを行うことができない。
　一方で、本実施形態においては、樹脂組成物の塗膜４Ａをパターニングする必要がなく、樹脂組成物を配線部材２上の全面に塗布できるため、平坦性が良好な絶縁層４を形成することができる。
　［第１工程：接続部材形成工程］
　接続部材形成工程においては、図１Ａに示すように、基材２１及び基材２１上に形成された第１電極２２を有する配線部材２を準備する。そして、導電性材料、シリコンを含まない撥液剤及び溶媒を含む導体組成物インクを第１電極２２上にパターン状に塗布して焼成することにより、第１電極２２と導通し、撥液性を有し、かつヴィアポストとして機能する接続部材３を形成する（図１Ｂ参照）。
　（配線部材）
　配線部材２は、基材２１と、第１電極２２とを有するものである。
　基材２１は、第１電極２２を支持するものである。また、基材２１は、通常、耐熱性を有するものである。基材２１の耐熱性としては、積層配線部材の製造工程における加熱に対して変形などを生じない程度であれば特に限定されない。
　基材２１としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本実施形態により製造される積層配線部材１の用途などに応じて任意の機能を有する基材２１を用いることができる。
　基材２１としては、ガラス基材などの可撓性を有さないリジット基材、及び、プラスチック樹脂からなるフィルムなどの可撓性を有するフレキシブル基材が挙げられる。プラスチック樹脂としては、例えば、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルホン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリカーボネート（ＰＣ）、ポリフェニレンサルファイド（ＰＰＳ）及びポリエーテルイミド（ＰＥＩ）などが挙げられる。
　また、基材２１は、単層であってもよく、積層体であってもよい。基材２１が積層体である場合は、例えば、基材２１上に形成された硬化性樹脂を含む平坦化層などを有していてもよい。また、基材２１上に形成されたバリア層を有していてもよい。
　基材２１が透明性を有する場合、可視光領域における透過率は８０％以上であることが好ましい。ここで、透過率は、ＪＩＳ　Ｋ７３６１－１（プラスチック－透明材料の全光透過率の試験方法）により測定することができる。
　第１電極２２は、基材２１上に形成されるものである。第１電極２２は基材２１上に形成されていればよく、基材２１上に直接形成されていてもよく、基材２１上に他の層を介して形成されていてもよい。
　また、第１電極２２は、通常、基材２１上にパターン状に形成されるものである。第１電極２２の平面視形状としては、本実施形態の製造方法により製造される積層配線部材１の種類に応じて適宜選択することができる。第１電極２２の平面視形状としては、例えば、ライン形状や電極パッドに用いられるパッド形状などが挙げられる。
　第１電極２２に用いられる材料としては、所望の導電性を有していれば特に限定されず、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｍｏ－Ｔａ合金、Ａｇ合金、Ｃｕ合金、Ａｌ合金などの金属材料や、ＩＴＯ（酸化インジウムスズ）、酸化インジウム亜鉛などの透明導電性無機材料などの導電性無機材料や、ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）などの導電性有機材料を用いることができる。また、導電性微粒子を含む導電性ペーストを用いることもできる。なお、導電性微粒子については、後述する導体組成物インクで用いる導電性微粒子を適宜選択して用いることができる。また、導電性ペーストに用いられる他の成分については、一般的なものと同様とすることができ、例えば後述する導体組成物インクで用いる溶媒、任意の成分などを適宜選択して用いることができる。
　第１電極２２の厚みとしては、所望の導電性を有することができれば特に限定されないが、例えば、３０ｎｍ以上５０００ｎｍ以下であることが好ましく、５０ｎｍ以上２０００ｎｍ以下であることがより好ましく、１００ｎｍ以上２０００ｎｍ以下であることが特に好ましい。
　第１電極２２の厚みが厚すぎると、第１電極２２による段差が大きくなるため、絶縁層を良好に形成することが困難となる可能性があるからである。また、第１電極２２の厚みが薄すぎると良好な導電性を示すことが困難となる可能性があるからである。
　本実施形態において、「厚み」は、一般的な測定方法によって得られる厚みをいう。厚みの測定方法としては、例えば、触針で表面をなぞり凹凸を検出することによって厚みを算出する触針式の方法や、透過型電子顕微鏡（ＴＥＭ）、走査型電子顕微鏡（ＳＥＭ）などによる観察像を測定する方法、分光反射スペクトルに基づいて厚みを算出する光学式の方法などが挙げられる。なお、厚みとして、対象となる構成の複数箇所における厚み測定結果の平均値が用いられてもよい。
　第１電極２２の表面の表面エネルギーは、通常２０から６０ｍＮ／ｍ、好ましくは２５から３５ｍＮ／ｍである。具体的な方法としては、電極表面の温度を４０℃以上１６０℃以下に上げることや、通電上問題が生じないように、電極表面をフッ素を含むもしくは、親油性の表面修飾剤で処理することなどが挙げられる。このような表面エネルギーにすることで、本発明の導体をインクジェット印刷する場合に、第１電極２２に着弾する液滴のピニングが生じず、溶媒乾燥とともに着弾液滴の底面積の減少を促し、適切なアスペクトを有する導体形状を形成することが容易となる。
　上記表面エネルギーが小さすぎると、後から形成する絶縁膜が塗れ難くなる恐れがある。また、表面エネルギーが大きすぎると導体組成物インクが塗れ広がりやすくなり、適切な導体形状を形成できなくなる恐れがある。
　本実施形態における表面エネルギーは、例えば、測定対象上に１マイクロリットルの液体を滴下し、滴下した液滴の形状を側面より観測し、液滴と測定対象とのなす角を計測することにより測定することができる。本実施形態における接触角は、例えば、井元製作所製接触角測定装置を用いて測定することができる。また、本発明における接触角は、例えば、協和界面科学製接触角計　ＤＭ－９０１を用いて測定することができる。
　第１電極２２の形成方法としては、一般的な電極の形成方法と同様とすることができる。具体的には、基材２１上の全面に導電層を形成した後、フォトリソグラフィ法を用いて所定のパターンにエッチングする方法が挙げられる。また、基材２１上の全面に導電層を形成する方法としては、真空蒸着法、スパッタ法、イオンプレーティング法などのＰＶＤ法、ＣＶＤ法などが挙げられる。
　また、第１電極２２の形成方法としては、導電性ペーストを用いた印刷方法により形成することができる。印刷法としては、例えば、インクジェット法、スクリーン印刷法、グラビアオフセット印刷法、反転オフセット印刷法などが挙げることができる。
　また、第１電極２２の形成方法としては、メッキ法、特に無電解メッキ法を挙げることができる。
　本実施形態においては、第１電極２２の形成方法として、印刷法を用いた方法を採用することが好ましい。印刷法により形成された導電層は、蒸着法などにより形成された導電層に比べて導電層の表面の濡れ性を調整しやすく、接続部材３の形状を制御しやすいからである。
　配線部材用電極及び第１電極２２以外の他の電極の平面視形状については、本実施形態により製造される積層配線部材１の種類などに応じて適宜選択することができる。また、配線部材用電極及び第１電極２２以外の他の電極の材料、厚み及び形成方法については、第１電極２２と同様であるため、ここでの説明は省略する。
　配線部材用絶縁層の材料としては、絶縁性を有していれば特に限定されず、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂などが挙げられる。配線部材用絶縁層の材料は、１種類であってもよく、２種類以上であってもよい。なお、配線部材用絶縁層の材料としては、後述する絶縁層形成工程で用いる樹脂組成物を用いることができる。
　配線部材用絶縁層の厚みについては、本発明の要件を満たす限り、本実施形態により製造される積層配線部材１の用途などに応じて適宜選択することができる。
　配線部材用絶縁層の形成方法としては、後述する絶縁層４の形成方法を用いることができる。
　（導体組成物インク）
　本工程に用いられる導体組成物インクは、導電性材料、撥液剤及び溶媒を含むものである。
　導電性材料は、接続部材３の導電性発現の起源となるものである。導電性材料としては、接続部材３に所望の導電性を付与することができるものであり、具体的には金属粒子である。
　金属粒子の金属種としては、銀、銅、水銀、スズ、インジウム、ニッケル、パラジウム、白金、及び金などが挙げられる。なお、これらは１種を単独で用いてもよく、２種以上を併用してもよい。これらの中でも、上述の撥液剤との親和性の観点から、銀が特に好ましい。
　金属粒子は、平均粒子径が１０ｎｍ以上１０００ｎｍ以下であることが好ましい。また、直径５０ｎｍ以下の金属ナノワイヤーを含んでもよい。金属粒子の平均粒子径は、透過型電子顕微鏡（ＴＥＭ）観察により測定できる。具体的には、５０個程度の粒子を含む視野において、全ての粒子の投影面積円相当径を測定し、その平均を算出する方法が挙げられる。
　導電性材料の含有量は、導体組成物インク全量に対して、１５質量％以上７５質量％以下であることが好ましく、２０質量％以上５０質量％以下であることがより好ましい。導電性材料の含有量が上記範囲内であれば、より効率よく接続部材が形成できる。
　撥液剤は、接続部材３に撥液性を付与するものである。撥液剤としては、例えば自己組織化単分子膜を形成するフッ素含有チオール化合物である。撥液剤としてシリコンを含まないものを使用できる。
　自己組織化単分子膜を形成するフッ素含有チオール化合物は、導電性材料として金属粒子を用いた場合に、導電性を確保しつつ、金属粒子に撥液性をもたらすことができる。その結果、導体組成物インクで得られる接続部材は導電性と撥液性を両立できる。
　なお、撥液剤は、フッ素含有チオール化合物に限定されるものではなく、フッ素を含む化合物であればよい。例えば、フッ素含有ジスルフィド化合物、フッ素含有アミン化合物、フッ素含有カルボン酸化合物、フッ素含有ニトリル化合物、フッ素含有テルル化合物、及びフッ素含有セレン化合物からなる群から選択される１種以上であることが好ましい。これらのうち、フッ素含有チオール化合物、フッ素含有ジスルフィド化合物、フッ素含有アミン化合物、及びフッ素含有カルボン酸化合物が挙げられる。
　自己組織化単分子膜を形成するフッ素含有チオール化合物としては、芳香環を有するフッ素含有チオール化合物、フッ化部を持つアルカンチオールなどが挙げられる。これらの中でも、金属粒子の表面修飾性から、芳香環（好ましくは、ベンゼン環）を有する炭素数６～２０の範囲内のフッ素含有チオールからなる群から選ばれる少なくとも１つの化合物が好ましい。
　芳香環を有する炭素数６～２０の範囲内のフッ素含有チオールとしては、具体的には、トリフルオロメチルベンゼンチオール（例えば、４－トリフルオロメチルベンゼンチオール、３－トリフルオロメチルベンゼンチオール）、ペンタフルオロベンゼンチオール、２，３，５，６－テトラフルオロベンゼンチオール、２，３，５，６－テトラフルオロ－４－（トリフルオロメチル）ベンゼンチオール、２，３，５，６－テトラフルオロ－４－メルカプト安息香酸メチルエステル、３，５－ビストリフルオロメチルベンゼンチオール、４－フルオロベンゼンチオール及び１１－（２，３，４，５，６－ペンタフルオロベンジルオキシ）－１－ウンデカンチオールなどが挙げられる。これらの中でも、撥液性の観点からトリフルオロメチルベンゼンチオール、２，３，５，６－テトラフルオロ－４－（トリフルオロメチル）ベンゼンチオールが特に好ましい。
　撥液剤の含有量は、導体組成物インク全量に対して、１０質量％以下であることが好ましく、５質量％以下であることがより好ましい。撥液剤の含有量が前記上限以下であれば、導体組成物インク中の導電性材料の分散性を阻害しない。また、撥液剤の含有量の下限は、導体組成物インクで得られる接続部材の撥液性の観点から、０．１質量％以上であることが好ましい。
　導体組成物インクは、フッ素原子と硫黄原子を共に含むことが好ましい。これら原子を含むことにより、導体組成物インク中の金属が銀であるとき、電極のマイグレーション（銀イオンの流出）を抑制でき、導体組成物インク中の金属が銅であるとき、電極の表面酸化を抑制することが可能となる。
　溶媒は、導電性材料及び撥液剤を分散又は溶解させるものである。
　溶媒としては、水、アルコール系溶媒（モノアルコール系溶媒、ジオール系溶媒、多価アルコール系溶媒など）、炭化水素系溶媒、ケトン系溶媒、エステル系溶媒、エーテル系溶媒、グライム系溶媒、ハロゲン系溶媒などが挙げられる。これらの溶媒は、１種を単独で用いてもよく、２種以上を混合して用いてもよい。これらの中でも、印刷性の観点から、ジオール系溶媒が好ましい。
　また、溶媒の表面張力は、２５℃において４０ｍＮ／ｍ以上６５ｍＮ／ｍ以下であることが好ましい。溶媒の表面張力が上記範囲内であれば、導体組成物インクを下地に十分に付着させることができる。なお、表面張力は、ペンダントドロップ法により測定できる。
　表面張力が２５℃において４０ｍＮ／ｍ以上６５ｍＮ／ｍ以下のジオール系溶媒としては、エチレングリコール、グリセリン、１，３－プロパンジオールなどが挙げられる。これらの中でも、エチレングリコールが特に好ましい。
　溶媒の含有量は、導体組成物インク全量に対して、２０質量％以上８４質量％以下であることが好ましく、４０質量％以上７９質量％以下であることがより好ましい。溶媒の含有量は、導電性材料と撥液剤と以下に述べる任意添加成分を全量より差し引いた量としてもよい。
　本実施形態における導体組成物インクは、上述した各成分の他に、任意の成分を含んでいてもよい。
　各種任意成分としては、分散剤などが挙げられる。
　これらの任意成分は、導体組成物インク全量に対して、１０質量％以下、５質量％以下又は３質量％以下であることが好ましい。
　（導体組成物インクの塗布方法及び焼成方法）
　本工程においては、上述した導体組成物インクは第１電極２２上にパターン状に塗布される。
　ここで、「導体組成物インクをパターン状に塗布する」とは、第１電極２２上に所定の平面視形状を有するように導体組成物インクを塗布することをいい、第１電極２２が形成された配線部材２上の全面に導体組成物インクを塗布する場合を含まないことをいう。
　本工程においては、導体組成物インクを第１電極２２上に塗布することができればよく、図２Ａに示すように、第１電極２２上にのみ導体組成物インクを塗布し、付着物３Ａを形成してもよく、図２Ｂに示すように第１電極２２上及びその近傍に導体組成物インクを塗布し、付着物３Ａを形成してもよい。この場合、導体組成物インクは、通常、第１電極２２上に塗布され、かつ上記第１電極２２に隣接する他の電極２２ａと導通しないように塗布される。本実施形態においては導体組成物インクを第１電極２２上にのみ塗布することがより好ましい。第１電極２２の表面の濡れ性及び導体組成物インクの物性を調整して接続部材３の形状を調整しやすくなるからである。
　なお、図２Ａ，２Ｂは、導体組成物インクの塗布位置について説明する説明図である。
　導体組成物インクの塗布方法としては、第１電極２２上に所定のパターン状に導体組成物インクを塗布することができる方法であれば特に限定されず、例えば、インクジェット法、ディスペンサ法、スクリーン印刷法、グラビア印刷法、グラビアオフセット印刷法、反転オフセット印刷法、凸版印刷法などが挙げられる。本実施形態においては、なかでもインクジェット法を用いることが好ましい。導体組成物インクを第１電極２２上に塗布することが容易であるためである。
　第１電極２２上に塗布された導体組成物インクの焼成方法としては、導体組成物インクに含まれる溶媒を除去し、導体組成物インクを固化、通電可能とすることができれば特に限定されず、一般的な焼成方法を用いることができる。具体的には、ホットプレートなどを用いて焼成することができる。
　本工程においては、焼成前又は焼成中に超音波などを照射して撥液剤の移行を促進させる処理を行なってもよい。
　また、本工程における焼成温度及び焼成時間については、導体組成物インクに含まれる溶媒、撥液剤などの種類に応じて適宜調整される。
　本工程における焼成温度としては、導体組成物インクに含まれる溶媒を除去し、通電可能とすることが可能な温度であれば特に限定されないが、１００℃以上２２０℃以下であることが好ましく、１２０℃以上２００℃以下であることがより好ましい。焼成温度が高すぎる場合は、導電性材料が劣化して所望の導電性を示すことが困難となる可能性があるからである。また、焼成温度が低すぎる場合は接続部材に溶媒が残存することにより、後述する絶縁層形成工程において絶縁層に不純物が混入する可能性があるからである。
　また、本工程における焼成時間としては、導体組成物インクに含まれる溶媒を除去し、通電可能とすることが可能な時間であれば特に限定されないが、１０分間以上６０分間以下であることが好ましく、１５分間以上６０分間以下であることがより好ましく、３０分間以上６０分間以下であることが特に好ましい。焼成時間が短すぎる場合は、導電金属粒子間の接合が進まず十分な導電性が得られない可能性があるからである。また、焼成時間が長すぎる場合は、導電性材料などが劣化して所望の導電性を示すことが困難となる可能性があるからである。また、生産性が低下する可能性があるからである。
　（接続部材）
　本工程により形成される接続部材３は、第１電極２２上に形成されるものである。また、接続部材３は、撥液性を有し、かつヴィアポストとして機能する。
　接続部材３の形成位置については、通常は、上述した導体組成物インクの塗布位置と同様である。
　また、接続部材３の撥液性としては、後述する絶縁層形成工程において用いられる樹脂組成物を弾くことにより、接続部材３がヴィアポストとして機能することができれば特に限定されない。
　上述したように、接続部材３はフッ素原子と硫黄原子を含むことが好ましい。フッ素原子と硫黄原子の含有量は、フッ素原子と硫黄原子が撥水剤由来の場合は、導体組成物インク中に含まれる撥液剤の添加量により決まる。
　接続部材中に含まれるフッ素原子と硫黄原子は、Ｘ線光電子分光分析法（ＸＰＳ）を用いることで確認できる。
　接続部材３の底面形状としては、ヴィアポストを形成することができれば特に限定されず、例えば、円形状、楕円形状、四角形状、多角形状などが挙げられる。なかでも、接続部材３の底面形状が、円形状、楕円形状であることが好ましい。
　接続部材３の縦断面形状は、山形である。山形形状として、図３Ａに示すような形状を例示でき、半円形状、半楕円形状、台形状、四角形状なども含まれる。図３Ｂ，３Ｃに示すように、中央に平坦部又は僅かな窪みを有していてもよい。好ましくは、図３Ａのように中央に１つの頂点を有する。
　なお、図３Ａ～図３Ｃは、本実施形態における接続部材３の縦断面形状について説明する説明図である。接続部材３の縦断面形状とは、基材２１に対して垂直方向の接続部材３の断面形状をいう。
　接続部材３の底面の長軸長としては、例えば、１０μｍ以上１００μｍ以下であることが好ましく、５μｍ以上７０μｍ以下であることがより好ましく、１０μｍ以上５０μｍ以下であることが特に好ましい。底面が大きすぎる場合は、本実施形態により製造される積層配線部材１の高精細化、高集積化が困難となる可能性があるからである。また、底面が小さすぎる場合は、接続部材３と後述する第２電極６とを良好に導通させることが困難となる可能性があるからである。
　なお、「接続部材３の底面」とは、接続部材３が第１電極と接する面をいい、通常平面視形状に相当する。「底面の長軸長」とは、底面の中心を通る最も長い軸（線）の長さをいう。例えば、底面形状が円形状の場合は直径をいい、底面形状が四角形又は長方形の場合は、対角線の長さをいう。また、底面形状が楕円形の場合は長径をいう。
　具体的に接続部材３の底面の長軸長とは、図４においてｕで示される距離をいう。
　接続部材３の高さとしては、０．０５μｍ以上５０μｍ以下であることが好ましく、０．０５μｍ以上２０μｍ以下であることがより好ましく、１μｍ以上１０μｍ以下であることがより好ましく、２μｍ以上８μｍ以下であることがより好ましい。接続部材３の高さが高すぎる場合は、第２電極が形成することが困難となる可能性があるからであり、接続部材３の高さが低すぎる場合は、接続部材３が所望の導電性を示すことが困難となる可能性があるからである。
　なお、「接続部材３の高さ」とは、接続部材３の縦断面形状において第１電極と垂直方向の距離が最大となる部分の値をいい、後述する図５においてｘで示される距離をいう。
　接続部材３のアスペクト比（高さ／底面の長軸長）としては、０．０５以上０．５以下であり、０．０５以上０．４以下であることが好ましく、０．０５以上０．２以下であることが好ましく、０．０７以上０．１８以下であることがより好ましく、０．０９以上０．１５以下であることがより好ましい。接続部材３のアスペクト比が大きすぎる場合は、接続部材３自体を形成することが困難となる可能性や、接続部材３に破損などを生じやすくなる可能性があるからである。また、接続部材３のアスペクト比が小さすぎる場合は、接続部材３が十分な導電性、撥液性を示すことが困難となる可能性があるからである。
　尚、接続部材は通常乾燥又は焼成して製造されるが、その際、通常収縮する。上記の底面の長軸長、高さ、アスペクト比は、製造後、即ち、収縮するなら収縮した後のものである。
　接続部材の底面の長軸長は、例えば、第１電極の表面エネルギーと導体組成物インクの表面張力を適切にすることにより調整できる。高さは、例えば、インクジェット印刷法であれば、吐出する量を適切にすることにより調整でき、これにより、高さ／底面の長軸長の比を適切に調整できる。
　［第２工程：絶縁層形成工程］
　絶縁層形成工程においては、図１Ｃに示すように、接続部材３が形成された配線部材２上に樹脂組成物の塗膜４Ａを形成して、硬化させることにより、ヴィアポストとして機能する接続部材３を有する絶縁層４を形成する（図１Ｄ参照）。
　（樹脂組成物）
　本工程に用いられる樹脂組成物は、少なくとも樹脂を含有し、必要に応じて重合開始剤などその他の成分を含有する。ここで、樹脂とは、モノマーやオリゴマー、ポリマーを含む概念である。
　樹脂としては、例えば、アクリレート系、エポキシ系、ポリエステル系などの電離放射線硬化性樹脂、アクリレート系、ウレタン系、エポキシ系、ポリシロキサン系、イミド系などの熱硬化性樹脂が挙げられる。なお、電離放射線とは、分子を重合させて硬化させ得るエネルギーを有する電磁波又は荷電粒子を意味し、例えば、すべての紫外線（ＵＶ－Ａ、ＵＶ－Ｂ、ＵＶ－Ｃ）、可視光線、ガンマー線、Ｘ線、電子線などが挙げられる。
　このような樹脂としては、なかでも、熱硬化性樹脂であることが好ましい。熱硬化性樹脂を用いることにより、絶縁層４の絶縁性をより良好なものとすることができるからである。
　樹脂組成物は、通常、溶媒を含有するものである。樹脂組成物に含有される溶媒としては、接続部材３の撥液性、絶縁層４が形成される下地の濡れ性、粘度などに応じて適宜選択することができ、一般的な樹脂組成物に用いられるものと同様とすることができる。
　樹脂組成物は、さらに必要に応じて、重合開始剤、光増感剤、酸化防止剤、重合禁止剤、架橋剤、赤外線吸収剤、帯電防止剤、粘度調整剤、密着性向上剤などを含有することもできる。
　樹脂組成物の粘度としては、所定の塗布性を有し、接続部材３の撥液性により弾くことが可能な程度であれば特に限定されない。具体的な樹脂組成物の粘度としては、２５℃において、１．０ｍＰａ・ｓ以上１００００ｍＰａ・ｓ以下であることが好ましく、５ｍＰａ・ｓ以上１０００ｍＰａ・ｓ以下であることがより好ましく、２０ｍＰａ・ｓ以上５００ｍＰａ・ｓ以下であることが特に好ましい。樹脂組成物の粘度が低すぎる場合は、樹脂組成物の塗膜４Ａを形成することが困難となり、樹脂組成物の粘度が高すぎる場合は表面の濡れ性の差の効果を得ることが困難になる可能性があるからである。
　なお、粘度の測定方法については、粘度を精度良く測定できる方法であれば特に限定されるものではないが、例えば、レオメーター、Ｂ型粘度計、キャピラリー式粘度計などの粘度測定装置を用いる方法が挙げられる。また、粘度の測定方法としては、デジタル粘度計（東機産業株式会社　ＴＶ－３５）を用いることができる。
　樹脂組成物の表面張力は、好ましくは、所定の塗布性を有し、接続部材３の撥液性によって弾くことが可能な程度である。具体的な樹脂組成物の表面張力としては、２５℃において、５ｍＮ／ｍ以上７０ｍＮ／ｍ以下であることが好ましく、１０ｍＮ／ｍ以上５０ｍＮ／ｍ以下であることがより好ましい。樹脂組成物の表面張力が低すぎる場合、接続部材３上の樹脂組成物を弾きにくくなる傾向にあり、樹脂組成物の表面張力が高すぎる場合は、絶縁層４を形成することが困難となる可能性があるからである。
　なお、表面張力の測定方法については、表面張力を精度良く測定できる方法であれば特に限定されるものではないが、例えば、Ｗｉｌｈｅｌｍｙ法（プレート法）、懸滴法（ペンダント・ドロップ法）、Ｙｏｕｎｇ－Ｌａｐｌａｃｅ法、ｄｕ　Ｎｏｕｙ法などが挙げられる。また、表面張力の測定方法としては、高精度表面張力計（協和界面科学社　ＤＹ－７００）を用いることができる。
　（絶縁層の形成方法）
　本工程においては、絶縁層４は、上述した樹脂組成物を接続部材３が形成された配線部材２上に塗布することにより形成される。
　塗布方法としては、所望の厚みを有する絶縁層４を形成することができれば特に限定されず、一般的な塗布法を用いることができる。具体的には、スリットコート法、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、及びキャスト法などが挙げられる。本実施形態においては、なかでも、スピンコート法、及びスリットコート法を用いることが好ましい。絶縁層４の平坦性を良好なものとすることができるからである。
　また、樹脂組成物の塗膜４Ａの厚みは、硬化後の膜の厚みが接続部材３の１／８～１／１．１となるような厚みである。
　樹脂組成物の塗膜４Ａの硬化方法としては、樹脂組成物の種類に応じて適宜選択される。また、一般的な硬化方法を用いることができるため、ここでの説明は省略する。
　（絶縁層）
　絶縁層４は、第１電極２２と後述する第２電極６とを絶縁するために形成されるものである。また、絶縁層４は、ヴィアポストとして機能する接続部材３を有する。
　絶縁層４の厚みは、接続部材３の高さの１／１．１～１／８である。例えば、図５に示すように、接続部材３の高さをｘとし、第１電極２２上における絶縁層４の厚みをｙとした場合に、ｘはｙの１．１～８倍である。好ましくは２～７倍であり、より好ましくは２～５倍である。１．１倍以下では、絶縁膜が塗れる場合があり、８倍以上では、第２電極の形成が困難となるためである。
　また、本実施形態により製造される積層配線部材１の第２電極６が形成された面をより平坦なものとすることができるため、積層配線部材１を他の構成と良好に積層させて配置させることができるからである。
　「第１電極２２上における絶縁層４の厚み」とは、第１電極２２の表面からの絶縁層の厚さ方向の距離をいい、図５においてｙで示される距離をいう。
　なお、図５は、本実施形態における絶縁層４について説明する説明図である。
　特に第２導電部材６の厚みが０．５μｍ以上５０μｍ以下の場合、接続部材３の頂点上の第２導電部材６の厚みと絶縁層４上の第２導電部材６の厚みの比（接続部材の頂点上の第２導電部材の厚み／絶縁層上の第２導電部材の厚み）が、０．２から０．９であることが望ましく、０．３から０．８がより望ましい。尚、接続部材の頂点とは、接続部材の形状において底面から垂直方向に最も高い位置にある部位をいい、例えば図３Ｂ，３Ｃのように複数あってもよい。複数あるときは、接続部材の頂点上の第２導電部材の厚みは平均値となる。
　「接続部材の頂点上の第２導電部材の厚み」とは、接続部材３の頂点からの第２導電部材６の厚さ方向の距離をいい、図１０においてｘで示される距離をいう。「絶縁層上の第２導電部材の厚み」とは、絶縁層４の表面からの第２導電部材６の厚さ方向の距離をいい、図１０においてｙで示される距離をいう。
　なお、図１０は、本実施形態における第２導電部材６について説明する説明図である。
　第１電極２２上における絶縁層４の厚みｙとしては、本実施形態により製造される積層配線部材１の用途に応じて適宜選択することができるが、０．００６μｍ以上４５．４μｍ以下であることが好ましく、０．００６μｍ以上１８μｍ以下であることが好ましく、０．０１μｍ以上１０μｍ以下であることがより好ましく、０．１μｍ以上５μｍ以下であることがより好ましい。絶縁層４の厚みが厚すぎると接続部材３をヴィアポストとして機能させることが困難となる可能性があるからである。また、絶縁層４の厚みが薄すぎると十分な保護性を示すことが困難となる可能性があるからである。
　また、本工程においては、少なくとも１層の絶縁層４を形成することができればよく、複数の絶縁層を形成してもよい。
　［第３工程：第２電極形成工程］
　第２電極形成工程においては、図１Ｅに示すように、ヴィアポストとして機能する接続部材３と導通するように、絶縁層４上に第２電極６を形成する。
　第２電極６に用いられる材料としては、所望の導電性を有していれば特に限定されず、上述した第１電極２２に用いられる材料から適宜選択することができる。
　第２電極６は、通常、絶縁層４上にパターン状に形成される。第２電極６の平面視形状としては、本実施形態の製造方法により製造される積層配線部材１の種類に応じて適宜選択することができる。
　第２電極６の形成方法については、上述した第１電極２２の形成方法と同様とすることができるため、ここでの説明は省略する。第２電極６の厚みについては、接続部材３及び第１電極２２との間での導通を得ることができる厚みとなる。特に第２電極６の厚みが０．５μｍ以上５０μｍ以下の場合、接続部材３の頂点上の第２電極６の厚みと絶縁層４上の第２電極６の厚みの比（接続部材の頂点上の第２電極の厚み／絶縁層上の第２電極の厚み）が、０．２から０．９であることが望ましい。絶縁層４の厚みと接続部材３の高さの差以下であると導通を得るのが困難となる場合がある。具体的には、５０ｎｍ以上６０００ｎｍ以下であることが好ましく、１００ｎｍ以上４０００ｎｍ以下であることがより好ましく、５００ｎｍ以上４０００ｎｍ以下であることが特に好ましい。
　また、本工程においては、第２電極６の形成前に接続部材３に親水化処理を行なってもよい。親水化処理としては、接続部材３の導電性の低下を抑制することができ、接続部材３の表面と水との接触角を小さくすることができれば特に限定されない。例えば、水素プラズマを用いた親水化処理などが挙げられる。
　［その他の工程］
　本実施形態の積層配線部材の製造方法は、上述した各工程を有していれば特に限定されず、必要な構成を適宜選択して追加することができる。例えば、上述した配線部材２を形成する工程などが挙げられる。
　［用途］
　本実施形態の積層配線部材の製造方法は、ヴィアポストを介して２つの電極が導通する積層構造を有するデバイスの製造方法に適用できる。具体的には、例えば、半導体素子、タッチパネルセンサ、ＲＦ－ＩＤ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、有機エレクトロルミネッセンス素子、フレキシブルプリント基板（ＦＰＣ）などの製造方法に適用できる。
　＜積層配線部材＞
　本実施形態の積層配線部材１は、例えば、上述の積層配線部材の製造方法により製造できるものである。そして、本実施形態の積層配線部材１は、基材２１及び基材２１上に形成された第１電極２２を有する配線部材２と、導電性材料及び撥液剤を含み、第１電極２２上にパターン状に形成され、第１電極２２と導通し、ヴィアポストとして機能する接続部材３と、樹脂を含む、接続部材３を有する絶縁層４と、接続部材３と導通し、絶縁層４上に形成された第２電極６と、を備えるものである。
　本実施形態の積層配線部材１は、液晶ディスプレイ、テレビ、カーナビゲーション、携帯電話、ゲーム機、デジタルカメラ、パーソナルコンピュータ、プリンタ、自動車、ロボット、発光ダイオード照明、ウェアラブルデバイスなどの電子機器に使用できる。
　＜半導体素子の製造方法＞
　次に、積層回路の一実施形態としての半導体素子の製造方法を図面に基づいて説明する。
　なお、本実施形態の半導体素子の製造方法における工程の一部は、上述した本実施形態の積層配線部材の製造方法と同様であるから、その詳細な説明の一部は省略又は簡略化する。
　また、以下の説明において、「半導体トランジスタ」とは、ソース電極、ドレイン電極、半導体層、及びゲート電極を有する構成を指す。
　本実施形態の半導体素子の製造方法は、以下説明する第１工程（接続部材形成工程）と、第２工程（絶縁層形成工程）と、第３工程（電極形成工程）と、を備える方法である。
　図６Ａ～図６Ｄは、本実施形態の半導体素子の製造方法を示す工程図である。
　図６Ａ～図６Ｄにおいては、ボトムゲートボトムコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。本実施形態の半導体素子の製造方法においては、まず図６Ａに示すように、基材３１、基材３１上に形成されたゲート電極３２、ゲート電極３２を覆うように形成されたゲート絶縁層３３、ゲート絶縁層３３上に形成されたソース電極３４及びドレイン電極３５、並びにソース電極３４及びドレイン電極３５の間のチャネル領域に形成された半導体層３６を有する配線部材２を準備する。次に、導電性材料、撥液剤及び溶媒を含む導体組成物インクをドレイン電極３５上にパターン状に塗布して焼成することにより、図６Ｂに示すように、ドレイン電極３５と導通し撥液性を有する接続部材３を形成する（接続部材形成工程）。次に、図示はしないが、ソース電極３４、ドレイン電極３５及び半導体層３６を覆うように樹脂組成物の塗膜を形成して硬化させることにより、図６Ｃに示すように、ヴィアポストとして機能する接続部材３を有する絶縁層４としてパッシベーション層３７を形成する（絶縁層形成工程）。次に、図６Ｄに示すように、ヴィアポストとして機能する接続部材３と導通するように、パッシベーション層３７上に外部入出力電極３８を形成する（電極形成工程）。以上の工程により、半導体素子３０を製造することができる。
　また、図７Ａ～図７Ｃは、本実施形態の半導体素子の製造方法の他の例を示す工程図である。また、図７Ａ～図７Ｃにおいては、ボトムゲートトップコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。この実施形態における第２工程（絶縁層形成工程）においては、２層以上の絶縁層を形成してもよく、例えば絶縁層として、図７Ａに示すように、ソース電極３４、ドレイン電極３５及び半導体層３６を覆うように樹脂組成物を塗布してパッシベーション層３７を形成した後、図７Ｂに示すように、パッシベーション層３７上に遮光性樹脂組成物の塗膜を形成して硬化させることにより遮光層３９を形成してもよい。また、この場合、樹脂組成物及び遮光性樹脂組成物の物性を調整することにより、ドレイン電極３５上に形成された接続部材３を用いて、パッシベーション層３７及び遮光層３９を貫通するヴィアポストとして機能する接続部材３を形成することができる。
　なお、図７Ｃについては、遮光層３９上に外部入出力電極３８を形成する工程を示している。
　図７Ａ～図７Ｃにおいて説明していない符号については、図６Ａ～図６Ｄにおいて説明した内容と同様とすることができるため、ここでの説明は省略する。
　図８Ａ～図８Ｅは、本実施形態の半導体素子の製造方法の他の例を示す工程図である。また、図８Ａ～図８Ｅにおいては、トップゲートボトムコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。この実施形態の半導体素子の製造方法においては、まず図８Ａに示すように、基材３１、基材３１上に形成されたソース電極３４及びドレイン電極３５ａ、並びにソース電極３４及びドレイン電極３５ａの間のチャネル領域に形成された半導体層３６を有する配線部材２を準備する。次に、導電性材料、撥液剤及び溶媒を含む導体組成物インクをドレイン電極３５ａ上にパターン状に塗布して焼成することにより、図８Ｂに示すように、ドレイン電極３５ａと導通し撥液性を有する接続部材３ａを形成する（接続部材形成工程）。次に図示はしないが、ソース電極３４、ドレイン電極３５ａ及び半導体層３６を覆うように樹脂組成物の塗膜を形成して硬化させることにより、図８Ｃに示すように、ヴィアポストとして機能する接続部材３ａを有する絶縁層としてゲート絶縁層３３を形成する（絶縁層形成工程）。次に、図８Ｄに示すように、ゲート絶縁層３３上にゲート電極３２を形成する。また、このときゲート電極３２と同時にヴィアポストとして機能する接続部材３ａと導通するように、ゲート絶縁層３３上に中間電極３５ｂを形成する（電極形成工程）。また、この実施形態においては、必要に応じて、中間電極３５ｂの形成後に再度、導体組成物インクを中間電極３５ｂ上にパターン状に塗布して焼成することにより、図８Ｅに示すように、中間電極３５ｂと導通し撥液性を有する接続部材３ｂを形成する（接続部材形成工程）。その後、ゲート電極３２及び中間電極３５ｂを覆うように樹脂組成物を塗布して硬化させることにより、ヴィアポストとして機能する接続部材３ｂを有するパッシベーション層３７を形成する（絶縁層形成工程）。次に、ヴィアポストとして機能する接続部材３ｂと導通するように、パッシベーション層３７上に外部入出力電極３８を形成する（電極形成工程）。以上の工程により、半導体素子３０を製造することができる。
　本実施形態において図９に示すように、トップゲート型の半導体トランジスタを有する半導体素子３０を製造する場合は、絶縁層としてゲート絶縁層３３及びパッシベーション層３７を積層して形成してもよい。なお、絶縁層形成工程を含む複数の絶縁層を形成する工程については、上述した図７において説明した内容と同様とすることができるため、ここでの説明は省略する。
　なお、図９は、本実施形態により製造される半導体素子の一例を示す概略断面図であり、トップゲートトップコンタクト型の半導体トランジスタを有する半導体素子の例を示している。
　本実施形態によれば、撥液性を有する接続部材３を形成する接続部材形成工程及び絶縁層４を形成する絶縁層形成工程を備えることにより、ヴィアポストを有する絶縁層を簡単な方法で形成することができる。
　［第１工程：接続部材形成工程］
　接続部材形成工程においては、基材３１、基材３１上（又は基材３１上に形成されたゲート絶縁層３３上）に形成されたソース電極３４及びドレイン電極３５、並びにソース電極３４及びドレイン電極３５の間のチャネル領域に形成された半導体層３６を有する配線部材２を準備し、導電性材料、撥液剤及び溶媒を含む導体組成物インクをドレイン電極３５上にパターン状に塗布して焼成することにより、ドレイン電極３５と導通し、撥液性を有しかつヴィアポストとして機能する接続部材３を形成する。
　（配線部材）
　配線部材２は、半導体トランジスタの構造によっても異なるが、例えば図６Ａに示すようにボトムゲートボトムコンタクト型の半導体トランジスタを有する半導体素子を製造する場合、基材３１と、ゲート電極３２と、ゲート絶縁層３３と、ソース電極３４及びドレイン電極３５と、半導体層３６とを有するものである。以下、各構成について説明する。なお、基材３１については、上述した積層配線部材の製造方法で用いるものと同様とすることができるため、ここでの説明は省略する。
　ソース電極３４及びドレイン電極３５は、ソース電極３４及びドレイン電極３５の間に所望のチャネル領域を有するように形成されるものである。
　ソース電極３４及びドレイン電極３５は、基材３１上に直接形成されてもよく、後述するようにゲート絶縁層３３上に形成されてもよい。
　ソース電極３４及びドレイン電極３５の間のチャネル領域の大きさは、半導体素子の用途などに応じて適宜選択されるものであり、特に限定されるものではない。
　チャネル長さとしては、チャネル領域内に半導体層を形成可能な程度であれば特に限定されないが、１μｍ以上１００μｍ以下であることが好ましく、３μｍ以上５０μｍ以下であることがより好ましく、５μｍ以上１０μｍ以下であることが特に好ましい。チャネル長さとは、ソース電極３４及びドレイン電極３５の間の距離をいう。
　ソース電極３４及びドレイン電極３５の材料としては、上述した積層配線部材の製造方法における第１電極の材料から適宜選択して用いることができる。また、ソース電極３４及びドレイン電極３５の厚み及び形成方法については、上述した積層配線部材の製造方法における第１電極と同様とすることができるため、ここでの説明は省略する。
　半導体層３６は、ソース電極３４及びドレイン電極３５の間のチャネル領域を含む領域に形成されるものである。また、半導体層３６は、半導体トランジスタに半導体特性を付与するものである。
　半導体層３６の形成位置は、半導体トランジスタの構造に応じて適宜選択され、通常、図８Ａ及び図９に示すように基材３１上、又は、図６Ａ及び図７Ａに示すようにゲート絶縁層３３上に形成される。また、図６Ａ及び図８Ａに示すように、ソース電極３４及びドレイン電極３５，３５ａ上に半導体層３６が形成されてもよく、図７Ａ及び図９に示すように、半導体層３６上にソース電極３４及びドレイン電極３５が形成されてもよい。
　半導体層３６は、ソース電極３４及びドレイン電極３５の間のチャネル領域に形成されていれば特に限定されず、具体的なパターン形状などについては、公知の半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
　半導体層３６としては、有機半導体層であってもよく、無機半導体層であってもよい。有機半導体層の材料、厚み及び形成方法については、一般的な有機半導体層に用いられるものと同様とすることができる。また、無機半導体層の材料、厚み、形成方法については、一般的な無機半導体層に用いられるものと同様とすることができる。
　本実施形態により製造される半導体素子３０が、ボトムゲート型の半導体トランジスタを有する場合、配線部材２の基材３１とソース電極３４及びドレイン電極３５の間には、通常、ゲート電極３２及びゲート絶縁層３３が形成される。
　ゲート電極３２は、通常、図６Ａ及び図７Ａに示すように、基材３１上に形成されるものである。
　ゲート電極３２の材料としては、上述した積層配線部材の製造方法における第１電極の材料から適宜選択して用いることができる。また、ゲート電極３２の厚み及び形成方法については、上述した積層配線部材の製造方法における第１電極の厚み及び形成方法と同様とすることができるため、ここでの説明は省略する。
　ゲート絶縁層３３は、ゲート電極とソース電極及びドレイン電極とを絶縁するように形成されるものであり、通常、図６Ａ及び図７Ａに示すようにゲート電極３２上に形成される。
　ゲート絶縁層３３を構成する材料、厚み及び形成方法については、上述した積層配線部材の製造方法における配線部材用絶縁層と同様とすることができるため、ここでの説明は省略する。
　（導体組成物インク）
　導体組成物インク、その塗布方法及び焼成方法、並びに接続部材については、上述した積層配線部材の製造方法におけるものと同様とすることができるため、ここでの説明は省略する。
　［第２工程：絶縁層形成工程］
　絶縁層形成工程においては、ソース電極３４、ドレイン電極３５及び半導体層３６を覆うように樹脂組成物の塗膜を形成して硬化させることにより、ヴィアポストとして機能する接続部材３を有する絶縁層（パッシベーション層３７など）を形成する。
　絶縁層形成工程については、上述した積層配線部材の製造方法における絶縁層形成工程と同様とすることができるため、ここでの説明は省略する。
　本工程により形成される絶縁層としては、半導体トランジスタの構造に応じて適宜選択される。例えば、本実施形態により製造される半導体素子３０がトップゲート型の半導体トランジスタを有する場合は、絶縁層としては、少なくともゲート絶縁層３３が形成される。
　一方、本実施形態により製造される半導体素子３０がボトムゲート型の半導体トランジスタを有する場合は、絶縁層としては、パッシベーション層３７及び遮光層３９の少なくともいずれかが形成される。
　パッシベーション層３７は、空気中に存在する水分や酸素の作用により半導体層が劣化するのを防止するために設けられるものである。また、低分子有機半導体を用いた場合には特に溶剤への耐性の低さが問題となるが、パッシベーション層３７により上部層形成時の溶剤から保護する役割も担っている。
　遮光層３９は、上述した半導体層３６が有機半導体材料を含む場合、有機半導体層への光照射を防ぐために設けられるものである。遮光層３９が形成されていることにより、オフ電流の増加や有機半導体層の経時的劣化を抑制することができる。
　絶縁層として遮光層３９を形成する場合、樹脂組成物には遮光性材料が含有される。遮光性材料については、一般的な有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
　本工程においては、ゲート絶縁層３３、パッシベーション層３７及び遮光層３９の少なくとも１層を形成することができればよく、２層以上を積層して形成してもよい。また、ゲート絶縁層３３、パッシベーション層３７及び遮光層３９のそれぞれを、複数の層からなるように形成してもよい。
　なお、各層の厚みと接続部材の高さとの関係などについては、上述した積層配線部材の製造方法における絶縁層の厚みと接続部材の高さとの関係などと同様とすることができるため、ここでの説明は省略する。
　［第３工程：電極形成工程］
　電極形成工程においては、ヴィアポストとして機能する接続部材３と導通するように、絶縁層（パッシベーション層３７、ゲート絶縁層３３など）上に中間電極３５ｂ又は外部入出力電極３８を形成する。
　本工程により形成される電極については、半導体トランジスタの構造に応じて適宜選択される。例えば、本実施形態により製造される半導体素子３０がトップゲート型の半導体トランジスタを有する場合は、図８Ｄに示すように、ゲート電極３２とともに中間電極３５ｂを形成する場合がある。中間電極３５ｂは、ドレイン電極３５ａと外部入出力電極３８とを接続するために用いられるものである。また、パッシベーション層３７上に外部入出力電極３８を形成してもよい。
　一方、本実施形態により製造される半導体素子３０がボトムゲート型の半導体トランジスタを有する場合は、パッシベーション層３７上に外部入出力電極３８を形成する。
　電極形成工程については、上述した積層配線部材の製造方法における第２電極形成工程と同様とすることができるため、ここでの説明は省略する。
　本工程により形成される外部入出力電極３８としては、一般的な半導体素子に用いられるものと同様とすることができる。例えば、本実施形態の半導体素子３０を表示装置の駆動に用いる場合は、画素電極を挙げることができる。また、本実施形態の半導体素子３０を圧力センサーや温度センサーに用いる場合は、入力電極を挙げることができる。
　外部入出力電極３８及び中間電極３５ｂの平面視形状については、本実施形態により製造される半導体素子３０の用途に応じて適宜選択することができる。
　［その他の工程］
　本実施形態の半導体素子の製造方法は、上述した各工程を有していれば特に限定されず、必要な工程を適宜選択して追加することができる。
　また、本実施形態により製造される半導体素子３０がトップゲート型の半導体トランジスタを有し、かつ中間電極３５ｂを有する場合は、通常、中間電極３５ｂ上にパッシベーション層３７を形成する工程、及びパッシベーション層３７上に外部入出力電極３８を形成する工程が行われる。この際、図８に示すように、ヴィアポストとして機能する接続部材３ｂを有するパッシベーション層３７を形成してもよい。
　［半導体素子の構造］
　本実施形態により製造される半導体素子３０が有する半導体トランジスタとしては、ボトムゲートトップコンタクト型、ボトムゲートボトムゲート型、トップゲートトップコンタクト型、又はトップゲートボトムコンタクト型のいずれの形態であってもよい。
　［用途］
　本実施形態により製造される半導体素子３０は、例えば、ＴＦＴ方式を用いる表示装置のＴＦＴアレイ基材として用いることができる。このような表示装置としては、例えば、液晶表示装置、電気泳動表示装置、有機ＥＬ表示装置などが挙げられる。また、半導体素子は、温度センサーや圧力センサーなどに用いることもできる。
　＜半導体素子＞
　本実施形態の半導体素子３０は、例えば、上述の半導体素子の製造方法により製造できるものである。そして、本実施形態の半導体素子３０は、基材３１、基材３１に形成されたソース電極３４及びドレイン電極３５，３５ａ、並びにソース電極３４及びドレイン電極３５，３５ａの間のチャネル領域に形成された半導体層３６を有する配線部材２と、ドレイン電極３５，３５ａ上にパターン状に形成され、ドレイン電極３５，３５ａと導通し、ヴィアポストとして機能する接続部材３，３ａと、樹脂を含み、接続部材３，３ａを有する絶縁層（パッシベーション層３７など）と、接続部材３，３ａと導通し、絶縁層（パッシベーション層３７など）上に形成された中間電極３５ｂ又は外部入出力電極３８と、を備えるものである。
　本実施形態の半導体素子３０は、液晶ディスプレイ、テレビ、カーナビゲーション、携帯電話、ゲーム機、デジタルカメラ、パーソナルコンピュータ、プリンタなどの電子機器に使用できる。
　＜実施形態の変形＞
　本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良などは本発明に含まれるものである。
　例えば、前記実施形態の積層配線部材の製造方法では、第１電極と第２電極との導通を図り、２層の配線電極を有する積層配線部材を製造したが、これに限定されない。３層以上の配線電極であっても、前記実施形態の積層配線部材の製造方法を適用できる。
実施例１
　ＰＥＮ（帝人デュポンフィルム株式会社製　テオネックスＱ５１）基板に金電極をＬ／Ｓ＝１００μｍ／２０μｍの短冊状のパターンで製膜した。その金電極上に、Ａｇ含有インク（銀ナノコロイド（平均粒子径：４０ｎｍ）と２，３，５，６－テトラフルオロ－４－（トリフルオロメチル）ベンゼンチオールと溶媒（水とエチレングリコールと１，３－プロパンジオールとグリセリンの混合溶媒）を、質量比３９．４：１．５：５９．１の割合で混ぜたもの）をインクジェット法で、山形形状のビアポストを印刷した。底面はほぼ円形であった。次いで、１８０℃で３０分加熱して、底辺の長軸長が５０μｍで高さが６μｍの山形形状のビアポストを完成した。ビアポストの高さ／底面の直径は、０．１２となった。
　さらに、スリットコート法によってシリカ系のフィラーを含有する絶縁インク（粘度は１０～５０ｍＰａ・ｓ）を印刷し、次いで１２０℃で熱硬化して、層間絶縁膜とした。層間絶縁膜の膜厚は２μｍであり、ビアポストの高さは層間絶縁膜の膜厚の３倍であった。ビアポストが撥液性であり高いためその上には絶縁膜は形成されなかった。
　この後、層間絶縁膜とビアポストの上に、真空蒸着法で金電極を成膜し、積層配線部材を形成した。そして、下部の金電極と、上部の金電極の電気的接続を確認したところ、ビアポストによる導通を確認できた。
　ＸＰＳによるビアポストの分析では、フッ素原子と硫黄原子がともに確認され、製造後、１６８時間経過後観察したところ、Ａｇ起因のマイグレーションは観察されず、隣接する短冊状のパターン間で導通は確認されなかった。
実施例２，３
　ビアポストの高さと底辺の長軸長、及び層間絶縁膜の膜厚を、表１に示すように変えた他は、実施例１と同様にして積層配線部材を製造し、導通を評価した。評価結果を表１に示す。
実施例４
　Ａｇ含有インクとして、フッ素原子と硫黄原子を含まないＡｇ含有インク（銀ナノコロイド（平均粒子径：４０ｎｍ）と溶媒（水とエチレングリコールと１，３－プロパンジオールとグリセリンの混合溶媒）を、質量比３９．４：６０．６の割合で混ぜたもの）を用いた他は、実施例１と同様にして積層配線部材を製造し、評価した。ビアポストによる導通は確認できたが、Ａｇによるマイグレーションが生じた。ＸＰＳによるビアポストの分析では、フッ素原子と硫黄原子はともに確認されなかった。
実施例５
　銅含有インクとして、フッ素原子と硫黄原子を含まない銅含有インク（銅ナノコロイド（平均粒子径：６０ｎｍ）と溶媒（水とエチレングリコールと１，３－プロパンジオールとグリセリンの混合溶媒）を、質量比４５：５５の割合で混ぜたもの）を用いた他は、実施例１と同様にして積層配線部材を製造し、評価した。ビアポストによる導通は確認できたが、銅の酸化によると思われる接触抵抗が見られた。ＸＰＳによるビアポストの分析では、フッ素原子と硫黄原子はともに確認されなかった。
実施例６
　実施例１と同様にして基板上に金電極、ビアポスト、層間絶縁膜を形成した。層間絶縁膜とビアポストの上に、ノリタケ社製スクリーンペーストＮＰ４６３５－Ｐを、スクリーン印刷装置（株式会社セリテック社製ＴＵ２０２５）を用いて、５μｍ厚みで印刷して電極（第２導電部材）を形成した。この際、通常の印圧（０．２５ＭＰａ）より０．１５ＭＰａ高めて印刷を行った。ビアポストの頂点上の第２導電部材の厚みと、層間絶縁膜上の第２導電部材の厚みの比（ビアポストの頂点上の第２導電部材の厚み／層間絶縁膜上の第２導電部材の厚み）は、０．８であった。これにより、この積層体の上に、さらに他の層を良好に積層させることができた。また、下部の金電極と第２導電部材の間のビアポストによる導通を確認できた。
比較例１
　ビアポストの高さを２μｍとして、ビアポストの高さ／底面の直径を０．０４（２／５０）とし、ビアポストの高さを絶縁膜の厚みの１倍とした他は、実施例１と同様にして積層配線部材を製造した。ビアポストの上が絶縁材料で塗れてしまい導通しなかった。
比較例２
　ビアポストの高さを１μｍとして、ビアポストの高さ／底面の直径を０．０２（１／５０）とし、ビアポストの高さを絶縁膜の厚みの０．５倍とした他は、実施例１と同様にして積層配線部材を製造した。ビアポストの上が絶縁材料で塗れてしまい導通しなかった。
比較例３
　ビアポストの高さを１８μｍとして、ビアポストの高さ／底面の直径を０．３６（１８／５０）とし、ビアポストの高さを絶縁膜の厚みの９倍とした他は、実施例１と同様にして積層配線部材を製造した。この場合、ビアポスト表面は絶縁材料で塗れなかったが、ビアポストが大きくなりすぎて、次に形成する金電極に亀裂が入り導通が不安定となった。
比較例４～９
　ビアポストの高さ、及び層間絶縁膜の膜厚を、表１に示すように変えた他は、実施例１と同様にして積層配線部材を製造し、導通を評価した。評価結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
　本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。

 

Claims (11)

  1. 　第１導電部材と第２導電部材の間に介在する絶縁膜を貫いて、前記第１導電部材と前記第２導電部材の間を電気的に接続するための導体であって、
    　前記導体の形状が山形であり、前記導体の高さと、前記導体の底面の長軸長の比である、高さ／底面の長軸長が、０．０５以上０．５以下で、かつ、
    　前記導体の高さが前記絶縁膜の厚みの１．１倍以上８倍以下である導体。
  2. 　前記高さ／底面の長軸長が、０．０５以上０．２以下である請求項１記載の導体。
  3. 　前記導体の底面の長軸長が１０μｍ以上１００μｍ以下である請求項１又は２記載の導体。
  4. 　前記導体が、金、銀及び銅から選択される少なくとも１以上を含む請求項１～３のいずれか記載の導体。
  5. 　前記導体が、フッ素原子と硫黄原子を含む請求項１～４のいずれか記載の導体。
  6. 　前記絶縁膜上の第２導電部材の厚みが、０．５μｍ以上５０μｍ以下で、
    　前記導体の山形の頂点上の第２導電部材の厚みと、前記絶縁膜上の第２導電部材の厚みの比である、導体の頂点上の第２導電部材の厚み／絶縁膜上の第２導電部材の厚みが、０．２から０．９である請求項１～５のいずれか記載の導体。
  7. 　導体含有インクを用いてインクジェット法でプリントして形成する請求項１～６のいずれか記載の導体の製造方法。
  8. 　請求項１～６のいずれか記載の導体を有する積層回路。
  9. 　請求項１～６のいずれか記載の導体を有する積層配線部材。
  10. 　請求項９記載の積層配線部材を備える電子機器。
  11. 　液晶ディスプレイ、テレビ、カーナビゲーション、携帯電話、ゲーム機、デジタルカメラ、パーソナルコンピュータ、プリンタ、自動車、ロボット、発光ダイオード照明又はウェアラブルデバイスである請求項１０記載の電子機器。
PCT/JP2016/003715 2015-08-13 2016-08-12 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材 WO2017026127A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017534107A JP6877345B2 (ja) 2015-08-13 2016-08-12 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015159811 2015-08-13
JP2015-159811 2015-08-13

Publications (1)

Publication Number Publication Date
WO2017026127A1 true WO2017026127A1 (ja) 2017-02-16

Family

ID=57984062

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/003715 WO2017026127A1 (ja) 2015-08-13 2016-08-12 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材

Country Status (3)

Country Link
JP (1) JP6877345B2 (ja)
TW (1) TW201724356A (ja)
WO (1) WO2017026127A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200083481A (ko) * 2017-11-17 2020-07-08 린텍 가부시키가이샤 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
JP2007027367A (ja) * 2005-07-15 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263571A (ja) * 1994-03-18 1995-10-13 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JPH09232425A (ja) * 1996-02-22 1997-09-05 Sony Corp 多段構造の半導体の製造方法
JP2000208628A (ja) * 1999-01-19 2000-07-28 Nec Corp 半導体装置の製造方法
JP2010283194A (ja) * 2009-06-05 2010-12-16 Toppan Forms Co Ltd 配線基板およびその製造方法
JP5606412B2 (ja) * 2011-08-29 2014-10-15 富士フイルム株式会社 パターン形成装置、パターン形成方法及びパターン形成基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
JP2007027367A (ja) * 2005-07-15 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200083481A (ko) * 2017-11-17 2020-07-08 린텍 가부시키가이샤 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법
KR102594248B1 (ko) * 2017-11-17 2023-10-25 린텍 가부시키가이샤 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법

Also Published As

Publication number Publication date
JP6877345B2 (ja) 2021-05-26
JPWO2017026127A1 (ja) 2018-05-24
TW201724356A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
KR101282534B1 (ko) 적층 구조체, 전자 소자, 및 표시 장치
US20060236917A1 (en) Method of forming conductive film and method of manufacturing electronic apparatus
US8598570B2 (en) Organic transistor array, display device and method of fabricating display device
US10727438B2 (en) OLED component and method for manufacturing the same
EP2533103B1 (en) Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method
US8097488B2 (en) Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
JP2006352083A (ja) 有機薄膜トランジスタ及びアクティブマトリックス表示装置
JP5386852B2 (ja) 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
CN106459640B (zh) 导体组合物油墨、导体、层叠体、层叠布线基板及电子设备
JP6002817B2 (ja) 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子
WO2017026127A1 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP5434510B2 (ja) 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法
JP2015233044A (ja) 有機半導体素子の製造方法および有機半導体素子
JP2017163085A (ja) 接合体の製造方法
JP2017157835A (ja) 積層配線部材、積層配線部材の製造方法、半導体素子及び電子機器
JP2016103620A (ja) 積層配線部材、半導体素子およびこれらの製造方法、並びに電子機器
JP6612690B2 (ja) 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP6620556B2 (ja) 機能材料の積層方法及び機能材料積層体
JP2017117881A (ja) 積層体、その製造方法及び積層配線基板
JP2018182114A (ja) 薄膜トランジスタアレイ、その製造方法、及び画像表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16834825

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017534107

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16834825

Country of ref document: EP

Kind code of ref document: A1