TW201724356A - 導體及其製造方法、及使用其之積層電路與積層佈線構件 - Google Patents

導體及其製造方法、及使用其之積層電路與積層佈線構件 Download PDF

Info

Publication number
TW201724356A
TW201724356A TW105125861A TW105125861A TW201724356A TW 201724356 A TW201724356 A TW 201724356A TW 105125861 A TW105125861 A TW 105125861A TW 105125861 A TW105125861 A TW 105125861A TW 201724356 A TW201724356 A TW 201724356A
Authority
TW
Taiwan
Prior art keywords
conductor
electrode
thickness
insulating layer
conductive
Prior art date
Application number
TW105125861A
Other languages
English (en)
Inventor
Atsushi Yao
Original Assignee
Idemitsu Kosan Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co filed Critical Idemitsu Kosan Co
Publication of TW201724356A publication Critical patent/TW201724356A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明係一種導體，其係貫通介於第1導電構件(22)與第2導電構件(6)之間之絕緣膜(4)，用以將上述第1導電構件與上述第2導電構件之間電性連接之導體(3)，並且上述導體之形狀為山形，上述導體之高度與上述導體之底面之長軸長度的比、即高度/底面之長軸長度為0.05以上且0.5以下，且上述導體之高度為上述絕緣膜之厚度之1.1倍以上且8倍以下。

Description

導體及其製造方法、及使用其之積層電路與積層佈線構件
本發明係關於一種導體及其製造方法、及使用其之積層電路與積層佈線構件。
近年來，一直研究於塑膠基板上藉由低成本製程而形成具備複數個有機薄膜電晶體之電晶體陣列，用作電子紙、液晶顯示器等之底板。於該有機薄膜電晶體之製造方法中，為了與先前之矽薄膜電晶體進行區別，強烈期望不進行真空製程或光微影技術而僅藉由印刷製程將各構成要素形成圖案，進行低成本化。 並且，根據此種背景，而一直研究使用印刷法形成用以將電晶體陣列與佈線圖案等之導體彼此電性連接之通孔(via)之方法。例如提出如下方法：反覆進行於覆蓋設置於基板上之佈線圖案之狀態下於基板上形成絕緣膜後，藉由噴墨法使溶解絕緣膜之溶劑向佈線圖案上之絕緣膜飛濺之步驟及乾燥步驟，藉此形成到達至佈線圖案之導通孔(via hole)，藉由導電材料填埋該導通孔(例如，參照專利文獻1)。又，提出如下方法：針對設置於基板上之佈線圖案上所設置之通孔柱(via post)，於通孔柱位置藉由設置有遮罩之網版進行印刷(例如，參照專利文獻2)。 [先前技術文獻] [專利文獻] 專利文獻1：日本專利特開2012-204658號公報 專利文獻2：日本專利特開2006-295116號公報
但是，於專利文獻1中所記載之方法中存在如下問題：為了確實地形成導通孔，進行使溶劑多次飛濺於絕緣膜之同一部位之步驟，並且反覆進行上述步驟及乾燥步驟，故而需要時間。又，存在如下問題：藉由該方法而形成之通孔之直徑雖可實現利用上述溶劑之體積及噴出次數之程度的控制，但難以高精度地控制通孔直徑。 又，於專利文獻2中所記載之方法中有產生網版與通孔柱之位置偏移之問題。 因此，本發明之目的在於提供一種將絕緣膜介於之間之電極彼此電性連接的新穎之形狀之導體及其製造方法、以及包含此種導體之積層電路與積層佈線構件。 根據本發明，提供以下之導體及其製造方法等。 1.一種導體，其係貫通介於第1導電構件與第2導電構件之間之絕緣膜，用以將上述第1導電構件與上述第2導電構件之間電性連接者，並且 上述導體之形狀為山形，上述導體之高度與上述導體之底面之長軸長度的比、即高度/底面之長軸長度為0.05以上且0.5以下，且 上述導體之高度為上述絕緣膜之厚度之1.1倍以上且8倍以下。 2.如1記載之導體，其中上述高度/底面之長軸長度為0.05以上且0.2以下。 3.如1或2記載之導體，其中上述導體之底面之長軸長度為10 μm以上且100 μm以下。 4.如1至3中任一項記載之導體，其中上述導體包含選自金、銀及銅中之至少1種以上。 5.如1至4中任一項記載之導體，其中上述導體包含氟原子及硫原子。 6.如1至5中任一項記載之導體，其中上述絕緣膜上之第2導電構件之厚度為0.5 μm以上且50 μm以下， 上述導體之山形之頂點上之第2導電構件之厚度與上述絕緣膜上之第2導電構件之厚度的比、即導體之頂點上之第2導電構件之厚度/絕緣膜上之第2導電構件之厚度為0.2～0.9。 7.一種如1至6中任一項記載之導體之製造方法，其係使用含導體油墨並藉由噴墨法進行印刷而形成。 8.一種積層電路，其具有如1至6中任一項記載之導體。 9.一種積層佈線構件，其具有如1至6中任一項記載之導體。 10.一種電子機器，其具備如9記載之積層佈線構件。 11.如10記載之電子機器，其係液晶顯示器、電視、汽車導航系統、行動電話、遊戲機、數位相機、個人電腦、印表機、汽車、機器人、發光二極體照明或可穿戴裝置。 根據本發明，可提供一種將絕緣膜介於之間之電極彼此電性連接的新穎之形狀之導體及其製造方法、以及包含此種導體之積層電路與積層佈線構件。
本發明之導體係貫通介於第1導電構件(亦稱為第1電極)與第2導電構件(亦稱為第2電極)之間之絕緣膜，將第1導電構件與第2導電構件之間電性連接。導體之形狀為山形形狀，導體之高度與底面之長軸長度之比、即高度/底面之長軸長度為0.05以上且0.5以下。進而，導體之高度為絕緣膜之厚度之1.1倍以上且8倍以下。作為第1及第2導電構件，可列舉：電極、電路佈線、接地線等。 藉由將導體設為上述形狀，於在導體上塗佈形成絕緣膜時，無法於該導體表面塗上絕緣膜。進而，露出高於絕緣膜之厚度之導體之表面，可實現與其次形成之第2導電構件之連接。 又，本發明之積層佈線構件具備上述導體。例如，積層佈線構件於基材上具有第1導電構件及第2導電構件、介於該等第1導電構件及第2導電構件之間之絕緣膜、及貫通絕緣膜而將第1導電構件與第2導電構件之間電性連接之上述導體。 進而，本發明之導體可藉由噴墨印刷法、軟版印刷法、孔版印刷法形成。具體而言，於第1導電構件上使用含導體油墨並藉由上述印刷法形成高度/底面之長軸長度為0.05以上且0.5以下之山形形狀之導體，進而，於第1導電構件上以導體之高度之1/8～1/1.1的厚度形成絕緣膜，於絕緣膜及導體上形成第2導電構件，導體將第1導電構件與第2導電構件之間電性連接。 以下，一面參照圖式等一面詳細地說明作為該發明之較佳之實施形態之一的一實施形態。再者，於各圖中，為了容易理解本發明之內容，適當誇大表示各構成之形狀等。 又，以下所述之實施形態為本發明之較佳之具體例，故而附加技術上較佳之各種限定，但本發明之範圍只要於以下之說明中並無特別限定本發明之意旨之記載，則並不限於該等態樣。 ＜積層佈線構件之製造方法＞ 首先，對本實施形態之積層佈線構件之製造方法進行說明。於該說明中，對本發明之導體之製造方法進行說明。 本實施形態之積層佈線構件之製造方法係包括以下說明之第1步驟(連接構件(導體)形成步驟)、第2步驟(絕緣層(絕緣膜)形成步驟)及第3步驟(第2電極(導電構件)形成步驟)之方法。 圖1A～圖1E係表示本實施形態之積層佈線構件之製造方法之步驟圖。 於本實施形態之積層佈線構件之製造方法中，首先，如圖1A所示，準備具有基材21、及形成於基材21上之第1電極22之佈線構件2。其次，將包含導電性材料、撥液劑及溶劑之導體組合物油墨圖案狀地塗佈於第1電極22上並進行焙燒，藉此如圖1B所示，形成與第1電極22導通且具有撥液性之連接構件3(連接構件形成步驟)。其次，如圖1C所示，於形成有連接構件3之佈線構件2上形成樹脂組合物之塗膜4A。其次，使樹脂組合物之塗膜4A硬化，藉此如圖1D所示，連接構件3作為通孔柱發揮作用，於連接構件3以外之部分形成絕緣層4(絕緣層形成步驟)。其次，如圖1E所示，以與作為通孔柱發揮作用之連接構件3導通之方式，於絕緣層4上形成第2電極6(第2電極形成步驟)。藉由以上，可製造積層佈線構件1。 根據本實施形態，藉由包括形成具有撥液性之連接構件3之連接構件形成步驟、及形成絕緣層4之絕緣層形成步驟，可利用簡單之方法形成具有通孔柱之絕緣層。 更具體而言，於本實施形態中，藉由連接構件形成步驟，可形成具有撥液性之特定形狀之連接構件3，故而於在絕緣層形成步驟中於佈線構件2上塗佈樹脂組合物之情形時，可使連接構件3之表面不會被塗上樹脂組合物。因此，可以不覆蓋連接構件3之方式形成樹脂組合物之塗膜4A，藉由使該塗膜4A硬化，可形成具有作為通孔柱發揮作用之連接構件3之絕緣層4。 因此，於本實施形態中，可藉由與使用光微影法等之先前之方法相比更簡便之方法形成具有通孔柱之絕緣層4。 又，作為藉由較少之步驟形成具有通孔柱之絕緣層之方法，例如亦一直研究使用藉由網版印刷法印刷具有接觸孔之絕緣層之方法，但難以實現絕緣層之薄膜化，又，難以實現接觸孔之微細化。 除此以外，作為可將樹脂組合物圖案化之塗佈法，可列舉噴墨印刷法或凹版膠版印刷法等，但於樹脂組合物之表面張力較小之情形時，無法進行良好之圖案化。 另一方面，於本實施形態中，無需將樹脂組合物之塗膜4A圖案化，可將樹脂組合物塗佈於佈線構件2上之整面，故而可形成平坦性良好之絕緣層4。 [第1步驟：連接構件形成步驟] 於連接構件形成步驟中，如圖1A所示，準備具有基材21、及形成於基材21上之第1電極22之佈線構件2。然後，將包含導電性材料、不含矽之撥液劑及溶劑之導體組合物油墨圖案狀地塗佈於第1電極22上並進行焙燒，藉此形成與第1電極22導通，具有撥液性，且作為通孔柱發揮作用之連接構件3(參照圖1B)。 (佈線構件) 佈線構件2具有基材21及第1電極22。 基材21支持第1電極22。又，基材21通常具有耐熱性。作為基材21之耐熱性，只要為不會對積層佈線構件之製造步驟中之加熱而產生變形等之程度則並無特別限定。 作為基材21，只要為具備特定之自我支持性者則並無特別限定，可根據藉由本實施形態而製造之積層佈線構件1之用途等，使用具有任意功能之基材21。 作為基材21，可列舉：玻璃基材等不具有可撓性之硬質基材；及包含塑膠樹脂之膜等具有可撓性之軟性基材。作為塑膠樹脂，例如可列舉：聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)、聚醯亞胺(PI)、聚醚醚酮(PEEK)、聚碳酸酯(PC)、聚苯硫醚(PPS)及聚醚醯亞胺(PEI)等。 又，基材21可為單層，亦可為積層體。於基材21為積層體之情形時，例如可具有形成於基材21上之包含硬化性樹脂之平坦化層等。又，亦可具有形成於基材21上之障壁層。 於基材21具有透明性之情形時，較佳為可見光區域中之透過率為80%以上。此處，透過率可藉由JIS K7361-1(塑膠-透明材料之全光線透過率之試驗方法)進行測定。 第1電極22形成於基材21上。第1電極22只要形成於基材21上即可，可直接形成於基材21上，亦可經由其他層形成於基材21上。 又，第1電極22通常圖案狀地形成於基材21上。作為第1電極22之俯視形狀，可根據藉由本實施形態之製造方法而製造之積層佈線構件1之種類而適當選擇。作為第1電極22之俯視形狀，例如可列舉線形狀、或電極墊中所使用之墊形狀等。 作為第1電極22中所使用之材料，只要具有所需之導電性則並無特別限定，例如可使用Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、Cu、Mo-Ta合金、Ag合金、Cu合金、Al合金等金屬材料、或ITO(氧化銦錫)、氧化銦鋅等透明導電性無機材料等導電性無機材料；或者PEDOT/PSS(聚乙二氧基噻吩/聚苯乙烯磺酸)等導電性有機材料。又，亦可使用包含導電性微粒子之導電膏。再者，關於導電性微粒子，可適當選擇下述導體組合物油墨中使用之導電性微粒子而使用。又，關於導電膏中所使用之其他成分，可與一般者相同，例如可適當選擇下述導體組合物油墨中使用之溶劑、任意之成分等而使用。 作為第1電極22之厚度，只要可具有所需之導電性則並無特別限定，例如，較佳為30 nm以上且5000 nm以下，更佳為50 nm以上且2000 nm以下，尤佳為100 nm以上且2000 nm以下。 其原因在於，若第1電極22之厚度過厚，則因第1電極22所引起之階差變大，故而可能會難以良好地形成絕緣層。又，其原因在於，若第1電極22之厚度過薄，則可能會難以表現出良好之導電性。 於本實施形態中，「厚度」係指藉由一般之測定方法而獲得之厚度。作為厚度之測定方法，例如可列舉：藉由觸針而追蹤表面並檢測凹凸，藉此算出厚度之觸針式之方法；或測定藉由穿透式電子顯微鏡(TEM)、掃描式電子顯微鏡(SEM)等獲得之觀察圖像之方法；基於分光反射光譜而算出厚度之光學式之方法等。再者，作為厚度，可使用成為對象之構成之複數處之厚度測定結果的平均值。 第1電極22之表面之表面能量通常為20～60 mN/m，較佳為25～35 mN/m。作為具體之方法，可列舉：將電極表面之溫度提高至40℃以上且160℃以下；或以通電上不會產生問題之方式，藉由包含氟或親油性之表面修飾劑對電極表面進行處理等。藉由設為此種表面能量，於將本發明之導體進行噴墨印刷之情形時，不會產生噴附於第1電極22之液滴之釘紮效應(pinning)，促進溶劑乾燥以及噴附液滴之底面積之減少，容易形成具有適當之方位之導體形狀。 若上述表面能量過小，則有難以塗佈之後形成之絕緣膜之虞。又，若表面能量過大，則有導體組合物油墨容易塗佈擴展，無法形成適當之導體形狀之虞。 本實施形態中之表面能量例如可藉由於測定對象上滴加1微升之液體，自側面觀察所滴加之液滴之形狀，測量液滴與測定對象所成之角而進行測定。本實施形態中之接觸角例如可使用井元製作所製造之接觸角測定裝置進行測定。又，本發明中之接觸角例如可使用協和界面科學製造之接觸角計DM-901進行測定。 作為第1電極22之形成方法，可與一般之電極之形成方法相同。具體而言，可列舉於基材21上之整面形成導電層後，使用光微影法蝕刻為特定之圖案之方法。又，作為於基材21上之整面形成導電層之方法，可列舉：真空蒸鍍法、濺鍍法、離子鍍覆法等PVD(physical vapor deposition，物理氣相沈積)法、CVD(chemical vapor deposition，化學氣相沈積)法等。 又，作為第1電極22之形成方法，可藉由使用導電膏之印刷方法而形成。作為印刷法，例如可列舉：噴墨法、網版印刷法、凹版膠版印刷法、反轉膠版印刷法等。 又，作為第1電極22之形成方法，可列舉鍍敷法、尤其是無電解鍍敷法。 於本實施形態中，作為第1電極22之形成方法，較佳為採用使用印刷法之方法。其原因在於，藉由印刷法所形成之導電層與藉由蒸鍍法等所形成之導電層相比，容易調整導電層之表面之潤濕性，容易控制連接構件3之形狀。 關於佈線構件用電極及第1電極22以外之其他電極之俯視形狀，可根據藉由本實施形態而製造之積層佈線構件1之種類等而適當選擇。又，關於佈線構件用電極及第1電極22以外之其他電極之材料、厚度及形成方法，由於與第1電極22相同，故而省略此處之說明。 作為佈線構件用絕緣層之材料，只要具有絕緣性則並無特別限定，例如可列舉：丙烯酸系樹脂、酚系樹脂、氟系樹脂、環氧系樹脂、Cardo系樹脂、乙烯系樹脂、醯亞胺系樹脂、酚醛清漆系樹脂等。佈線構件用絕緣層之材料可為1種，亦可為2種以上。再者，作為佈線構件用絕緣層之材料，可使用下述絕緣層形成步驟中使用之樹脂組合物。 關於佈線構件用絕緣層之厚度，可於滿足本發明之要件之範圍內，根據藉由本實施形態而製造之積層佈線構件1之用途等而適當選擇。 作為佈線構件用絕緣層之形成方法，可使用下述絕緣層4之形成方法。 (導體組合物油墨) 本步驟中所使用之導體組合物油墨包含導電性材料、撥液劑及溶劑。 導電性材料成為連接構件3之導電性表現之起源。作為導電性材料，為可對連接構件3賦予所需之導電性者，具體而言為金屬粒子。 作為金屬粒子之金屬種，可列舉：銀、銅、水銀、錫、銦、鎳、鈀、鉑及金等。再者，該等可單獨使用1種，亦可併用2種以上。於該等中，就與上述撥液劑之親和性之觀點而言，尤佳為銀。 金屬粒子較佳為平均粒徑為10 nm以上且1000 nm以下。又，可包含直徑50 nm以下之金屬奈米線。金屬粒子之平均粒徑可藉由穿透式電子顯微鏡(TEM)觀察進行測定。具體而言，可列舉於包含50個左右之粒子之視野下，測定所有粒子之投影面積圓當量徑，算出其平均值之方法。 導電性材料之含量相對於導體組合物油墨總量，較佳為15質量%以上且75質量%以下，更佳為20質量%以上且50質量%以下。若導電性材料之含量為上述範圍內，則可更高效率地形成連接構件。 撥液劑係對連接構件3賦予撥液性者。作為撥液劑，例如為形成自組化單分子膜之含氟硫醇化合物。作為撥液劑，可使用不包含矽者。 形成自組化單分子膜之含氟硫醇化合物於使用金屬粒子作為導電性材料之情形時，可確保導電性，並且給金屬粒子帶來撥液性。其結果為，藉由導體組合物油墨而獲得之連接構件可同時實現導電性及撥液性。 再者，撥液劑並不限定於含氟硫醇化合物，只要為包含氟之化合物即可。例如較佳為選自由含氟二硫醚化合物、含氟胺化合物、含氟羧酸化合物、含氟腈化合物、含氟碲化合物及含氟硒化合物所組成之群中之1種以上。於該等中，可列舉：含氟硫醇化合物、含氟二硫醚化合物、含氟胺化合物及含氟羧酸化合物。 作為形成自組化單分子膜之含氟硫醇化合物，可列舉：具有芳香環之含氟硫醇化合物、具有氟化部之烷烴硫醇等。於該等中，就金屬粒子之表面修飾性而言，較佳為選自由具有芳香環(較佳為苯環)之碳數6～20之範圍內之含氟硫醇所組成之群中的至少1種化合物。 作為具有芳香環之碳數6～20之範圍內之含氟硫醇，具體而言，可列舉：三氟甲基苯硫醇(例如4-三氟甲基苯硫醇、3-三氟甲基苯硫醇)、五氟苯硫醇、2,3,5,6-四氟苯硫醇、2,3,5,6-四氟-4-(三氟甲基)苯硫醇、2,3,5,6-四氟-4-巰基苯甲酸甲酯、3,5-雙(三氟甲基)苯硫醇、4-氟苯硫醇及11-(2,3,4,5,6-五氟苄氧基)-1-十一烷硫醇等。於該等中，就撥液性之觀點而言，尤佳為三氟甲基苯硫醇、2,3,5,6-四氟-4-(三氟甲基)苯硫醇。 撥液劑之含量相對於導體組合物油墨總量，較佳為10質量%以下，更佳為5質量%以下。若撥液劑之含量為上述上限以下，則不會阻礙導體組合物油墨中之導電性材料之分散性。又，就藉由導體組合物油墨而獲得之連接構件之撥液性之觀點而言，撥液劑之含量之下限較佳為0.1質量%以上。 導體組合物油墨較佳為同時包含氟原子及硫原子。藉由包含該等原子，於導體組合物油墨中之金屬為銀時，可抑制電極之遷移(銀離子之流出)，於導體組合物油墨中之金屬為銅時，可抑制電極之表面氧化。 溶劑係使導電性材料及撥液劑分散或溶解者。 作為溶劑，可列舉：水、醇系溶劑(單醇系溶劑、二醇系溶劑、多元醇系溶劑等)、烴系溶劑、酮系溶劑、酯系溶劑、醚系溶劑、乙二醇二甲醚系溶劑、鹵系溶劑等。該等溶劑可單獨使用1種，亦可混合2種以上而使用。於該等中，就印刷性之觀點而言，較佳為二醇系溶劑。 又，溶劑之表面張力較佳為於25℃下為40 mN/m以上且65 mN/m以下。若溶劑之表面張力為上述範圍內，則可使導體組合物油墨充分地附著於基底。再者，表面張力可藉由懸滴法進行測定。 作為表面張力於25℃下為40 mN/m以上且65 mN/m以下之二醇系溶劑，可列舉：乙二醇、甘油、1,3-丙二醇等。於該等中，尤佳為乙二醇。 溶劑之含量相對於導體組合物油墨總量，較佳為20質量%以上且84質量%以下，更佳為40質量%以上且79質量%以下。溶劑之含量亦可設為自總量減去導電性材料、撥液劑及以下所述之任意添加成分所獲得之量。 本實施形態中之導體組合物油墨除上述各成分以外，亦可包含任意之成分。 作為各種任意成分，可列舉分散劑等。 該等任意成分相對於導體組合物油墨總量，較佳為10質量%以下、5質量%以下或3質量%以下。 (導體組合物油墨之塗佈方法及焙燒方法) 於本步驟中，上述導體組合物油墨係圖案狀地塗佈於第1電極22上。 此處，「圖案狀地塗佈導體組合物油墨」係指於第1電極22上，以具有特定之俯視形狀之方式塗佈導體組合物油墨，且指不包含於形成有第1電極22之佈線構件2上之整面塗佈導體組合物油墨之情形。 於本步驟中，只要可將導體組合物油墨塗佈於第1電極22上即可，可如圖2A所示，僅於第1電極22上塗佈導體組合物油墨，形成附著物3A，亦可如圖2B所示，於第1電極22上及其附近塗佈導體組合物油墨，形成附著物3A。於此情形時，導體組合物油墨通常塗佈於第1電極22上，且以不會與和上述第1電極22鄰接之其他電極22a導通之方式進行塗佈。於本實施形態中，更佳為將導體組合物油墨僅塗佈於第1電極22上。其原因在於，容易調整第1電極22之表面之潤濕性及導體組合物油墨之物性，調整連接構件3之形狀。 再者，圖2A、2B係對導體組合物油墨之塗佈位置進行說明之說明圖。 作為導體組合物油墨之塗佈方法，只要為可於第1電極22上以特定之圖案狀塗佈導體組合物油墨之方法則並無特別限定，例如可列舉：噴墨法、分注法(dispenser method)、網版印刷法、凹版印刷法、凹版膠版印刷法、反轉膠版印刷法、凸版印刷法等。於本實施形態中，其中較佳為使用噴墨法。其原因在於，容易將導體組合物油墨塗佈於第1電極22上。 作為塗佈於第1電極22上之導體組合物油墨之焙燒方法，只要可去除導體組合物油墨中所包含之溶劑，將導體組合物油墨固化、通電則並無特別限定，可使用一般之焙燒方法。具體而言，可使用加熱板等進行焙燒。 於本步驟中，可於焙燒前或焙燒中進行照射超音波等而促進撥液劑之轉移之處理。 又，關於本步驟中之焙燒溫度及焙燒時間，根據導體組合物油墨中所包含之溶劑、撥液劑等之種類而適當調整。 作為本步驟中之焙燒溫度，只要為可去除導體組合物油墨中所包含之溶劑，實現通電之溫度則並無特別限定，較佳為100℃以上且220℃以下，更佳為120℃以上且200℃以下。其原因在於，在焙燒溫度過高之情形時，可能導電性材料會劣化而難以表現出所需之導電性。又，其原因在於，在焙燒溫度過低之情形時，因於連接構件中殘存溶劑，而可能於下述絕緣層形成步驟中雜質混入至絕緣層。 又，作為本步驟中之焙燒時間，只要為可去除導體組合物油墨中所包含之溶劑，實現通電之時間則並無特別限定，較佳為10分鐘以上且60分鐘以下，更佳為15分鐘以上且60分鐘以下，尤佳為30分鐘以上且60分鐘以下。其原因在於，在焙燒時間過短之情形時，可能會不進行導電金屬粒子間之接合而無法獲得充分之導電性。又，其原因在於，在焙燒時間過長之情形時，可能導電性材料等會劣化而難以表現出所需之導電性。又，其原因在於，可能生產性會降低。 (連接構件) 藉由本步驟而形成之連接構件3形成於第1電極22上。又，連接構件3具有撥液性，且作為通孔柱發揮作用。 關於連接構件3之形成位置，通常與上述導體組合物油墨之塗佈位置相同。 又，作為連接構件3之撥液性，只要可藉由排斥下述絕緣層形成步驟中所使用之樹脂組合物，使連接構件3作為通孔柱發揮作用則並無特別限定。 如上所述，連接構件3較佳為包含氟原子及硫原子。關於氟原子及硫原子之含量，於氟原子及硫原子源自撥水劑之情形時，由導體組合物油墨中所包含之撥液劑之添加量決定。 連接構件中所包含之氟原子及硫原子可藉由使用X射線光電子光譜分析法(XPS)進行確認。 作為連接構件3之底面形狀，只要可形成通孔柱則並無特別限定，例如可列舉：圓形狀、橢圓形狀、四邊形狀、多邊形狀等。其中，連接構件3之底面形狀較佳為圓形狀、橢圓形狀。 連接構件3之縱剖面形狀為山形。作為山形形狀，可例示如圖3A所示之形狀，亦包含半圓形狀、半橢圓形狀、梯形狀、四邊形狀等。亦可如圖3B、3C所示，於中央具有平坦部或較小之凹處。較佳為如圖3A般於中央具有1個頂點。 再者，圖3A～圖3C係對本實施形態中之連接構件3之縱剖面形狀進行說明之說明圖。連接構件3之縱剖面形狀係指相對於基材21垂直之方向之連接構件3的剖面形狀。 作為連接構件3之底面之長軸長度，例如較佳為10 μm以上且100 μm以下，更佳為5 μm以上且70 μm以下，尤佳為10 μm以上且50 μm以下。其原因在於，在底面過大之情形時，可能會難以實現藉由本實施形態而製造之積層佈線構件1之高精細化、高積體化。又，其原因在於，在底面過小之情形時，可能會難以使連接構件3與下述第2電極6良好地導通。 再者，「連接構件3之底面」係指連接構件3與第1電極相接之面，通常相當於俯視形狀。「底面之長軸長度」係指通過底面之中心之最長之軸(線)的長度。例如，於底面形狀為圓形狀之情形時係指直徑，於底面形狀為四邊形或長方形之情形時係指對角線之長度。又，於底面形狀為橢圓形之情形時係指長徑。 具體而言，連接構件3之底面之長軸長度係指圖4中u所表示之距離。 作為連接構件3之高度，較佳為0.05 μm以上且50 μm以下，更佳為0.05 μm以上且20 μm以下，更佳為1 μm以上且10 μm以下，更佳為2 μm以上且8 μm以下。其原因在於，在連接構件3之高度過高之情形時，可能會難以形成第2電極，且其原因在於，在連接構件3之高度過低之情形時，可能會難以使連接構件3表現出所需之導電性。 再者，「連接構件3之高度」係指於連接構件3之縱剖面形狀中與第1電極垂直之方向之距離成為最大之部分的值，係指下述圖5中x所表示之距離。 作為連接構件3之縱橫比(高度/底面之長軸長度)，為0.05以上且0.5以下，較佳為0.05以上且0.4以下，較佳為0.05以上且0.2以下，更佳為0.07以上且0.18以下，更佳為0.09以上且0.15以下。其原因在於，在連接構件3之縱橫比過大之情形時，可能會難以形成連接構件3本身，或者可能連接構件3容易產生破損等。又，其原因在於，在連接構件3之縱橫比過小之情形時，可能會難以使連接構件3表現出充分之導電性、撥液性。 再者，連接構件通常進行乾燥或焙燒而製造，此時，通常發生收縮。上述底面之長軸長度、高度、縱橫比係製造後、即若發生收縮則為收縮後者。 連接構件之底面之長軸長度例如可藉由使第1電極之表面能量及導體組合物油墨之表面張力適當而進行調整。關於高度，例如，若為噴墨印刷法，則可藉由使噴出之量適當而進行調整，藉此可適當地調整高度/底面之長軸長度之比。 [第2步驟：絕緣層形成步驟] 於絕緣層形成步驟中，如圖1C所示，於形成有連接構件3之佈線構件2上形成樹脂組合物之塗膜4A，並使之硬化，藉此形成具有作為通孔柱發揮作用之連接構件3之絕緣層4(參照圖1D)。 (樹脂組合物) 本步驟中所使用之樹脂組合物至少含有樹脂，視需要含有聚合起始劑等其他成分。此處，樹脂係包含單體或低聚物、聚合物之概念。 作為樹脂，例如可列舉：丙烯酸酯系、環氧系、聚酯系等之游離放射線硬化性樹脂；丙烯酸酯系、胺基甲酸酯系、環氧系、聚矽氧烷系、醯亞胺系等之熱硬化性樹脂。再者，游離放射線意指具有可使分子進行聚合並使之硬化之能量之電磁波或帶電粒子，例如可列舉：所有紫外線(UV-A、UV-B、UV-C)、可見光線、γ射線、X射線、電子束等。 作為此種樹脂，其中較佳為熱硬化性樹脂。其原因在於，藉由使用熱硬化性樹脂，可使絕緣層4之絕緣性更良好。 樹脂組合物通常含有溶劑。作為樹脂組合物中所含有之溶劑，可根據連接構件3之撥液性、形成絕緣層4之基底之潤濕性、黏度等而適當選擇，可與一般之樹脂組合物中所使用者相同。 樹脂組合物亦可進而視需要含有聚合起始劑、光增感劑、抗氧化劑、聚合抑制劑、交聯劑、紅外線吸收劑、抗靜電劑、黏度調整劑、密接性提昇劑等。 作為樹脂組合物之黏度，只要為具有特定之塗佈性，可藉由連接構件3之撥液性而排斥之程度則並無特別限定。作為具體之樹脂組合物之黏度，於25℃下較佳為1.0 mPa・s以上且10000 mPa・s以下，更佳為5 mPa・s以上且1000 mPa・s以下，尤佳為20 mPa・s以上且500 mPa・s以下。其原因在於，可能於樹脂組合物之黏度過低之情形時，難以形成樹脂組合物之塗膜4A，於樹脂組合物之黏度過高之情形時，難以獲得表面之潤濕性之差之效果。 再者，關於黏度之測定方法，只要為可高精度地測定黏度之方法則並無特別限定，例如可列舉使用流變儀、B型黏度計、毛細管式黏度計等黏度測定裝置之方法。又，作為黏度之測定方法，可使用數位黏度計(東機產業股份有限公司 TV-35)。 樹脂組合物之表面張力較佳為具有特定之塗佈性，可藉由連接構件3之撥液性而排斥之程度。作為具體之樹脂組合物之表面張力，於25℃下較佳為5 mN/m以上且70 mN/m以下，更佳為10 mN/m以上且50 mN/m以下。其原因在於，在樹脂組合物之表面張力過低之情形時，有難以排斥連接構件3上之樹脂組合物之傾向，於樹脂組合物之表面張力過高之情形時，可能會難以形成絕緣層4。 再者，關於表面張力之測定方法，只要為可高精度地測定表面張力之方法則並無特別限定，例如可列舉：Wilhelmy法(板法)、懸滴法(Pendant Drop法)、Young-Laplace法、du Nouy法等。又，作為表面張力之測定方法，可使用高精度表面張力計(協和界面科學公司 DY-700)。 (絕緣層之形成方法) 於本步驟中，絕緣層4係藉由將上述樹脂組合物塗佈於形成有連接構件3之佈線構件2上而形成。 作為塗佈方法，只要可形成具有所需之厚度之絕緣層4則並無特別限定，可使用一般之塗佈方法。具體而言，可列舉：狹縫式塗佈法、旋轉塗佈法、模嘴塗佈法、輥式塗佈法、棒式塗佈法、LB(Langmuir-Blodgett，朗繆爾-布洛傑特)法、浸漬塗佈法、噴霧塗佈法、刮刀塗佈法及澆鑄法等。於本實施形態中，其中較佳為使用旋轉塗佈法及狹縫式塗佈法。其原因在於，可使絕緣層4之平坦性較為良好。 又，樹脂組合物之塗膜4A之厚度係如硬化後之膜之厚度成為連接構件3之1/8～1/1.1的厚度。 作為樹脂組合物之塗膜4A之硬化方法，根據樹脂組合物之種類而適當選擇。又，由於可使用一般之硬化方法，故而省略此處之說明。 (絕緣層) 絕緣層4係為了將第1電極22與下述第2電極6絕緣而形成者。又，絕緣層4具有作為通孔柱發揮作用之連接構件3。 絕緣層4之厚度為連接構件3之高度之1/1.1～1/8。例如，如圖5所示，於將連接構件3之高度設為x，將第1電極22上之絕緣層4之厚度設為y之情形時，x為y之1.1～8倍。較佳為2～7倍，更佳為2～5倍。其原因在於，若為1.1倍以下，則有會被塗上絕緣膜之情形，若為8倍以上，則難以形成第2電極。 又，其原因在於，由於可使藉由本實施形態而製造之積層佈線構件1之形成有第2電極6之面更平坦，故而可使積層佈線構件1與其他構成良好地積層而配置。 「第1電極22上之絕緣層4之厚度」係指距第1電極22之表面的絕緣層之厚度方向之距離，係指圖5中y所表示之距離。 再者，圖5係對本實施形態中之絕緣層4進行說明之說明圖。 尤其於第2導電構件6之厚度為0.5 μm以上且50 μm以下之情形時，連接構件3之頂點上之第2導電構件6之厚度與絕緣層4上之第2導電構件6之厚度的比(連接構件之頂點上之第2導電構件之厚度/絕緣層上之第2導電構件之厚度)較理想為0.2～0.9，更理想為0.3～0.8。再者，連接構件之頂點係指於連接構件之形狀中自底面起於垂直方向上位於最高之位置的部位，亦可例如圖3B、3C般為複數個。於具有複數個時，連接構件之頂點上之第2導電構件之厚度成為平均值。 「連接構件之頂點上之第2導電構件之厚度」係指距連接構件3之頂點的第2導電構件6之厚度方向之距離，係指圖10中x所表示之距離。「絕緣層上之第2導電構件之厚度」係指距絕緣層4之表面的第2導電構件6之厚度方向之距離，係指圖10中y所表示之距離。 再者，圖10係對本實施形態中之第2導電構件6進行說明之說明圖。 作為第1電極22上之絕緣層4之厚度y，可根據藉由本實施形態而製造之積層佈線構件1之用途而適當選擇，較佳為0.006 μm以上且45.4 μm以下，較佳為0.006 μm以上且18 μm以下，更佳為0.01 μm以上且10 μm以下，更佳為0.1 μm以上且5 μm以下。其原因在於，若絕緣層4之厚度過厚，則可能會難以使連接構件3作為通孔柱發揮作用。又，其原因在於，若絕緣層4之厚度過薄，則可能會難以表現出充分之保護性。 又，於本步驟中，只要可形成至少1層絕緣層4即可，亦可形成複數層絕緣層。 [第3步驟：第2電極形成步驟] 於第2電極形成步驟中，如圖1E所示，以與作為通孔柱發揮作用之連接構件3導通之方式，於絕緣層4上形成第2電極6。 作為第2電極6中所使用之材料，只要具有所需之導電性則並無特別限定，可自上述第1電極22中所使用之材料中適當選擇。 第2電極6通常圖案狀地形成於絕緣層4上。作為第2電極6之俯視形狀，可根據藉由本實施形態之製造方法而製造之積層佈線構件1之種類而適當選擇。 關於第2電極6之形成方法，由於可與上述第1電極22之形成方法相同，故而省略此處之說明。關於第2電極6之厚度，成為可獲得與連接構件3及第1電極22之間之導通之厚度。尤其於第2電極6之厚度為0.5 μm以上且50 μm以下之情形時，連接構件3之頂點上之第2電極6之厚度與絕緣層4上之第2電極6之厚度的比(連接構件之頂點上之第2電極之厚度/絕緣層上之第2電極之厚度)較理想為0.2～0.9。若為絕緣層4之厚度與連接構件3之高度之差以下，則有難以獲得導通之情形。具體而言，較佳為50 nm以上且6000 nm以下，更佳為100 nm以上且4000 nm以下，尤佳為500 nm以上且4000 nm以下。 又，於本步驟中，可於形成第2電極6之前對連接構件3進行親水化處理。作為親水化處理，只要可抑制連接構件3之導電性之降低，可使連接構件3之表面與水之接觸角較小則並無特別限定。例如可列舉使用氫電漿之親水化處理等。 [其他步驟] 本實施形態之積層佈線構件之製造方法只要具有上述各步驟則並無特別限定，可適當選擇而追加必需之構成。例如可列舉形成上述佈線構件2之步驟等。 [用途] 本實施形態之積層佈線構件之製造方法可應用於具有2個電極經由通孔柱而導通之積層構造之裝置的製造方法。具體而言，例如可應用於半導體元件、觸控面板感測器、RF-ID(Radio Frequency Identification，射頻識別)、有機電致發光元件、軟性印刷基板(FPC)等之製造方法。 ＜積層佈線構件＞ 本實施形態之積層佈線構件1例如可藉由上述積層佈線構件之製造方法而製造。並且，本實施形態之積層佈線構件1具備：佈線構件2，其具有基材21、及形成於基材21上之第1電極22；連接構件3，其包含導電性材料及撥液劑，圖案狀地形成於第1電極22上，與第1電極22導通，作為通孔柱發揮作用；絕緣層4，其包含樹脂，且具有連接構件3；及第2電極6，其與連接構件3導通，形成於絕緣層4上。 本實施形態之積層佈線構件1可用於液晶顯示器、電視、汽車導航系統、行動電話、遊戲機、數位相機、個人電腦、印表機、汽車、機器人、發光二極體照明、可穿戴裝置等電子機器。 ＜半導體元件之製造方法＞ 其次，基於圖式說明作為積層電路之一實施形態之半導體元件之製造方法。 再者，本實施形態之半導體元件之製造方法中之步驟之一部分由於與上述本實施形態之積層佈線構件之製造方法相同，故而省略或簡化其詳細之說明之一部分。 又，於以下之說明中，「半導體電晶體」係指具有源極電極、汲極電極、半導體層及閘極電極之構成。 本實施形態之半導體元件之製造方法係包括以下說明之第1步驟(連接構件形成步驟)、第2步驟(絕緣層形成步驟)及第3步驟(電極形成步驟)之方法。 圖6A～圖6D係表示本實施形態之半導體元件之製造方法之步驟圖。 於圖6A～圖6D中，對製造具有底閘極底部接觸型之半導體電晶體之半導體元件之例進行說明。於本實施形態之半導體元件之製造方法中，首先，如圖6A所示，準備佈線構件2，其具有：基材31；閘極電極32，其形成於基材31上；閘極絕緣層33，其係以覆蓋閘極電極32之方式形成；源極電極34及汲極電極35，其形成於閘極絕緣層33上；以及半導體層36，其形成於源極電極34與汲極電極35之間之通道區域。其次，將包含導電性材料、撥液劑及溶劑之導體組合物油墨圖案狀地塗佈於汲極電極35上並進行焙燒，藉此如圖6B所示，形成與汲極電極35導通且具有撥液性之連接構件3(連接構件形成步驟)。其次，雖未圖示，但以覆蓋源極電極34、汲極電極35及半導體層36之方式形成樹脂組合物之塗膜並使之硬化，藉此如圖6C所示，形成鈍化層37作為具有作為通孔柱發揮作用之連接構件3之絕緣層4(絕緣層形成步驟)。其次，如圖6D所示，以與作為通孔柱發揮作用之連接構件3導通之方式，於鈍化層37上形成外部輸入輸出電極38(電極形成步驟)。藉由以上之步驟，可製造半導體元件30。 又，圖7A～圖7C係表示本實施形態之半導體元件之製造方法之其他例的步驟圖。又，於圖7A～圖7C中，對製造具有底閘極頂部接觸型之半導體電晶體之半導體元件之例進行說明。於該實施形態中之第2步驟(絕緣層形成步驟)中，可形成2層以上之絕緣層，例如，作為絕緣層，可如圖7A所示，以覆蓋源極電極34、汲極電極35及半導體層36之方式塗佈樹脂組合物而形成鈍化層37後，如圖7B所示，於鈍化層37上形成遮光性樹脂組合物之塗膜並使之硬化，藉此形成遮光層39。又，於此情形時，藉由調整樹脂組合物及遮光性樹脂組合物之物性，可使用形成於汲極電極35上之連接構件3，形成貫通鈍化層37及遮光層39之作為通孔柱發揮作用之連接構件3。 再者，關於圖7C，表示於遮光層39上形成外部輸入輸出電極38之步驟。 關於圖7A～圖7C中未說明之符號，由於可與圖6A～圖6D中所說明之內容相同，故而省略此處之說明。 圖8A～圖8E係表示本實施形態之半導體元件之製造方法之其他例的步驟圖。又，於圖8A～圖8E中，對製造具有頂閘極底部接觸型之半導體電晶體之半導體元件之例進行說明。於該實施形態之半導體元件之製造方法中，首先，如圖8A所示，準備佈線構件2，其具有：基材31；源極電極34及汲極電極35a，其形成於基材31上；以及半導體層36，其形成於源極電極34與汲極電極35a之間之通道區域。其次，將包含導電性材料、撥液劑及溶劑之導體組合物油墨圖案狀地塗佈於汲極電極35a上並進行焙燒，藉此如圖8B所示，形成與汲極電極35a導通且具有撥液性之連接構件3a(連接構件形成步驟)。其次，雖未圖示，但以覆蓋源極電極34、汲極電極35a及半導體層36之方式形成樹脂組合物之塗膜並使之硬化，藉此如圖8C所示，形成閘極絕緣層33作為具有作為通孔柱發揮作用之連接構件3a之絕緣層(絕緣層形成步驟)。其次，如圖8D所示，於閘極絕緣層33上形成閘極電極32。又，此時，與閘極電極32同時以與作為通孔柱發揮作用之連接構件3a導通之方式於閘極絕緣層33上形成中間電極35b(電極形成步驟)。又，於該實施形態中，視需要於形成中間電極35b後，再次將導體組合物油墨圖案狀地塗佈於中間電極35b上並進行焙燒，藉此如圖8E所示，形成與中間電極35b導通且具有撥液性之連接構件3b(連接構件形成步驟)。其後，以覆蓋閘極電極32及中間電極35b之方式塗佈樹脂組合物並使之硬化，藉此形成具有作為通孔柱發揮作用之連接構件3b之鈍化層37(絕緣層形成步驟)。其次，以與作為通孔柱發揮作用之連接構件3b導通之方式，於鈍化層37上形成外部輸入輸出電極38(電極形成步驟)。藉由以上之步驟，可製造半導體元件30。 於本實施形態中，如圖9所示，於製造具有頂閘極型之半導體電晶體之半導體元件30之情形時，作為絕緣層，可積層閘極絕緣層33及鈍化層37而形成。再者，關於包括絕緣層形成步驟之形成複數層絕緣層之步驟，由於可與上述圖7中所說明之內容相同，故而省略此處之說明。 再者，圖9係表示藉由本實施形態而製造之半導體元件之一例之概略剖視圖，表示具有頂閘極頂部接觸型之半導體電晶體之半導體元件之例。 根據本實施形態，藉由包括形成具有撥液性之連接構件3之連接構件形成步驟、及形成絕緣層4之絕緣層形成步驟，可利用簡單之方法形成具有通孔柱之絕緣層。 [第1步驟：連接構件形成步驟] 於連接構件形成步驟中，準備具有基材31、形成於基材31上(或基材31上所形成之閘極絕緣層33上)之源極電極34及汲極電極35、以及形成於源極電極34與汲極電極35之間之通道區域之半導體層36的佈線構件2，將包含導電性材料、撥液劑及溶劑之導體組合物油墨圖案狀地塗佈於汲極電極35上並進行焙燒，藉此形成與汲極電極35導通，具有撥液性且作為通孔柱發揮作用之連接構件3。 (佈線構件) 佈線構件2根據半導體電晶體之構造亦不同，例如，如圖6A所示，於製造具有底閘極底部接觸型之半導體電晶體之半導體元件之情形時，為具有基材31、閘極電極32、閘極絕緣層33、源極電極34及汲極電極35以及半導體層36者。以下，對各構成進行說明。再者，關於基材31，由於可與上述積層佈線構件之製造方法中使用者相同，故而省略此處之說明。 源極電極34及汲極電極35係以於源極電極34與汲極電極35之間具有所需之通道區域之方式而形成者。 源極電極34及汲極電極35可直接形成於基材31上，亦可如下所述般形成於閘極絕緣層33上。 源極電極34與汲極電極35之間之通道區域之大小根據半導體元件之用途等而適當選擇，並無特別限定。 作為通道長度，只要為可於通道區域內形成半導體層之程度則並無特別限定，較佳為1 μm以上且100 μm以下，更佳為3 μm以上且50 μm以下，尤佳為5 μm以上且10 μm以下。通道長度係指源極電極34與汲極電極35之間之距離。 作為源極電極34及汲極電極35之材料，可自上述積層佈線構件之製造方法中之第1電極之材料中適當選擇而使用。又，關於源極電極34及汲極電極35之厚度及形成方法，由於可與上述積層佈線構件之製造方法中之第1電極相同，故而省略此處之說明。 半導體層36形成於包含源極電極34與汲極電極35之間之通道區域之區域。又，半導體層36係對半導體電晶體賦予半導體特性者。 半導體層36之形成位置根據半導體電晶體之構造而適當選擇，通常，如圖8A及圖9所示，形成於基材31上，或者如圖6A及圖7A所示，形成於閘極絕緣層33上。又，可如圖6A及圖8A所示，於源極電極34及汲極電極35、35a上形成半導體層36，亦可如圖7A及圖9所示，於半導體層36上形成源極電極34及汲極電極35。 半導體層36只要形成於源極電極34與汲極電極35之間之通道區域則並無特別限定，關於具體之圖案形狀等，由於可與公知之半導體元件中所使用者相同，故而省略此處之說明。 作為半導體層36，可為有機半導體層，亦可為無機半導體層。關於有機半導體層之材料、厚度及形成方法，可與一般之有機半導體層中所使用者相同。又，關於無機半導體層之材料、厚度、形成方法，可與一般之無機半導體層中所使用者相同。 於藉由本實施形態而製造之半導體元件30具有底閘極型之半導體電晶體之情形時，於佈線構件2之基材31與源極電極34及汲極電極35之間通常形成閘極電極32及閘極絕緣層33。 閘極電極32通常如圖6A及圖7A所示，形成於基材31上。 作為閘極電極32之材料，可自上述積層佈線構件之製造方法中之第1電極之材料中適當選擇而使用。又，關於閘極電極32之厚度及形成方法，由於可與上述積層佈線構件之製造方法中之第1電極之厚度及形成方法相同，故而省略此處之說明。 閘極絕緣層33係以將閘極電極與源極電極及汲極電極絕緣之方式而形成者，通常，如圖6A及圖7A所示形成於閘極電極32上。 關於構成閘極絕緣層33之材料、厚度及形成方法，由於可與上述積層佈線構件之製造方法中之佈線構件用絕緣層相同，故而省略此處之說明。 (導體組合物油墨) 關於導體組合物油墨、其塗佈方法及焙燒方法、以及連接構件，由於可與上述積層佈線構件之製造方法中者相同，故而省略此處之說明。 [第2步驟：絕緣層形成步驟] 於絕緣層形成步驟中，以覆蓋源極電極34、汲極電極35及半導體層36之方式形成樹脂組合物之塗膜並使之硬化，藉此形成具有作為通孔柱發揮作用之連接構件3之絕緣層(鈍化層37等)。 關於絕緣層形成步驟，由於可與上述積層佈線構件之製造方法中之絕緣層形成步驟相同，故而省略此處之說明。 作為藉由本步驟而形成之絕緣層，根據半導體電晶體之構造而適當選擇。例如，於藉由本實施形態而製造之半導體元件30具有頂閘極型之半導體電晶體之情形時，作為絕緣層，至少形成閘極絕緣層33。 另一方面，於藉由本實施形態而製造之半導體元件30具有底閘極型之半導體電晶體之情形時，作為絕緣層，形成鈍化層37及遮光層39中之至少任一者。 鈍化層37係為了防止半導體層因空氣中存在之水分或氧之作用發生劣化而設置者。又，於使用低分子有機半導體之情形時，尤其是對溶劑之較低耐性成為問題，但藉由鈍化層37亦起到進行保護以免受到上部層形成時之溶劑破壞之作用。 遮光層39係於上述半導體層36包含有機半導體材料之情形時，為了防止對有機半導體層之光照射而設置者。藉由形成遮光層39，可抑制斷態電流之增加或有機半導體層之經時劣化。 於形成遮光層39作為絕緣層之情形時，於樹脂組合物中含有遮光性材料。關於遮光性材料，由於可與一般之有機半導體元件中所使用者相同，故而省略此處之說明。 於本步驟中，只要可形成閘極絕緣層33、鈍化層37及遮光層39中之至少1層即可，可積層2層以上而形成。又，亦可以包含複數層之方式形成閘極絕緣層33、鈍化層37及遮光層39之各者。 再者，關於各層之厚度與連接構件之高度之關係等，由於可與上述積層佈線構件之製造方法中的絕緣層之厚度與連接構件之高度之關係等相同，故而省略此處之說明。 [第3步驟：電極形成步驟] 於電極形成步驟中，以與作為通孔柱發揮作用之連接構件3導通之方式，於絕緣層(鈍化層37、閘極絕緣層33等)上形成中間電極35b或外部輸入輸出電極38。 關於藉由本步驟而形成之電極，根據半導體電晶體之構造而適當選擇。例如，於藉由本實施形態而製造之半導體元件30具有頂閘極型之半導體電晶體之情形時，如圖8D所示，有與閘極電極32一起形成中間電極35b之情形。中間電極35b係用於將汲極電極35a與外部輸入輸出電極38連接者。又，亦可於鈍化層37上形成外部輸入輸出電極38。 另一方面，於藉由本實施形態而製造之半導體元件30具有底閘極型之半導體電晶體之情形時，於鈍化層37上形成外部輸入輸出電極38。 關於電極形成步驟，由於可與上述積層佈線構件之製造方法中之第2電極形成步驟相同，故而省略此處之說明。 作為藉由本步驟而形成之外部輸入輸出電極38，可與一般之半導體元件中所使用者相同。例如，於將本實施形態之半導體元件30用於顯示裝置之驅動之情形時，可列舉像素電極。又，於將本實施形態之半導體元件30用於壓力感測器或溫度感測器之情形時，可列舉輸入電極。 關於外部輸入輸出電極38及中間電極35b之俯視形狀，可根據藉由本實施形態而製造之半導體元件30之用途而適當選擇。 [其他步驟] 本實施形態之半導體元件之製造方法只要具有上述各步驟則並無特別限定，可適當選擇而追加必需之步驟。 又，於藉由本實施形態而製造之半導體元件30具有頂閘極型之半導體電晶體，且具有中間電極35b之情形時，通常進行於中間電極35b上形成鈍化層37之步驟、及於鈍化層37上形成外部輸入輸出電極38之步驟。此時，如圖8所示，可形成具有作為通孔柱發揮作用之連接構件3b之鈍化層37。 [半導體元件之構造] 作為藉由本實施形態而製造之半導體元件30所具有之半導體電晶體，可為底閘極頂部接觸型、底閘極底閘極型、頂閘極頂部接觸型或頂閘極底部接觸型中之任一形態。 [用途] 藉由本實施形態而製造之半導體元件30例如可用作使用TFT(thin film transistor，薄膜電晶體)方式之顯示裝置之TFT陣列基材。作為此種顯示裝置，例如可列舉：液晶顯示裝置、電泳顯示裝置、有機EL顯示裝置等。又，半導體元件亦可用於溫度感測器或壓力感測器等。 ＜半導體元件＞ 本實施形態之半導體元件30例如可藉由上述半導體元件之製造方法而製造。並且，本實施形態之半導體元件30具備佈線構件2、連接構件3、3a、絕緣層(鈍化層37等)、及中間電極35b或外部輸入輸出電極38，其中上述佈線構件2具有：基材31；源極電極34及汲極電極35、35a，其形成於基材31；以及半導體層36，其形成於源極電極34與汲極電極35、35a之間之通道區域；上述連接構件3、3a係圖案狀地形成於汲極電極35、35a上，與汲極電極35、35a導通，作為通孔柱發揮作用；上述絕緣層(鈍化層37等)包含樹脂，且具有連接構件3、3a；上述中間電極35b或外部輸入輸出電極38與連接構件3、3a導通，形成於絕緣層(鈍化層37等)上。 本實施形態之半導體元件30可用於液晶顯示器、電視、汽車導航系統、行動電話、遊戲機、數位相機、個人電腦、印表機等電子機器。 ＜實施形態之變化＞ 本發明並不限定於上述實施形態，可達成本發明之目的之範圍內之變化、改良等包含於本發明中。 例如，於上述實施形態之積層佈線構件之製造方法中，謀求第1電極與第2電極之導通，製造具有2層佈線電極之積層佈線構件，但並不限定於此。即便為3層以上之佈線電極，亦可應用上述實施形態之積層佈線構件之製造方法。 [實施例] 實施例1 於PEN(杜邦帝人薄膜股份有限公司製造 Teonex Q51)基板，將金電極以L/S＝100 μm/20 μm之短條狀之圖案進行製膜。於該金電極上，藉由噴墨法，將含Ag油墨(以質量比39.4：1.5：59.1之比率混合銀奈米膠體(平均粒徑：40 nm)、2,3,5,6-四氟-4-(三氟甲基)苯硫醇及溶劑(水、乙二醇、1,3-丙二醇及甘油之混合溶劑)而成者)印刷成山形形狀之通孔柱。底面為大致圓形。繼而，於180℃下加熱30分鐘，完成底邊之長軸長度為50 μm且高度為6 μm之山形形狀之通孔柱。通孔柱之高度/底面之直徑成為0.12。 進而，藉由狹縫式塗佈法印刷含有二氧化矽系填料之絕緣油墨(黏度為10～50 mPa・s)，繼而於120℃下進行熱硬化，獲得層間絕緣膜。層間絕緣膜之膜厚為2 μm，通孔柱之高度為層間絕緣膜之膜厚之3倍。由於通孔柱為撥液性且較高，故而未於其上形成絕緣膜。 其後，於層間絕緣膜及通孔柱上，藉由真空蒸鍍法將金電極成膜，形成積層佈線構件。然後，確認下部之金電極與上部之金電極之電性連接，結果可確認到因通孔柱所產生之導通。 於藉由XPS進行之通孔柱之分析中，均確認到氟原子及硫原子，於製造後經過168小時後進行觀察，結果未觀察到因Ag所引起之遷移，且於鄰接之短條狀之圖案間未確認到導通。 實施例2、3 如表1所示般改變通孔柱之高度及底邊之長軸長度、以及層間絕緣膜之膜厚，除此以外，以與實施例1相同之方式製造積層佈線構件，評價導通。將評價結果示於表1。 實施例4 作為含Ag油墨，使用不包含氟原子及硫原子之含Ag油墨(以質量比39.4：60.6之比率混合銀奈米膠體(平均粒徑：40 nm)與溶劑(水、乙二醇、1,3-丙二醇及甘油之混合溶劑)而成者)，除此以外，以與實施例1相同之方式製造積層佈線構件，並進行評價。雖可確認到因通孔柱所產生之導通，但產生因Ag所引起之遷移。於藉由XPS進行之通孔柱之分析中，氟原子及硫原子均未確認到。 實施例5 作為含銅油墨，使用不包含氟原子及硫原子之含銅油墨(以質量比45：55之比率混合銅奈米膠體(平均粒徑：60 nm)與溶劑(水、乙二醇、1,3-丙二醇及甘油之混合溶劑)而成者)，除此以外，以與實施例1相同之方式製造積層佈線構件，並進行評價。雖可確認到因通孔柱所產生之導通，但可見認為是因銅之氧化所引起之接觸電阻。於藉由XPS進行之通孔柱之分析中，氟原子及硫原子均未確認到。 實施例6 以與實施例1相同之方式於基板上形成金電極、通孔柱、層間絕緣膜。於層間絕緣膜及通孔柱上，使用網版印刷裝置(Seritech股份有限公司製造之TU2025)，以5 μm厚度印刷Noritake公司製造之Screen Paste NP4635-P而形成電極(第2導電構件)。此時，自通常之印壓(0.25 MPa)提高0.15 MPa而進行印刷。通孔柱之頂點上之第2導電構件之厚度與層間絕緣膜上之第2導電構件之厚度的比(通孔柱之頂點上之第2導電構件之厚度/層間絕緣膜上之第2導電構件之厚度)為0.8。藉此，可於該積層體上進而良好地積層其他層。又，可確認到下部之金電極與第2導電構件之間的因通孔柱所產生之導通。 比較例1 將通孔柱之高度設為2 μm，將通孔柱之高度/底面之直徑設為0.04(2/50)，將通孔柱之高度設為絕緣膜之厚度之1倍，除此以外，以與實施例1相同之方式製造積層佈線構件。通孔柱上被塗上絕緣材料而未導通。 比較例2 將通孔柱之高度設為1 μm，將通孔柱之高度/底面之直徑設為0.02(1/50)，將通孔柱之高度設為絕緣膜之厚度之0.5倍，除此以外，以與實施例1相同之方式製造積層佈線構件。通孔柱上被塗上絕緣材料而未導通。 比較例3 將通孔柱之高度設為18 μm，將通孔柱之高度/底面之直徑設為0.36(18/50)，將通孔柱之高度設為絕緣膜之厚度之9倍，除此以外，以與實施例1相同之方式製造積層佈線構件。於此情形時，通孔柱表面未被塗上絕緣材料，但通孔柱變得過大，其次形成之金電極出現龜裂，導通變得不穩定。 比較例4～9 如表1所示般改變通孔柱之高度及層間絕緣膜之膜厚，除此以外，以與實施例1相同之方式製造積層佈線構件，評價導通。將評價結果示於表1。 [表1] 上述對本發明之若干實施形態及/或實施例進行了詳細說明，但業者容易於實質上不脫離本發明之新穎之教示及效果之情況下，對該等作為例示之實施形態及/或實施例添加大量變更。因此，該等大量變更包含於本發明之範圍內。 將成為本案之巴黎優先之基礎的日本專利申請案說明書之內容全部引用至本文中。
1‧‧‧積層佈線構件
2‧‧‧佈線構件
3‧‧‧連接構件
3A‧‧‧附著物
3a‧‧‧連接構件
3b‧‧‧連接構件
4‧‧‧絕緣層
4A‧‧‧樹脂組合物之塗膜
6‧‧‧第2電極
21‧‧‧基材
22‧‧‧第1電極
22a‧‧‧其他電極
30‧‧‧半導體元件
31‧‧‧基材
32‧‧‧閘極電極
33‧‧‧閘極絕緣層
34‧‧‧源極電極
35‧‧‧汲極電極
35a‧‧‧汲極電極
35b‧‧‧中間電極
36‧‧‧半導體層
37‧‧‧鈍化層
38‧‧‧外部輸入輸出電極
39‧‧‧遮光層
u‧‧‧距離
x‧‧‧距離
y‧‧‧距離
圖1A～1E係表示本實施形態之積層佈線構件之製造方法之步驟圖。 圖2A、2B係對本實施形態中之導體組合物油墨及塗佈位置進行說明之說明圖。 圖3A～3C係對本實施形態中之連接構件之縱剖面形狀進行說明之說明圖。 圖4係對本實施形態中之連接構件進行說明之說明圖。 圖5係對本實施形態中之絕緣層進行說明之說明圖。 圖6A～6D係表示本實施形態之半導體元件之製造方法之步驟圖。 圖7A～7C係表示本實施形態之半導體元件之製造方法之其他例的步驟圖。 圖8A～8E係表示本實施形態之半導體元件之製造方法之其他例的步驟圖。 圖9係表示藉由本實施形態而製造之半導體元件之概略剖視圖。 圖10係對本實施形態中之第2導電構件進行說明之說明圖。
1‧‧‧積層佈線構件
2‧‧‧佈線構件
3‧‧‧連接構件
4‧‧‧絕緣層
6‧‧‧第2電極
21‧‧‧基材
22‧‧‧第1電極

Claims (11)

  1. 一種導體，其係貫通介於第1導電構件與第2導電構件之間之絕緣膜，用以將上述第1導電構件與上述第2導電構件之間電性連接者，並且 上述導體之形狀為山形，上述導體之高度與上述導體之底面之長軸長度的比、即高度/底面之長軸長度為0.05以上且0.5以下，且 上述導體之高度為上述絕緣膜之厚度之1.1倍以上且8倍以下。
  2. 如請求項1之導體，其中上述高度/底面之長軸長度為0.05以上且0.2以下。
  3. 如請求項1或2之導體，其中上述導體之底面之長軸長度為10 μm以上且100 μm以下。
  4. 如請求項1或2之導體，其中上述導體包含選自金、銀及銅中之至少1種以上。
  5. 如請求項1或2之導體，其中上述導體包含氟原子及硫原子。
  6. 如請求項1或2之導體，其中上述絕緣膜上之第2導電構件之厚度為0.5 μm以上且50 μm以下， 上述導體之山形之頂點上之第2導電構件之厚度與上述絕緣膜上之第2導電構件之厚度的比、即導體之頂點上之第2導電構件之厚度/絕緣膜上之第2導電構件之厚度為0.2～0.9。
  7. 一種如請求項1至6中任一項之導體之製造方法，其係使用含導體油墨並藉由噴墨法進行印刷而形成。
  8. 一種積層電路，其具有如請求項1至6中任一項之導體。
  9. 一種積層佈線構件，其具有如請求項1至6中任一項之導體。
  10. 一種電子機器，其具備如請求項9之積層佈線構件。
  11. 如請求項10之電子機器，其係液晶顯示器、電視、汽車導航系統、行動電話、遊戲機、數位相機、個人電腦、印表機、汽車、機器人、發光二極體照明或可穿戴裝置。
TW105125861A 2015-08-13 2016-08-12 導體及其製造方法、及使用其之積層電路與積層佈線構件 TW201724356A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159811 2015-08-13

Publications (1)

Publication Number Publication Date
TW201724356A true TW201724356A (zh) 2017-07-01

Family

ID=57984062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125861A TW201724356A (zh) 2015-08-13 2016-08-12 導體及其製造方法、及使用其之積層電路與積層佈線構件

Country Status (3)

Country Link
JP (1) JP6877345B2 (zh)
TW (1) TW201724356A (zh)
WO (1) WO2017026127A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111344850A (zh) * 2017-11-17 2020-06-26 琳得科株式会社 带第一保护膜的半导体芯片及其制造方法、及半导体芯片-第一保护膜层叠体的评价方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
JPH07263571A (ja) * 1994-03-18 1995-10-13 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JPH09232425A (ja) * 1996-02-22 1997-09-05 Sony Corp 多段構造の半導体の製造方法
JP2000208628A (ja) * 1999-01-19 2000-07-28 Nec Corp 半導体装置の製造方法
JP4619060B2 (ja) * 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4785447B2 (ja) * 2005-07-15 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010283194A (ja) * 2009-06-05 2010-12-16 Toppan Forms Co Ltd 配線基板およびその製造方法
JP5606412B2 (ja) * 2011-08-29 2014-10-15 富士フイルム株式会社 パターン形成装置、パターン形成方法及びパターン形成基板の製造方法

Also Published As

Publication number Publication date
JP6877345B2 (ja) 2021-05-26
WO2017026127A1 (ja) 2017-02-16
JPWO2017026127A1 (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
US10782804B2 (en) Method of forming a composite conductive film
KR100900014B1 (ko) 적층 구조체 및 그 제조방법, 다층 회로 기판, 액티브매트릭스 기판 및 전자 표시장치
US20060236917A1 (en) Method of forming conductive film and method of manufacturing electronic apparatus
KR101282534B1 (ko) 적층 구조체, 전자 소자, 및 표시 장치
JP2006352083A (ja) 有機薄膜トランジスタ及びアクティブマトリックス表示装置
US8097488B2 (en) Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
EP2533103B1 (en) Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method
US7718465B2 (en) Semiconductor device and process for producing same
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
CN106459640B (zh) 导体组合物油墨、导体、层叠体、层叠布线基板及电子设备
TW201724356A (zh) 導體及其製造方法、及使用其之積層電路與積層佈線構件
JP6002817B2 (ja) 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子
JP2011108840A (ja) 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法
JP2017163085A (ja) 接合体の製造方法
JP2009026900A (ja) 積層構造体、電子素子及びそれらの製造方法、表示装置
JP2017157835A (ja) 積層配線部材、積層配線部材の製造方法、半導体素子及び電子機器
JP2016103620A (ja) 積層配線部材、半導体素子およびこれらの製造方法、並びに電子機器
JP5444725B2 (ja) 積層構造体及び積層構造体の製造方法
JP2017199724A (ja) 積層体の製造方法
JP6612690B2 (ja) 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器
JP2017117881A (ja) 積層体、その製造方法及び積層配線基板