JP2011108840A - 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法 - Google Patents
回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法 Download PDFInfo
- Publication number
- JP2011108840A JP2011108840A JP2009262238A JP2009262238A JP2011108840A JP 2011108840 A JP2011108840 A JP 2011108840A JP 2009262238 A JP2009262238 A JP 2009262238A JP 2009262238 A JP2009262238 A JP 2009262238A JP 2011108840 A JP2011108840 A JP 2011108840A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- interlayer insulating
- insulating film
- circuit board
- wettability changing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Combinations Of Printed Boards (AREA)
- Liquid Crystal (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【解決手段】基板上に、エネルギーを付与することにより低表面エネルギー状態から高表面エネルギー状態に変化する材料を含有する濡れ性変化層と、前記濡れ性変化層における高表面エネルギー状態の領域上に形成される複数の領域からなる第1の導電層と、前記第1の導電層の複数の領域間における前記濡れ性変化層上に形成される層間絶縁膜と、前記第1の導電層上に形成される第2の導電層とを有し、前記第2の導電層において、信号入出力のためのフレキシブル基板の接続電極と接続される。
【選択図】図2
Description
第1の実施の形態について説明する。図2及び図3に基づき、本実施の形態における回路基板について説明する。図3は、図2における破線3A−3Bにおいて切断した断面図である。本実施の形態における回路基板は、基板11の表面にエネルギーを付与することにより、低表面エネルギー状態から高表面エネルギー状態に変化する材料を含有する濡れ性変化層12が形成されており、濡れ性変化層12において高表面エネルギー状態となった領域上に形成された第1の導電層13、第1の導電層13上にスルーホールの形成された層間絶縁膜14、層間絶縁膜14のスルーホールに形成された第2の導電層15を有するものである。尚、本実施の形態における回路基板では、第2の導電層15は、第1の導電層13上に離散的に形成されている。
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態と異なり、第1の導電層13上にドット状の層間絶縁膜14bを形成することなく、ライン状の層間絶縁膜14a及びドット状の層間絶縁膜14cを形成した後、第1の導電層13上に第2の導電層15をライン状又はドット状に形成したものである。
実施例1について説明する。実施例1は第1の実施の形態に基づくものである。
次に、図12、図13に基づき比較例1について説明する。
次に、実施例2について説明する。実施例2は第1の実施の形態に基づくものである。本実施例は、実施例1と同様の方法により、図5(a)に示すように、第1の導電層13を形成した。形成された第1の導電層13は、第1の導電層13の配線ピッチが100μm、線幅が60μm、電極間隔(スペース)が40μm、膜厚が150μm、100本の電極が1ブロックとなっているものである。
実施例3は、ボトムゲート構造の有機TFT回路基板である。図15及び図16に基づきボトムゲート構造の有機TFT回路基板の製造方法について説明する。図15は断面図であり、図16は上面図である。尚、TFTのピッチは、127μm、FPCとの接続部のピッチは、100μmである。
実施例4は、実施例3における有機TFT回路基板を用いて作製される画像表示装置である。
12 濡れ性変化層
13 第1の導電層
14 層間絶縁膜
14a ライン状の層間絶縁膜
14b ドット状の層間絶縁膜
14c ドット状の層間絶縁膜
15 第2の導電層
16 FPC基板
Claims (14)
- 基板上に、エネルギーを付与することにより低表面エネルギー状態から高表面エネルギー状態に変化する材料を含有する濡れ性変化層と、
前記濡れ性変化層における高表面エネルギー状態の領域上に形成される複数の領域からなる第1の導電層と、
前記第1の導電層の複数の領域間における前記濡れ性変化層上に形成される層間絶縁膜と、
前記第1の導電層上に形成される第2の導電層と、
を有し、前記第2の導電層において、信号入出力のためのフレキシブル基板の接続電極と接続されることを特徴とする回路基板。 - 基板上に、エネルギーを付与することにより低表面エネルギー状態から高表面エネルギー状態に変化する材料を含有する濡れ性変化層と、
前記濡れ性変化層における高表面エネルギー状態の領域上に形成される複数の領域からなる第1の導電層と、
前記第1の導電層の複数の領域間における前記濡れ性変化層上及び、前記第1の導電層上に所定の間隔で形成される層間絶縁膜と、
前記層間絶縁膜の形成されていない第1の導電層上に形成される第2の導電層と、
を有し、前記第2の導電層において、信号入出力のためのフレキシブル基板の接続電極と接続されることを特徴とする回路基板。 - 前記第1の導電層はライン状に形成されるものであって、
前記第1の導電層上に形成される第2の導電層のパターンは、隣接する前記第1の導電層上において、相互に異なるパターンが形成されていることを特徴とする請求項2に記載の回路基板。 - 前記層間絶縁膜は、絶縁性フィラーと樹脂材料とを有するバインダを主成分とすることを特徴とする請求項1から3のいずれかに記載の回路基板。
- 前記第2の導電層は、導電性材料からなる微粒子と樹脂材料とを有するバインダを主成分とすることを特徴とする請求項1から4のいずれかに記載の回路基板。
- 請求項1から5のいずれかに記載の回路基板と、
表示素子と、を有することを特徴とする画像表示装置。 - 前記表示素子に形成される画素電極と、前記第2の導電層とは、同一の材料により形成されていることを特徴とする請求項6に記載の画像表示装置。
- 前記回路基板の前記第1の導電層上にも層間絶縁膜が形成される場合において、前記層間絶縁膜が形成されていない領域となる第1の開口部と、
前記表示素子における前記画素電極と前記画素電極を駆動するための電子回路とを接続するための第2の開口部とは、略同じ大きさであることを特徴とする請求項7に記載の画像表示装置。 - 基板上に、エネルギーを付与することにより低表面エネルギー状態から高表面エネルギー状態に変化する材料を含有する濡れ性変化層を形成する濡れ性変化層形成工程と、
前記濡れ性変化層にエネルギーを付与し、複数の前記エネルギーの付与された領域を高表面エネルギー領域とするエネルギー付与工程と、
複数の前記高表面エネルギー領域上に複数の領域からなる第1の導電層を形成する第1の導電層形成工程と、
前記第1の導電層の複数の領域間における前記濡れ性変化層上に層間絶縁膜を形成する層間絶縁膜形成工程と、
前記第1の導電層上の前記層間絶縁膜の形成されていない領域に第2の導電層を形成する第2の導電層形成工程と、
を有することを特徴とする回路基板の製造方法。 - 基板上に、エネルギーを付与することにより低表面エネルギー状態から高表面エネルギー状態に変化する材料を含有する濡れ性変化層を形成する濡れ性変化層形成工程と、
前記濡れ性変化層にエネルギーを付与し、複数の前記エネルギーの付与された領域を高表面エネルギー領域とするエネルギー付与工程と、
複数の前記高表面エネルギー領域上に複数の領域からなる第1の導電層を形成する第1の導電層形成工程と、
前記第1の導電層の複数の領域間における前記濡れ性変化層上に層間絶縁膜を形成する第1の層間絶縁膜形成工程と、
前記第1の導電層上に所定の間隔で層間絶縁膜を形成する第2の層間絶縁膜形成工程と、
前記第1の導電層上の前記層間絶縁膜の形成されていない領域に第2の導電層を形成する第2の導電層形成工程と、
を有することを特徴とする回路基板の製造方法。 - 前記層間絶縁膜は、スクリーン印刷法により形成されるものであることを特徴とする請求項9または10に記載の回路基板の製造方法。
- 前記第2の導電層は、スクリーン印刷法により形成されるものであることを特徴とする請求項9から11のいずれかに記載の回路基板の製造方法。
- 前記第2の導電層において、信号入出力のためのフレキシブル基板における接続電極と接続されるものであって、前記第2の導電層を介して、前記第1の導電層の直上に前記接続電極が接続されるものであることを特徴とする請求項9から12のいずれかに回路基板の製造方法。
- 請求項9から13のいずれかに記載の回路基板の製造方法を含むものであって、
前記基板上には、表示素子を駆動するための電子回路が形成されており、
前記表示素子を駆動するための画素電極は、前記第2の導電層形成工程において、前記第2の導電層とともに形成されるものであることを特徴とする表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009262238A JP5434510B2 (ja) | 2009-11-17 | 2009-11-17 | 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009262238A JP5434510B2 (ja) | 2009-11-17 | 2009-11-17 | 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108840A true JP2011108840A (ja) | 2011-06-02 |
JP5434510B2 JP5434510B2 (ja) | 2014-03-05 |
Family
ID=44232007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009262238A Expired - Fee Related JP5434510B2 (ja) | 2009-11-17 | 2009-11-17 | 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5434510B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016773A (ja) * | 2011-06-09 | 2013-01-24 | Ricoh Co Ltd | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 |
KR20150003232A (ko) * | 2012-03-29 | 2015-01-08 | 캄브리오스 테크놀로지즈 코포레이션 | 계층화된 구조들에서의 전기 접촉들 |
JP2015220422A (ja) * | 2014-05-21 | 2015-12-07 | 株式会社豊田中央研究所 | 印刷積層回路及びその製造方法 |
JP5949927B2 (ja) * | 2012-09-15 | 2016-07-13 | 株式会社村田製作所 | 電歪アクチュエータおよびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005310962A (ja) * | 2003-06-02 | 2005-11-04 | Ricoh Co Ltd | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 |
JP2007123665A (ja) * | 2005-10-31 | 2007-05-17 | Ricoh Co Ltd | 半導体装置用電気回路 |
-
2009
- 2009-11-17 JP JP2009262238A patent/JP5434510B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005310962A (ja) * | 2003-06-02 | 2005-11-04 | Ricoh Co Ltd | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 |
JP2007123665A (ja) * | 2005-10-31 | 2007-05-17 | Ricoh Co Ltd | 半導体装置用電気回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016773A (ja) * | 2011-06-09 | 2013-01-24 | Ricoh Co Ltd | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 |
KR20150003232A (ko) * | 2012-03-29 | 2015-01-08 | 캄브리오스 테크놀로지즈 코포레이션 | 계층화된 구조들에서의 전기 접촉들 |
JP2018128670A (ja) * | 2012-03-29 | 2018-08-16 | シーエーエム ホールディング コーポレーション | 表面を有するナノ構造層を含む構造を形成する方法 |
KR102035147B1 (ko) * | 2012-03-29 | 2019-10-22 | 캄브리오스 필름 솔루션스 코포레이션 | 계층화된 구조들에서의 전기 접촉들 |
JP5949927B2 (ja) * | 2012-09-15 | 2016-07-13 | 株式会社村田製作所 | 電歪アクチュエータおよびその製造方法 |
JPWO2014042036A1 (ja) * | 2012-09-15 | 2016-08-18 | 株式会社村田製作所 | 電歪アクチュエータおよびその製造方法 |
JP2015220422A (ja) * | 2014-05-21 | 2015-12-07 | 株式会社豊田中央研究所 | 印刷積層回路及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5434510B2 (ja) | 2014-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4994727B2 (ja) | 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ | |
JP2006352083A (ja) | 有機薄膜トランジスタ及びアクティブマトリックス表示装置 | |
EP2139040B1 (en) | Organic transistor array, display device and method of fabricating display device | |
US8097488B2 (en) | Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display | |
JP6115008B2 (ja) | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 | |
JP6197418B2 (ja) | 積層配線の形成方法、積層配線、及び電子素子 | |
JP5978577B2 (ja) | 多層配線基板 | |
JP5434510B2 (ja) | 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法 | |
EP2307199B1 (en) | Screen printing plate and printing method | |
JP5073194B2 (ja) | フラットパネルディスプレイおよびその作製方法 | |
JP2008147614A (ja) | 多層配線構造の製造方法及び多層配線構造 | |
JP2009272437A (ja) | 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法 | |
JP5370636B2 (ja) | トランジスタアクティブ基板およびその製造方法並びに電気泳動ディスプレイ | |
JP5101097B2 (ja) | 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ | |
WO2016098860A1 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP5434242B2 (ja) | 可撓性電子回路基板およびその製造方法、並びに画像表示装置 | |
JP2006261528A (ja) | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 | |
JP5504633B2 (ja) | 多層配線構造体、その製造方法、および表示装置 | |
WO2015199120A1 (ja) | 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子 | |
WO2017026127A1 (ja) | 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材 | |
JP5195001B2 (ja) | 回路基板の製造方法、回路基板、アクティブマトリックス回路基板、画像表示装置 | |
JP5887881B2 (ja) | 配線の形成方法 | |
JP5476712B2 (ja) | 有機トランジスタアレイ、表示パネル及び表示装置 | |
JP5444725B2 (ja) | 積層構造体及び積層構造体の製造方法 | |
JP2010211107A (ja) | 印刷形成した接続部を有する回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5434510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |