JP6612690B2 - 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 - Google Patents

積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 Download PDF

Info

Publication number
JP6612690B2
JP6612690B2 JP2016129895A JP2016129895A JP6612690B2 JP 6612690 B2 JP6612690 B2 JP 6612690B2 JP 2016129895 A JP2016129895 A JP 2016129895A JP 2016129895 A JP2016129895 A JP 2016129895A JP 6612690 B2 JP6612690 B2 JP 6612690B2
Authority
JP
Japan
Prior art keywords
via post
convex via
wiring member
electrode
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016129895A
Other languages
English (en)
Other versions
JP2018006506A (ja
Inventor
直樹 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2016129895A priority Critical patent/JP6612690B2/ja
Publication of JP2018006506A publication Critical patent/JP2018006506A/ja
Application granted granted Critical
Publication of JP6612690B2 publication Critical patent/JP6612690B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器に関する。
近年、印刷形成可能な材料を用いて印刷形成した薄膜トランジスタが注目されている。従来の無機半導体材料を用いた薄膜トランジスタと比較して低温で製造できること、半導体に有機半導体材料を用いることで、各種印刷方法を用いることができることから、簡易な製造プロセスが可能であり、研究開発が盛んに行われている。しかし、印刷方法で薄膜トランジスタ等の積層配線部材を形成する場合には、高精度に積層の位置合わせを行うアライメント精度が必要であり、その精度の誤差を考慮した素子設計の必要性から、素子の微細化が困難であった。そのため、アライメント精度に囚われずに積層可能な印刷手法が求められていた。
高精細に印刷するための手段として、例えば、特許文献1、2には、反転オフセット印刷法を用いて膜の破断無く微細配線を形成する手法、及びインク組成物が記載されている。しかし、これら手法を用いた場合でも、機械的なアライメント精度の限界が存在するという課題があった。
また、特許文献3、4には、反転オフセット印刷法を用いた場合には、底当りによるパターン抜けを防止する手法が記載されている。
特開2009−265116号公報 特開2011−37915号公報 特開2015−204191号公報 特開2015−509865号公報
本発明の目的は、反転オフセット印刷を用いて、アライメント精度に囚われずに高精細な積層配線部材を製造する方法を提供することである。
本発明によれば、以下の積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器が提供される。
1.基板上に、
凸型ヴィアポストと、
電極層と、
前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと前記電極層とが離間している絶縁領域と、
を有する積層配線部材であって、
前記絶縁領域は、前記凸型ヴィアポスト上を覆って前記基板上に反転オフセット印刷された電極膜が前記凸型ヴィアポストの表面で断裂されることによって形成されている積層配線部材。
2.下部電極及び上部電極と、その間に、
2層の絶縁層と、
前記2層の絶縁膜の間にある、中間電極層と、
前記下部電極と前記上部電極とを電気的に連結する凸型ヴィアポストと、
前記凸型ヴィアポストの側壁周囲において、前記凸型ヴィアポストと前記中間電極層とが離間している絶縁領域と、
を有する積層配線部材であって、
前記絶縁領域は、前記凸型ヴィアポスト上を覆って反転オフセット印刷された電極膜が前記凸型ヴィアポストの表面で断裂されることによって形成されている積層配線部材。
3.基板上に、凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを覆うように、反転オフセット印刷によって前記基板上に電極膜を形成する工程、及び
前記電極膜を、前記凸型ヴィアポストの表面で断裂させ、前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと電極層とが離間する絶縁領域を形成する工程
を有する積層配線部材の製造方法。
4.基板上の下部電極に電気的に連結する凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを形成した基板上に、第1の絶縁層を形成し、前記凸型ヴィアポストの頭部を前記第1の絶縁層から露出させる工程、
前記第1の絶縁層を形成した基板上に、前記凸型ヴィアポストの頭部を覆うように反転オフセット印刷によって電極膜を形成する工程、
前記電極膜を前記凸型ヴィアポストの表面で断裂させて、前記凸型ヴィアポスト周囲に、前記凸型ヴィアポストと中間電極層とが離間する絶縁領域を形成する工程、
前記中間電極層を形成した基板上に、第2の絶縁膜を形成し、前記凸型ヴィアポストの頭部を前記第2の絶縁層から露出させる工程、及び
前記凸型ヴィアポストの頭部に電気的に連結する上部電極を形成する工程
を含む積層配線部材の製造方法。
5.前記凸型ヴィアポストの径が、20μm以上100μm以下であり、高さが5μm以上15μm以下である3又は4に記載の積層配線部材の製造方法。
6.前記反転オフセット印刷により形成される前記電極膜の膜厚が、100nm以上2μm以下である3〜5のいずれかに記載の積層配線部材の製造方法。
7.前記凸型ヴィアポストが、金属粒子を含むインク組成物を印刷し焼成することにより形成される3〜6のいずれかに記載の積層配線部材の製造方法。
8.前記凸型ヴィアポストの表面に、撥液材料が露出している3〜7のいずれかに記載の積層配線部材の製造方法。
9.前記撥液材料が、フッ素含有化合物である8に記載の積層配線部材の製造方法。
10.前記撥液材料が、フッ素含有チオール化合物である8又は9に記載の積層配線部材の製造方法。
11.1又は2に記載の積層配線部材を用いた薄膜トランジスタ。
12.11に記載の薄膜トランジスタを用いた電子機器。
13.プリント配線板、携帯端末、自動車、ロボット、パソコン、プリンタ、カメラ、発光ダイオード照明又はウェアラブルデバイスである12に記載の電子機器。
本発明によれば、反転オフセット印刷を用いて、アライメント精度に囚われずに高精細な積層配線部材を製造する方法を提供できる。
本発明の一実施形態に係る積層配線部材の製造工程を説明するための断面図であり、本発明の基本的な概念を示す。 図1に示す本発明の一実施形態に係る積層配線部材の製造工程を説明するための上面図である。 従来技術によって製造された積層配線部材の構成を示す上面図である。 本発明の好ましい一実施形態に係る積層配線部材の製造工程を説明するための断面図である。 本発明の一実施形態に係る薄膜トランジスタの基本的な構成を示す概念図である。(A)は断面図であり、(B)は上面図である。 従来技術の薄膜トランジスタの基本的な構成を示す概念図である。(A)は断面図であり、(B)は上面図である。
本発明の一実施形態である積層配線部材(以下、本発明の第1の積層配線部材という)は、
基板上に、
凸型ヴィアポストと、
電極層と、
前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと前記電極層とが離間している絶縁領域と、
を有する積層配線部材であって、
前記絶縁領域は、前記凸型ヴィアポスト上を覆って前記基板上に反転オフセット印刷された電極膜が前記凸型ヴィアポストの表面で断裂されることによって形成されていることを特徴とする。
本発明の一実施形態に係る積層配線部材の製造方法(以下、本発明の第1の製造方法という)は、
基板上に、凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを覆うように、反転オフセット印刷によって前記基板上に電極膜を形成する工程、及び
前記電極膜を、前記凸型ヴィアポストの表面で断裂させ、前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと電極層とが離間する絶縁領域を形成する工程
を有することを特徴とする。
本発明者は、反転オフセット印刷によって形成された電極膜を、凸型ヴィアポストと基板との高低差、及び/又は凸型ヴィアポストの表面の撥液性によって、凸型ヴィアポストの表面で電極膜を断裂させることができ、凸型ヴィアポストの側壁周囲と電極層との間が離間し、凸型ヴィアポストと電極層とを絶縁する領域が形成されることを見出した。
上記の反転オフセット印刷によって印刷された電極膜の断裂を利用することで、凸型ヴィアポストを避けるように電極膜の位置を設計する必要がなくなり、凸型ヴィアポストを覆うように基板一面に導電性インクを印刷しても、凸型ヴィアポストと電極層との間に絶縁領域を確保できるため、従来のような高いアライメント精度を求められることがない。
本発明の第1の積層配線部材及びその製造方法について図1及び図2を参照しながら説明する。図1及び図2は、本発明の基本的な思想・概念を説明することを目的とするものであり、本発明はこれらの図に限定されるものではない。
図1は、本発明の一実施形態に係る積層配線部材の製造工程を示す断面図であり、図2はその上面図である。図1及び2における各段階(A)、(B)及び(C)は互いに一致している。
図1(A)及び図2(A)は、基板10上に、凸型ヴィアポスト20を形成したところを示す。ここでいう基板10とは、その上にバッファ層、接着層、電極層、回路パターン等が形成されているものも含む。
図1(B)及び図2(B)は、凸型ヴィアポスト20を覆うように、反転オフセット印刷によって前記基板10上に電極膜30形成用のインクを塗布した直後の様子を示す。
図1(C)及び図2(C)は、電極膜30が凸型ヴィアポスト20の表面で断裂し、凸型ヴィアポスト20の側壁と電極膜20とが離間した領域40、即ち、絶縁領域40及び電極層30が形成されたところを示す。図2(C)のように、凸型ヴィアポスト20の側壁周囲に、電極層30と離間された絶縁領域40が形成される。
尚、電極層30形成用インクは、絶縁領域40によって凸型ヴィアポスト20と離間してさえいれば、その一部が、凸型ヴィアポスト20の頭部上に残っていてもよいし、残っていなくてもよい。凸型ヴィアポスト20の高さと、その周囲の高さとの高低差を大きくするという観点では、電極層30形成用インクの一部が凸型ヴィアポスト20の頭部上に残っていることが好ましい。
図1(C)では、凸型ヴィアポスト20の頭部を覆うように電極層30形成用インクの一部が残っている。この電極層30形成用インクは凸型ヴィアポスト20と一体となって、その上に形成される電極膜と電気的に連結することができる。
図3は、従来技術によって製造された積層配線部材の上面図である。従来技術では、凸型ヴィアポスト20を基板10上に形成した後、凸型ヴィアポスト20の上に電極膜30が重ならないようにするため、凸型ヴィアポスト20を避け、かつ精密なアライメントを行って電極膜30(電極層30)を印刷により形成していた。
そのため、従来は凸型ヴィアポスト20の周囲には電極膜30を印刷しない領域、即ち、絶縁領域40をある程度広い面積で設けることが必要であった。
本発明によれば、電極膜30を印刷するに当たり、凸型ヴィアポスト20を避ける必要がない。
特許文献1〜4においては、反転オフセット印刷のインク断裂によるパターン抜けを防止することが課題となっていたが、これを積極的に利用するという概念は無かった。本発明は反転オフセット印刷のインク断裂を積極的に利用するものである。
本発明の第1の製造方法によれば、凸型ヴィアポスト20を覆うように電極膜30形成用のインクを印刷しても、電極膜30が断裂して凸型ヴィアポスト20の側壁周囲に絶縁領域40が生じるため、精密なアライメントが不要となり、容易に積層配線部材を製造できるという第1の利点を有する。
また、本発明の第1の製造方法によれば、従来に比べて非常に小さな面積で絶縁領域40を形成できるため、電極層30(保持容量電極層)面積を従来に比べて大きく取ることができ、設計の自由度が大きくなるという第2の利点を有する。
凸型ヴィアポストの表面で電極膜を断裂させるためには、ヴィアポストの形状及び/又はヴィアポストの側壁表面が撥液性を有していることが好ましい。
凸型ヴィアポストの平面視形状としては、ヴィアポストを形成することができれば特に限定されず、例えば、円形状、楕円形状、四角形状、多角形状等が挙げられる。なかでも、凸型のヴィアポストの平面視形状が、円形状、楕円形状であることが好ましい。
凸型のヴィアポストの縦断面形状とは、下部電極に対して垂直方向の凸型のヴィアポストの断面形状をいう。
具体的な凸型のヴィアポストの縦断面形状としては、半円形状、半楕円形状、台形状、四角形状等が挙げられる。また、これらの形状は中央に平坦部又は窪みを有していてもよい。
凸型のヴィアポストの径は、20μm以上100μm以下であり、かつ高さが5μm以上15μm以下であることが好ましく、径が25μm以上50μm以下であり、かつ高さが5.5μm以上10μm以下であることがより好ましい。
さらに反転オフセット印刷により形成する電極膜厚は100nm以上2μm以下であることが好ましく、130nm以上500nm以下であることがより好ましい。これらの範囲内であれば、反転オフセット印刷により形成された電極膜を凸型ヴィアポストの表面で断裂させることが可能となる。
電極膜の断裂を利用することで、例えば、保持容量電極層の印刷の際に、凸型ヴィアポストを避けるように設計しアライメント調整を行う必要がなく、凸型ヴィアポスト上も含めて一面に印刷することができる。このようにして形成した保持容量電極層と凸型ヴィアポストは電気的に絶縁されるためである。
尚、「凸型のヴィアポストの径」とは、凸型のヴィアポストの平面視形状の大きさをいい、例えば、平面視形状が円形状の場合は直径をいい、平面視形状が四角形状の場合は、一辺の長さをいう。また、平面視形状が長方形、楕円形等の短辺及び長辺を有する形状の場合は短辺の長さをいう。また、平面視形状が多角形状の場合は、内接円の直径をいう。
具体的に「凸型のヴィアポストの大きさ」とは、図1(A)においてuで示される距離をいう。「凸型のヴィアポストの高さ」とは、凸型のヴィアポストの縦断面形状において絶縁膜の垂直方向の距離が最大となる部分の値をいい、図1(A)においてxで示される距離をいう。
凸型ヴィアポストを形成するための組成物は、金属粒子を含有し、形成されたヴィアポストは導電体であり、下部電極と上部電極を電気的に連結する。
凸型ヴィアポストは、金属粒子を含むインク組成物(以下、導体組成物インクという場合がある)を印刷し焼成することにより形成されることが好ましい。
導体組成物インクが含む金属粒子は、凸型の導電体の導電性発現の起源となるものである。
金属粒子の金属種としては、銀、銅、水銀、スズ、インジウム、ニッケル、パラジウム、白金、及び金等が挙げられる。これらは1種を単独で用いてもよく、2種以上を併用してもよい。これらの中でも、後述する撥液材料との親和性の観点から、銀が特に好ましい。
金属粒子は、平均粒子径が1nm以上1000nm以下であることが好ましい。また、直径50nm以下の金属ナノワイヤーを含んでもよい。金属粒子の平均粒子径は、透過型電子顕微鏡(TEM)観察により測定できる。具体的には、50個程度の粒子を含む視野において、全ての粒子の投影面積円相当径を測定し、その平均を算出する方法が挙げられる。
金属粒子の含有量は、導体組成物インク全量に対して、15質量%以上75質量%以下であることが好ましく、20質量%以上50質量%以下であることがより好ましい。金属粒子の含有量が上記範囲内であれば、より効率よく凸型のヴィアポスト(導電体)が形成できる。
導体組成物インクは好ましくは撥液材料を含む。
撥液材料は、凸型のヴィアポスト(導電体)表面に撥液性を付与するものである。
撥液材料としては、例えばフッ素含有化合物であり、フッ素含有チオール化合物であると好ましい。フッ素含有チオール化合物は、金属粒子の導電性を確保しつつ、金属粒子に撥液性をもたらすことができる。従って、凸型のヴィアポスト(導電体)は導電性と撥液性を両立できる。
撥液材料であるフッ素含有化合物としては、例えばフッ素含有ジスルフィド化合物、フッ素含有アミン化合物、フッ素含有カルボン酸化合物、フッ素含有ニトリル化合物、フッ素含有テルル化合物、及びフッ素含有セレン化合物からなる群から選択される1種以上であることが好ましい。これらのうち、フッ素含有チオール化合物、フッ素含有ジスルフィド化合物、フッ素含有アミン化合物、及びフッ素含有カルボン酸化合物が特に好ましい。
フッ素含有チオール化合物としては、芳香環を有するフッ素含有チオール化合物、フッ化部を持つ炭素鎖を有するチオール化合物等が挙げられる。これらの中でも、金属粒子の表面修飾性から、芳香環(好ましくは、ベンゼン環)を有する炭素数6〜20のフッ素含有チオールからなる群から選ばれる少なくとも1つの化合物が好ましい。
芳香環を有する炭素数6〜20のフッ素含有チオールとしては、具体的には、トリフルオロメチルベンゼンチオール(例えば、4−トリフルオロメチルベンゼンチオール、3−トリフルオロメチルベンゼンチオール)、ペンタフルオロベンゼンチオール、2,3,5,6−テトラフルオロベンゼンチオール、2,3,5,6−テトラフルオロ−4−(トリフルオロメチル)ベンゼンチオール、2,3,5,6−テトラフルオロ−4−メルカプト安息香酸メチルエステル、3,5−ビストリフルオロメチルベンゼンチオール、4−フルオロベンゼンチオール及び11−(2,3,4,5,6−ペンタフルオロベンジルオキシ)−1−ウンデカンチオール等が挙げられる。これらの中でも、撥液性の観点からトリフルオロメチルベンゼンチオール、2,3,5,6−テトラフルオロ−4−(トリフルオロメチル)ベンゼンチオールが特に好ましい。
撥液材料の含有量は、導体組成物インク全量に対して、10質量%以下であることが好ましく、5質量%以下であることがより好ましい。撥液材料の含有量が当該上限以下であれば、導体組成物インク中の金属粒子の分散性を阻害しない。また、撥液材料の含有量の下限は、導体組成物インクで得られる凸型のヴィアポスト(導電体)の撥液性の観点から、0.1質量%以上であることが好ましい。
導体組成物インクは溶媒を含んでよく、当該溶媒は、金属粒子及び撥液材料を分散又は溶解させるものである。
溶媒としては、水、アルコール系溶媒(モノアルコール系溶媒、ジオール系溶媒、多価アルコール系溶媒等)、炭化水素系溶媒、ケトン系溶媒、エステル系溶媒、エーテル系溶媒、グライム系溶媒、ハロゲン系溶媒等が挙げられる。これらの溶媒は、1種を単独で用いてもよく、2種以上を混合して用いてもよい。これらの中でも、印刷性の観点から、アルコール系溶媒が好ましい。
溶媒の表面張力は、25℃において40mN/m以上65mN/m以下であることが好ましい。溶媒の表面張力が上記範囲内であれば、導体組成物インクを下地に十分に付着させることができる。尚、表面張力は、ペンダントドロップ法により測定できる。
表面張力が25℃において40mN/m以上65mN/m以下のアルコール系溶媒としては、エチレングリコール、グリセリン、1,3−プロパンジオール等が挙げられる。これらの中でも、1,3プロパンジオールが特に好ましい。
溶媒の含有量は、導体組成物インク全量に対して、25質量%以上85質量%以下であることが好ましく、50質量%以上80質量%以下であることがより好ましい。溶媒の含有量が上記範囲内であれば、導体組成物インクを適正に塗布できる。
導体組成物インクは、上述した各成分の他に、任意の成分を含んでいてもよい。
各種任意成分としては、分散剤等が挙げられる。
これらの任意成分は、導体組成物インク全量に対して、10質量%以下であることが好ましい。
凸型のヴィアポストは、好ましくは表面エネルギーが10mN/m以上80mN/m以下である。この範囲であれば、凸型ヴィアポストの表面に撥液材料が露出した状態となっている。
凸型のヴィアポストの表面エネルギーは、例えば撥液材料の含有量によって調整される。表面エネルギーが下限値よりも小さいと凸型のヴィアポスト中の金属粒子が凝集している恐れがある。一方、表面エネルギーが上限値よりも大きいと、撥液性が低下し、ゲート絶縁層を開孔することができなくなる恐れがある。
尚、本実施形態における表面エネルギーは、例えば、測定対象上に1マイクロリットルの液体を滴下し、滴下した液滴の形状を側面より観測し、液滴と測定対象とのなす角を計測することにより接触角を測定し、各溶媒にて測定した接触角の値から北崎、畑の拡張Fowkes式に基づく幾何学平均法による解析(北崎寧昭、畑敏雄ら、日本接着協会誌、第8巻(3)131−141頁(1972年))で求めた値を言う。
本実施形態における接触角は、例えば、井元製作所製接触角測定装置や、協和界面科学製接触角計DM−901を用いて測定することができる。
導体組成物インクの印刷方法としては、所定のパターン状に印刷できる方法であれば特に限定されず、例えば、インクジェット法、ディスペンサ法、スクリーン印刷法、グラビア印刷法、グラビアオフセット印刷法、反転オフセット印刷法、凸版印刷法等が挙げられる。本実施形態においては、インクジェット法を用いることが好ましい。
導体組成物インクからなる塗布膜の焼成方法としては、導体組成物インクに含まれる溶媒を除去し、導体組成物インクを固化することができれば特に限定されず、一般的な焼成方法を用いることができる。具体的には、ホットプレート等を用いて焼成することができる。
焼成前又は焼成中において、超音波等を照射して凸型ヴィアポストの表面への撥液材料の移行を促進させる処理を行なってもよい。
導体組成物インクからなる塗布膜の焼成温度及び焼成時間は、導体組成物インクに含まれる溶媒、撥液材料等の種類に応じて適宜調整される。
焼成温度としては、導体組成物インクに含まれる溶媒を除去することが可能な温度であれば特に限定されないが、100℃以上220℃以下であることが好ましく、120℃以上200℃以下であることがより好ましい。焼成温度が高すぎる場合は、金属粒子が劣化して所望の導電性を示すことが困難となるおそれがある。また、焼成温度が低すぎる場合、凸型のヴィアポストに溶媒が残存することにより、後述する絶縁層形成工程において絶縁層に不純物が混入するおそれがある。
焼成時間としては、導体組成物インクに含まれる溶媒を除去することが可能な時間であれば特に限定されないが、10分間以上60分間以下であることが好ましく、15分間以上60分間以下であることがより好ましく、30分間以上60分間以下であることが特に好ましい。
焼成時間が短すぎると、導体組成物インクが撥液材料を含む場合に、撥液材料が十分に移行することが困難であるため、凸型のヴィアポストの撥液性を良好なものとすることが困難となるおそれがある。また、焼成時間が長すぎると、金属粒子等が劣化して所望の導電性を示すことが困難となるおそれがある他、生産性が低下するおそれがある。
本発明の第2の実施形態である積層配線部材(以下、本発明の第2の積層配線部材という)は、
下部電極及び上部電極と、その間に、
2層の絶縁層と、
前記2層の絶縁膜の間にある、中間電極層と、
前記下部電極と前記上部電極とを電気的に連結する凸型ヴィアポストと、
前記凸型ヴィアポストの側壁周囲において、前記凸型ヴィアポストと前記中間電極層とが離間している絶縁領域と、
を有する積層配線部材であって、
前記絶縁領域は、前記凸型ヴィアポスト上を覆って反転オフセット印刷された電極膜が前記凸型ヴィアポストの表面で断裂されることによって形成されていることを特徴とする。
本発明の一実施形態に係る積層配線部材の製造方法(以下、本発明の第2の製造方法という)は、
基板上の下部電極に電気的に連結する凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを形成した基板上に、第1の絶縁層を形成し、前記凸型ヴィアポストの頭部を前記第1の絶縁層から露出させる工程、
前記第1の絶縁層を形成した基板上に、前記凸型ヴィアポストの頭部を覆うように反転オフセット印刷によって電極膜を形成する工程、
前記電極膜を前記凸型ヴィアポストの表面で断裂させて、前記凸型ヴィアポスト周囲に、前記凸型ヴィアポストと中間電極層とが離間する絶縁領域を形成する工程、
前記中間電極層を形成した基板上に、第2の絶縁膜を形成し、前記凸型ヴィアポストの頭部を前記第2の絶縁層から露出させる工程、及び
前記凸型ヴィアポストの頭部に電気的に連結する上部電極を形成する工程
を含むことを特徴とする。
本発明の第2の製造方法によれば、2層の絶縁層と1層の中間電極層を、凸型ヴィアポストで簡単に開孔することが可能である。得られる積層配線部材は、薄膜トランジスタ等の半導体素子の一部として好適に用いることができる。
本発明の実施形態に係る、より具体的な積層配線部材である第2の積層配線部材及びその製造方法について、図4を参照しながら説明する。
下記に説明される実施形態は、様々な他の形態に変形されることができ、本発明の範囲が下記に説明される実施形態に限定されるものではない。本発明の実施形態は、当該技術分野における通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。図面において、層領域の厚さは、明確性を図るために、実際厚さに比べて誇張して図示することができる。また、層が他の層又は基板上にあると言及された場合、これは、他の層又は基板上に直接形成されることができるか、又はそれらの間に第3の層を介在させることもできる。実施形態の全体にわたって同一の参照符号は、同一の構成要素及び対応する構成要素を示す。
図4(A)〜(E)は、本発明の一実施形態に係る積層配線部材の製造工程を説明するための断面図である。
図4(A)は、基板10上に、下部電極100を形成し、その上に凸型ヴィアポスト20を形成したところを示す。
図4(B)は、凸型ヴィアポスト20を設けた下部電極100上に第1の絶縁層200を形成したところを示す。絶縁層200を形成する材料が、凸型ヴィアポスト20を覆うように塗布されても、ヴィアポスト20表面ではじかれてヴィアポスト20の頭部は絶縁層200から露出する。
図4(C)は、凸型ヴィアポスト20の頭部が露出した第1の絶縁層200の上に中間電極層30が設けられたところを示す。中間電極層30は、反転オフセット印刷によって形成され、ヴィアポスト20表面でのインク(中間電極膜)の断裂によって、ヴィアポスト20との間に絶縁領域40が形成される。
尚、中間電極層30形成用インクの一部が、凸型ヴィアポスト20の頭部上に残っていてもよいし、残っていなくてもよい。
図4(C)では、凸型ヴィアポスト20の頭部を覆うように中間電極層30形成用インクの一部が残っているが、これは凸型ヴィアポスト20と一体となって、その上に形成される上部電極300と電気的に連結することができる。
また、電極層30形成用インクは、撥液性を有することが好ましい。電極層30形成用インクが撥液性を有すると、凸型ヴィアポスト20の頭部を覆っている電極層30形成用インクが、その上に塗布される第2の絶縁層210を形成するための材料を、凸型ヴィアポスト20と同様にはじくことができる。
図4(D)は、凸型ヴィアポスト20の周囲に絶縁領域40が形成された中間電極層30の上に第2の絶縁層が形成されたところを示す。第2の絶縁層を形成する材料は絶縁領域40に流れ込み、絶縁領域40を満たす。第2の絶縁層も第1の絶縁層と同様にヴィアポスト20表面及び/又は凸型ヴィアポスト20の頭部を覆う中間電極層30形成用インク表面ではじかれ、ヴィアポスト20の頭部は第2の絶縁層から露出する。
ここで、第1及び第2の絶縁層を形成するための材料は、ヴィアポスト表面ではじかれる特性を有するものが好ましい。そのような絶縁材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂などの有機材料等が挙げられ、これらのうちアクリル樹脂が好ましい。
図4(E)は、第2の絶縁層及びそこから露出した凸型ヴィアポスト20の上に上部電極300が形成されたところを示す。上部電極300の形成方法は特に限定されない。例えば、中間電極30と同様に反転オフセット印刷を用いて上部電極300を形成してもよい。上部電極300を反転オフセット印刷で形成しても、凸型ヴィアポスト20上での電極膜の断裂は生じない。これは、各層の積層によって、第2の絶縁層210と凸型ヴィアポスト20の高低差が小さくなっているためである。つまり、反転オフセット印刷された電極膜を断裂させるだけの高低差を有していないためである。
このようにして得られた積層配線部材は、下部電極100と上部電極300とが凸型ヴィアポスト20によって電気的に連結されるが、中間電極層30との間は絶縁された構造となる。
本発明の第2の製造方法によれば、2層の絶縁層と1層の中間電極層を、凸型ヴィアポストで簡単に開孔することが可能である。得られる積層配線部材は、薄膜トランジスタ等の半導体素子の一部として好適に用いることができる。
本発明の第2の積層配線部材における凸型ヴィアポスト20との間に絶縁領域40を有する中間電極層30が、薄膜トランジスタにおける保持容量電極層である場合に特に好適に用いることができる。
<薄膜トランジスタ及びその製造方法>
本発明の一実施形態に係る薄膜トランジスタは、上記本発明の一実施形態に係る積層配線部材を用いたことを特徴とする。
本発明の一実施形態に係る薄膜トランジスタの製造方法では、ドレイン電極(図4における下部電極100に対応)上に金属粒子を含む組成物(以下、導体組成物インクという場合がある)を印刷し焼成することにより凸型ヴィアポストを形成し、当該凸型ヴィアポストがドレイン電極と画素電極(図4における上部電極300に対応)を電気的に連結する。これによりトップゲートボトムコンタクト型構造の薄膜トランジスタを製造することができる。
本発明の一実施形態に係る薄膜トランジスタの製造方法を説明する。尚、下記に説明される実施形態は、様々な他の形態に変形されることができ、本発明の範囲が下記に説明される実施形態に限定されるものではないことは上記した通りである。
また、図5に、本発明の一実施形態に係る薄膜トランジスタの構成を説明するための図を示す。(A)は断面図であり、(B)は上面図である。
基板10上にバッファ膜12を形成する。
基板10は、一例として、ガラス基板又はプラスチック基板であることができる。バッファ膜12は、基板10から発生する水分又は不純物の拡散を防止するためのものであって、一例として、有機高分子絶縁膜、シリコン酸化膜、シリコン窒化膜、若しくはアルミニウム酸化膜の単一層で形成されるか、又は、これらを積層した多重層で形成されることができる。
次に、バッファ膜12上に薄膜トランジスタのソース電極110、及びドレイン電極100を形成する。
ソース電極110、及びドレイン電極100は、例えば反転オフセット印刷法で印刷された導電性ペーストを焼成した膜等の各種印刷形成膜で形成することができる。
次に、ドレイン電極100上に、上述の導体組成物インクをインクジェット等の各種印刷方式で印刷し焼成することにより凸型のヴィアポスト20を形成する。このヴィアポスト20は、凸型の導電体であり、撥液性を有していることが好ましい。
次に、ソース電極110及びドレイン電極100との間のバッファ膜12上にチャネル膜(半導体層)150を形成する。チャネル膜150とソース電極110及びドレイン電極100が電気的に連結されるように、ソース電極110及びドレイン電極100の側壁及び上部の一部を覆うようにパターニングされることが望ましい。チャネル膜150は、例えば有機半導体を用いて形成することができる。
次に、ソース電極110、ドレイン電極100、及び凸型ヴィアポスト20が形成された結果物の全体構造上にゲート絶縁膜200を形成する。ここで、ゲート絶縁膜200は、一例として塗布プロセスによって形成した有機高分子絶縁膜等が挙げられる。有機高分子絶縁膜は、単一層で形成されるか、又はこれらが積層された多重層で形成されることが好ましい。
上記塗布プロセスにおいて、ヴィアポスト20は絶縁膜溶液をはじき、凸型ヴィアポスト20はゲート絶縁膜200から突出させることが可能である。
次に、ゲート絶縁膜200上にゲート電極32及び保持容量電極30を形成する。ここで、ゲート電極32及び保持容量電極30は、反転オフセット印刷法で印刷された導電性ペーストを焼成した膜である。凸型ヴィアポスト20を覆うように電極膜を印刷(インク塗布)しても、凸型ヴィアポスト20上で電極膜が断裂し、電極膜と凸型ヴィアポスト20とが離間し、凸型ヴィアポスト20と電気的に絶縁された保持容量電極層30が形成される。従って、保持容量電極層30の形成に当たり、凸型ヴィアポスト20を避けるように保持容量電極層30設計しアライメント調整を行う必要がない。
この時の反転オフセット印刷により形成する電極層(ゲート電極32及び保持容量電極30)の膜厚は、100nm以上1μm以下であることが好ましい。
凸型ヴィアポスト20の表面で膜が破断してヴィアポスト20と絶縁された保持容量電極30、及びゲート電極32が形成された結果物の全体構造上に、層間絶縁膜210を形成する。ここで、層間絶縁膜210は、一例として塗布プロセスによって形成した有機高分子絶縁膜等が挙げられる。有機高分子絶縁膜は、単一層で形成されるか、又はこれらが積層された多重層で形成されることが好ましい。
上記塗布プロセスにおいて、絶縁膜溶液はヴィアポスト20からはじかれ、ヴィアポスト20を層間絶縁膜210から突出させることが可能となる。
尚、電極膜が破断して形成されるヴィアポスト20と保持容量電極30の間の領域(絶縁領域40)の幅は、0.5μm以上5μm以下であることが好ましい。
次に、層間絶縁膜210上に画素電極300を形成する。
画素電極300は、例えば反転オフセット印刷法で印刷された導電性ペーストを焼成した膜等の各種印刷形成膜で形成されることができる。
画素電極300は、絶縁領域40によって保持容量電極層30と絶縁されているヴィアポスト20を介してドレイン電極100と電気的に連結される。これにより、ヴィアポスト20、ドレイン電極100及び画素電極300を含むトップゲートボトムコンタクト型の薄膜トランジスタが形成される。
<比較形態>
従来技術の薄膜トランジスタ及びその製造方法を比較形態として説明する。
また、図6に、比較形態(従来技術)の薄膜トランジスタの構成を説明するための図を示す。(A)は断面図であり、(B)は上面図である。
比較形態の薄膜トランジスタの製造は、ゲート電極32及び保持容量電極層30を形成する工程以外は、上記本発明の一実施形態の薄膜トランジスタと同様である。
比較形態では、保持容量電極層30を、凸型ヴィアポスト20を避けるように設計しアライメント調整を行って印刷することが必要である。
ゲート絶縁膜200上にゲート電極32及び保持容量電極30を形成する際に、保持容量電極層30は、凸型ヴィアポスト20を避けるように設計しアライメント調整を行って反転オフセット印刷によって形成する。
本発明の一実施形態の薄膜トランジスタの断面図である図5(A)と、比較形態の断面図である図6(A)とを比較すると、積層構造についてはほぼ同様である。しかし、これらの上面図である図5(B)と図6(B)を比較すると、保持容量電極層30の形状が大きく異なり、その面積に大きな違いが生じている。これは、比較形態では、凸型ヴィアポスト20上を避けて保持容量電極30を印刷しなければならないため、保持容量電極30の面積を削らざるを得ないのに対し、本発明によれば、凸型ヴィアポスト20を避けて印刷する必要がないため、保持容量電極層30の面積を大きくすることができる。
本発明の一実施形態の薄膜トランジスタは、電子機器に好適である。
当該電子機器としては、プリント配線板、携帯端末、自動車、ロボット、パソコン、プリンタ、カメラ、発光ダイオード照明、ウェアラブルデバイス等が挙げられる。
以上、本発明の実施形態を説明したが、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれる。
次に、本発明の実施形態について、簡易的に作製した1つの具体的な例で詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
実施例1
基材として、ガラス(Corning社製のEagle XG、大きさ:100mm×100mm、厚み:0.7mm)を準備した。次いで、この基板をイソプロピルアルコールで10分超音波洗浄した後に乾燥N2ガスを吹き付け乾燥した。そして、Poly(methyl methacrylate)(PMMA、シグマアルドリッチ445746)を、1−Methoxy−2−propyl acetate(関東化学)に5質量%で溶解させ、樹脂組成物を調製した。上記基材の表面に上述の樹脂組成物をスピンコート法により塗布した後、130℃のホットプレート(アズワン EC−1200NP)上で5分乾燥させ、PMMAによるバッファ膜を形成した。
上記基材の表面に、反転オフセット印刷法にて銀ナノインクを150nmの厚さで成膜し180℃30分焼成し、ソース電極及びドレイン電極を作製した。
次いで、ソース電極及びドレイン電極との間のPMMAバッファ膜上に、インクジェット印刷法によりRegioregular poly(3−hexylt hiophene−2,5−diyl)(P3HT、シグマアルドリッチ698989)をDecahydronaphthalene (和光純薬工業)に1wt%で溶解させた有機半導体インクを塗布し、150℃のホットプレート上で10分乾燥させ、チャネル膜を形成した。
また、ドレイン電極上に、導体組成物インク(銀ナノコロイド(平均粒子径:40nm)と2,3,5,6−テトラフルオロ−4−(トリフルオロメチル)ベンゼンチオールと溶媒(水と1,3−プロパンジオールとグリセリンの混合溶媒)を、質量比39.4:1.5:59.1の割合で混ぜたもの)をインクジェットし、150℃30分間焼成して凸型ヴィアポストを形成した。この時の凸型ヴィアポストの径は30μmであり、高さは5.5μmであった。
次に、ソース電極、ドレイン電極、及び凸型ヴィアポストが形成された結果物の全体構造上に、上記と同様の方法でPMMAゲート絶縁膜を形成した。ゲート絶縁膜表面を顕微鏡(オリンパス社 MX61)で観察すると、ヴィアポスト上のゲート絶縁膜は開孔を示しており、ヴィアポストの頭部がゲート絶縁膜から露出していた。
そして、ゲート絶縁膜上に反転オフセット印刷法にて銀ナノインクを150nmの厚さで成膜し150℃60分焼成し、ゲート電極及び保持容量電極を作製した。この際に、保持容量電極層を形成するインクは、凸型ヴィアポスト上も覆うように印刷した。このようにして形成した保持容量電極層は、凸型ヴィアポスト上で膜が破断し、保持容量電極層と凸型ヴィアポストが電気的に絶縁されていることが確認できた。電極層の破断した幅は、3μmであった。
上記結果物の全体構造上に、再度上記と同様の方法でPMMA層間絶縁膜を形成した。層間絶縁膜表面を顕微鏡で観察すると、ヴィアポスト上で破断した電極層上の層間絶縁膜は開孔を示しており、ヴィアポストの頭部が層間絶縁膜から露出していた。
層間絶縁膜上に、反転オフセット印刷法にて銀ナノインクを150nmの厚さで成膜し150℃60分焼成し、画素電極を作製した。画素電極は、ヴィアポスト及びヴィアポスト上の破断した電極層を通じてドレイン電極と電気的に連結されていることが確認できた。これにより、ヴィアポスト及びヴィアポスト上の破断した電極層によって連結されたドレイン電極及び画素電極を含むトップゲートボトムコンタクト型の薄膜トランジスタが形成できた。得られたトランジスタについて、ソース電極及びドレイン電極に接続させた引き出し線に、それぞれ測定用のプローブを接触させ、半導体パラメーターアナライザー(アジレント社B1500A)を用いてトランジスタ特性を測定した。その結果、作製したトランジスタはソース電極及びドレイン電極間の電位差に応じて電流値が増大し、ゲート電圧がそれを制御可能な正常の動作を示した。
本発明の一実施形態の積層配線部材は、薄膜トランジスタ等の半導体素子の部分構造として有用である。
10 基板、電極層を有する基板
12 バッファ層
20 凸型ヴィアポスト
30 電極膜、電極層、中間電極層、保持容量電極層
32 ゲート電極
40 絶縁領域
100 下部電極、ドレイン電極
110 ソース電極
150 チャネル層、チャネル部、半導体層
200 第1の絶縁層、ゲート絶縁膜、ゲート絶縁層
210 第2の絶縁層、層間絶縁膜、層間絶縁層
300 上部電極、画素電極

Claims (11)

  1. 基板上に、凸型ヴィアポストを形成する工程、
    前記凸型ヴィアポストを覆うように、反転オフセット印刷によって前記基板上に電極膜を形成する工程、及び
    前記電極膜を、前記凸型ヴィアポストの表面で断裂させ、前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと電極層とが離間する絶縁領域を形成する工程
    を有する積層配線部材の製造方法。
  2. 基板上の下部電極に電気的に連結する凸型ヴィアポストを形成する工程、
    前記凸型ヴィアポストを形成した基板上に、第1の絶縁層を形成し、前記凸型ヴィアポストの頭部を前記第1の絶縁層から露出させる工程、
    前記第1の絶縁層を形成した基板上に、前記凸型ヴィアポストの頭部を覆うように反転オフセット印刷によって電極膜を形成する工程、
    前記電極膜を前記凸型ヴィアポストの表面で断裂させて、前記凸型ヴィアポスト周囲に、前記凸型ヴィアポストと中間電極層とが離間する絶縁領域を形成する工程、
    前記中間電極層を形成した基板上に、第2の絶縁膜を形成し、前記凸型ヴィアポストの頭部を前記第2の絶縁層から露出させる工程、及び
    前記凸型ヴィアポストの頭部に電気的に連結する上部電極を形成する工程
    を含む積層配線部材の製造方法。
  3. 前記凸型ヴィアポストの径が、20μm以上100μm以下であり、高さが5μm以上15μm以下である請求項又はに記載の積層配線部材の製造方法。
  4. 前記反転オフセット印刷により形成される前記電極膜の膜厚が、100nm以上2μm以下である請求項のいずれかに記載の積層配線部材の製造方法。
  5. 前記凸型ヴィアポストが、金属粒子を含むインク組成物を印刷し焼成することにより形成される請求項のいずれかに記載の積層配線部材の製造方法。
  6. 前記凸型ヴィアポストの表面に、撥液材料が露出している請求項のいずれかに記載の積層配線部材の製造方法。
  7. 前記撥液材料が、フッ素含有化合物である請求項に記載の積層配線部材の製造方法。
  8. 前記撥液材料が、フッ素含有チオール化合物である請求項又はに記載の積層配線部材の製造方法。
  9. 薄膜トランジスタに用いられる積層配線部材を、請求項1〜8のいずれかに記載の積層配線部材の製造方法によって製造することを含む、薄膜トランジスタの製造方法
  10. 電子機器に用いられる薄膜トランジスタを、請求項9に記載の薄膜トランジスタの製造方法によって製造することを含む、電子機器の製造方法
  11. 前記電子機器が、プリント配線板、携帯端末、自動車、ロボット、パソコン、プリンタ、カメラ、発光ダイオード照明又はウェアラブルデバイスである請求項10に記載の電子機器の製造方法
JP2016129895A 2016-06-30 2016-06-30 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 Expired - Fee Related JP6612690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016129895A JP6612690B2 (ja) 2016-06-30 2016-06-30 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016129895A JP6612690B2 (ja) 2016-06-30 2016-06-30 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器

Publications (2)

Publication Number Publication Date
JP2018006506A JP2018006506A (ja) 2018-01-11
JP6612690B2 true JP6612690B2 (ja) 2019-11-27

Family

ID=60949841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016129895A Expired - Fee Related JP6612690B2 (ja) 2016-06-30 2016-06-30 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器

Country Status (1)

Country Link
JP (1) JP6612690B2 (ja)

Also Published As

Publication number Publication date
JP2018006506A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
KR101282534B1 (ko) 적층 구조체, 전자 소자, 및 표시 장치
JP5168845B2 (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
TWI383503B (zh) A pattern forming method, a manufacturing method of a semiconductor device, and a semiconductor device
JP4984416B2 (ja) 薄膜トランジスタの製造方法
JP2009076791A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP4652866B2 (ja) 有機トランジスタ
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
JP2021117994A (ja) 無線通信デバイス、およびその製造方法
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP6612690B2 (ja) 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器
JP5449736B2 (ja) ボトムゲート型有機薄膜トランジスタ及びその製造方法
JP2010045369A (ja) ピンホールアンダーカット部を含む装置と工程
JP2009026901A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP6002817B2 (ja) 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子
JP2008177398A (ja) 有機薄膜トランジスタ及びそれを用いた集積回路
TWI313513B (en) Thin-film transistor and fabrication method thereof
JP6649765B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP6877345B2 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP5017339B2 (ja) 有機トランジスタの製造方法
WO2020170925A1 (ja) 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
JP2017157835A (ja) 積層配線部材、積層配線部材の製造方法、半導体素子及び電子機器
JP2008109100A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2016103620A (ja) 積層配線部材、半導体素子およびこれらの製造方法、並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191031

R150 Certificate of patent or registration of utility model

Ref document number: 6612690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees