JP6612690B2 - 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 - Google Patents
積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 Download PDFInfo
- Publication number
- JP6612690B2 JP6612690B2 JP2016129895A JP2016129895A JP6612690B2 JP 6612690 B2 JP6612690 B2 JP 6612690B2 JP 2016129895 A JP2016129895 A JP 2016129895A JP 2016129895 A JP2016129895 A JP 2016129895A JP 6612690 B2 JP6612690 B2 JP 6612690B2
- Authority
- JP
- Japan
- Prior art keywords
- via post
- convex via
- wiring member
- electrode
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
また、特許文献3、4には、反転オフセット印刷法を用いた場合には、底当りによるパターン抜けを防止する手法が記載されている。
1.基板上に、
凸型ヴィアポストと、
電極層と、
前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと前記電極層とが離間している絶縁領域と、
を有する積層配線部材であって、
前記絶縁領域は、前記凸型ヴィアポスト上を覆って前記基板上に反転オフセット印刷された電極膜が前記凸型ヴィアポストの表面で断裂されることによって形成されている積層配線部材。
2.下部電極及び上部電極と、その間に、
2層の絶縁層と、
前記2層の絶縁膜の間にある、中間電極層と、
前記下部電極と前記上部電極とを電気的に連結する凸型ヴィアポストと、
前記凸型ヴィアポストの側壁周囲において、前記凸型ヴィアポストと前記中間電極層とが離間している絶縁領域と、
を有する積層配線部材であって、
前記絶縁領域は、前記凸型ヴィアポスト上を覆って反転オフセット印刷された電極膜が前記凸型ヴィアポストの表面で断裂されることによって形成されている積層配線部材。
3.基板上に、凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを覆うように、反転オフセット印刷によって前記基板上に電極膜を形成する工程、及び
前記電極膜を、前記凸型ヴィアポストの表面で断裂させ、前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと電極層とが離間する絶縁領域を形成する工程
を有する積層配線部材の製造方法。
4.基板上の下部電極に電気的に連結する凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを形成した基板上に、第1の絶縁層を形成し、前記凸型ヴィアポストの頭部を前記第1の絶縁層から露出させる工程、
前記第1の絶縁層を形成した基板上に、前記凸型ヴィアポストの頭部を覆うように反転オフセット印刷によって電極膜を形成する工程、
前記電極膜を前記凸型ヴィアポストの表面で断裂させて、前記凸型ヴィアポスト周囲に、前記凸型ヴィアポストと中間電極層とが離間する絶縁領域を形成する工程、
前記中間電極層を形成した基板上に、第2の絶縁膜を形成し、前記凸型ヴィアポストの頭部を前記第2の絶縁層から露出させる工程、及び
前記凸型ヴィアポストの頭部に電気的に連結する上部電極を形成する工程
を含む積層配線部材の製造方法。
5.前記凸型ヴィアポストの径が、20μm以上100μm以下であり、高さが5μm以上15μm以下である3又は4に記載の積層配線部材の製造方法。
6.前記反転オフセット印刷により形成される前記電極膜の膜厚が、100nm以上2μm以下である3〜5のいずれかに記載の積層配線部材の製造方法。
7.前記凸型ヴィアポストが、金属粒子を含むインク組成物を印刷し焼成することにより形成される3〜6のいずれかに記載の積層配線部材の製造方法。
8.前記凸型ヴィアポストの表面に、撥液材料が露出している3〜7のいずれかに記載の積層配線部材の製造方法。
9.前記撥液材料が、フッ素含有化合物である8に記載の積層配線部材の製造方法。
10.前記撥液材料が、フッ素含有チオール化合物である8又は9に記載の積層配線部材の製造方法。
11.1又は2に記載の積層配線部材を用いた薄膜トランジスタ。
12.11に記載の薄膜トランジスタを用いた電子機器。
13.プリント配線板、携帯端末、自動車、ロボット、パソコン、プリンタ、カメラ、発光ダイオード照明又はウェアラブルデバイスである12に記載の電子機器。
基板上に、
凸型ヴィアポストと、
電極層と、
前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと前記電極層とが離間している絶縁領域と、
を有する積層配線部材であって、
前記絶縁領域は、前記凸型ヴィアポスト上を覆って前記基板上に反転オフセット印刷された電極膜が前記凸型ヴィアポストの表面で断裂されることによって形成されていることを特徴とする。
基板上に、凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを覆うように、反転オフセット印刷によって前記基板上に電極膜を形成する工程、及び
前記電極膜を、前記凸型ヴィアポストの表面で断裂させ、前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと電極層とが離間する絶縁領域を形成する工程
を有することを特徴とする。
上記の反転オフセット印刷によって印刷された電極膜の断裂を利用することで、凸型ヴィアポストを避けるように電極膜の位置を設計する必要がなくなり、凸型ヴィアポストを覆うように基板一面に導電性インクを印刷しても、凸型ヴィアポストと電極層との間に絶縁領域を確保できるため、従来のような高いアライメント精度を求められることがない。
図1は、本発明の一実施形態に係る積層配線部材の製造工程を示す断面図であり、図2はその上面図である。図1及び2における各段階(A)、(B)及び(C)は互いに一致している。
図1(B)及び図2(B)は、凸型ヴィアポスト20を覆うように、反転オフセット印刷によって前記基板10上に電極膜30形成用のインクを塗布した直後の様子を示す。
図1(C)及び図2(C)は、電極膜30が凸型ヴィアポスト20の表面で断裂し、凸型ヴィアポスト20の側壁と電極膜20とが離間した領域40、即ち、絶縁領域40及び電極層30が形成されたところを示す。図2(C)のように、凸型ヴィアポスト20の側壁周囲に、電極層30と離間された絶縁領域40が形成される。
図1(C)では、凸型ヴィアポスト20の頭部を覆うように電極層30形成用インクの一部が残っている。この電極層30形成用インクは凸型ヴィアポスト20と一体となって、その上に形成される電極膜と電気的に連結することができる。
そのため、従来は凸型ヴィアポスト20の周囲には電極膜30を印刷しない領域、即ち、絶縁領域40をある程度広い面積で設けることが必要であった。
特許文献1〜4においては、反転オフセット印刷のインク断裂によるパターン抜けを防止することが課題となっていたが、これを積極的に利用するという概念は無かった。本発明は反転オフセット印刷のインク断裂を積極的に利用するものである。
また、本発明の第1の製造方法によれば、従来に比べて非常に小さな面積で絶縁領域40を形成できるため、電極層30(保持容量電極層)面積を従来に比べて大きく取ることができ、設計の自由度が大きくなるという第2の利点を有する。
具体的な凸型のヴィアポストの縦断面形状としては、半円形状、半楕円形状、台形状、四角形状等が挙げられる。また、これらの形状は中央に平坦部又は窪みを有していてもよい。
さらに反転オフセット印刷により形成する電極膜厚は100nm以上2μm以下であることが好ましく、130nm以上500nm以下であることがより好ましい。これらの範囲内であれば、反転オフセット印刷により形成された電極膜を凸型ヴィアポストの表面で断裂させることが可能となる。
具体的に「凸型のヴィアポストの大きさ」とは、図1(A)においてuで示される距離をいう。「凸型のヴィアポストの高さ」とは、凸型のヴィアポストの縦断面形状において絶縁膜の垂直方向の距離が最大となる部分の値をいい、図1(A)においてxで示される距離をいう。
凸型ヴィアポストは、金属粒子を含むインク組成物(以下、導体組成物インクという場合がある)を印刷し焼成することにより形成されることが好ましい。
金属粒子の金属種としては、銀、銅、水銀、スズ、インジウム、ニッケル、パラジウム、白金、及び金等が挙げられる。これらは1種を単独で用いてもよく、2種以上を併用してもよい。これらの中でも、後述する撥液材料との親和性の観点から、銀が特に好ましい。
金属粒子は、平均粒子径が1nm以上1000nm以下であることが好ましい。また、直径50nm以下の金属ナノワイヤーを含んでもよい。金属粒子の平均粒子径は、透過型電子顕微鏡(TEM)観察により測定できる。具体的には、50個程度の粒子を含む視野において、全ての粒子の投影面積円相当径を測定し、その平均を算出する方法が挙げられる。
撥液材料は、凸型のヴィアポスト(導電体)表面に撥液性を付与するものである。
撥液材料としては、例えばフッ素含有化合物であり、フッ素含有チオール化合物であると好ましい。フッ素含有チオール化合物は、金属粒子の導電性を確保しつつ、金属粒子に撥液性をもたらすことができる。従って、凸型のヴィアポスト(導電体)は導電性と撥液性を両立できる。
溶媒としては、水、アルコール系溶媒(モノアルコール系溶媒、ジオール系溶媒、多価アルコール系溶媒等)、炭化水素系溶媒、ケトン系溶媒、エステル系溶媒、エーテル系溶媒、グライム系溶媒、ハロゲン系溶媒等が挙げられる。これらの溶媒は、1種を単独で用いてもよく、2種以上を混合して用いてもよい。これらの中でも、印刷性の観点から、アルコール系溶媒が好ましい。
表面張力が25℃において40mN/m以上65mN/m以下のアルコール系溶媒としては、エチレングリコール、グリセリン、1,3−プロパンジオール等が挙げられる。これらの中でも、1,3プロパンジオールが特に好ましい。
各種任意成分としては、分散剤等が挙げられる。
これらの任意成分は、導体組成物インク全量に対して、10質量%以下であることが好ましい。
凸型のヴィアポストの表面エネルギーは、例えば撥液材料の含有量によって調整される。表面エネルギーが下限値よりも小さいと凸型のヴィアポスト中の金属粒子が凝集している恐れがある。一方、表面エネルギーが上限値よりも大きいと、撥液性が低下し、ゲート絶縁層を開孔することができなくなる恐れがある。
尚、本実施形態における表面エネルギーは、例えば、測定対象上に1マイクロリットルの液体を滴下し、滴下した液滴の形状を側面より観測し、液滴と測定対象とのなす角を計測することにより接触角を測定し、各溶媒にて測定した接触角の値から北崎、畑の拡張Fowkes式に基づく幾何学平均法による解析(北崎寧昭、畑敏雄ら、日本接着協会誌、第8巻(3)131−141頁(1972年))で求めた値を言う。
本実施形態における接触角は、例えば、井元製作所製接触角測定装置や、協和界面科学製接触角計DM−901を用いて測定することができる。
導体組成物インクからなる塗布膜の焼成方法としては、導体組成物インクに含まれる溶媒を除去し、導体組成物インクを固化することができれば特に限定されず、一般的な焼成方法を用いることができる。具体的には、ホットプレート等を用いて焼成することができる。
焼成前又は焼成中において、超音波等を照射して凸型ヴィアポストの表面への撥液材料の移行を促進させる処理を行なってもよい。
焼成温度としては、導体組成物インクに含まれる溶媒を除去することが可能な温度であれば特に限定されないが、100℃以上220℃以下であることが好ましく、120℃以上200℃以下であることがより好ましい。焼成温度が高すぎる場合は、金属粒子が劣化して所望の導電性を示すことが困難となるおそれがある。また、焼成温度が低すぎる場合、凸型のヴィアポストに溶媒が残存することにより、後述する絶縁層形成工程において絶縁層に不純物が混入するおそれがある。
焼成時間が短すぎると、導体組成物インクが撥液材料を含む場合に、撥液材料が十分に移行することが困難であるため、凸型のヴィアポストの撥液性を良好なものとすることが困難となるおそれがある。また、焼成時間が長すぎると、金属粒子等が劣化して所望の導電性を示すことが困難となるおそれがある他、生産性が低下するおそれがある。
下部電極及び上部電極と、その間に、
2層の絶縁層と、
前記2層の絶縁膜の間にある、中間電極層と、
前記下部電極と前記上部電極とを電気的に連結する凸型ヴィアポストと、
前記凸型ヴィアポストの側壁周囲において、前記凸型ヴィアポストと前記中間電極層とが離間している絶縁領域と、
を有する積層配線部材であって、
前記絶縁領域は、前記凸型ヴィアポスト上を覆って反転オフセット印刷された電極膜が前記凸型ヴィアポストの表面で断裂されることによって形成されていることを特徴とする。
基板上の下部電極に電気的に連結する凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを形成した基板上に、第1の絶縁層を形成し、前記凸型ヴィアポストの頭部を前記第1の絶縁層から露出させる工程、
前記第1の絶縁層を形成した基板上に、前記凸型ヴィアポストの頭部を覆うように反転オフセット印刷によって電極膜を形成する工程、
前記電極膜を前記凸型ヴィアポストの表面で断裂させて、前記凸型ヴィアポスト周囲に、前記凸型ヴィアポストと中間電極層とが離間する絶縁領域を形成する工程、
前記中間電極層を形成した基板上に、第2の絶縁膜を形成し、前記凸型ヴィアポストの頭部を前記第2の絶縁層から露出させる工程、及び
前記凸型ヴィアポストの頭部に電気的に連結する上部電極を形成する工程
を含むことを特徴とする。
下記に説明される実施形態は、様々な他の形態に変形されることができ、本発明の範囲が下記に説明される実施形態に限定されるものではない。本発明の実施形態は、当該技術分野における通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。図面において、層領域の厚さは、明確性を図るために、実際厚さに比べて誇張して図示することができる。また、層が他の層又は基板上にあると言及された場合、これは、他の層又は基板上に直接形成されることができるか、又はそれらの間に第3の層を介在させることもできる。実施形態の全体にわたって同一の参照符号は、同一の構成要素及び対応する構成要素を示す。
図4(B)は、凸型ヴィアポスト20を設けた下部電極100上に第1の絶縁層200を形成したところを示す。絶縁層200を形成する材料が、凸型ヴィアポスト20を覆うように塗布されても、ヴィアポスト20表面ではじかれてヴィアポスト20の頭部は絶縁層200から露出する。
尚、中間電極層30形成用インクの一部が、凸型ヴィアポスト20の頭部上に残っていてもよいし、残っていなくてもよい。
図4(C)では、凸型ヴィアポスト20の頭部を覆うように中間電極層30形成用インクの一部が残っているが、これは凸型ヴィアポスト20と一体となって、その上に形成される上部電極300と電気的に連結することができる。
このようにして得られた積層配線部材は、下部電極100と上部電極300とが凸型ヴィアポスト20によって電気的に連結されるが、中間電極層30との間は絶縁された構造となる。
本発明の第2の積層配線部材における凸型ヴィアポスト20との間に絶縁領域40を有する中間電極層30が、薄膜トランジスタにおける保持容量電極層である場合に特に好適に用いることができる。
本発明の一実施形態に係る薄膜トランジスタは、上記本発明の一実施形態に係る積層配線部材を用いたことを特徴とする。
本発明の一実施形態に係る薄膜トランジスタの製造方法では、ドレイン電極(図4における下部電極100に対応)上に金属粒子を含む組成物(以下、導体組成物インクという場合がある)を印刷し焼成することにより凸型ヴィアポストを形成し、当該凸型ヴィアポストがドレイン電極と画素電極(図4における上部電極300に対応)を電気的に連結する。これによりトップゲートボトムコンタクト型構造の薄膜トランジスタを製造することができる。
また、図5に、本発明の一実施形態に係る薄膜トランジスタの構成を説明するための図を示す。(A)は断面図であり、(B)は上面図である。
基板10は、一例として、ガラス基板又はプラスチック基板であることができる。バッファ膜12は、基板10から発生する水分又は不純物の拡散を防止するためのものであって、一例として、有機高分子絶縁膜、シリコン酸化膜、シリコン窒化膜、若しくはアルミニウム酸化膜の単一層で形成されるか、又は、これらを積層した多重層で形成されることができる。
上記塗布プロセスにおいて、ヴィアポスト20は絶縁膜溶液をはじき、凸型ヴィアポスト20はゲート絶縁膜200から突出させることが可能である。
この時の反転オフセット印刷により形成する電極層(ゲート電極32及び保持容量電極30)の膜厚は、100nm以上1μm以下であることが好ましい。
上記塗布プロセスにおいて、絶縁膜溶液はヴィアポスト20からはじかれ、ヴィアポスト20を層間絶縁膜210から突出させることが可能となる。
尚、電極膜が破断して形成されるヴィアポスト20と保持容量電極30の間の領域(絶縁領域40)の幅は、0.5μm以上5μm以下であることが好ましい。
画素電極300は、例えば反転オフセット印刷法で印刷された導電性ペーストを焼成した膜等の各種印刷形成膜で形成されることができる。
従来技術の薄膜トランジスタ及びその製造方法を比較形態として説明する。
また、図6に、比較形態(従来技術)の薄膜トランジスタの構成を説明するための図を示す。(A)は断面図であり、(B)は上面図である。
比較形態の薄膜トランジスタの製造は、ゲート電極32及び保持容量電極層30を形成する工程以外は、上記本発明の一実施形態の薄膜トランジスタと同様である。
比較形態では、保持容量電極層30を、凸型ヴィアポスト20を避けるように設計しアライメント調整を行って印刷することが必要である。
当該電子機器としては、プリント配線板、携帯端末、自動車、ロボット、パソコン、プリンタ、カメラ、発光ダイオード照明、ウェアラブルデバイス等が挙げられる。
基材として、ガラス(Corning社製のEagle XG、大きさ:100mm×100mm、厚み:0.7mm)を準備した。次いで、この基板をイソプロピルアルコールで10分超音波洗浄した後に乾燥N2ガスを吹き付け乾燥した。そして、Poly(methyl methacrylate)(PMMA、シグマアルドリッチ445746)を、1−Methoxy−2−propyl acetate(関東化学)に5質量%で溶解させ、樹脂組成物を調製した。上記基材の表面に上述の樹脂組成物をスピンコート法により塗布した後、130℃のホットプレート(アズワン EC−1200NP)上で5分乾燥させ、PMMAによるバッファ膜を形成した。
上記基材の表面に、反転オフセット印刷法にて銀ナノインクを150nmの厚さで成膜し180℃30分焼成し、ソース電極及びドレイン電極を作製した。
次に、ソース電極、ドレイン電極、及び凸型ヴィアポストが形成された結果物の全体構造上に、上記と同様の方法でPMMAゲート絶縁膜を形成した。ゲート絶縁膜表面を顕微鏡(オリンパス社 MX61)で観察すると、ヴィアポスト上のゲート絶縁膜は開孔を示しており、ヴィアポストの頭部がゲート絶縁膜から露出していた。
12 バッファ層
20 凸型ヴィアポスト
30 電極膜、電極層、中間電極層、保持容量電極層
32 ゲート電極
40 絶縁領域
100 下部電極、ドレイン電極
110 ソース電極
150 チャネル層、チャネル部、半導体層
200 第1の絶縁層、ゲート絶縁膜、ゲート絶縁層
210 第2の絶縁層、層間絶縁膜、層間絶縁層
300 上部電極、画素電極
Claims (11)
- 基板上に、凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを覆うように、反転オフセット印刷によって前記基板上に電極膜を形成する工程、及び
前記電極膜を、前記凸型ヴィアポストの表面で断裂させ、前記凸型ヴィアポストの側壁周囲に、前記凸型ヴィアポストと電極層とが離間する絶縁領域を形成する工程
を有する積層配線部材の製造方法。 - 基板上の下部電極に電気的に連結する凸型ヴィアポストを形成する工程、
前記凸型ヴィアポストを形成した基板上に、第1の絶縁層を形成し、前記凸型ヴィアポストの頭部を前記第1の絶縁層から露出させる工程、
前記第1の絶縁層を形成した基板上に、前記凸型ヴィアポストの頭部を覆うように反転オフセット印刷によって電極膜を形成する工程、
前記電極膜を前記凸型ヴィアポストの表面で断裂させて、前記凸型ヴィアポスト周囲に、前記凸型ヴィアポストと中間電極層とが離間する絶縁領域を形成する工程、
前記中間電極層を形成した基板上に、第2の絶縁膜を形成し、前記凸型ヴィアポストの頭部を前記第2の絶縁層から露出させる工程、及び
前記凸型ヴィアポストの頭部に電気的に連結する上部電極を形成する工程
を含む積層配線部材の製造方法。 - 前記凸型ヴィアポストの径が、20μm以上100μm以下であり、高さが5μm以上15μm以下である請求項1又は2に記載の積層配線部材の製造方法。
- 前記反転オフセット印刷により形成される前記電極膜の膜厚が、100nm以上2μm以下である請求項1〜3のいずれかに記載の積層配線部材の製造方法。
- 前記凸型ヴィアポストが、金属粒子を含むインク組成物を印刷し焼成することにより形成される請求項1〜4のいずれかに記載の積層配線部材の製造方法。
- 前記凸型ヴィアポストの表面に、撥液材料が露出している請求項1〜5のいずれかに記載の積層配線部材の製造方法。
- 前記撥液材料が、フッ素含有化合物である請求項6に記載の積層配線部材の製造方法。
- 前記撥液材料が、フッ素含有チオール化合物である請求項6又は7に記載の積層配線部材の製造方法。
- 薄膜トランジスタに用いられる積層配線部材を、請求項1〜8のいずれかに記載の積層配線部材の製造方法によって製造することを含む、薄膜トランジスタの製造方法。
- 電子機器に用いられる薄膜トランジスタを、請求項9に記載の薄膜トランジスタの製造方法によって製造することを含む、電子機器の製造方法。
- 前記電子機器が、プリント配線板、携帯端末、自動車、ロボット、パソコン、プリンタ、カメラ、発光ダイオード照明又はウェアラブルデバイスである請求項10に記載の電子機器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129895A JP6612690B2 (ja) | 2016-06-30 | 2016-06-30 | 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129895A JP6612690B2 (ja) | 2016-06-30 | 2016-06-30 | 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006506A JP2018006506A (ja) | 2018-01-11 |
JP6612690B2 true JP6612690B2 (ja) | 2019-11-27 |
Family
ID=60949841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016129895A Expired - Fee Related JP6612690B2 (ja) | 2016-06-30 | 2016-06-30 | 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6612690B2 (ja) |
-
2016
- 2016-06-30 JP JP2016129895A patent/JP6612690B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018006506A (ja) | 2018-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101282534B1 (ko) | 적층 구조체, 전자 소자, 및 표시 장치 | |
JP5168845B2 (ja) | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 | |
JP6115008B2 (ja) | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 | |
TWI383503B (zh) | A pattern forming method, a manufacturing method of a semiconductor device, and a semiconductor device | |
JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2009076791A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP4652866B2 (ja) | 有機トランジスタ | |
JP6491086B2 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP2021117994A (ja) | 無線通信デバイス、およびその製造方法 | |
JP5332145B2 (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP6612690B2 (ja) | 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 | |
JP5449736B2 (ja) | ボトムゲート型有機薄膜トランジスタ及びその製造方法 | |
JP2010045369A (ja) | ピンホールアンダーカット部を含む装置と工程 | |
JP2009026901A (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP6002817B2 (ja) | 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子 | |
JP2008177398A (ja) | 有機薄膜トランジスタ及びそれを用いた集積回路 | |
TWI313513B (en) | Thin-film transistor and fabrication method thereof | |
JP6649765B2 (ja) | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
JP6877345B2 (ja) | 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材 | |
JP5017339B2 (ja) | 有機トランジスタの製造方法 | |
WO2020170925A1 (ja) | 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置 | |
JP2017157835A (ja) | 積層配線部材、積層配線部材の製造方法、半導体素子及び電子機器 | |
JP2008109100A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6627437B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
JP2016103620A (ja) | 積層配線部材、半導体素子およびこれらの製造方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6612690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |