JP2008109100A - 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ - Google Patents
有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ Download PDFInfo
- Publication number
- JP2008109100A JP2008109100A JP2007234630A JP2007234630A JP2008109100A JP 2008109100 A JP2008109100 A JP 2008109100A JP 2007234630 A JP2007234630 A JP 2007234630A JP 2007234630 A JP2007234630 A JP 2007234630A JP 2008109100 A JP2008109100 A JP 2008109100A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- partition wall
- insulating
- insulating partition
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成され、かつ層間絶縁層としての機能を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、上記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることを特徴とする、有機半導体素子を提供することにより、上記課題を解決するものである。
【選択図】図1
Description
また、本発明においては上記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることにより、仮に高い生産性を有するインクジェット法を用いて、上記開口部内に有機半導体層を形成する場合であっても、上記開口部内に形成される有機半導体層の厚みを均一にすることができるため、トランジスタ性能に優れた有機半導体トランジスタを作製することができる。
このようなことから、本発明によればトランジスタ性能が良好な有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
また、本態様においては上記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることにより、仮に高い生産性を有するインクジェット法を用いて、上記開口部内にゲート絶縁層を形成する場合であっても、上記開口部内に形成されるゲート絶縁層の厚みを均一にすることができるため、トランジスタ性能に優れた有機半導体トランジスタを作製することができる。
このようなことから、本態様によればトランジスタ性能が良好な有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
このため、本発明によればトランジスタ性能が良好な有機半導体トランジスタを備える有機半導体素子を高生産性で製造することができる。
このため、本発明によればトランジスタ性能が良好な有機半導体トランジスタを備える有機半導体素子を高生産性で製造することができる。
まず、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、トップゲート型の有機半導体トランジスタを備えるものと、ボトムゲート型の有機半導体トランジスタを備えるものとの2態様に分類することができる。
以下、各態様に分けて本発明の有機半導体素子について説明する。
まず、本発明の第1態様の有機半導体素子について説明する。本態様の有機半導体素子は、トップゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成され、かつ層間絶縁層としての機能を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するものであって、上記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることを特徴とするものである。
ここで、本態様において絶縁性隔壁部の高さが上記範囲内であることにより、開口部内に形成される有機半導体層の厚みを均一にすることができる理由について説明する。図2は、絶縁性隔壁部の開口部内に有機半導体層を形成する場合の一例を示す概略図である。図2(a)は、絶縁性隔壁部の高さが従来のように高い場合の例であり、図2(b)は絶縁生成隔壁部の高さが本態様のように低い場合の例である。
図2(a)に例示するように、絶縁性隔壁部4の高さが高い場合、開口部内に有機半導体材料を含有する有機半導体層形成用塗工液5’を塗布した後、これを乾燥すると乾燥速度差の影響により、開口部の壁面に有機半導体材料が偏在するように有機半導体層5が形成されてしまう結果、有機半導体層5の厚みが不均一となり、ソース電極2およびドレイン電極3によって構成されるチャネル領域上に必要な厚みの有機半導体層5を形成することが困難になる。また、開口部の壁面付近に形成される有機半導体層5の厚みが局所的に高くなってしまい、この付近からリーク電流が生じてトランジスタ性能が損なわれるという問題があった。
しかしながら、図2(b)に例示するように絶縁性隔壁部4の高さを低くすることによって、有機半導体層形成用塗工液5’の乾燥に伴って、有機半導体材料が絶縁性隔壁部4の壁面に偏在することを防止することができるため、上記チャネル領域上に必要な厚みで均一な有機半導体層5を形成することができるようになるのである。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
まず、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなり、かつ、少なくとも後述するソース電極およびドレイン電極によって構成されるチャネル領域上が開口部となるように形成されたものである。また、本態様に用いられる絶縁性隔壁部は、高さが0.1μm〜1.5μmの範囲内であることを特徴とするものである。また、本態様に用いられる絶縁性隔壁部は層間絶縁層をとしての機能を備えるものである。
以下、このような絶縁性隔壁部について説明する。
ここで、本態様に用いられる絶縁性隔壁部の高さとしては、上記範囲内であれば特に限定されるものではないが、なかでも0.1μm〜1.5μmの範囲内であることが好ましく、0.1μm 〜 0.5μm の範囲内であることがより好ましい。
すなわち、上記絶縁性隔壁部の開口部内には後述する有機半導体層やゲート絶縁層が形成されることになるが、上記開口部の壁面近傍においてはこのような有機半導体層やゲート絶縁層の厚みのバラツキが大きくなる傾向にある。したがって、本発明における絶縁性隔壁部が、チャネル領域の一部が開口部内に収納されるように形成されている場合は、当該厚みのバラツキの影響によりトランジスタ性能が損なわれる可能性がある。しかしながら、チャネル領域の全部が開口部内に収納されるように形成されている場合は、このような問題が少ないからである。
1)まず、評価対象となる絶縁性材料を電極でサンドイッチした構造の素子を作製する。
2)次に、上部電極-下部電極間に0〜300Vの電圧Vを印加し、上部電極-下部電極間を流れる電流値Iを計測する。
3)得られた電流値Iのデータを元に、横軸を電界強度E(印加電圧Vを絶縁層の膜厚dで割ったもの)、縦軸を絶縁層の抵抗値R(印加電圧を電流値で割ったもの)としてプロットする。そのグラフを元に急激に抵抗値Rが低下する電界強度の値E0を絶縁破壊強さとする。
ここで、上記体積固有抵抗値は、JIS K 6911に準じて測定した値を示すものとする。
ここで、上記「撥液性」とは、本態様の有機半導体素子を製造する際に、上記絶縁性隔壁部の開口部内に塗工される塗工液に対する撥液性を意味するものである。
ここで、上記接触角は、例えば、協和界面科学社製:Drop Master 700を用いて測定することができる。
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、後述するソース電極およびドレイン電極上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
以下、本態様に用いられる有機半導体層について説明する。
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、上述した有機半導体層上に積層されるように形成されるものであり、絶縁性樹脂材料からなるものである。
以下、本態様に用いられるゲート絶縁層について詳細に説明する。
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上述したゲート絶縁層上に形成されるものである。
以下、本態様に用いられるゲート電極について説明する。
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、後述する基板上に形成されるものであり、チャネル領域を構成するものである。
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
ここで、本態様に用いられる基板が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、本態様の有機半導体素子に所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記ゲート電極上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を挙げることができる。
本態様の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ELディスプレイ装置等を挙げることができる。
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B−1:第1態様の有機半導体素子の製造方法」の項において説明する方法を用いることができる。
次に、本発明の第2態様の有機半導体素子について説明する。本態様の有機半導体素子は、ボトムゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極上に形成され、開口部を備え、かつ層間絶縁層としての機能を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたソース電極およびドレイン電極と、を有するものであって、上記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることを特徴とするものである。
このような例において本態様の有機半導体素子11は、上記絶縁性隔壁部4の高さが0.1μm〜1.5μmの範囲内であることを特徴とするものである。
また、本態様においては上記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることにより、仮に高い生産性を有するインクジェット法を用いて、上記開口部内にゲート絶縁層を形成する場合であっても、上記開口部内に形成されるゲート絶縁層の厚みを均一にすることができるため、トランジスタ性能に優れた有機半導体トランジスタを作製することができる。
ここで、本態様において絶縁性隔壁部の高さが上記範囲内であることにより、開口部内に形成されるゲート絶縁層の厚みを均一にすることができる理由について説明する。図5は、絶縁性隔壁部の開口部内にゲート絶縁層を形成する場合の一例を示す概略図である。図5(a)は、絶縁性隔壁部の高さが従来のように高い場合の例であり、図5(b)は絶縁生成隔壁部の高さが本態様のように低い場合の例である。
図5(a)に例示するように、絶縁性隔壁部4の高さが高い場合、開口部内に絶縁性樹脂材料を含有するゲート絶縁層形成用塗工液6’を塗布した後、これを乾燥すると乾燥速度差の影響により、開口部の壁面に絶縁性樹脂材料が偏在するようにゲート絶縁層6が形成されてしまう結果、ゲート絶縁層6の厚みが不均一となり、ソース電極2およびドレイン電極3によって構成されるチャネル領域上に必要な厚みのゲート絶縁層6を形成することが困難になる。しかしながら、図5(b)に例示するように絶縁性隔壁部4の高さを低くすることによって、ゲート絶縁層形成用塗工液6’の乾燥に伴って、絶縁性樹脂材料が絶縁性隔壁部4の壁面に偏在することを防止することができるため、上記チャネル領域上に必要な厚みで均一なゲート絶縁層6を形成することができるようになるのである。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
まず、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなるものであり、ゲート電極上に開口部が配置されるように形成されたものである。また、本態様に用いられる絶縁性隔壁部は高さが0.1μm〜1.5μmの範囲内であることを特徴とするものである。また、本態様に用いられる絶縁性隔壁部は層間絶縁層としての機能を有するものである。
ここで、本態様に用いられる絶縁性隔壁部の高さとしては、上記範囲内であれば特に限定されるものではないが、なかでも0.5μm〜1.5μmの範囲内であることが好ましく、1.0μm〜1.5μmの範囲内であることがより好ましい。
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、絶縁性樹脂材料からなり、上述した絶縁性隔壁部の開口部内であって、かつ、後述するゲート電極上に形成されるものである。
ここで、本態様に用いられるゲート絶縁層は、上記ゲート電極上に形成されること以外は、上記「A−1:第1態様の有機半導体素子」の項において記載したものと同様であるため、ここでの詳しい説明は省略する。
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、上記ゲート絶縁層上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
ここで、上述したよう上記絶縁性隔壁部の開口部は、後述するゲート電極上に配置されるように形成されることから、本態様に用いられる有機半導体層の面積は、必然的に後述するゲート電極の面積以下となる。
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上記基板上に形成されるものである。
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、上記有機半導体層上に形成されるものである。
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
ここで、本態様に用いられる基板については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記有機半導体層上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を挙げることができる。ここで、本態様に用いられるパッシベーション層については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
本態様の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および有機ELディスプレイ装置等を挙げることができる。
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B−2:第2態様の有機半導体素子の製造方法」の項において説明する方法を用いることができる。
次に、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子は、トップゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものと、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものとの2態様に分類することができる。
以下、各態様に分けて本発明の有機半導体素子の製造方法について説明する。
まず、本発明の第1態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、トップゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものである。
すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、上記ソース・ドレイン電極形成工程において形成されたソース電極およびドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となり、かつ、高さが0.1μm〜1.5μmの範囲内となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程において形成された有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程によって形成されたゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とするものである。
図6〜図11に例示するように本態様の有機半導体素子の製造方法は、基板1を用い(図6)、上記基板1上にソース電極2およびドレイン電極3’を形成するソース・ドレイン電極形成工程と(図7)、上記ソース・ドレイン電極形成工程において形成された上記ソース電極2および上記ドレイン電極3’上に、上記ソース電極3および上記ドレイン電極3’によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部4を形成する絶縁性隔壁部形成工程と(図8)、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部4の開口部内であり、かつ、上記ソース電極2および上記ドレイン電極3’上に、有機半導体材料からなる有機半導体層5を形成する有機半導体層形成工程と(図9)、上記有機半導体層形成工程において形成された上記有機半導体層5上に、絶縁性樹脂材料からなるゲート絶縁層6を形成するゲート絶縁層形成工程と(図10)、上記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するゲート電極形成工程と(図11)を有するものである。
このような例において、本態様の有機半導体素子の製造方法は上記絶縁性隔壁部形成工程において形成される絶縁性隔壁部4の高さが0.1μm〜1.5μmの範囲内であることを特徴とするものである。
なお、上記図6〜図11におけるドレイン電極3’は、画素電極と一体に形成されたものである。
このため、本態様によればトランジスタ性能が良好な有機半導体トランジスタを備える有機半導体素子を高生産性で製造することができる。
以下、本態様の有機半導体素子の製造方法に用いられる各工程について順に説明する。
まず、本態様に用いられるソース・ドレイン電極形成工程について説明する。本工程は、基板を用い、上記基板上にソース電極およびドレイン電極を形成する工程である。
また、上記導電性薄膜層に用いられる材料としては、上記「A−1:第1態様の有機半導体素子」の項においてソース電極およびドレイン電極に用いられる金属材料として説明したものと同様であるため、ここでの説明は省略する。
次に、本態様に用いられる絶縁性隔壁部形成工程について説明する。本工程は上記ソース・ドレイン電極形成工程において形成された上記ソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、高さが0.1μm〜1.5μmの範囲内であり、絶縁性材料からなる絶縁性隔壁部を形成する工程である。
ここで、本工程によって形成される絶縁性隔壁部の高さとしては、上記範囲内であれば特に限定されるものではないが、なかでも、0.1μm〜1.0μmの範囲内であることが好ましく、0.1μm〜0.5μmの範囲内であることがより好ましい。
次に、本態様に用いられる有機半導体層形成工程について説明する。本工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する工程である。
次に、本態様に用いられるゲート絶縁層形成工程について説明する。本工程は、上記有機半導体層形成工程において形成された上記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。
次に、本態様に用いられるゲート電極形成工程について説明する。本工程は、上記ゲート絶縁層形成工程によって形成されたゲート絶縁層上にゲート電極を形成する工程である。
本態様の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本態様により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
本態様により製造される有機半導体素子は、基板上にトップゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
次に、本発明の第2態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものである。
すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極形成工程において形成されたゲート電極上に、高さが0.1μm〜1.5μmであり、かつ、上記ゲート電極上に開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程により形成された有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とする、有機半導体素子の製造方法を提供する。
図12〜図17に例示するように、本態様の有機半導体素子の製造方法は、基板1を用い(図12)、上記基板1上にゲート電極7を形成するゲート電極形成工程と(図13)、上記ゲート電極形成工程において形成された上記ゲート電極7上に、上記ゲート電極上に開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と(図14)、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部4の開口部内であり、かつ、上記ゲート電極7上にゲート絶縁層6を形成するゲート絶縁層形成工程と(図15)、上記ゲート絶縁層形成工程において形成されたゲート絶縁層6上に有機半導体材料からなる有機半導体層5を形成する有機半導体層形成工程と(図16)、上記有機半導体層形成工程により形成された上記有機半導体層5上にソース電極2およびドレイン電極3’を形成するソース・ドレイン電極形成工程と(図17)、を有するものである。
このような例において、本態様の有機半導体素子の製造方法は上記絶縁性隔壁部形成工程において形成される絶縁性隔壁部4の高さが0.1μm〜1.5μmの範囲内であることを特徴とするものである。
なお、上記図12〜図17におけるドレイン電極3’は、画素電極と一体に形成されたものである。
このため、本態様によればトランジスタ性能が良好な有機半導体トランジスタを備える有機半導体素子を高生産性で製造することができる。
以下、本態様の有機半導体素子の製造方法に用いられる各工程について順に説明する。
本態様に用いられるゲート電極形成工程は、基板を用い、上記基板上にゲート電極を形成する工程である。
本態様に用いられる絶縁性隔壁部形成工程は、上記ゲート電極形成工程において形成された上記ゲート電極上であり、かつ、上記ゲート電極上に開口部を備える絶縁性隔壁部を形成する工程である。また、本工程は形成する絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることを特徴とするものである。
ここで、本工程によって形成される絶縁性隔壁部の高さとしては、上記範囲内であれば特に限定されるものではないが、なかでも0.5μm〜 1.5μmの範囲内であることが好ましく、1.0μm〜 1.5μmの範囲内であることがより好ましい。
本態様に用いられるゲート絶縁層形成工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。
ここで、本工程において上記ゲート絶縁層を形成する方法としては、上記ゲート電極上に形成すること以外は、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明した方法と同様の方法を用いることができる。なかでも本工程においては、インクジェット法を用い、上記絶縁性隔壁部の開口部内のみに上記ゲート絶縁層形成用塗工液を塗工する方法を好適に用いることができる。これにより、本工程において、ゲート絶縁層を高効率で形成することができる結果、さらに高効率で有機半導体素子を製造することが可能になるからである。また、本態様においては上記絶縁性隔壁部形成工程によって形成差あれる絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることにより、本工程においてインクジェット法が用いられたとしても、厚みが均一なゲート絶縁層を形成することができるからである。
本態様に用いられる有機半導体層形成工程は、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する工程である。
ここで、本工程において上記有機半導体層を形成する方法としては、上記ゲート絶縁層上に形成すること以外は、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
次に、本態様に用いられるソース・ドレイン電極について説明する。本工程は、上記有機半導体層形成工程により形成された上記有機半導体層上にソース電極およびドレイン電極を形成する工程である。
このような方法としては、上記「B−1:第1態様の有機半導体素子の製造方法」の項において、ゲート電極を形成する方法として説明した方法と同様であるため、ここでの説明は省略する。
本態様の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本態様により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
本態様により製造される有機半導体素子は、基板上にボトムゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「A−2:第2態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
次に、本発明の有機トランジスタアレイについて説明する。上述したように本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子が用いられ、上記基板上に有機半導体トランジスタが複数個形成されていることを特徴とするものである。本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子が用いられていることから、オンオフ比に優れるという利点を有するものである。
次に、本発明のディスプレイについて説明する。上述したように本発明のディスプレイは、上記本発明に係る有機トランジスタアレイが用いられたことを特徴とするものである。本発明のディスプレイは、上記本発明に係る有機トランジスタアレイが用いられていることにより、表示性能に優れるという利点を有するものである。
本実施例においては、トップゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
まず、スパッタリング法により全面にITOが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意する。上記基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
次に上記基板上にアクリル系樹脂(ネガ)をスピンコートした。スピンコートは1400rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cm2でパターン露光した。次いで、未露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させることにより絶縁性隔壁部を形成した。このとき、形成された絶縁性隔壁部の高さは、1.5μmであった。
なお、絶縁性隔壁部はチャネル形成領域のみ開口するようにパターニングした。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた塗工液を、インクジェット法により上記絶縁性隔壁部内にパターン塗布した。その後、N2雰囲気下にてホットプレートで200℃10分乾燥させることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は0.1μmであった。
PVP(ポリビニルフェノール)を固形分濃度10wt%でn−ヘキシルアルコール溶媒に溶解させた塗工液を、インクジェット法により上記絶縁性隔壁部内にパターン塗布した。その後、ホットプレートにて100℃で5分乾燥後、ホットプレートにて200℃で30分乾燥させることにより、ゲート絶縁層を形成した。形成されたゲート絶縁層の膜厚は1μmであった。
Agナノコロイド溶液をインクジェット法により上記ゲート絶縁層および絶縁性隔壁部上にパターン塗布した。その後、ホットプレートにて150℃で30分間乾燥させた。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は1×10−5A、OFF電流は5×10−12Aであった。また、ゲート絶縁層および絶縁性隔壁部の耐電圧を測定した結果、200Vを保持していることが確認された。
本実施例においては、ボトムゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
スパッタリング法により全面にCrが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意した。上記基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
上記基板上にアクリル系樹脂(ネガ)をスピンコートした。スピンコートは1400rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cm2でパターン露光した。次に、未露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させることにより、絶縁性隔壁部を形成した。形成された絶縁性隔壁部の高さは1.5μmであった。
なお、絶縁性隔壁部はゲート電極が形成された部位のみ開口するようにパターニングした。
PVP(ポリビニルフェノール)を固形分濃度10wt%でn−ヘキシルアルコール溶媒に溶解させた塗工液を、インクジェット法にて絶縁性隔壁部内にパターン塗布した。その後、ホットプレートにて100℃で5分乾燥後、ホットプレートにて200℃で30分乾燥させた。形成されたゲート絶縁層の膜厚は1μmであった。
スクリーン印刷法にてAgナノペーストをソースドレイン電極およびData Line形状にパターニングした。パターニング後、オーブンにて200度で30分乾燥させることにより、ソース電極およびドレイン電極を形成した。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させ、インクジェット法にて上記絶縁性隔壁部内にパターン塗布し。その後、N2雰囲気下にてホットプレートを用いて200℃で10分乾燥させた。形成された有機半導体層の膜厚は0.1μmであった。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は8×10−6A、OFF電流は2×10−12Aであった。また、ゲート絶縁層および絶縁性隔壁部の耐電圧を測定した結果、200Vを保持していることが確認された。
絶縁性隔壁部の厚みを3μmとしたこと以外は、実施例1と同様の方法により有機半導体素子を作製した。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。しかし、有機半導体トランジスタのON電流は1×10−7A、OFF電流は5×10−9Aであり、隔壁膜厚が1.5μmのものと比較してオンオフ比が低い特性であった。
(1)ソース・ドレイン電極・Data Line形成工程
まず、スパッタリング法により全面にITOが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意する。上記基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
次に上記基板上にアクリル系樹脂(ネガ)をスピンコートした。スピンコートは3000rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cm2でパターン露光した。次いで、未露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させることにより絶縁性隔壁部を形成した。このとき、形成された絶縁性隔壁部の高さは、0.05μmであった。
なお、絶縁性隔壁部はチャネル形成領域のみ開口するようにパターニングした。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた塗工液を、インクジェット法により上記絶縁性隔壁部内にパターン塗布したが、有機半導体溶液が絶縁性隔壁部の開口部外へ決壊し、トランジスタの作製が出来なくなった。
絶縁性隔壁部の厚みを3μmとしたこと以外は、実施例2と同様の方法により有機半導体素子を作製した。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は8×10−7A、OFF電流は2×10−10Aであり、隔壁膜厚が1.5μmのものと比較してオンオフ比が低い特性であった。
(1)ゲート電極・Scan Line形成工程
スパッタリング法により全面にCrが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意した。上記基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
上記基板上にアクリル系樹脂(ネガ)をスピンコートした。スピンコートは500rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cm2でパターン露光した。次に、未露光部分のレジスト現像を行い、その後、200℃のオーブンで0.05μmであった。
なお、絶縁性隔壁部はゲート電極が形成された部位のみ開口するようにパターニングした。
PVP(ポリビニルフェノール)を固形分濃度10wt%でn−ヘキシルアルコール溶媒に溶解させた塗工液を、インクジェット法にて絶縁性隔壁部内にパターン塗布したが、PVP溶液が絶縁性隔壁部の開口部外へ決壊し、トランジスタの作製が出来なくなった。
2 … ソース電極
3,3’ … ドレイン電極
4 … 絶縁性隔壁部
5 … 有機半導体層
6 … ゲート絶縁層
7 … ゲート電極
10,11 … 有機半導体素子
Claims (7)
- 基板と、
前記基板上に形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極上に形成され、絶縁性材料からなり、かつ、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成され、かつ層間絶縁層としての機能を備える絶縁性隔壁部と、
前記絶縁性隔壁部の開口部内であり、かつ前記ソース電極および前記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、
前記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、
前記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることを特徴とする、有機半導体素子。 - 基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極上に形成され、絶縁性材料からなり、開口部を備え、かつ層間絶縁層としての機能を備える絶縁性隔壁部と、
前記絶縁性隔壁部の開口部内であり、かつ前記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
前記絶縁性隔壁部の開口部内であり、かつ前記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、
前記有機半導体層上に形成されたソース電極およびドレイン電極と、を有する有機半導体素子であって、
前記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることを特徴とする、有機半導体素子。 - 前記絶縁性隔壁部が撥液性を有することを特徴とする、請求項1または請求項2に記載の有機半導体素子。
- 基板を用い、前記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース・ドレイン電極形成工程において形成されたソース電極およびドレイン電極上に、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となり、かつ、高さが0.1μm〜1.5μmの範囲内となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、
前記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層形成工程において形成された有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層形成工程によって形成されたゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする有機半導体素子の製造方法。 - 基板を用い、前記基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極形成工程において形成されたゲート電極上に、高さが0.1μm〜1.5μmであり、かつ、上記ゲート電極上に開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、
前記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、前記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層形成工程により形成された有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とする、有機半導体素子の製造方法。 - 請求項1から請求項3までのいずれかの請求項に記載の有機半導体素子が用いられ、前記基板上に有機半導体トランジスタが複数個形成されていることを特徴とする、有機トランジスタアレイ。
- 請求項6に記載の有機トランジスタアレイが用いられたことを特徴とする、ディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234630A JP5181586B2 (ja) | 2006-09-26 | 2007-09-10 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006260765 | 2006-09-26 | ||
JP2006260765 | 2006-09-26 | ||
JP2007234630A JP5181586B2 (ja) | 2006-09-26 | 2007-09-10 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008109100A true JP2008109100A (ja) | 2008-05-08 |
JP5181586B2 JP5181586B2 (ja) | 2013-04-10 |
Family
ID=39442160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234630A Expired - Fee Related JP5181586B2 (ja) | 2006-09-26 | 2007-09-10 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5181586B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013518428A (ja) * | 2010-01-27 | 2013-05-20 | ポリマー・ビジョン・ベー・フェー | 半導体装置およびその製造方法 |
CN112420740A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353594A (ja) * | 1998-03-17 | 2000-12-19 | Seiko Epson Corp | 薄膜パターニング用基板 |
JP2002359374A (ja) * | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 有機半導体装置及びその作製方法 |
JP2005079598A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 有機半導体を用いた薄膜トランジスタ表示板及びその製造方法 |
WO2006051457A1 (en) * | 2004-11-09 | 2006-05-18 | Polymer Vision Limited | Self-aligned process to manufacture organic transistors |
JP2006165234A (ja) * | 2004-12-07 | 2006-06-22 | Canon Inc | 電界効果型トランジスタ |
JP2006253674A (ja) * | 2005-03-09 | 2006-09-21 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
-
2007
- 2007-09-10 JP JP2007234630A patent/JP5181586B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353594A (ja) * | 1998-03-17 | 2000-12-19 | Seiko Epson Corp | 薄膜パターニング用基板 |
JP2002359374A (ja) * | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 有機半導体装置及びその作製方法 |
JP2005079598A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 有機半導体を用いた薄膜トランジスタ表示板及びその製造方法 |
WO2006051457A1 (en) * | 2004-11-09 | 2006-05-18 | Polymer Vision Limited | Self-aligned process to manufacture organic transistors |
JP2006165234A (ja) * | 2004-12-07 | 2006-06-22 | Canon Inc | 電界効果型トランジスタ |
JP2006253674A (ja) * | 2005-03-09 | 2006-09-21 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013518428A (ja) * | 2010-01-27 | 2013-05-20 | ポリマー・ビジョン・ベー・フェー | 半導体装置およびその製造方法 |
CN112420740A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5181586B2 (ja) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
US20100244015A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
JP5168845B2 (ja) | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 | |
US7709306B2 (en) | Active layer island | |
JP5256583B2 (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5181587B2 (ja) | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6491086B2 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5200377B2 (ja) | 有機半導体素子 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2008109116A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
JP2007318025A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP5098270B2 (ja) | 有機半導体素子の製造方法 | |
JP2016001689A (ja) | 有機半導体素子 | |
JP6160361B2 (ja) | 有機半導体素子およびその製造方法 | |
JP6277625B2 (ja) | 有機半導体素子およびその製造方法 | |
JP6435651B2 (ja) | 有機半導体素子 | |
WO2010010609A1 (ja) | コンタクトホールの形成方法、及び回路基板 | |
JP2016018854A (ja) | 有機半導体素子の製造方法 | |
JP5532669B2 (ja) | 有機半導体素子、およびその製造方法 | |
JP2008258206A (ja) | 有機半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5181586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |