JP5532669B2 - 有機半導体素子、およびその製造方法 - Google Patents
有機半導体素子、およびその製造方法 Download PDFInfo
- Publication number
- JP5532669B2 JP5532669B2 JP2009110585A JP2009110585A JP5532669B2 JP 5532669 B2 JP5532669 B2 JP 5532669B2 JP 2009110585 A JP2009110585 A JP 2009110585A JP 2009110585 A JP2009110585 A JP 2009110585A JP 5532669 B2 JP5532669 B2 JP 5532669B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- insulating layer
- gate insulating
- present
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
これに加えて、本発明の有機半導体素子はゲート絶縁層にカルド型樹脂が用いられているため、ゲート電圧の閾値電圧の安定性が優れるものである。したがって、本発明によれば有機半導体層の半導体特性の向上と、ゲート絶縁層の閾値電圧の安定性向上とが相まって著しく性能が優れた有機半導体素子を得ることができる。
これに加えて、本発明においては上記ゲート絶縁層形成用塗工液にカルド型樹脂が含有されていることにより、上記ゲート絶縁層形成工程において、耐電圧が高く、閾値電圧の安定性に優れたゲート絶縁層を形成することができる。
このようなことから、本発明よれば、半導体特性に優れる有機半導体層を形成できることと、閾値電圧の安定性に優れるゲート絶縁層を形成できることとが相まって著しく性能が優れた有機半導体素子を製造することができる。
まず、本発明の有機半導体素子について説明する。上述したように本発明の有機半導体素子は、基板と、上記基板上に形成され、有機半導体材料からなる有機半導体層および上記有機半導体層に接するように形成され、上記式(I)で表されるカルド型樹脂の硬化物からなるゲート絶縁層を備える有機半導体トランジスタと、を有するものであって、上記ゲート絶縁層に、ゲート絶縁層の表面エネルギーを低下させる機能を有する機能性添加剤を含有することを特徴とするものである。
このような例において、上記有機半導体トランジスタ2は、基板1上に形成されたゲート電極2aと、上記ゲート電極2a上に形成されたゲート絶縁層2bと、上記ゲート絶縁層2b上に接するように形成され、有機半導体材料からなる有機半導体層2cと、上記有機半導体層2c上で対向するように形成されたソース電極2dおよびドレイン電極2eと、を有するものである。
ここで、本発明の有機半導体素子10は、上記ゲート絶縁層2bが上記式(I)で表されるカルド型樹脂の硬化物からなり、かつ上記ゲート絶縁層2bに、ゲート絶縁層2bの表面エネルギーを低下させる機能を有する機能性添加剤を含有することを特徴とするものである。
また、上記式(I)で表されるカルド型樹脂は耐電圧に優れるため、ゲート絶縁層がこのようなカルド系樹脂の硬化物からなることにより、本発明に用いられるゲート絶縁層を耐電圧に優れたものにでき、その結果として本発明に用いられる有機半導体トランジスタのトランジスタ特性を向上させることができる。
さらに、本発明においては上記ゲート絶縁層を構成する材料として上記式(I)で表されるカルド型樹脂が用いられているため、上記ゲート絶縁層を平坦性に優れたものにできるという利点も有する。
以下、本発明の有機半導体素子に用いられる各構成について順に説明する。
まず、本発明に用いられる有機半導体トランジスタについて説明する。本発明に用いられる有機半導体トランジスタは後述する基板上に形成されるものであり、有機半導体材料からなる有機半導体層と、上記有機半導体層に接するように形成され、上記式(I)で表されるカルド型樹脂の硬化物からなるゲート絶縁層と、を有するものである。そして、本発明における有機半導体トランジスタは、上記ゲート絶縁層の上記有機半導体層側の表面に、ゲート絶縁層の表面エネルギーを低下させる機能を有する機能性添加剤を含有することを特徴とするものである。
以下、このような有機半導体トランジスタについて説明する。
最初に、本発明に用いられるゲート絶縁層について説明する。本発明に用いられるゲート絶縁層は、上記式(I)で表されるカルド型樹脂の硬化物からなり、上記機能性添加剤を含有することを特徴とするものである。
本発明に用いられる機能性添加剤は、上記ゲート絶縁層に含有されることにより、ゲート絶縁層の、有機半導体層側の表面エネルギーを低下させる機能を有するものである。このような機能性添加剤としては、ゲート絶縁層に添加されることにより、添加される前よりも表面エネルギーを低下させることができるものであれば特に限定されるものではない。このような機能性添加剤としては、例えば、各種界面活性剤、フッ素原子を含有するフッ素含有化合物、ケイ素原子を有するケイ素含有化合物等を挙げることができる。本発明においては、これらのいずれの機能性添加剤であっても好適に用いることができるが、なかでもフッ素含有化合物またはケイ素含有化合物が用いられることが好ましい。フッ素含有化合物またはケイ素含有化合物は、ゲート絶縁層の表面エネルギーを低下させる性質において優れているため、このような機能性添加剤を用いることにより、少量で表面エネルギーを所望の程度にすることができる結果、ゲート絶縁層の閾値電圧の安定性を損なうことなく、有機半導体層の半導体特性を向上させることが可能であるからである。
本発明に用いられるカルド型樹脂としては、上記式(I)で表されるものであり、所定の耐電圧を備えるゲート絶縁層を形成できるものであれば特に限定されるものではない。このようなカルド型樹脂は本発明の有機半導体素子の製造方法等に応じて所望の性質を備えるものを用いることができる。なかでも本発明に用いられるカルド型樹脂は、絶縁破壊強さが200KV/mm〜300KV/mmの範囲内であるものが好ましく、特に250KV/mm〜300KV/mmの範囲内であるものが好ましい。このようなカルド型樹脂を用いることより、上記ゲート絶縁層を絶縁機能により優れたものにできる結果、上記有機半導体トランジスタをより性能に優れたものにできるからである。
なかでも本発明に用いられる炭化水素鎖は炭素数が1〜20の範囲内であることが好ましく、特に1〜10の範囲内であることが好ましく、さらに1〜5の範囲内であることが好ましい。ここで、上記炭素数は、炭化水素鎖の主鎖を構成する炭素原子の数を指すものであり、側鎖を構成する炭素原子の数は含まないものとする。
本発明に用いられるゲート絶縁層の厚みとしては、上記カルド型樹脂の種類等に応じて、ゲート絶縁層に所望の耐電圧を付与できる範囲内であれば特に限定されるものではない。なかでも本発明においては、100μm以下であることが好ましく、特に0.1μm〜10μmの範囲内であることが好ましく、さらには0.3μm〜1μmの範囲内であることが好ましい。
次に、本発明に用いられる有機半導体層について説明する。本発明に用いられる有機半導体層は、有機半導体材料からなるものである。
本発明に用いられる有機半導体トランジスタは、少なくとも上記ゲート絶縁層および上記有機半導体層を有するものであるが、通常は、上記ゲート絶縁層および上記有機半導体層以外に、ゲート電極、ソース電極およびドレイン電極が用いられることにより、トランジスタとしての機能を発現するものである。
さらに、本発明に用いられる有機半導体トランジスタ2は、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの上面に配置されているボトムゲート・トップコンタクト型構造であってもよく(図3(a))、または、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの下面に配置されているボトムゲート・ボトムコンタクト型構造であってもよい(図3(b))。
さらに、本発明に用いられる有機半導体トランジスタ2は、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの上面に配置されているトップゲート・トップコンタクト型構造であってもよく(図4(a))、または、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの下面に配置されているトップゲート・ボトムコンタクト型構造であってもよい(図4(b))。
次に、本発明に用いられる基板について説明する。本発明に用いられる基板は上記有機半導体トランジスタを支持するものである。
本発明の有機半導体素子は、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および有機ELディスプレイ装置等を挙げることができる。
本発明の有機半導体素子は、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではなく、一般的に有機半導体素子を製造する方法として公知の方法を適宜採用することによって製造することができる。なかでも本発明の有機半導体素子の製造方法としては、後述する「B.有機半導体素子の製造方法」の項において説明する方法が最も好ましいものである。
次に、本発明の有機半導体素子の製造方法について説明する。上述したように本発明の有機半導体素子の製造方法は、上記式(I)で表されるカルド型樹脂を含有するゲート絶縁層形成用塗工液を塗工した後、上記カルド型樹脂を硬化させることによってゲート絶縁層を形成するゲート絶縁層形成工程を有し、有機半導体材料からなる有機半導体層と、上記ゲート絶縁層とが接するように形成された有機トランジスタを備える有機半導体素子を製造するものであって、上記ゲート絶縁層形成用塗工液に、形成されるゲート絶縁層の表面エネルギーを低下させる機能を有する機能性添加剤が含まれることを特徴とするものである。
このような例において、本発明の有機半導体素子の製造方法は、上記ゲート絶縁層形成工程が、上記式(I)で表されるカルド型樹脂を含有するゲート絶縁層形成用塗工液を塗工した後、上記カルド型樹脂を硬化させることによってゲート絶縁層を形成するものであり、上記ゲート絶縁層形成用塗工液に、形成されるゲート絶縁層の表面エネルギーを低下させる機能を有する機能性添加剤が含まれることを特徴とするものである。
このような例において、本発明の有機半導体素子の製造方法は、上記ゲート絶縁層形成工程が、上記式(I)で表されるカルド型樹脂を含有するゲート絶縁層形成用塗工液を塗工した後、上記カルド型樹脂を硬化させることによってゲート絶縁層を形成するものであり、上記ゲート絶縁層形成用塗工液に、形成されるゲート絶縁層の表面エネルギーを低下させる機能を有する機能性添加剤が含まれることを特徴とするものである。
これに加えて、本発明においては、上記ゲート絶縁層形成用塗工液にカルド型樹脂が含有されていることにより、上記ゲート絶縁層形成工程において、閾値電圧の安定性に優れたゲート絶縁層を形成することができる。
このように、本発明よれば、半導体特性に優れる有機半導体層を形成できることと、閾値電圧の安定性に優れるゲート絶縁層を形成できることとが相まって著しく性能が優れた有機半導体素子を製造することができる。
以下、本発明に用いられる各工程について順に説明する。
まず、本発明に用いられるゲート絶縁層形成工程について説明する。本工程は、上記式(I)で表されるカルド型樹脂を含有するゲート絶縁層形成用塗工液を塗工した後、上記カルド型樹脂を硬化させることによってゲート絶縁層を形成する工程であり、上記ゲート絶縁層形成用塗工液に、形成されるゲート絶縁層の表面エネルギーを低下させる機能を有する機能性添加剤が含まれることを特徴とするものである。
以下、このようなゲート絶縁層形成工程について詳細に説明する。
次に、本発明に用いられる有機半導体層形成工程について説明する。本工程は、有機半導体材料からなる有機半導体層を形成する工程である。本工程において有機半導体層を形成する方法としては、使用する有機半導体材料の種類等に応じて、所望の厚みの有機半導体層を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、上記有機半導体材料が溶媒に可溶なものである場合は、当該有機半導体材料を溶媒に溶解して、有機半導体層形成用塗工液を調製した後、当該有機半導体層形成用塗工液を塗工する方法を挙げることができる。この場合の塗工方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、および、キャスト法等を挙げることができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスにより、有機半導体層を形成する方法を挙げることができる。
本発明の有機半導体素子の製造方法は、少なくとも上記ゲート絶縁層形成工程、および有機半導体層形成工程を有するものである。しかしながら、本発明によって製造される有機半導体素子は、複数の有機半導体トランジスタを有するものであるため、通常、本発明においてはゲート電極を形成するゲート電極形成工程や、ソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程等が用いられる。
ここで、本発明に用いられるゲート電極形成工程、およびソース・ドレイン電極形成工程においては、ゲート電極、ソース電極およびドレイン電極をそれぞれ形成する方法としては、一般的に半導体トランジスタを形成する際に用いられている方法と同様であるため、ここでの詳しい説明は省略する。
上述したように本発明の有機半導体素子の製造方法は、少なくとも上記ゲート絶縁層形成工程と、有機半導体層形成工程とを有するものである。本発明において、上記ゲート絶縁層形成工程と、上記有機半導体層形成工程とを実施する順序としては、本発明によって製造される有機半導体素子の用途等に応じて適宜決定されるものであり、特に限定されるものではない。したがって、本発明においてはゲート絶縁層形成工程を実施した後に、有機半導体層形成工程を実施してもよく(第1態様)、あるいは上記有機半導体層形成工程を実施した後に、ゲート電極形成工程を実施してもよい(第2態様)。本発明においては、上記第1態様、および第2態様のいずれであっても好適に用いることができるが、なかでも、ゲート絶縁層を先に形成する第1態様を作用することが好ましい。これは次のような理由によるものである。すなわち、本発明の有機半導体素子の製造方法は、上記ゲート絶縁層形成工程において、上記式(I)で表されるカルド型樹脂および上記機能性添加剤を含有するものを用いることにより、表面エネルギーが低いゲート絶縁層を形成することができることを特徴とするものであるところ、このように表面エネルギーが低いゲート絶縁層を形成することができるのは、ゲート絶縁層形成工程において形成されるゲート絶縁層の表面近傍に機能性添加剤を存在させることができることに基づくものである。ここで、たとえば、上記機能性添加剤として、上述した偏在性を有するものを用いた場合、機能性添加剤は、形成されるゲート絶縁層の両表面に偏在することになるが、その偏在量は気液界面の方が多くなるのが一般的である。このことを換言すると、上記ゲート絶縁層形成工程において形成されるゲート絶縁層の表面エネルギーは、気液界面側の方が低くなることになる。したがって、上記第1態様においては、ゲート絶縁層の気液界面上に有機半導体層を形成することになるため、より表面エネルギーが低い表面に有機半導体層を形成することが可能になるため、より均質な有機半導体層を形成することができるようになる。このようなことから、本発明においては上記第1態様が採用されることが好ましい。
(1)ゲート電極およびゲート絶縁層の形成
洗浄した厚さ約0.7mmのn−ヘビードープシリコンウエハを用意し、n−ヘビードープシリコン部をゲート電極として機能させることで、基板兼ゲート電極とした。続いて、光硬化性カルド型樹脂の固形分に対して0.5wt%のフッ素系界面活性剤を加えたゲート絶縁層塗工液を作製し、前記n−ヘビードープシリコンウエハ上に1μmの膜厚になるようにスピンコートした後、120℃のホットプレートにて2分間加熱し、半硬化層を形成した。次いで、露光および現像処理を施した後、完全に硬化させるため200℃のオーブン内で30分間加熱することで、ゲート絶縁層を形成した。このとき形成されたゲート絶縁層表面の純水に対する接触角は90°であった。
ここで、光硬化性カルド型樹脂としては、ビス‐フェノールフルオレン‐ヒドロキシアクリレートと、ビス‐アニリン‐フルオレンと、ピロメリト酸無水物とを、モル比=1:4:5で反応させて得られるランダム共重合体を用いた。また、フッ素系界面活性剤としては大日本インキ化学工業(株)社製メガファックF−482を用いた。
次に、上記ゲート絶縁層が形成された基板に、高分子有機半導体溶液(固形分0.4wt%)をスピンコーティングすることで、有機半導体層を形成し、150℃で10分加熱して乾燥させた。
有機半導体層が形成された基板に、ソース・ドレイン電極形状の開口部を有するメタルマスクを配置した後、膜厚50nmとなるようにAu膜を蒸着し、ソース・ドレイン電極を形成した。このときのチャネル長Lは50μm、チャネル幅Wは1000μmとした。
以上の工程により、有機半導体素子を作製した。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を評価した。キャリヤ移動度(μ)は、飽和領域(ゲート電圧VG<ソース・ドレイン電圧VSD)におけるデータより、下記式に従って計算した。式中、ISDは飽和領域におけるドレイン電流であり、WとLはそれぞれ半導体チャネルの幅と長さであり、Ciはゲート絶縁層の単位面積当たりの静電容量であり、VG及びVTはそれぞれ、ゲート電圧及び閾電圧である。
ISD=Ciμ(W/2L)(VG−VT)2
測定は、ゲート電圧VGを+50V〜−80V、ソース・ドレイン間電圧VSDを−80V印加して行い、このときのキャリヤ移動度は0.015cm2/Vsであった。
ゲート絶縁層塗工液に、フッ素系界面活性剤を添加しないこと以外は、実施例と同様の方法により有機半導体素子を形成した。このとき形成されたゲート絶縁層表面の純水に対する接触角は70°であった。測定は、ゲート電圧VGを+50V〜−80V、ソース・ドレイン間電圧VSDを−80V印加して行い、このときのキャリヤ移動度は0.006cm2/Vsであった。
2 … 有機半導体トランジスタ
2a … ゲート電極
2b … ゲート絶縁層
2c … 有機半導体層
2d … ソース電極
2e … ドレイン電極
2f … パッシベーション層
10 … 有機半導体素子
100 … 有機半導体トランジスタ
100a … ゲート電極
100b … ゲート絶縁層
100c … 有機半導体層
100d … ソース電極
100e … ドレイン電極
Claims (6)
- 前記ゲート絶縁層の、前記有機半導体層側の表面の水に対する接触角が、80°〜120°の範囲内であることを特徴とする、請求項1に記載の有機半導体素子。
- 前記界面活性剤が、フッ素またはケイ素を含有することを特徴とする、請求項1または請求項2に記載の有機半導体素子。
- 下記式(I)で表されるカルド型樹脂を含有するゲート絶縁層形成用塗工液を塗工した後、前記カルド型樹脂を硬化させることによってゲート絶縁層を形成するゲート絶縁層形成工程を有し、有機半導体材料からなる有機半導体層と、前記ゲート絶縁層とが接するように形成された有機トランジスタを備える有機半導体素子を製造する有機半導体素子の製造方法であって、
前記ゲート絶縁層形成用塗工液に、形成されるゲート絶縁層の表面エネルギーを低下させる機能を有する機能性添加剤として界面活性剤が含まれ、
前記ゲート絶縁層形成用塗工液を塗布した後、前記機能性添加剤が表面に偏在することを特徴とする、有機半導体素子の製造方法。
(上記式において、R1およびR2は、それぞれ独立して重合性官能基を有する側鎖を表す。) - 前記ゲート絶縁層形成工程後に、ゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程を有することを特徴とする、請求項4に記載の有機半導体素子の製造方法。
- 前記界面活性剤が、フッ素またはケイ素を含有することを特徴とする、請求項4または請求項5に記載の有機半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110585A JP5532669B2 (ja) | 2009-04-30 | 2009-04-30 | 有機半導体素子、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110585A JP5532669B2 (ja) | 2009-04-30 | 2009-04-30 | 有機半導体素子、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010262971A JP2010262971A (ja) | 2010-11-18 |
JP5532669B2 true JP5532669B2 (ja) | 2014-06-25 |
Family
ID=43360852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009110585A Expired - Fee Related JP5532669B2 (ja) | 2009-04-30 | 2009-04-30 | 有機半導体素子、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5532669B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4678574B2 (ja) * | 2004-08-23 | 2011-04-27 | 株式会社リコー | 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置 |
JP5055719B2 (ja) * | 2005-06-27 | 2012-10-24 | ソニー株式会社 | 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法 |
JP4677937B2 (ja) * | 2005-07-20 | 2011-04-27 | セイコーエプソン株式会社 | 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法 |
JP5181587B2 (ja) * | 2006-09-29 | 2013-04-10 | 大日本印刷株式会社 | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ |
JP5200377B2 (ja) * | 2006-12-28 | 2013-06-05 | 大日本印刷株式会社 | 有機半導体素子 |
US7754510B2 (en) * | 2007-04-02 | 2010-07-13 | Xerox Corporation | Phase-separated dielectric structure fabrication process |
-
2009
- 2009-04-30 JP JP2009110585A patent/JP5532669B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010262971A (ja) | 2010-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chabinyc et al. | Materials requirements and fabrication of active matrix arrays of organic thin-film transistors for displays | |
JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5121264B2 (ja) | 積層構造体及びその製造方法 | |
US7834352B2 (en) | Method of fabricating thin film transistor | |
KR101364275B1 (ko) | 히드록시기 포함 폴리머를 포함하는 유기 절연체 조성물 및이를 이용한 절연막 및 유기박막 트랜지스터 | |
JP4730623B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 | |
US8173997B2 (en) | Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit | |
US8502203B2 (en) | Laminated structure, method of manufacturing a laminated structure, electronic element, electronic element array, image displaying medium, and image displaying device | |
JP5256583B2 (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
US7781763B2 (en) | Composition for forming passivation layer and organic thin film transistor comprising the passivation layer | |
KR101249097B1 (ko) | 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터 | |
Kroon et al. | Thermally activated in situ doping enables solid-state processing of conducting polymers | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5200377B2 (ja) | 有機半導体素子 | |
JP2007095777A (ja) | 有機半導体薄膜の製造方法及び有機半導体薄膜並びに電界効果トランジスタ | |
JP5181587B2 (ja) | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ | |
Barreto et al. | Improved Performance of Organic Light-Emitting Transistors Enabled by Polyurethane Gate Dielectric | |
JP5532669B2 (ja) | 有機半導体素子、およびその製造方法 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP2007318025A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5098270B2 (ja) | 有機半導体素子の製造方法 | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
US8202771B2 (en) | Manufacturing method of organic semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5532669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
LAPS | Cancellation because of no payment of annual fees |