JP5055719B2 - 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法 - Google Patents

絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5055719B2
JP5055719B2 JP2005186554A JP2005186554A JP5055719B2 JP 5055719 B2 JP5055719 B2 JP 5055719B2 JP 2005186554 A JP2005186554 A JP 2005186554A JP 2005186554 A JP2005186554 A JP 2005186554A JP 5055719 B2 JP5055719 B2 JP 5055719B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
layer
insulating layer
semiconductor layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005186554A
Other languages
English (en)
Other versions
JP2007005698A (ja
Inventor
伸英 米屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005186554A priority Critical patent/JP5055719B2/ja
Priority to US11/424,672 priority patent/US7767488B2/en
Publication of JP2007005698A publication Critical patent/JP2007005698A/ja
Application granted granted Critical
Publication of JP5055719B2 publication Critical patent/JP5055719B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Description

本発明は、絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法に関する。
現在、多くの電子機器に用いられている薄膜トランジスタ(Thin Film Transistor,TFT)を含む電界効果型トランジスタ(FET)は、例えば、シリコン半導体基板あるいはシリコン半導体材料層に形成されたチャネル形成領域及びソース/ドレイン電極、シリコン半導体基板表面あるいはシリコン半導体材料層表面に形成されたSiO2から成るゲート絶縁層、並びに、ゲート絶縁層を介してチャネル形成領域に対向して設けられたゲート電極から構成されている。尚、このような構成のFETを、便宜上、トップゲート型FETと呼ぶ。あるいは又、支持体上に形成されたゲート電極、ゲート電極上を含む支持体上に形成されたSiO2から成るゲート絶縁層、並びに、ゲート絶縁層上に形成されたチャネル形成領域及びソース/ドレイン電極から構成されている。尚、このような構成のFETを、便宜上、ボトムゲート型FETと呼ぶ。そして、これらの構造を有する電界効果型トランジスタの作製には、非常に高価な半導体製造装置が使用されており、製造コストの低減が強く要望されている。
そこで、近年、スピンコート法、印刷法、スプレー法に例示される真空技術を用いない方法に基づき製造が可能な有機半導体材料を用いて、有機半導体層から成るチャネル形成領域を形成するFET(有機FET)の研究、開発に注目が集まっている。
ところで、ディスプレイ装置をはじめとして、多くの電子機器に組み込まれることが要求されるが故に、有機FETには高速動作が要求される。例えば、映像信号を随時必要なデータに変換し、更に、オン/オフのスイッチング動作を高速で行うことができる有機FETが必要とされる。
例えば、ボトムゲート型の有機FETにあっては、従来、SiO2から成るゲート絶縁層を用いている。そして、ボトムゲート型の有機FETの性能向上のために、即ち、チャネル形成領域を構成する有機半導体層の結晶性の向上のために、ゲート絶縁層の表面をシランカップリング剤に代表される表面処理剤で処理し、その後、その上に、有機半導体材料を用いてチャネル形成領域を形成している(例えば、IEEE ELECTRON DEVICE LETTERS, VOL. 18, NO. 12, P. 606 (1997):著者 Y.-Y. Lin等参照)。
IEEE ELECTRON DEVICE LETTERS, VOL. 18, NO. 12, P. 606 (1997):著者 Y.-Y. Lin等
ところで、ボトムゲート型の有機FETにおいて、シランカップリング剤に代表される表面処理剤での処理のためには、ゲート絶縁層の形成後、例えばゲート絶縁層にアッシング処理を施すことで、ゲート絶縁層の表面を一様にOH基が露出した状態にすることが要求される。そのため、ゲート絶縁層を構成する材料やゲート絶縁層の形成プロセスの選択自由度が低いといった問題を有する。即ち、例えば塗布法によってゲート絶縁層を形成し得る材料等を用いることが困難であるといった問題がある。
また、トップゲート型の有機FETにおいては、支持体上に有機半導体層から成るチャネル形成領域を形成するが、この場合にも、チャネル形成領域を構成する有機半導体層の結晶性の向上のために、支持体の表面をシランカップリング剤に代表される表面処理剤で処理する必要がある。それ故、支持体の表面は一様にOH基が露出した状態であることが要求される結果、支持体を構成する材料や支持体の製造プロセスの選択自由度が低いといった問題を有する。
従って、本発明の目的は、有機半導体層の結晶性を向上させることを可能とする絶縁層及び有機半導体層から成る積層構造の形成方法、チャネル形成領域を構成する有機半導体層の結晶性を向上させ、高い性能を有する有機電界効果型トランジスタを製造することを可能とする有機電界効果型トランジスタの製造方法、並びに、係る有機電界効果型トランジスタの製造方法によって得られる有機電界効果型トランジスタを提供することにある。
上記の目的を達成するための本発明の絶縁層及び有機半導体層から成る積層構造の形成方法は、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を基体上に塗布、乾燥して、基体上に絶縁層を形成した後、該絶縁層上に有機半導体層を形成することを特徴とする。
上記の目的を達成するための本発明の第1の態様に係る有機電界効果型トランジスタ(ボトムゲート/ボトムコンタクト型及びボトムゲート/トップコンタクト型の有機電界効果型トランジスタ)の製造方法は、
(A)支持体上にゲート電極を形成した後、支持体及びゲート電極上にゲート絶縁層を形成し、次いで、
(B)ゲート絶縁層上に、ソース/ドレイン電極、及び、有機半導体材料から成り、チャネル形成領域を構成する有機半導体層を形成する、
工程から成り、
ゲート絶縁層を、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を支持体及びゲート電極上に塗布、乾燥することで形成することを特徴とする。
上記の目的を達成するための本発明の第2の態様に係る有機電界効果型トランジスタ(トップゲート/ボトムコンタクト型及びトップゲート/トップコンタクト型の有機電界効果型トランジスタ)の製造方法は、
(A)支持体上に下地層を形成した後、
(B)下地層上に、ソース/ドレイン電極、及び、有機半導体材料から成り、チャネル形成領域を構成する有機半導体層を形成し、次いで、
(C)少なくとも有機半導体層上に、ゲート絶縁膜を介してゲート電極を形成する、
工程から成り、
下地層を、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を支持体上に塗布、乾燥することで形成することを特徴とする。
上記の目的を達成するための本発明の第1の態様に係る有機電界効果型トランジスタ(ボトムゲート/ボトムコンタクト型の有機電界効果型トランジスタ)は、
(a)支持体上に形成されたゲート電極、
(b)支持体及びゲート電極上に形成されたゲート絶縁層、
(c)ゲート絶縁層上に形成されたソース/ドレイン電極、並びに、
(d)有機半導体層から構成され、ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上にゲート電極と対向して形成されたチャネル形成領域、
を具備した有機電界効果型トランジスタであって、
ゲート絶縁層は、表面処理剤と絶縁材料としての高分子材料とが反応して成ることを特徴とする。
また、上記の目的を達成するための本発明の第2の態様に係る有機電界効果型トランジスタ(ボトムゲート/トップコンタクト型の有機電界効果型トランジスタ)は、
(a)支持体上に形成されたゲート電極、
(b)支持体及びゲート電極上に形成されたゲート絶縁層、
(c)有機半導体層から構成され、ゲート絶縁層上にゲート電極と対向して形成されたチャネル形成領域、並びに、
(d)チャネル形成領域を挟むように有機半導体層上に形成されたソース/ドレイン電極、
を具備した有機電界効果型トランジスタであって、
ゲート絶縁層は、表面処理剤と絶縁材料としての高分子材料とが反応して成ることを特徴とする。
上記の目的を達成するための本発明の第3の態様に係る有機電界効果型トランジスタ(トップゲート/ボトムコンタクト型の有機電界効果型トランジスタ)は、
(a)支持体上に形成された下地層、
(b)下地層上に形成されたソース/ドレイン電極、
(c)有機半導体層から構成され、ソース/ドレイン電極とソース/ドレイン電極との間に位置する下地層の部分の上に形成されたチャネル形成領域、
(d)有機半導体層上に形成されたゲート絶縁膜、並びに、
(e)ゲート絶縁膜上にチャネル形成領域と対向して形成されたゲート電極、
を具備した有機電界効果型トランジスタであって、
下地層は、表面処理剤と絶縁材料としての高分子材料とが反応して成ることを特徴とする。
上記の目的を達成するための本発明の第4の態様に係る有機電界効果型トランジスタ(トップゲート/トップコンタクト型の有機電界効果型トランジスタ)は、
(a)支持体上に形成された下地層、
(b)有機半導体層から構成され、下地層上に形成されたチャネル形成領域、
(c)チャネル形成領域を挟むように有機半導体層上に形成されたソース/ドレイン電極、
(d)チャネル形成領域及びソース/ドレイン電極上に形成されたゲート絶縁膜、並びに、
(e)ゲート絶縁膜上にチャネル形成領域と対向して形成されたゲート電極、
を具備した有機電界効果型トランジスタであって、
下地層は、表面処理剤と絶縁材料としての高分子材料とが反応して成ることを特徴とする。
本発明の絶縁層及び有機半導体層から成る積層構造の形成方法、本発明の第1の態様あるいは第2の態様に係る有機電界効果型トランジスタの製造方法にあっては、
高分子材料を、
(P−01) ポリビニルフェノール、
(P−02) ポリビニルアルコール、
(P−03) ポリメチルメタクリレート、
(P−04) ポリパラキシリレン(パリレン)、
(P−05) ポリヒドロキシメチルスチレン、
(P−06) ポリ酢酸ビニル、
(P−07) ポリスチレン、
(P−08) ポリビニルスチレン、
(P−09) ポリプロピレン、
(P−10) ポリカーボネート、及び、
(P−11) ポリビニルデンフロライド、
から成る群から選択された材料とし、
表面処理剤を、
(S−01) オクタデシルトリクロロシラン、
(S−02) オクタデシルトリメトキシシラン、
(S−03) オクタデシルトリエトキシシラン、
(S−04) オクチルトリクロロシラン、
(S−05) オクチルトリメトキシシラン、
(S−06) オクチルトリエトキシシラン、
(S−07) ヘキサメチルジシラザン、
(S−08) メチルビニルトリクロロシラン、
(S−09) オクタデシルジメチルクロロシラン、
(S−10) ジメチルジメトキシシラン、
(S−11) メチルトリメトキシシラン、
(S−12) ビニルトリエトキシシラン、
(S−13) γ−グリキシドキシプロピリトリメトリシシラン、
(S−14) γ−メタクリロキシプロピルトリメトキシシラン、
(S−15) γ−アミノプロピルトリエトキシシラン、
(S−16) N−フェニル−γ−アミノプロピルトリエトキシシラン、
(S−17) N−フェニル−γ−アミノプロピルトリメトキシシラン、
(S−18) γ−メルカプトプロピルトリメトキシシラン、
(S−19) ビニルトリクロロシラン、
(S−20) ビニルトリス(β−メトキシ−エトキシシラン)、
(S−21) β−(3,4−エポキシシクロヘキシル)−エチルトリクロロシラン、
(S−22) メタクリレートクロミッククロリド、及び、
(S−23) 3−メルカプトプロピルトリメトキシシラン、
から成る群から選択された材料とすることができる。即ち、[高分子材料と表面処理剤]の組合せとして、上記の11種類の高分子材料及び上記の23種類の表面処理剤の組合せである11×23=253通りの組合せとすることができるが、中でも、[(P−01)と(S−01)〜(S−11)]の11通りの組合せ、[(P−02)と(S−02),(S−03),(S−05)〜(S−07),(S−10),(S−11)]の7通りの組合せ、[(P−03)と(S−01),(S−04),(S−08),(S−09)]の4通りの組合せ、[(P−04)と(S−01)〜(S−11)]の11通りの組合せ、[(P−05)と(S−01)〜(S−11)]の11通りの組合せを用いることが好ましい。
また、本発明の第1の態様〜第4の態様に係る有機電界効果型トランジスタにあっては、高分子材料を上述した(P−01)〜(P−11)の11種類の高分子材料から成る群から選択された材料とし、表面処理剤を上述した(S−01)〜(S−23)の23種類の表面処理剤から成る群から選択された材料とすることができる。即ち、[高分子材料,表面処理剤]の組合せとして、上記の11種類の高分子材料及び上記の23種類の表面処理剤の組合せである11×23=253通りの組合せの内から、表面処理剤と絶縁材料としての高分子材料とが反応する系を適宜選択すればよく、例えば、[(P−01)と(S−01)〜(S−11)]の11通りの組合せ、[(P−02)と(S−02),(S−03),(S−05)〜(S−07),(S−10),(S−11)]の7通りの組合せを例示することができる。尚、絶縁材料としての高分子材料中に表面処理剤が分散して成るゲート絶縁層あるいは下地層を得ることのできる高分子材料と表面処理剤の組合せとして、[(P−03)と(S−01),(S−04),(S−08),(S−09)]の4通りの組合せ、[(P−04)と(S−01)〜(S−11)]の11通りの組合せ、[(P−05)と(S−01)〜(S−11)]の11通りの組合せを例示することができる。
本発明の絶縁層及び有機半導体層から成る積層構造の形成方法、本発明の第1の態様あるいは第2の態様に係る有機電界効果型トランジスタの製造方法、あるいは、本発明の第1の態様〜第4の態様に係る有機電界効果型トランジスタ(以下、これらを総称して、単に、本発明と呼ぶ場合がある)、更には、上述した好ましい形態にあっては、有機半導体層を構成する有機半導体材料と、表面処理剤の有する官能基とが結合している形態を挙げることができ、この場合、表面処理剤の有する官能基として、メチル基、フェニル基、ビニル基、エポキシ基、メルカプト基、グリキシド基、メタクリル基、及び、アミノ基から成る群から選択された官能基を挙げることができる。尚、上述した表面処理剤(S−01)〜表面処理剤(S−11)における有機半導体材料と結合する官能基はメチル基であり、上述した表面処理剤(S−12)における有機半導体材料と結合する官能基はビニル基であり、上述した表面処理剤(S−13)における有機半導体材料と結合する官能基はグリキシド基であり、上述した表面処理剤(S−14)における有機半導体材料と結合する官能基はメタクリル基であり、上述した表面処理剤(S−15)における有機半導体材料と結合する官能基はアミノ基であり、上述した表面処理剤(S−16)における有機半導体材料と結合する官能基はフェニル基であり、上述した表面処理剤(S−17)における有機半導体材料と結合する官能基はフェニル基であり、上述した表面処理剤(S−18)における有機半導体材料と結合する官能基はメルカプト基であり、上述した表面処理剤(S−19)における有機半導体材料と結合する官能基はビニル基であり、上述した表面処理剤(S−20)における有機半導体材料と結合する官能基はビニル基であり、上述した表面処理剤(S−21)における有機半導体材料と結合する官能基はエポキシ基であり、上述した表面処理剤(S−22)における有機半導体材料と結合する官能基はメタクリル基であり、上述した表面処理剤(S−23)における有機半導体材料と結合する官能基はメルカプト基である。
本発明にあっては、絶縁層、ゲート絶縁層あるいは下地層には、更に、SiOXやスピンオンガラス(SOG)、窒化ケイ素(SiNY)、酸化アルミニウム(Al23)、酸化チタン(TiO2)といった絶縁性の微粒子が含まれていてもよい。また、高分子材料と表面処理剤とが反応する場合、反応を促す架橋剤等が含まれていてもよい。
更には、本発明にあっては、絶縁層と基体との間、支持体及びゲート電極とゲート絶縁層との間、下地層と支持体との間に、例えば、絶縁膜を形成してもよい。ここで、絶縁膜を構成する材料として、SiO2系材料、SiN、HfO2等の金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート(PMMA)やポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)等の上述した絶縁材料としての高分子材料を挙げることができるし、これらの組み合わせを用いることもできるし、下地層と同様の構成とすることもできる。ここで、SiO2系材料として、二酸化シリコン(SiO2)、BPSG、PSG、BSG、AsSG、PbSG、酸化窒化シリコン(SiON)、SOG(スピンオングラス)、低誘電率SiO2系材料(例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機SOG)を例示することができる。また、下地膜の形成方法として、真空蒸着法やスパッタリング法に例示される物理的気相成長法(PVD法);各種の化学的気相成長法(CVD法);及び、次に述べる液状材料を塗布する方法の内のいずれかを挙げることができる。
本発明において、絶縁層、ゲート絶縁層、あるいは、下地層の形成方法、即ち、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を、基体上、支持体及びゲート電極上、あるいは、支持体上に塗布する方法として、スピンコート法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、キャピラリーコーター法、浸漬法といった各種コーティング法;スプレー法;スクリーン印刷法やインクジェット印刷法といった印刷法;ディスペンサーを用いる方法:及び、キャスティング法の内のいずれかといった、液状材料を塗布する方法を挙げることができる。
本発明における有機半導体層を構成する有機半導体材料として、ポリチオフェン、ポリチオフェンにヘキシル基を導入したポリ−3−ヘキシルチオフェン[P3HT]、ペンタセン[2,3,6,7−ジベンゾアントラセン]、ポリアントラセン、ポリピロール、ポリアニリン、ポリアセチレン、ポリフェニレン、ポリフラン、ポリセレノフェン、ポリイソチアナフテン、ポリフェニレンスルフィド、ポリフェニレンビニレン、ポリチエニレンビニレン、ポリナフタレン、ポリピレン、ポリアズレン、フタロシアニン、メロシアニン、ポリエチレンジオキシチオフェン、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]を例示することができる。また、有機半導体層の形成方法として、半導体材料層を構成する材料等にも依るが、真空蒸着法やスパッタリング法に例示されるPVD法;各種のCVD法;スタンプ法;リフトオフ法;シャドウマスク法;及び、上述した液状材料を塗布する方法の内のいずれかを挙げることができる。
本発明の絶縁層及び有機半導体層から成る積層構造の形成方法における基体として、支持体、あるいは、支持体及びその上に形成されたゲート電極を例示することができる。係る支持体、あるいは又、本発明の第1の態様あるいは第2の態様に係る有機電界効果型トランジスタの製造方法、本発明の第1の態様〜第4の態様に係る有機電界効果型トランジスタにおける支持体として、ポリメチルメタクリレート(ポリメタクリル酸メチル,PMMA)やポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)、ポリエーテルスルホン(PES)、ポリイミド、ポリカーボネート、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレートに例示される有機ポリマーから構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができる。このような可撓性を有する有機ポリマーから構成された支持体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への有機電界効果型トランジスタの組込みあるいは一体化が可能となる。あるいは又、支持体として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板、サファイヤ基板を挙げることができる。更には、場合によっては、支持体として、その他、導電性基板(金属基板や、高配向性グラファイトから成る基板)を用いることもできる。
本発明の第1の態様あるいは第2の態様に係る有機電界効果型トランジスタの製造方法、本発明の第1の態様〜第4の態様に係る有機電界効果型トランジスタにおけるゲート電極やソース/ドレイン電極を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、銅(Cu)、チタン(Ti)、インジウム(In)、錫(Sn)、鉄(Fe)、亜鉛(Zn)、マグネシウム(Mg)等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース/ドレイン電極を構成する材料として、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]やポリアニリンといった有機材料を挙げることもできる。また、ゲート電極やソース/ドレイン電極の形成方法として、これらを構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるPVD法;MOCVD法を含む各種のCVD法;リフトオフ法;シャドウマスク法;電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法;及び、上述した液状材料を塗布する方法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。
本発明の第2の態様に係る有機電界効果型トランジスタの製造方法、本発明の第3の態様〜第4の態様に係る有機電界効果型トランジスタにおけるゲート絶縁膜を構成する材料として、上述したSiO2系材料、SiN、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート(PMMA)やポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)等の上述した絶縁材料としての高分子材料を挙げることができるし、これらの組み合わせを用いることもできるし、下地層と同様の構成とすることもできる。ゲート絶縁膜の形成方法として、真空蒸着法やスパッタリング法に例示されるPVD法;各種のCVD法;及び、上述した液状材料を塗布する方法の内のいずれかを挙げることができる。
本発明の有機電界効果型トランジスタを、ディスプレイ装置や各種の電子機器に適用、使用する場合、多数の有機電界効果型トランジスタを集積したモノリシック集積回路としてもよいし、各有機電界効果型トランジスタを切断して個別化し、ディスクリート部品として使用してもよい。また、有機電界効果型トランジスタを支持部材に載置してもよいし、樹脂にて封止してもよい。
本発明の絶縁層及び有機半導体層から成る積層構造の形成方法、本発明の第1の態様に係る有機電界効果型トランジスタの製造方法、あるいは、本発明の第1の態様〜第2の態様に係る有機電界効果型トランジスタにあっては、絶縁材料としての高分子材料及び表面処理剤に基づき得られた絶縁層上に有機半導体層を形成するので、絶縁層の表面における表面処理剤の存在により、有機半導体層の結晶性を向上させることが可能となる。また、本発明の第2の態様に係る有機電界効果型トランジスタの製造方法、あるいは、本発明の第3の態様〜第4の態様に係る有機電界効果型トランジスタにあっては、絶縁材料としての高分子材料及び表面処理剤に基づき得られた下地層上に有機半導体層を形成するので、下地層の表面における表面処理剤の存在により、有機半導体層の結晶性を向上させることが可能となる。その結果、係る有機半導体層からチャネル形成領域を構成すれば、高い性能を有する有機電界効果型トランジスタを製造することが可能となる。
従来の技術のように、絶縁材料としての高分子材料のみから絶縁層あるいは下地層を形成することを試みる場合、係る絶縁層あるいは下地層の表面を一様にOH基が露出した状態とするための、使用すべき高分子材料に制限を受け、あるいは又、絶縁層や下地層の形成プロセスに制限を受ける。然るに、本発明にあっては、絶縁材料としての高分子材料及び表面処理剤に基づき絶縁層、ゲート絶縁層あるいは下地層を形成するので、絶縁層、ゲート絶縁層あるいは下地層の表面は、表面処理剤の有するOH基が一様に露出した状態となる。従って、高分子材料の選択自由度を高くすることができるし、絶縁層やゲート絶縁層、下地層の形成プロセスの選択自由度も高くすることができるといった、従来の技術には無い利点を有する。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例1は、本発明の絶縁層及び有機半導体層から成る積層構造の形成方法、本発明の第1の態様に係る有機電界効果型トランジスタ、及び、本発明の第1の態様に係る有機電界効果型トランジスタの製造方法に関し、より具体的には、ボトムゲート/ボトムコンタクト型の有機電界効果型トランジスタ(以下、有機FETと呼ぶ)及びその製造方法に関する。
模式的な一部断面図を図3の(B)に示す実施例1のボトムゲート/ボトムコンタクト型の有機FETは、
(a)支持体10上に形成されたゲート電極12、
(b)支持体10及びゲート電極12上に形成されたゲート絶縁層13、
(c)ゲート絶縁層13上に形成されたソース/ドレイン電極14、並びに、
(d)有機半導体層15から構成され、ソース/ドレイン電極14とソース/ドレイン電極14との間に位置するゲート絶縁層13の部分の上にゲート電極12と対向して形成されたチャネル形成領域16、
を具備する。ここで、有機半導体層15は、ソース/ドレイン電極14上に延在している。
実施例1、あるいは、後述する実施例2〜実施例5において、支持体10はガラス基板から成り、ゲート電極12及びソース/ドレイン電極14は金薄膜から成り、有機半導体層15は、ポリチオフェンにヘキシル基を導入したポリ−3−ヘキシルチオフェン[P3HT]あるいはペンタセンから成る。また、ゲート絶縁層13(あるいは、後述する下地層41)は、表面処理剤と絶縁材料としての高分子材料とが反応して成る。
ここで、実施例1、あるいは、後述する実施例2〜実施例5において、絶縁材料としての高分子材料は、(P−01)ポリビニルフェノールであり、表面処理剤は、(S−01)オクタデシルトリクロロシランである。そして、有機半導体層を構成する有機半導体材料と、表面処理剤の有する官能基(具体的には、メチル基)とが結合している。尚、[高分子材料と表面処理剤]の組合せとして、このような[(P−01)と(S−02)]の組合せの他、[(P−01)と(S−02)〜(S−11)]の10通りの組合せ、[(P−02)と(S−02),(S−03),(S−05)〜(S−07),(S−10),(S−11)]の7通りの組合せ、[(P−03)と(S−01),(S−04,(S−08),(S−09)]の4通りの組合せ、[(P−04)と(S−01)〜(S−11)]の11通りの組合せ、[(P−05)と(S−01)〜(S−11)]の11通りの組合せを用いることもできるし、更には、他の組合せを用いることもできる。
以下、支持体等の模式的な一部断面図である図1の(A)〜(D)、図2の(A)〜(C)、及び、図3の(A)〜(B)を参照して、実施例1の絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機FETの製造方法を説明する。
[工程−100]
先ず、支持体10上にゲート電極12を形成する。具体的には、支持体10上に、レジスト層31に基づきゲート電極形成用のパターンを形成する(図1の(A)参照)。次いで、密着層としてのTi層、及び、ゲート電極12としてのAu層を、順次、支持体10及びレジスト層31上に真空蒸着法によって形成する(図1の(B)参照)。図面においては、密着層の図示を省略した。蒸着を行う際、支持体10は温度を調整することができる支持体ホルダー(図示せず)に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体10の変形を最小限に抑えた成膜を行うことができる。その後、リフトオフ法によりレジスト層31を除去することで、Au層から成るゲート電極12を得ることができる(図1の(C)参照)。
[工程−110]
次に、支持体10及びゲート電極12上にゲート絶縁層13を形成する。
そのために、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を準備する。具体的には、溶媒であるシクロペンタノンに、表面処理剤であるオクタデシルトリクロロシランを混合する。次いで、この溶液に、絶縁材料としての高分子材料であるポリビニルフェノールを混合する。更に、この溶液に、架橋反応を促す架橋剤であるポリメラミンコホルマルデヒドを混合する。この場合、それぞれの混合の割合を、例えば、シクロペンタノン:オクタデシルトリクロロシラン:ポリビニルフェノール:ポリメラミンコホルマルデヒド=100グラム:0.14グラム:10グラム:1.5グラムとすればよい。尚、高分子材料/表面処理剤の重量比は、100/0.5〜100/5とすることが望ましい。
そして、この溶液を基体上に塗布した後、乾燥することで、基体上に絶縁層を形成する。あるいは又、この溶液を支持体10及びゲート電極12上に塗布した後、乾燥することでゲート絶縁層13を形成する。より具体的には、この溶液をスピンコート法にて塗布した後、大気雰囲気中で130゜C、2時間の乾燥を行う。これによって架橋反応が生じ、絶縁材料としての高分子材料と表面処理剤とが架橋する。
[工程−120]
その後、ゲート絶縁層13上にソース/ドレイン電極14を形成する。具体的には、全面に、レジスト層32に基づきソース/ドレイン電極形成用のパターンを形成する(図1の(D)参照)。次いで、密着層としてのTi層、及び、ソース/ドレイン電極としてのAu層を、順次、ゲート絶縁層13及びレジスト層32上に真空蒸着法によって形成する(図2の(A)参照)。図面においては、密着層の図示を省略した。蒸着を行う際、支持体10は温度を調整することができる支持体ホルダー(図示せず)に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体10の変形を最小限に抑えた成膜を行うことができる。その後、リフトオフ法によりレジスト層32を除去することで、Au層から成るソース/ドレイン電極14を得ることができる(図2の(B)参照)。
[工程−130]
次に、絶縁層上に有機半導体層を形成する。あるいは又、ゲート絶縁層13上に、有機半導体材料から成り、チャネル形成領域16を構成する有機半導体層15を形成する(図2の(C)参照)。具体的には、スピンコート法に基づき、P3HTから成る有機半導体層15をソース/ドレイン電極14及びゲート絶縁層13の上に形成する。あるいは又、以下の表1に例示する真空蒸着法に基づき、ペンタセンから成る有機半導体層15をソース/ドレイン電極14及びゲート絶縁層13の上に形成することもできる。その後、必要に応じて、有機半導体層15のパターニングを行う(図3の(A)参照)。
[表1]
支持体温度:60゜C
成膜速度 :3nm/分
圧力 :5×10-4Pa
[工程−140]
次いで、周知の方法に基づき、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図3の(B)参照)。こうして、実施例1の有機FETを得ることができる。
ゲート絶縁層の評価のための評価用有機FETを試作した。この評価用有機FET(実施例1の有機FETと呼ぶ)にあっては、高濃度p型不純物をドーピングしたシリコン半導体基板を支持体とし、係るシリコン半導体基板上に、ゲート長5μmのゲート電極12、ゲート絶縁層13、ソース/ドレイン電極14、有機半導体層15、及び、チャネル形成領域16を形成した。尚、比較のために、ゲート絶縁層を形成するための溶液の組成から表面処理剤[(S−01)オクタデシルトリクロロシラン]を除いた溶液に基づきゲート絶縁層を形成した有機FETを試作した。この有機FETを、比較例の有機FETと呼ぶ。
実施例1の有機FET及び比較例の有機FETにおけるゲート絶縁層の接触角(θ)の測定結果を、以下の表2に示す。また、[工程−110]と同様の工程において、溶液をスピンコート法にて塗布した後、大気雰囲気中で2時間の乾燥を行ったが、その際の架橋反応が生じる温度を、最適乾燥温度として測定した。その結果を、表2に示す。更には、ソース/ドレイン電極間に−30ボルトを印加した状態で、ゲート電極に印加する電圧Vgを変化させたときのソース/ドレイン電極間を流れる電流Idを測定した結果を、図7に示す。また、移動度の測定結果、サブ・スレッショールド・スイング値(便宜上、STS値と略称する)も、併せて、表2に示す。
[表2]
実施例1 比較例
接触角(θ)(°) 80 60
最適乾燥温度(゜C) 130 180
移動度 (cm2・V-1・秒-1) 0.12 0.038
STS値 (V・度-1) 0.96 1.57
図7及び表2からも、比較例の有機FETに比べて、実施例1の有機FETの方が、Vg−Id特性、移動度、STS値といったFET特性の面で優れており、しかも、最適乾燥温度が低下していることが判る。
実施例2は、実施例1の変形である。実施例1にあっては、ゲート絶縁層13(あるいは絶縁層)を、支持体10及びゲート電極12上(あるいは基体上)に直接形成した。一方、実施例2にあっては、支持体10及びゲート電極12とゲート絶縁層13との間(あるいは絶縁層と基体との間)に、絶縁膜を形成する。尚、実施例2にあっては、ゲート絶縁層13(あるいは絶縁層)の厚さを実施例1におけるゲート絶縁層13(あるいは絶縁層)の厚さよりも薄くすることができる。また、絶縁膜とゲート絶縁層13(あるいは絶縁層)との2層構成から成る絶縁材料層を考えた場合、係る絶縁材料層における耐電圧等の特性の最適化のための材料選択自由度、膜厚設計自由度等の向上を図ることができる。
絶縁膜を形成するので、実施例2にあっては、実施例1よりも低粘度の溶液を準備する。具体的には、溶媒であるシクロペンタノンに、表面処理剤であるオクタデシルトリクロロシランを混合する。次いで、この溶液に、絶縁材料としての高分子材料であるポリビニルフェノールを混合する。更に、この溶液に、架橋反応を促す架橋剤であるポリメラミンコホルマルデヒドを混合する。この場合、それぞれの混合の割合を、例えば、シクロペンタノン:オクタデシルトリクロロシラン:ポリビニルフェノール:ポリメラミンコホルマルデヒド=100グラム:40ミリグラム:2グラム:0.3グラムとすればよい。
そして、実施例2にあっては、実施例1の[工程−100]と同様の工程を実行した後、ゲート電極12上を含む支持体10上(あるいは基体上)に、例えば、SiO2から成る絶縁膜をスパッタリング法にて形成し、次いで、実施例1の[工程−110]と同様にして、上記の溶液を絶縁膜上に塗布した後、乾燥することで、ゲート電極12及び支持体10上(あるいは基体上)に、ゲート絶縁層13(あるいは絶縁層)を形成することができる。
その後、実施例1の[工程−120]〜[工程−140]と同様の工程を実行することで、実施例2の有機FETを得ることができる。
実施例3は、本発明の絶縁層及び有機半導体層から成る積層構造の形成方法、本発明の第2の態様に係る有機FET、及び、本発明の第1の態様に係る有機FETの製造方法に関し、より具体的には、ボトムゲート/トップコンタクト型の有機FET及びその製造方法に関する。
模式的な一部断面図を図4の(C)に示す実施例3のボトムゲート/トップコンタクト型の有機FETは、
(a)支持体10上に形成されたゲート電極12、
(b)支持体10及びゲート電極12上に形成されたゲート絶縁層13、
(c)有機半導体層15から構成され、ゲート絶縁層13上にゲート電極12と対向して形成されたチャネル形成領域16、並びに、
(d)チャネル形成領域16を挟むように有機半導体層15上に形成されたソース/ドレイン電極14、
を具備する。そして、ゲート絶縁層13は、表面処理剤と絶縁材料としての高分子材料とが反応して成る。
実施例3の有機FETは、このように、ソース/ドレイン電極14及び有機半導体層15の垂直方向の配置状態が実施例1の有機FETと逆になっているが、その他の点は実施例1の有機FETと同じとすることができる。それ故、実施例3の有機FETの詳細な説明は省略する。
以下、支持体等の模式的な一部断面図である図4の(A)〜(C)を参照して、実施例3の絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機FETの製造方法を説明する。
[工程−300]
先ず、実施例1の[工程−100]と同様にして、支持体10上にゲート電極12を形成する。
[工程−310]
次に、実施例1の[工程−110]と同様にして、溶液を基体上に塗布した後、乾燥することで、基体上に絶縁層を形成する。あるいは又、溶液を支持体10及びゲート電極12上に塗布した後、乾燥することでゲート絶縁層13を形成する。
[工程−320]
その後、実施例1の[工程−130]と同様にして、絶縁層上に有機半導体層を形成する。あるいは又、ゲート絶縁層13上に、有機半導体材料から成り、チャネル形成領域16を構成する有機半導体層15を形成する(図4の(A)及び図4の(B)参照)。
[工程−330]
その後、有機半導体層15上に、Au層から成るソース/ドレイン電極14を形成する。具体的には、有機半導体層15の一部及びゲート絶縁層13をハードマスクで覆った状態で、密着層としてのTi層、及び、ソース/ドレイン電極としてのAu層を、順次、有機半導体層15上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。こうして、Au層から成るソース/ドレイン電極14をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−340]
次いで、周知の方法に基づき、実施例1の[工程−140]と同様にして、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図4の(C)参照)。こうして、実施例3の有機FETを得ることができる。
尚、実施例3の[工程−310]に対して実施例2を適用することも可能である。
実施例4は、本発明の絶縁層及び有機半導体層から成る積層構造の形成方法、本発明の第3の態様に係る有機電界効果型トランジスタ、及び、本発明の第2の態様に係る有機電界効果型トランジスタの製造方法に関し、より具体的には、トップゲート/ボトムコンタクト型の有機FET及びその製造方法に関する。
模式的な一部断面図を図5の(C)に示す実施例4のトップゲート/ボトムコンタクト型の有機FETは、
(a)支持体40上に形成された下地層41、
(b)下地層41上に形成されたソース/ドレイン電極44、
(c)有機半導体層45から構成され、ソース/ドレイン電極44とソース/ドレイン電極44との間に位置する下地層41の部分の上に形成されたチャネル形成領域46、
(d)有機半導体層45上に形成されたゲート絶縁膜43、並びに、
(e)ゲート絶縁膜43上にチャネル形成領域46と対向して形成されたゲート電極42、
を具備する。ここで、下地層41は、表面処理剤と絶縁材料としての高分子材料とが反応して成る。
ここで、実施例4、あるいは、後述する実施例5において、支持体40、ゲート電極42及びソース/ドレイン電極44、有機半導体層45を構成する材料、下地層41を構成する絶縁材料としての高分子材料、表面処理剤を、実施例1と同様とした。また、ゲート絶縁膜43をSiO2から構成した。
以下、支持体等の模式的な一部断面図である図5の(A)〜(C)を参照して、実施例4の絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機FETの製造方法を説明する。
[工程−400]
先ず、実施例1の[工程−110]と同様の方法に基づき、溶液を基体上に塗布した後、乾燥することで、基体上に絶縁層を形成する。あるいは又、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を支持体40上に塗布、乾燥することで、下地層41を形成する。
[工程−410]
次に、実施例1の[工程−120]と同様にして、下地層41上にソース/ドレイン電極44を形成する。
[工程−420]
次に、絶縁層上に有機半導体層を形成する。あるいは又、下地層41上に、有機半導体材料から成り、チャネル形成領域46を構成する有機半導体層45を形成する。具体的には、実施例1の[工程−130]と同様にして、下地層41及びソース/ドレイン電極44上に有機半導体層45を形成する(図5の(A)及び図5の(B)参照)。具体的には、スピンコート法に基づき、P3HTから成る有機半導体層45を下地層41及びソース/ドレイン電極44上に形成する。あるいは又、表1に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体層45を下地層41及びソース/ドレイン電極44上に形成する。
[工程−430]
次いで、例えばスパッタリング法に基づき、SiO2から成るゲート絶縁膜43を有機半導体層45上に(具体的には、全面に)形成する。
[工程−440]
その後、実施例1の[工程−100]と同様にして、ゲート絶縁膜43上に、Ti層から成る密着層、及び、Au層から成るゲート電極42を形成する。図面においては、密着層の図示を省略した。あるいは又、ゲート絶縁膜43の一部をハードマスクで覆った状態で、密着層としてのTi層、及び、ゲート電極としてのAu層を、順次、ゲート絶縁膜43上に真空蒸着法によって形成してもよく、これによって、ゲート電極42をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−450]
次いで、周知の方法に基づき、実施例1の[工程−140]と同様にして、全面にSiO2から成る絶縁層20を形成した後、ゲート電極42及びソース/ドレイン電極44の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極42に接続された配線(図示せず)、及び、ソース/ドレイン電極44に接続された配線21を形成することができる(図5の(C)参照)。こうして、実施例4の有機FETを得ることができる。
尚、実施例4の[工程−400]に対して実施例2を適用することも可能である。
実施例5は、本発明の絶縁層及び有機半導体層から成る積層構造の形成方法、本発明の第4の態様に係る有機FET、及び、本発明の第2の態様に係る有機FETの製造方法に関し、より具体的には、トップゲート/トップコンタクト型の有機FET及びその製造方法に関する。
模式的な一部断面図を図6の(C)に示す実施例5のトップゲート/トップコンタクト型の有機FETは、
(a)支持体40上に形成された下地層41、
(b)有機半導体層45から構成され、下地層41上に形成されたチャネル形成領域46、
(c)チャネル形成領域46を挟むように有機半導体層45上に形成されたソース/ドレイン電極44、
(d)チャネル形成領域46及びソース/ドレイン電極44上に形成されたゲート絶縁膜43、並びに、
(e)ゲート絶縁膜43上にチャネル形成領域46と対向して形成されたゲート電極42、
を具備している。そして、下地層41は、表面処理剤と絶縁材料としての高分子材料とが反応して成る。
実施例5の有機FETは、ソース/ドレイン電極44及び有機半導体層45の垂直方向の配置状態が実施例4の有機FETと逆になっているが、その他の点は実施例4の有機FETと同じとすることができる。それ故、実施例5の有機FETの詳細な説明は省略する。
以下、支持体等の模式的な一部断面図である図6の(A)〜(C)を参照して、実施例5の絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機FETの製造方法を説明する。
[工程−500]
先ず、実施例1の[工程−110]と同様の方法に基づき、溶液を基体上に塗布した後、乾燥することで、基体上に絶縁層を形成する。あるいは又、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を支持体40上に塗布、乾燥することで、下地層41を形成する。
[工程−510]
次に、実施例1の[工程−130]と同様にして、絶縁層上に有機半導体層を形成する。あるいは又、下地層41上に、有機半導体材料から成り、チャネル形成領域46を構成する有機半導体層45を形成する(図6の(A)及び図6の(B)参照)。具体的には、スピンコート法に基づき、P3HTから成る有機半導体層45を下地層41及びソース/ドレイン電極44上に形成する。あるいは又、表1に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体層45を下地層41上に形成する。
[工程−520]
その後、実施例1の[工程−120]と同様にして、下地層41上にソース/ドレイン電極44を形成する。
[工程−530]
次いで、例えばスパッタリング法に基づき、SiO2から成るゲート絶縁膜43を全面に形成する。
[工程−540]
その後、実施例1の[工程−100]と同様にして、ゲート絶縁膜43上に、Ti層から成る密着層、及び、Au層から成るゲート電極42を形成する。図面においては、密着層の図示を省略した。あるいは又、ゲート絶縁膜43の一部をハードマスクで覆った状態で、密着層としてのTi層、及び、ゲート電極としてのAu層を、順次、ゲート絶縁膜43上に真空蒸着法によって形成してもよく、これによって、ゲート電極42をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−550]
次いで、周知の方法に基づき、実施例1の[工程−140]と同様にして、全面にSiO2から成る絶縁層20を形成した後、ゲート電極42及びソース/ドレイン電極44の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極42に接続された配線(図示せず)、及び、ソース/ドレイン電極44に接続された配線21を形成することができる(図6の(C)参照)。こうして、実施例5の有機FETを得ることができる。
尚、実施例5の[工程−500]に対して実施例2を適用することも可能である。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。有機FETの構造、製造条件は例示であり、適宜変更することができる。尚、本発明の有機FETを、ディスプレイ装置や各種の電子機器に適用、使用する場合、基体に多数の有機FETを集積したモノリシック集積回路としてもよいし、各有機FETを切断して個別化し、ディスクリート部品として使用してもよい。
実施例においては、絶縁層、ゲート絶縁層、あるいは、下地層の形成をスピンコート法に基づき行ったが、代替的に、表面処理剤の蒸気で満たされた容器中で、絶縁材料としての高分子材料を含む溶液を基体上、あるいは、支持体及びゲート電極上、あるいは、支持体上に塗布した後、乾燥することで、基体上に絶縁層を形成し、あるいは、支持体及びゲート電極上にゲート絶縁層を形成し、あるいは、支持体上に下地層を形成することもできる。具体的には、スピンコーターの処理チャンバ内を表面処理剤(例えば、オクタデシルトリクロロシラン)の蒸気雰囲気とした状態で、絶縁材料としての高分子材料(例えば、ポリビニルフェノール)を含む溶液をスピンコーティングすればよい。あるいは又、代替的に、CVD法に基づき、絶縁材料としての高分子材料(例えば、ポリパラキシリレン)と表面処理剤から成る絶縁層、ゲート絶縁層、下地層を、基体上、支持体及びゲート電極上、支持体上に形成することもでき、この場合には、表面処理剤を含有するガスをキャリアガスとして用いればよい。
図1の(A)〜(D)は、実施例1の有機電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。 図2の(A)〜(C)は、図1の(D)に引き続き、実施例1の有機電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。 図3の(A)〜(B)は、図2の(C)に引き続き、実施例1の有機電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。 図4の(A)〜(C)は、実施例3の有機電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。 図5の(A)〜(C)は、実施例4の有機電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。 図6の(A)〜(C)は、実施例5の有機電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。 図7は、実施例1の有機電界効果型トランジスタ、及び、比較例の有機電界効果型トランジスタにおいて、ソース/ドレイン電極間に30ボルトを印加した状態で、ゲート電極に印加する電圧Vgを変化させたときのソース/ドレイン電極間を流れる電流Idを測定した結果を示すグラフである。
符号の説明
10,40・・・支持体、41・・・下地層、12,42・・・ゲート電極、13・・・ゲート絶縁層、43・・・ゲート絶縁膜、14,44・・・ソース/ドレイン電極、15,45・・・有機半導体層、16,46・・・チャネル形成領域、20・・・絶縁層、21・・・配線、31・・・レジスト層、32・・・レジスト層

Claims (13)

  1. 絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を基体上に塗布、乾燥して、基体上に絶縁層を形成した後、該絶縁層上に有機半導体層を形成する、絶縁層及び有機半導体層から成る積層構造の形成方法であって、
    有機半導体層を構成する有機半導体材料と、表面処理剤の有する官能基とが結合している、絶縁層及び有機半導体層から成る積層構造の形成方法。
  2. 絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を基体上に塗布、乾燥して、基体上に絶縁層を形成した後、該絶縁層上に有機半導体層を形成し、以て、絶縁層の表面における表面処理剤の存在により有機半導体層の結晶性を向上させる、絶縁層及び有機半導体層から成る積層構造の形成方法。
  3. 基体には絶縁膜が形成されており、絶縁膜の上に絶縁層を形成する、請求項1又は請求項2に記載の絶縁層及び有機半導体層から成る積層構造の形成方法。
  4. 高分子材料は、ポリビニルフェノール、ポリビニルアルコール、ポリメチルメタクリレート、ポリパラキシリレン、ポリヒドロキシメチルスチレン、ポリ酢酸ビニル、ポリスチレン、ポリビニルスチレン、ポリプロピレン、ポリカーボネート、及び、ポリビニルデンフロライドから成る群から選択された材料であり、
    表面処理剤は、オクタデシルトリクロロシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、オクチルトリクロロシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、ヘキサメチルジシラザン、メチルビニルトリクロロシラン、オクタデシルジメチルクロロシラン、ジメチルジメトキシシラン、メチルトリメトキシシラン、ビニルトリエトキシシラン、γ−グリキシドキシプロピリトリメトリシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−フェニル−γ−アミノプロピルトリエトキシシラン、N−フェニル−γ−アミノプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ビニルトリクロロシラン、ビニルトリス(β−メトキシ−エトキシシラン)、β−(3,4−エポキシシクロヘキシル)−エチルトリクロロシラン、メタクリレートクロミッククロリド、及び、3−メルカプトプロピルトリメトキシシランから成る群から選択された材料である請求項1乃至請求項3のいずれか1項に記載の絶縁層及び有機半導体層から成る積層構造の形成方法。
  5. 表面処理剤を構成する材料の有する前記官能基は、メチル基、フェニル基、ビニル基、エポキシ基、メルカプト基、グリキシド基、メタクリル基、及び、アミノ基から成る群から選択された官能基である請求項1乃至請求項4のいずれか1項に記載の絶縁層及び有機半導体層から成る積層構造の形成方法。
  6. (A)支持体上にゲート電極を形成した後、支持体及びゲート電極上にゲート絶縁層を形成し、次いで、
    (B)ゲート絶縁層上に、ソース/ドレイン電極、及び、有機半導体材料から成り、チャネル形成領域を構成する有機半導体層を形成する、
    工程から成り、
    ゲート絶縁層を、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を支持体及びゲート電極上に塗布、乾燥することで形成し、
    有機半導体層を構成する有機半導体材料と、表面処理剤の有する官能基とが結合している有機電界効果型トランジスタの製造方法。
  7. (A)支持体上にゲート電極を形成した後、支持体及びゲート電極上にゲート絶縁層を形成し、次いで、
    (B)ゲート絶縁層上に、ソース/ドレイン電極、及び、有機半導体材料から成り、チャネル形成領域を構成する有機半導体層を形成する、
    工程から成り、
    ゲート絶縁層を、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を支持体及びゲート電極上に塗布、乾燥することで形成し、以て、ゲート絶縁層の表面における表面処理剤の存在により有機半導体層の結晶性を向上させる有機電界効果型トランジスタの製造方法。
  8. 前記工程(A)において、支持体上にゲート電極を形成した後、支持体及びゲート電極上に絶縁膜を形成し、次いで、絶縁膜上にゲート絶縁層を形成する請求項6又は請求項7に記載の有機電界効果型トランジスタの製造方法。
  9. (A)支持体上に下地層を形成した後、
    (B)下地層上に、ソース/ドレイン電極、及び、有機半導体材料から成り、チャネル形成領域を構成する有機半導体層を形成し、次いで、
    (C)少なくとも有機半導体層上に、ゲート絶縁膜を介してゲート電極を形成する、
    工程から成り、
    下地層を、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を支持体上に塗布、乾燥することで形成し、
    有機半導体層を構成する有機半導体材料と、表面処理剤の有する官能基とが結合している有機電界効果型トランジスタの製造方法。
  10. (A)支持体上に下地層を形成した後、
    (B)下地層上に、ソース/ドレイン電極、及び、有機半導体材料から成り、チャネル形成領域を構成する有機半導体層を形成し、次いで、
    (C)少なくとも有機半導体層上に、ゲート絶縁膜を介してゲート電極を形成する、
    工程から成り、
    下地層を、絶縁材料としての高分子材料、及び、表面処理剤を混合した溶液を支持体上に塗布、乾燥することで形成し、以て、下地層の表面における表面処理剤の存在により有機半導体層の結晶性を向上させる有機電界効果型トランジスタの製造方法。
  11. 前記工程(A)において、支持体上に絶縁膜を形成し、次いで、絶縁膜上に下地層を形成する請求項9又は請求項10に記載の有機電界効果型トランジスタの製造方法。
  12. 高分子材料は、ポリビニルフェノール、ポリビニルアルコール、ポリメチルメタクリレート、ポリパラキシリレン、ポリヒドロキシメチルスチレン、ポリ酢酸ビニル、ポリスチレン、ポリビニルスチレン、ポリプロピレン、ポリカーボネート、及び、ポリビニルデンフロライドから成る群から選択された材料であり、
    表面処理剤は、オクタデシルトリクロロシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、オクチルトリクロロシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、ヘキサメチルジシラザン、メチルビニルトリクロロシラン、オクタデシルジメチルクロロシラン、ジメチルジメトキシシラン、メチルトリメトキシシラン、ビニルトリエトキシシラン、γ−グリキシドキシプロピリトリメトリシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−フェニル−γ−アミノプロピルトリエトキシシラン、N−フェニル−γ−アミノプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ビニルトリクロロシラン、ビニルトリス(β−メトキシ−エトキシシラン)、β−(3,4−エポキシシクロヘキシル)−エチルトリクロロシラン、メタクリレートクロミッククロリド、及び、3−メルカプトプロピルトリメトキシシランから成る群から選択された材料である請求項6乃至請求項11のいずれか1項に記載の有機電界効果型トランジスタの製造方法。
  13. 表面処理剤を構成する材料の有する前記官能基は、メチル基、フェニル基、ビニル基、エポキシ基、メルカプト基、グリキシド基、メタクリル基、及び、アミノ基から成る群から選択された官能基である請求項6乃至請求項12のいずれか1項に記載の有機電界効果型トランジスタの製造方法。
JP2005186554A 2005-06-27 2005-06-27 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法 Expired - Fee Related JP5055719B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005186554A JP5055719B2 (ja) 2005-06-27 2005-06-27 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法
US11/424,672 US7767488B2 (en) 2005-06-27 2006-06-16 Method for forming a stacked structure of an insulating layer and an organic semiconductor layer, organic field effect transistor and method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005186554A JP5055719B2 (ja) 2005-06-27 2005-06-27 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007005698A JP2007005698A (ja) 2007-01-11
JP5055719B2 true JP5055719B2 (ja) 2012-10-24

Family

ID=37566278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005186554A Expired - Fee Related JP5055719B2 (ja) 2005-06-27 2005-06-27 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法

Country Status (2)

Country Link
US (1) US7767488B2 (ja)
JP (1) JP5055719B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP4802933B2 (ja) * 2006-08-17 2011-10-26 セイコーエプソン株式会社 半導体装置、電子装置及び電子機器
GB2450381B (en) * 2007-06-22 2009-11-11 Cambridge Display Tech Ltd Organic thin film transistors
US7821000B2 (en) * 2008-02-01 2010-10-26 Alcatel-Lucent Usa Inc. Method of doping organic semiconductors
JP4582430B2 (ja) 2008-07-22 2010-11-17 Dic株式会社 有機トランジスタ及びその製造方法
GB2469507B (en) 2009-04-16 2011-05-04 Cambridge Display Tech Ltd Organic thin film transistors
JP5532669B2 (ja) * 2009-04-30 2014-06-25 大日本印刷株式会社 有機半導体素子、およびその製造方法
JP5632393B2 (ja) * 2010-12-24 2014-11-26 パナソニック株式会社 半導体トランジスタの製造方法、並びに該方法で製造した半導体トランジスタを用いた駆動回路、該駆動回路と表示素子とを含んでなる画素回路、該画素回路が行列状に配置された表示パネル、及び該パネルを備えた表示装置
JP5649720B2 (ja) * 2011-04-06 2015-01-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
CN102332395B (zh) * 2011-09-23 2014-03-05 复旦大学 一种选择性淀积栅氧和栅电极的方法
WO2014034671A1 (ja) 2012-08-31 2014-03-06 旭硝子株式会社 硬化性組成物および硬化膜の製造方法
US9535658B2 (en) 2012-09-28 2017-01-03 Alcatel Lucent Secure private database querying system with content hiding bloom filters
CN103985764B (zh) * 2014-05-30 2018-07-03 Tcl集团股份有限公司 氧化物tft及其制备方法、阵列基板、显示器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515507B2 (ja) * 2000-09-29 2004-04-05 株式会社東芝 トランジスタおよびその製造方法
EP1405356B1 (en) * 2001-07-09 2013-07-31 Plastic Logic Limited Solution influenced alignment
JP4581423B2 (ja) * 2003-03-24 2010-11-17 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子、当該素子シート及びその作製方法
JP2005039222A (ja) * 2003-06-25 2005-02-10 Sharp Corp 機能性有機薄膜、有機薄膜トランジスタ及びそれらの製造方法
JP2005139477A (ja) * 2003-11-04 2005-06-02 Nisshin Steel Co Ltd 加工性,耐コイル変形性,耐食性に優れた表面処理鋼板
US7705346B2 (en) * 2005-06-06 2010-04-27 Xerox Corporation Barrier layer for an organic electronic device

Also Published As

Publication number Publication date
US20060289859A1 (en) 2006-12-28
US7767488B2 (en) 2010-08-03
JP2007005698A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
JP5055719B2 (ja) 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法
KR101164614B1 (ko) 금속 단층막 형성 방법, 배선 형성 방법 및 전계 효과형 트랜지스터의 제조 방법
JP4100351B2 (ja) 薄膜トランジスタの製造方法
US6864504B2 (en) Planar polymer transistor
US8389346B2 (en) Method and structure for establishing contacts in thin film transistor devices
US7834352B2 (en) Method of fabricating thin film transistor
TW200522362A (en) Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
KR101163791B1 (ko) 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
JP5132053B2 (ja) 有機薄膜トランジスタの製造方法
GB2427509A (en) Organic electronic device fabrication by micro-embossing
CN101595568B (zh) 薄膜半导体装置的制作方法及薄膜半导体装置
KR20110056505A (ko) 상단 게이트 유기 박막 트랜지스터용 표면 처리된 기판
JP2004288836A (ja) 有機薄膜トランジスタおよびその製造方法
JP2008085315A (ja) 薄膜トランジスタおよびその製造方法
US7049631B2 (en) Organic thin film transistor comprising buffer layer
CN101262042B (zh) 有机晶体管、其制造方法及电子设备
JP4710224B2 (ja) 電界効果型トランジスタ及びその製造方法
CA2514133C (en) Reverse printing
JP4569207B2 (ja) 電界効果型トランジスタの製造方法
JP4807174B2 (ja) 有機トランジスタとその製造方法
JP2005183889A (ja) 薄膜トランジスタシート及びその作製方法、それにより形成された薄膜トランジスタ素子
US20080032440A1 (en) Organic semiconductor device and method of fabricating the same
JP5369516B2 (ja) 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法
JP5158010B2 (ja) 電界効果型トランジスタの製造方法
KR101286526B1 (ko) 박막 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees