JP5369516B2 - 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 - Google Patents
電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5369516B2 JP5369516B2 JP2008170005A JP2008170005A JP5369516B2 JP 5369516 B2 JP5369516 B2 JP 5369516B2 JP 2008170005 A JP2008170005 A JP 2008170005A JP 2008170005 A JP2008170005 A JP 2008170005A JP 5369516 B2 JP5369516 B2 JP 5369516B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- fine particles
- organic semiconductor
- semiconductor material
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
(1)低温で、簡易なプロセスにて、大面積の有機デバイスを低コストで製造することができる。
(2)可撓性を有する有機デバイスを製造することが可能である。
(3)有機材料を構成する分子を所望の形態に修飾することで、有機デバイスの性能や物性を制御することができる。
といった種々の利点を有している。
(A)制御電極、
(B)第1電極及び第2電極、並びに、
(C)第1電極と第2電極との間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えた3端子型の電子デバイスの製造方法であって、
能動層を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する。
(A)基体上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
(B)ゲート絶縁層上にソース/ドレイン電極を形成した後、
(C)少なくとも、ソース/ドレイン電極の間に位置するゲート絶縁層の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域を形成する、
各工程から成る。尚、こうして得られたボトムゲート/ボトムコンタクト型の半導体装置(具体的には、ボトムゲート/ボトムコンタクト型電界効果トランジスタ,FETであり、より具体的には、ボトムゲート/ボトムコンタクト型薄膜トランジスタ,TFT)は、
(a)基体上に形成されたゲート電極、
(b)ゲート電極及び基体上に形成されたゲート絶縁層、
(c)ゲート絶縁層上に形成されたソース/ドレイン電極、並びに、
(d)ソース/ドレイン電極の間であってゲート絶縁層上に形成されたチャネル形成領域、
を備えている。
(A)基体上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
(B)ゲート絶縁層上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域及びチャネル形成領域延在部を形成した後、
(C)チャネル形成領域延在部上にソース/ドレイン電極を形成する、
各工程から成る。尚、こうして得られたボトムゲート/トップコンタクト型の半導体装置(具体的には、ボトムゲート/トップコンタクト型の電界効果トランジスタ,FETであり、より具体的には、ボトムゲート/トップコンタクト型の薄膜トランジスタ,TFT)は、
(a)基体上に形成されたゲート電極、
(b)ゲート電極及び基体上に形成されたゲート絶縁層、
(c)ゲート絶縁層上に形成されたチャネル形成領域及びチャネル形成領域延在部、並びに、
(d)チャネル形成領域延在部上に形成されたソース/ドレイン電極、
を備えている。
(A)基体上にソース/ドレイン電極を形成し、次いで、
(B)全面に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域を形成した後、
(C)全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から成る。尚、こうして得られたトップゲート/ボトムコンタクト型の半導体装置(具体的には、トップゲート/ボトムコンタクト型の電界効果トランジスタ,FETであり、より具体的には、トップゲート/ボトムコンタクト型の薄膜トランジスタ,TFT)は、
(a)基体上に形成されたソース/ドレイン電極、
(b)ソース/ドレイン電極の間の基体上に形成されたチャネル形成領域、
(c)チャネル形成領域上に形成されたゲート絶縁層、並びに、
(d)ゲート絶縁層上に形成されたゲート電極、
を備えている。
(A)基体上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域及びチャネル形成領域延在部を形成し、次いで、
(B)チャネル形成領域延在部上にソース/ドレイン電極を形成した後、
(C)全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から成る。尚、こうして得られたトップゲート/トップコンタクト型の半導体装置(具体的には、トップゲート/トップコンタクト型の電界効果トランジスタ,FETであり、より具体的には、トップゲート/トップコンタクト型の薄膜トランジスタ,TFT)は、
(a)基体上に形成されたチャネル形成領域及びチャネル形成領域延在部、
(b)チャネル形成領域延在部上に形成されたソース/ドレイン電極、
(c)ソース/ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
(d)ゲート絶縁層上に形成されたゲート電極、
を備えている。
(A)制御電極、
(B)第1電極及び第2電極、並びに、
(C)第1電極と第2電極との間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えた3端子型の電子デバイスである。
微粒子が能動層あるいはチャネル形成領域を占める割合は、有機半導体材料:微粒子の体積比で5:1乃至1:30、好ましくは、1:1乃至1:20である。
(A)制御電極14、
(B)第1電極及び第2電極16、並びに、
(C)第1電極と第2電極16との間であって、絶縁層15を介して制御電極14と対向して設けられた能動層17、
を備えた3端子型の電子デバイスである。
(a)基体13上に形成されたゲート電極14(制御電極に相当する)、
(b)ゲート電極14及び基体13上に形成されたゲート絶縁層15(絶縁層に相当する)、
(c)ゲート絶縁層15上に形成されたソース/ドレイン電極16(第1電極及び第2電極に相当する)、並びに、
(d)ソース/ドレイン電極16の間であってゲート絶縁層15上に形成されたチャネル形成領域17(能動層に相当する)、
を備えている。
先ず、基体13の上にゲート電極14を形成する。具体的には、ガラス基板11の表面に形成されたSiO2から成る絶縁膜12上に、ゲート電極14を形成すべき部分が除去されたレジスト層(図示せず)を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン(Ti)層(図示せず)、及び、ゲート電極14としての金(Au)層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフト・オフ法に基づき、ゲート電極14を得ることができる。
次に、全面に、具体的には、ゲート電極14を含む基体13(より具体的には、ガラス基板11の表面に形成された絶縁膜12)上に、ゲート絶縁層15を形成する。具体的には、SiO2から成るゲート絶縁層15を、スパッタリング法に基づきゲート電極14及び絶縁膜12上に形成する。ゲート絶縁層15の成膜を行う際、ゲート電極14の一部をハードマスクで覆うことによって、ゲート電極14の取出部(図示せず)をフォトリソグラフィ・プロセス無しで形成することができる。
その後、ゲート絶縁層15の上に、金(Au)層から成るソース/ドレイン電極16を形成する。具体的には、密着層としての厚さ約0.5nmのチタン(Ti)層(図示せず)、及び、ソース/ドレイン電極16として厚さ約25nmの金(Au)層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、ゲート絶縁層15の一部をハードマスクで覆うことによって、ソース/ドレイン電極16をフォトリソグラフィ・プロセス無しで形成することができる。
次いで、少なくとも、ソース/ドレイン電極16の間に位置するゲート絶縁層15の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域17を形成する。あるいは又、能動層を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する。具体的には、上述した有機半導体材料溶液を用いて、スピンコート法にて形成した後、90゜C、1時間といった条件にて、成膜された有機半導体材料層を乾燥することで、チャネル形成領域17(能動層)を得ることができる。
最後に、全面にパッシベーション膜(図示せず)を形成することで、ボトムゲート/ボトムコンタクト型のFET(具体的には、TFT)を得ることができる。
移動度 オン/オフ比 ターンオン電圧 ヒステリシス
実施例1A 0.05 105オーダー 5(V) 無し
実施例1B 0.03 105オーダー 5(V) 無し
比較例1B 0.01以下 103オーダー 10(V) 有り
移動度 オン/オフ比 ターンオン電圧 ヒステリシス
実施例2A 0.01 105オーダー 5(V) 無し
実施例2B 0.05 105オーダー 8(V) 無し
(a)基体13上に形成されたゲート電極14(制御電極に相当する)、
(b)ゲート電極14及び基体13上に形成されたゲート絶縁層15(絶縁層に相当する)、
(c)ゲート絶縁層15上に形成されたチャネル形成領域17(能動層に相当する)及びチャネル形成領域延在部18、並びに、
(d)チャネル形成領域延在部18上に形成されたソース/ドレイン電極16(第1電極及び第2電極に相当する)、
を備えている。
先ず、実施例1の[工程−100]と同様にして、基体13上にゲート電極14を形成した後、実施例1の[工程−110]と同様にして、全面に、具体的には、ゲート電極14を含む支持体(より具体的には絶縁膜12)上に、ゲート絶縁層15を形成する。
次いで、実施例1の[工程−130]と同様にして、ゲート絶縁層15上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域17及びチャネル形成領域延在部18を形成する。
その後、チャネル形成領域延在部18の上に、チャネル形成領域17を挟むようにソース/ドレイン電極16を形成する。具体的には、実施例1の[工程−120]と同様にして、密着層としてのチタン(Ti)層(図示せず)、及び、ソース/ドレイン電極16としての金(Au)層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、チャネル形成領域延在部18の一部をハードマスクで覆うことによって、ソース/ドレイン電極16をフォトリソグラフィ・プロセス無しで形成することができる。
最後に、全面にパッシベーション膜(図示せず)を形成することで、実施例3の半導体装置を完成させることができる。
(a)基体13上に形成されたソース/ドレイン電極16(第1電極及び第2電極に相当する)、
(b)ソース/ドレイン電極16の間の基体13上に形成されたチャネル形成領域17(能動層に相当する)、
(c)チャネル形成領域17上に形成されたゲート絶縁層15(絶縁層に相当する)、並びに、
(d)ゲート絶縁層15上に形成されたゲート電極14(制御電極に相当する)、
を備えている。
先ず、実施例1の[工程−120]と同様の方法で、基体13に相当する絶縁膜12上にソース/ドレイン電極16を形成した後、実施例1の[工程−130]と同様にして、全面に、具体的には、ソース/ドレイン電極16を含む基体13(より具体的には絶縁膜12)上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域(能動層)17を形成する。
次いで、ゲート絶縁層15を、実施例1の[工程−110]と同様の方法で形成する。その後、チャネル形成領域17の上のゲート絶縁層15の部分に、実施例1の[工程−100]と同様の方法で、ゲート電極14を形成する。
最後に、全面にパッシベーション膜(図示せず)を形成することで、実施例4の半導体装置を完成させることができる。
(a)基体13上に形成されたチャネル形成領域17(能動層に相当する)及びチャネル形成領域延在部18、
(b)チャネル形成領域延在部18上に形成されたソース/ドレイン電極16(第1電極及び第2電極に相当する)、
(c)ソース/ドレイン電極16及びチャネル形成領域17上に形成されたゲート絶縁層15(絶縁層に相当する)、並びに、
(d)ゲート絶縁層15上に形成されたゲート電極14(制御電極に相当する)、
を備えている。
先ず、実施例1の[工程−130]と同様にして、基体13(より具体的には絶縁膜12)上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域17及びチャネル形成領域延在部18を形成する。
次いで、実施例1の[工程−120]と同様の方法で、チャネル形成領域延在部18上にソース/ドレイン電極16を形成する。
その後、ゲート絶縁層15を実施例1の[工程−110]と同様の方法で形成する。次いで、チャネル形成領域17の上のゲート絶縁層15の部分に、実施例1の[工程−100]と同様の方法でゲート電極14を形成する。
最後に、全面にパッシベーション膜(図示せず)を形成することで、実施例5の半導体装置を完成させることができる。
Claims (4)
- (A)制御電極、
(B)第1電極及び第2電極、並びに、
(C)第1電極と第2電極との間であって、絶縁層を介して制御電極と対向して設けられ、少なくとも絶縁材料から成る微粒子を含む有機半導体材料から構成された能動層、
を備えており、
能動層を、有機半導体材料が溶解した溶液を塗布、乾燥することで形成し、
有機半導体材料が溶解した溶液には、絶縁材料から成る微粒子が添加されており、
有機半導体材料が溶解した溶液の塗布、乾燥において、微粒子が微粒子に固定され、有機半導体材料が微粒子と微粒子との間に固定され、
能動層は、有機半導体材料及び微粒子から成り、
微粒子が能動層を占める割合は、有機半導体材料:微粒子の体積比で5:1乃至1:30であり、
有機半導体材料が溶解した溶液には、更に、ポリスチレン、ポリアルファメチルスチレン又はポリオレフィンが溶解されている3端子型の電子デバイスの製造方法。 - (A)制御電極、
(B)第1電極及び第2電極、並びに、
(C)第1電極と第2電極との間であって、絶縁層を介して制御電極と対向して設けられ、少なくとも絶縁材料から成る微粒子を含む有機半導体材料から構成された能動層、
を備えており、
能動層を、有機半導体材料が溶解した溶液を塗布、乾燥することで形成し、
有機半導体材料が溶解した溶液には、絶縁材料から成る微粒子が添加されており、
有機半導体材料が溶解した溶液の塗布、乾燥において、微粒子が微粒子に固定され、有機半導体材料が微粒子と微粒子との間に固定され、
能動層は、有機半導体材料及び微粒子から成り、
微粒子が能動層を占める割合は、有機半導体材料:微粒子の体積比で1:1乃至1:20である3端子型の電子デバイスの製造方法。 - 微粒子はシリカである請求項1又は請求項2に記載の電子デバイスの製造方法。
- 3端子型の電子デバイスは、電界効果トランジスタから成り、
制御電極がゲート電極に相当し、第1電極及び第2電極がソース/ドレイン電極に相当し、絶縁層がゲート絶縁膜に相当し、能動層がチャネル形成領域に相当する請求項1乃至請求項3のいずれか1項に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170005A JP5369516B2 (ja) | 2008-06-30 | 2008-06-30 | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170005A JP5369516B2 (ja) | 2008-06-30 | 2008-06-30 | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010010525A JP2010010525A (ja) | 2010-01-14 |
JP2010010525A5 JP2010010525A5 (ja) | 2012-04-12 |
JP5369516B2 true JP5369516B2 (ja) | 2013-12-18 |
Family
ID=41590633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008170005A Expired - Fee Related JP5369516B2 (ja) | 2008-06-30 | 2008-06-30 | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369516B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5737849B2 (ja) * | 2010-03-02 | 2015-06-17 | 地方独立行政法人 大阪市立工業研究所 | 有機半導体膜の製造方法及び有機トランジスタ |
CN103151461A (zh) | 2013-02-27 | 2013-06-12 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制备方法和制备装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3965497B2 (ja) * | 2001-12-28 | 2007-08-29 | 日本アエロジル株式会社 | 低増粘性フュームドシリカおよびそのスラリー |
JP2003193038A (ja) * | 2001-12-28 | 2003-07-09 | Nippon Aerosil Co Ltd | 高濃度シリカスラリー |
DE10219121A1 (de) * | 2002-04-29 | 2003-11-27 | Infineon Technologies Ag | Siliziumpartikel als Additive zur Verbesserung der Ladungsträgermobilität in organischen Halbleitern |
TWI228833B (en) * | 2004-05-04 | 2005-03-01 | Ind Tech Res Inst | Method for enhancing the electrical characteristics of organic electronic devices |
US8164087B2 (en) * | 2006-06-12 | 2012-04-24 | Alcatel Lucent | Organic semiconductor compositions with nanoparticles |
-
2008
- 2008-06-30 JP JP2008170005A patent/JP5369516B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010010525A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9520572B2 (en) | Electronic device and method of manufacturing semiconductor device | |
JP4379450B2 (ja) | 電子デバイス及びその製造方法 | |
US8389346B2 (en) | Method and structure for establishing contacts in thin film transistor devices | |
US8093109B2 (en) | Method for forming semiconductor thin film and method for manufacturing electronic device | |
US20130009161A1 (en) | Semiconductor device and method of manufacturing the same, and method of manufacturing image display device | |
CA2612033C (en) | Organic thin film transistor with dual layer electrodes | |
US7875878B2 (en) | Thin film transistors | |
JP5790095B2 (ja) | 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法 | |
GB2462591A (en) | Fabricating OTFTs using the LITI method | |
CN110073507B (zh) | 有机半导体组合物、有机薄膜及有机薄膜晶体管 | |
US8319206B2 (en) | Thin film transistors comprising surface modified carbon nanotubes | |
JP2012156502A (ja) | 電子機器 | |
US8952359B2 (en) | Electronic device and method of manufacturing the same, and semiconductor device and method of manufacturing the same | |
CN103874704A (zh) | 二氧杂蒽嵌蒽化合物、层压结构及其形成方法、以及电子器件及其制造方法 | |
JP5369516B2 (ja) | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 | |
JP2009182333A (ja) | 電子デバイス及びその製造方法 | |
WO2015004847A1 (en) | Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus | |
EP2838118A1 (en) | Electronic device, method for manufacturing same, and image display device | |
JP2014056876A (ja) | 電子デバイス、画像表示装置及びセンサー、並びに、電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
LAPS | Cancellation because of no payment of annual fees |