JP2010010525A - 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 - Google Patents
電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010010525A JP2010010525A JP2008170005A JP2008170005A JP2010010525A JP 2010010525 A JP2010010525 A JP 2010010525A JP 2008170005 A JP2008170005 A JP 2008170005A JP 2008170005 A JP2008170005 A JP 2008170005A JP 2010010525 A JP2010010525 A JP 2010010525A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- fine particles
- forming
- insulating layer
- organic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】有機半導体材料を溶解した溶剤を基体上に塗布し、乾燥したとき、均一、均質な有機半導体材料の薄膜を得ることを可能とする半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基体１３上にゲート電極１４を形成した後、全面にゲート絶縁層１５を形成し、次いで、ゲート絶縁層１５上にソース／ドレイン電極１６を形成した後、少なくとも、ソース／ドレイン電極１６の間に位置するゲート絶縁層１５の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域１７を形成する各工程から成る。
【選択図】 図１
【解決手段】半導体装置の製造方法は、基体１３上にゲート電極１４を形成した後、全面にゲート絶縁層１５を形成し、次いで、ゲート絶縁層１５上にソース／ドレイン電極１６を形成した後、少なくとも、ソース／ドレイン電極１６の間に位置するゲート絶縁層１５の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域１７を形成する各工程から成る。
【選択図】 図１
Description
本発明は、電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法に関し、より具体的には、能動層が有機半導体材料から構成された電子デバイス及びその製造方法、並びに、チャネル形成領域が有機半導体材料から構成された半導体装置及びその製造方法に関する。
最近、有機半導体分子の薄膜を用いた電子デバイスの開発が精力的に行われており、その中でも、有機トランジスタ、有機発光素子、有機太陽電池といった有機エレクトロニクスデバイス（以下、単に、有機デバイスと略称する場合がある）が注目を浴びている。これらの有機デバイスの最終的な目標として、低コスト、軽量、可撓性、高性能を挙げることができ、開発の鍵は、有機半導体材料の物性にあると云われている。有機半導体材料は、シリコンを中心とする無機材料と比較して、
（１）低温で、簡易なプロセスにて、大面積の有機デバイスを低コストで製造することができる。
（２）可撓性を有する有機デバイスを製造することが可能である。
（３）有機材料を構成する分子を所望の形態に修飾することで、有機デバイスの性能や物性を制御することができる。
といった種々の利点を有している。
（１）低温で、簡易なプロセスにて、大面積の有機デバイスを低コストで製造することができる。
（２）可撓性を有する有機デバイスを製造することが可能である。
（３）有機材料を構成する分子を所望の形態に修飾することで、有機デバイスの性能や物性を制御することができる。
といった種々の利点を有している。
そして、特に、低温で、簡易なプロセスとして、印刷法等の塗布成膜法の検討が進められている（例えば、ＷＯ２００３／０１６５９９参照）。
しかしながら、有機半導体材料を溶解した溶剤を基体（下地）上に塗布し、乾燥したとき、得られた有機半導体材料の薄膜が、基体の表面状態に依存して、屡々、不均一、不均質になるといった現象が観察される。そして、有機半導体材料の薄膜がこのような状態となったのでは、高い性能を有する有機デバイス、例えば、有機トランジスタを得ることができなくなる。
従って、本発明の目的は、有機半導体材料を溶解した溶剤を基体上に塗布し、乾燥したとき、均一、均質な有機半導体材料の薄膜を得ることを可能とする電子デバイスあるいは半導体装置の製造方法、及び、係る、電子デバイスあるいは半導体装置の製造方法によって得られた電子デバイスあるいは半導体装置を提供することにある。
上記の目的を達成するための本発明の電子デバイスの製造方法は、
（Ａ）制御電極、
（Ｂ）第１電極及び第２電極、並びに、
（Ｃ）第１電極と第２電極との間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えた３端子型の電子デバイスの製造方法であって、
能動層を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する。
（Ａ）制御電極、
（Ｂ）第１電極及び第２電極、並びに、
（Ｃ）第１電極と第２電極との間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えた３端子型の電子デバイスの製造方法であって、
能動層を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する。
上記の目的を達成するための本発明の第１の態様に係る半導体装置の製造方法は、より具体的には、ボトムゲート／ボトムコンタクト型の半導体装置の製造方法であって、
（Ａ）基体上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
（Ｂ）ゲート絶縁層上にソース／ドレイン電極を形成した後、
（Ｃ）少なくとも、ソース／ドレイン電極の間に位置するゲート絶縁層の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域を形成する、
各工程から成る。尚、こうして得られたボトムゲート／ボトムコンタクト型の半導体装置（具体的には、ボトムゲート／ボトムコンタクト型電界効果トランジスタ，ＦＥＴであり、より具体的には、ボトムゲート／ボトムコンタクト型薄膜トランジスタ，ＴＦＴ）は、
（ａ）基体上に形成されたゲート電極、
（ｂ）ゲート電極及び基体上に形成されたゲート絶縁層、
（ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（ｄ）ソース／ドレイン電極の間であってゲート絶縁層上に形成されたチャネル形成領域、
を備えている。
（Ａ）基体上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
（Ｂ）ゲート絶縁層上にソース／ドレイン電極を形成した後、
（Ｃ）少なくとも、ソース／ドレイン電極の間に位置するゲート絶縁層の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域を形成する、
各工程から成る。尚、こうして得られたボトムゲート／ボトムコンタクト型の半導体装置（具体的には、ボトムゲート／ボトムコンタクト型電界効果トランジスタ，ＦＥＴであり、より具体的には、ボトムゲート／ボトムコンタクト型薄膜トランジスタ，ＴＦＴ）は、
（ａ）基体上に形成されたゲート電極、
（ｂ）ゲート電極及び基体上に形成されたゲート絶縁層、
（ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（ｄ）ソース／ドレイン電極の間であってゲート絶縁層上に形成されたチャネル形成領域、
を備えている。
上記の目的を達成するための本発明の第２の態様に係る半導体装置の製造方法は、より具体的には、ボトムゲート／トップコンタクト型の半導体装置の製造方法であって、
（Ａ）基体上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
（Ｂ）ゲート絶縁層上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域及びチャネル形成領域延在部を形成した後、
（Ｃ）チャネル形成領域延在部上にソース／ドレイン電極を形成する、
各工程から成る。尚、こうして得られたボトムゲート／トップコンタクト型の半導体装置（具体的には、ボトムゲート／トップコンタクト型の電界効果トランジスタ，ＦＥＴであり、より具体的には、ボトムゲート／トップコンタクト型の薄膜トランジスタ，ＴＦＴ）は、
（ａ）基体上に形成されたゲート電極、
（ｂ）ゲート電極及び基体上に形成されたゲート絶縁層、
（ｃ）ゲート絶縁層上に形成されたチャネル形成領域及びチャネル形成領域延在部、並びに、
（ｄ）チャネル形成領域延在部上に形成されたソース／ドレイン電極、
を備えている。
（Ａ）基体上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
（Ｂ）ゲート絶縁層上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域及びチャネル形成領域延在部を形成した後、
（Ｃ）チャネル形成領域延在部上にソース／ドレイン電極を形成する、
各工程から成る。尚、こうして得られたボトムゲート／トップコンタクト型の半導体装置（具体的には、ボトムゲート／トップコンタクト型の電界効果トランジスタ，ＦＥＴであり、より具体的には、ボトムゲート／トップコンタクト型の薄膜トランジスタ，ＴＦＴ）は、
（ａ）基体上に形成されたゲート電極、
（ｂ）ゲート電極及び基体上に形成されたゲート絶縁層、
（ｃ）ゲート絶縁層上に形成されたチャネル形成領域及びチャネル形成領域延在部、並びに、
（ｄ）チャネル形成領域延在部上に形成されたソース／ドレイン電極、
を備えている。
上記の目的を達成するための本発明の第３の態様に係る半導体装置の製造方法は、より具体的には、トップゲート／ボトムコンタクト型の半導体装置の製造方法であって、
（Ａ）基体上にソース／ドレイン電極を形成し、次いで、
（Ｂ）全面に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域を形成した後、
（Ｃ）全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から成る。尚、こうして得られたトップゲート／ボトムコンタクト型の半導体装置（具体的には、トップゲート／ボトムコンタクト型の電界効果トランジスタ，ＦＥＴであり、より具体的には、トップゲート／ボトムコンタクト型の薄膜トランジスタ，ＴＦＴ）は、
（ａ）基体上に形成されたソース／ドレイン電極、
（ｂ）ソース／ドレイン電極の間の基体上に形成されたチャネル形成領域、
（ｃ）チャネル形成領域上に形成されたゲート絶縁層、並びに、
（ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
（Ａ）基体上にソース／ドレイン電極を形成し、次いで、
（Ｂ）全面に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域を形成した後、
（Ｃ）全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から成る。尚、こうして得られたトップゲート／ボトムコンタクト型の半導体装置（具体的には、トップゲート／ボトムコンタクト型の電界効果トランジスタ，ＦＥＴであり、より具体的には、トップゲート／ボトムコンタクト型の薄膜トランジスタ，ＴＦＴ）は、
（ａ）基体上に形成されたソース／ドレイン電極、
（ｂ）ソース／ドレイン電極の間の基体上に形成されたチャネル形成領域、
（ｃ）チャネル形成領域上に形成されたゲート絶縁層、並びに、
（ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
上記の目的を達成するための本発明の第４の態様に係る半導体装置の製造方法は、より具体的には、トップゲート／トップコンタクト型の半導体装置の製造方法であって、
（Ａ）基体上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域及びチャネル形成領域延在部を形成し、次いで、
（Ｂ）チャネル形成領域延在部上にソース／ドレイン電極を形成した後、
（Ｃ）全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から成る。尚、こうして得られたトップゲート／トップコンタクト型の半導体装置（具体的には、トップゲート／トップコンタクト型の電界効果トランジスタ，ＦＥＴであり、より具体的には、トップゲート／トップコンタクト型の薄膜トランジスタ，ＴＦＴ）は、
（ａ）基体上に形成されたチャネル形成領域及びチャネル形成領域延在部、
（ｂ）チャネル形成領域延在部上に形成されたソース／ドレイン電極、
（ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
（ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
（Ａ）基体上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域及びチャネル形成領域延在部を形成し、次いで、
（Ｂ）チャネル形成領域延在部上にソース／ドレイン電極を形成した後、
（Ｃ）全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から成る。尚、こうして得られたトップゲート／トップコンタクト型の半導体装置（具体的には、トップゲート／トップコンタクト型の電界効果トランジスタ，ＦＥＴであり、より具体的には、トップゲート／トップコンタクト型の薄膜トランジスタ，ＴＦＴ）は、
（ａ）基体上に形成されたチャネル形成領域及びチャネル形成領域延在部、
（ｂ）チャネル形成領域延在部上に形成されたソース／ドレイン電極、
（ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
（ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
上記の目的を達成するための本発明の電子デバイスは、
（Ａ）制御電極、
（Ｂ）第１電極及び第２電極、並びに、
（Ｃ）第１電極と第２電極との間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えた３端子型の電子デバイスである。
（Ａ）制御電極、
（Ｂ）第１電極及び第２電極、並びに、
（Ｃ）第１電極と第２電極との間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えた３端子型の電子デバイスである。
更には、上記の目的を達成するための本発明の半導体装置は、基体上に、ゲート電極、ゲート絶縁層、ソース／ドレイン電極及びチャネル形成領域を備えている。あるいは又、本発明の半導体装置は、上述した本発明の第１の態様〜第４の態様に係る半導体装置の製造方法によって得られる。
そして、能動層あるいはチャネル形成領域は、有機半導体材料及び微粒子から成り、
微粒子が能動層あるいはチャネル形成領域を占める割合は、有機半導体材料：微粒子の体積比で５：１乃至１：３０、好ましくは、１：１乃至１：２０である。
微粒子が能動層あるいはチャネル形成領域を占める割合は、有機半導体材料：微粒子の体積比で５：１乃至１：３０、好ましくは、１：１乃至１：２０である。
本発明の電子デバイスの製造方法、本発明の第１の態様〜第４の態様に係る半導体装置の製造方法、本発明の電子デバイス、あるいは、本発明の半導体装置（以下、これらを総称して、単に『本発明』と呼ぶ場合がある）にあっては、微粒子を、例えば、シリカ（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）等から構成することができ、また、ＳｉＯ2等によって表面が被覆された金属微粒子等も好ましく使用することが可能である。ここで、シリカとして、より具体的には、フュームドシリカを挙げることができる。尚、フュームドシリカは、ケイ素塩化物を気化し、高温の炎中において気相状態で酸化させることで、生成される。微粒子の平均粒径ＲAVEの範囲は、限定するものではないが、５×１０-10ｍ≦ＲAVE≦１×１０-6ｍ、好ましくは５×１０-10ｍ≦ＲAVE≦１×１０-7ｍ、より好ましくは５×１０-10ｍ≦ＲAVE≦１×１０-8ｍであることが望ましい。微粒子の形状として球形を挙げることができるが、これに限るものではなく、その他、例えば、三角形、四面体、立方体、直方体、円錐、円柱状（ロッド）、三角柱、ファイバー状、毛玉状のファイバー等を挙げることができる。尚、微粒子の形状が球形以外の場合の微粒子の平均粒径ＲAVEは、球形以外の微粒子の測定された体積と同じ体積を有する球を想定し、係る球の直径の平均値を微粒子の平均粒径ＲAVEとすればよい。微粒子の平均粒径ＲAVEは、例えば、透過型電子顕微鏡（ＴＥＭ）にて観察された微粒子の粒径を計測することで得ることができる。
尚、上記の好ましい構成を含む本発明において、微粒子の分散性向上等を目的として微粒子の表面処理（例えば、シリカ微粒子の表面処理）を行ってもよい。具体的には、微粒子の表面にはシラン系化合物が付着されている構成とすることができる。ここで、シラン系化合物として、例えば、オクタデシルトリクロロシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、オクチルトリクロロシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、ヘキサメチルジシラザン、メチルビニルトリクロロシラン、オクタデシルジメチルクロロシラン、ジメチルジメトキシシラン、メチルトリメトキシシラン、ビニルトリエトキシシラン、γ−グリキシドキシプロピリトリメトリシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ビニルトリクロロシラン、ビニルトリス（β−メトキシ−エトキシシラン）、β−（３，４−エポキシシクロヘキシル）−エチルトリクロロシラン、メタクリレートクロミッククロリド、及び、３−メルカプトプロピルトリメトキシシランを挙げることができる。また、微粒子の表面に、シリコーンオイル、具体的には、ジメチルシリコーンオイル等を付着させてもよい。
更には、以上に説明した好ましい構成を含む本発明の電子デバイスの製造方法、本発明の第１の態様〜第４の態様に係る半導体装置の製造方法において、能動層あるいはチャネル形成領域は有機半導体材料及び微粒子から成り、微粒子が能動層チャネル形成領域を占める割合は、有機半導体材料：微粒子の体積比で５：１乃至１：３０、好ましくは、１：１乃至１：２０である構成とすることができる。
以上に説明した好ましい構成を含む本発明の電子デバイス、あるいは、本発明の電子デバイスの製造方法によって得られる電子デバイスにおいては、制御電極に印加される電圧によって、第１電極から第２電極に向かって能動層に流れる電流が制御される形態とすることができる。具体的には、制御電極がゲート電極に相当し、第１電極及び第２電極がソース／ドレイン電極に相当し、絶縁層がゲート絶縁膜に相当し、能動層がチャネル形成領域に相当する電界効果トランジスタから成る構成とすることができる。あるいは又、制御電極、第１電極及び第２電極への電圧の印加によって能動層が発光する発光素子（有機発光素子、有機発光トランジスタ）から成る構成とすることができる。ここで、発光素子において、能動層を構成する有機半導体材料は、制御電極に印加される電圧に基づく変調による電荷の蓄積や、注入された電子と正孔（ホール）との再結合に基づく発光機能を有する。チャンネル材料として、広くは、ｐ型導電性を有する有機半導体材料あるいはアン・バイポーラ材料が用いられている。ｐ型導電性を有する有機半導体材料からチャネル材料が構成された発光素子（有機発光トランジスタ）においては、発光強度は、ドレイン電流の絶対値に比例し、ゲート電圧とソース／ドレイン電極間の電圧によって変調することができる。尚、電子デバイスが、電界効果トランジスタとしての機能を発揮するか、発光素子として機能するかは、第１電極及び第２電極への電圧印加状態（バイアス）に依存する。先ず、第２電極からの電子注入が起こらない範囲のバイアスを加えた上で制御電極を変調することにより、第１電極から第２電極へ電流が流れる。これがトランジスタ動作である。一方、正孔が十分に蓄積された上で第１電極及び第２電極へのバイアスが増加されると電子注入が始まり、正孔との再結合によって発光が起こる。あるいは又、能動層への光の照射によって第１電極と第２電極との間に電流が流れる光電変換素子から成る構成とすることができる。電子デバイスから光電変換素子を構成する場合、光電変換素子によって、具体的には、太陽電池やイメージセンサーを構成することができ、この場合、制御電極への電圧の印加は行わなくともよいし、行ってもよく、後者の場合、制御電極への電圧の印加によって、流れる電流の変調を行うことが可能となる。尚、電子デバイスを発光素子や光電変換素子とする場合、発光素子や光電変換素子の構成、構造は、例えば、上述した４種類の電界効果トランジスタの構成、構造のいずれかと同様とすることができる。
以上に説明した好ましい構成を含む本発明において、有機半導体材料として、ポリチオフェン、ポリチオフェンにヘキシル基を導入したポリ−３−ヘキシルチオフェン［Ｐ３ＨＴ］、ペンタセン［２，３，６，７−ジベンゾアントラセン］、ポリアントラセン、ナフタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセン、ベンゾピレン、ジベンゾピレン、トリフェニレン、ポリピロール、ポリアニリン、ポリアセチレン、ポリジアセチレン、ポリフェニレン、ポリフラン、ポリインドール、ポリビニルカルバゾール、ポリセレノフェン、ポリテルロフェン、ポリイソチアナフテン、ポリカルバゾール、ポリフェニレンスルフィド、ポリフェニレンビニレン、ポリフエニレンスルフィド、ポリビニレンスルフィド、ポリチエニレンビニレン、ポリナフタレン、ポリピレン、ポリアズレン、銅フタロシアニンで代表されるフタロシアニン、メロシアニン、ヘミシアニン、ポリエチレンジオキシチオフェン、ピリダジン、ナフタレンテトラカルボン酸ジイミド、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］、キナクリドンを例示することができる。あるいは又、本発明における有機半導体材料として、縮合多環芳香族化合物、ポルフィリン系誘導体、フェニルビニリデン系の共役系オリゴマー、及び、チオフェン系の共役系オリゴマーから成る群から選択された化合物を挙げることができる。具体的には、例えば、アセン系分子（ペンタセン、テトラセン等）といった縮合多環芳香族化合物、ポルフィリン系分子、共役系オリゴマー（フェニルビニリデン系やチオフェン系）を挙げることができる。
あるいは又、本発明における有機半導体材料として、例えば、ポルフィリン、４，４’−ビフェニルジチオール（ＢＰＤＴ）、４，４’−ジイソシアノビフェニル、４，４’−ジイソシアノ−ｐ−テルフェニル、２，５−ビス（５’−チオアセチル−２’−チオフェニル）チオフェン、２，５−ビス（５’−チオアセトキシル−２’−チオフェニル）チオフェン、４，４’−ジイソシアノフェニル、ベンジジン（ビフェニル−４，４’−ジアミン）、ＴＣＮＱ（テトラシアノキノジメタン）、テトラチアフルバレン（ＴＴＦ）−ＴＣＮＱ錯体、ビスエチレンテトラチアフルバレン（ＢＥＤＴＴＴＦ）−過塩素酸錯体、ＢＥＤＴＴＴＦ−ヨウ素錯体、ＴＣＮＱ−ヨウ素錯体に代表される電荷移動錯体、ビフェニル−４，４’−ジカルボン酸、１，４−ジ（４−チオフェニルアセチリニル）−２−エチルベンゼン、１，４−ジ（４−イソシアノフェニルアセチリニル）−２−エチルベンゼン、デンドリマー、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等のフラーレン、１，４−ジ（４−チオフェニルエチニル）−２−エチルベンゼン、２，２”−ジヒドロキシ−１，１’：４’，１”−テルフェニル、４，４’−ビフェニルジエタナール、４，４’−ビフェニルジオール、４，４’−ビフェニルジイソシアネート、１，４−ジアセチニルベンゼン、ジエチルビフェニル−４，４’−ジカルボキシレート、ベンゾ［１，２−ｃ；３，４−ｃ’；５，６−ｃ”］トリス［１，２］ジチオール−１，４，７−トリチオン、アルファ−セキシチオフェン、テトラチオテトラセン、テトラセレノテトラセン、テトラテルルテトラセン、ポリ（３−アルキルチオフェン）、ポリ（３−チオフェン−β−エタンスルホン酸）、ポリ（Ｎ−アルキルピロール）ポリ（３−アルキルピロール）、ポリ（３，４−ジアルキルピロール）、ポリ（２，２’−チエニルピロール）、ポリ（ジベンゾチオフェンスルフィド）を例示することができる。
絶縁材料から成る微粒子が添加された有機半導体材料から成る能動層やチャネル形成領域（有機半導体材料層）には、有機半導体材料及び微粒子以外にも、必要に応じてポリマーが含まれていてもよい。ポリマーは、有機溶剤に溶解すればよい。具体的には、ポリマー（有機結合剤）として、ポリスチレン、ポリアルファメチルスチレン、ポリオレフィンを例示することができる。更には、場合によっては、添加物（例えば、ｎ型不純物やｐ型不純物といった、所謂ドーピング材料）を加えることもできる。
絶縁材料から成る微粒子が添加された有機半導体材料溶液を調製するための溶媒として、１，２，３，４−テトラヒドロナフタレン（沸点：２０６〜２０５゜Ｃ）、メシチレン（沸点１６５゜Ｃ）、デカリン(沸点 １９６゜Ｃ)といった沸点が比較的高い溶媒を用いることが望ましい。乾燥は、使用する溶媒の沸点や使用する材料に応じて、適切な温度、時間を選択すればよい。
以上に説明した好ましい構成を含む本発明の電子デバイスの製造方法あるいは本発明の第１の態様〜第４の態様に係る半導体装置の製造方法における塗布法（能動層、チャネル形成領域、あるいは、チャネル形成領域及びチャネル形成領域延在部の形成方法）は、一般的な塗布方法をいずれも問題なく使用することができ、具体的には、例えば、スピンコート法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、反転オフセット印刷法、グラビア印刷法、マイクロコンタクト法といった各種印刷法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、キャピラリーコーター法、浸漬法といった各種コーティング法；スプレー法；ディスペンサーを用いる方法：キャスティング法；スタンプ法；キャスティング法といった、液状材料を塗布する方法を挙げることができる。
基体は、酸化ケイ素系材料（例えば、ＳｉＯXやスピンオンガラス（ＳＯＧ））；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）；金属酸化物高誘電絶縁膜から構成することができる。基体をこれらの材料から構成する場合、基体を、以下に挙げる材料から適宜選択された支持体上に（あるいは支持体の上方に）形成すればよい。即ち、支持体として、あるいは又、上述した基体以外の基体として、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）に例示される有機ポリマーから構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、あるいは又、雲母を挙げることができる。このような可撓性を有する有機ポリマー、高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電子デバイスや半導体装置の組込みあるいは一体化が可能となる。あるいは又、基体として、各種ガラス基板や、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたシリコン基板、サファイヤ基板、ステンレス等の各種合金や各種金属から成る金属基板を挙げることができる。電気絶縁性の支持体としては、以上に説明した材料から適切な材料を選択すればよい。支持体として、その他、導電性基板（金やアルミニウム等の金属から成る基板、高配向性グラファイトから成る基板、ステンレス基板等）を挙げることができる。また、半導体装置の構成、構造によっては、半導体装置が支持体上に設けられているが、この支持体も上述した材料から構成することができる。
制御電極や第１電極、第２電極、ゲート電極、ソース／ドレイン電極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、制御電極や第１電極、第２電極、ゲート電極、ソース／ドレイン電極を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］やポリアニリンといった有機材料（導電性高分子）を挙げることもできる。制御電極や第１電極、第２電極、ゲート電極、ソース／ドレイン電極を構成する材料は、同じ材料であってもよいし、異なる材料であってもよい。
制御電極や第１電極、第２電極、ゲート電極、ソース／ドレイン電極の形成方法として、これらを構成する材料にも依るが、上述した各種の塗布方法；物理的気相成長法（ＰＶＤ法）；ＭＯＣＶＤ法を含む各種の化学的気相成長法（ＣＶＤ法）；リフト・オフ法；シャドウマスク法；及び、電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、ＰＶＤ法として、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着、ルツボを加熱する方法等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、（ｄ）ＤＣ（direct current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。
更には、ゲート絶縁層を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）等の金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３−メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）を挙げることができるし、あるいは又、低誘電率材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。
ゲート絶縁層の形成方法として、上述の各種ＰＶＤ法；各種ＣＶＤ法；スピンコート法；上述した各種印刷法；上述した各種コーティング法；浸漬法；キャスティング法；ゾル−ゲル法；電着法；シャドウマスク法；及び、スプレー法の内のいずれかを挙げることができる。
あるいは又、ゲート絶縁層は、制御電極やゲート電極の表面を酸化あるいは窒化することによって形成することができるし、制御電極やゲート電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。制御電極やゲート電極の表面を酸化する方法として、制御電極やゲート電極を構成する材料にも依るが、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、制御電極やゲート電極の表面を窒化する方法として、制御電極やゲート電極を構成する材料にも依るが、Ｎ2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Ａｕ電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、制御電極やゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的に制御電極やゲート電極表面を被覆することで、制御電極やゲート電極の表面にゲート絶縁層を形成することもできる。あるいは又、制御電極やゲート電極の表面をシラノール誘導体（シランカップリング剤）により修飾することで、ゲート絶縁層を形成することもできる。
本発明の電子デバイス、半導体装置を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の電子デバイスや半導体装置を集積したモノリシック集積回路としてもよいし、各電子デバイスや半導体装置を切断して個別化し、ディスクリート部品として使用してもよい。また、電子デバイスや半導体装置を樹脂にて封止してもよい。
本発明にあっては、能動層あるいはチャネル形成領域を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する。あるいは又、能動層やチャネル形成領域は有機半導体材料及び微粒子から成り、微粒子が能動層やチャネル形成領域を占める割合が規定されている。これによって、即ち、微粒子の存在によって、能動層やチャネル形成領域を成膜したとき、均一、均質な能動層やチャネル形成領域を得ることができる結果、電子デバイスや半導体装置の性能の向上を図ることができる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例１は、本発明の電子デバイス及びその製造方法、並びに、本発明の半導体装置及び本発明の第１の態様に係る半導体装置の製造方法に関する。
実施例１の電子デバイスは、図１の（Ａ）に模式的な一部断面図を示すように、
（Ａ）制御電極１４、
（Ｂ）第１電極及び第２電極１６、並びに、
（Ｃ）第１電極と第２電極１６との間であって、絶縁層１５を介して制御電極１４と対向して設けられた能動層１７、
を備えた３端子型の電子デバイスである。
（Ａ）制御電極１４、
（Ｂ）第１電極及び第２電極１６、並びに、
（Ｃ）第１電極と第２電極１６との間であって、絶縁層１５を介して制御電極１４と対向して設けられた能動層１７、
を備えた３端子型の電子デバイスである。
より具体的には、実施例１の電子デバイスは、制御電極に印加される電圧によって、第１電極から第２電極に向かって能動層に流れる電流が制御される電界効果トランジスタ（ＦＥＴ）であり、制御電極がゲート電極に相当し、第１電極及び第２電極がソース／ドレイン電極に相当し、絶縁層がゲート絶縁層に相当し、能動層がチャネル形成領域に相当する。
また、実施例１の半導体装置は、基体１３上に、ゲート電極１４、ゲート絶縁層１５、ソース／ドレイン電極１６及びチャネル形成領域１７を備えている。具体的には、実施例１の半導体装置は、ボトムゲート／ボトムコンタクト型の電界効果トランジスタ［より具体的には、薄膜トランジスタ（ＴＦＴ）］から構成されている。即ち、
（ａ）基体１３上に形成されたゲート電極１４（制御電極に相当する）、
（ｂ）ゲート電極１４及び基体１３上に形成されたゲート絶縁層１５（絶縁層に相当する）、
（ｃ）ゲート絶縁層１５上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、並びに、
（ｄ）ソース／ドレイン電極１６の間であってゲート絶縁層１５上に形成されたチャネル形成領域１７（能動層に相当する）、
を備えている。
（ａ）基体１３上に形成されたゲート電極１４（制御電極に相当する）、
（ｂ）ゲート電極１４及び基体１３上に形成されたゲート絶縁層１５（絶縁層に相当する）、
（ｃ）ゲート絶縁層１５上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、並びに、
（ｄ）ソース／ドレイン電極１６の間であってゲート絶縁層１５上に形成されたチャネル形成領域１７（能動層に相当する）、
を備えている。
そして、能動層あるいはチャネル形成領域１７は、有機半導体材料及び微粒子から成り、微粒子が能動層あるいはチャネル形成領域１７を占める割合は、有機半導体材料：微粒子の体積比で５：１乃至１：３０、具体的には、実施例１にあっては、１：２０である。
ここで、実施例１において、制御電極（ゲート電極）１４、第１電極及び第２電極（ソース／ドレイン電極）１６は、金（Ａｕ）から成り、絶縁層（ゲート絶縁層）１５はＳｉＯ2から成り、能動層（チャネル形成領域）１７は、ＴＩＰＳ（triisopropylsilyl，トリイソプロピルシリル）−ペンタセンから成り、微粒子は、平均粒径ＲAVE（一次粒径）が１２ｎｍのフュームドシリカから成る。尚、実施例１にあっては、基体１３は、ガラス基板１１、及び、その表面に形成された絶縁膜１２から構成されている。
以下、実施例１の電子デバイスの製造方法、半導体装置の製造方法を説明するが、以下の説明において、制御電極とゲート電極とを総称してゲート電極と呼び、第１電極及び第２電極並びにソース／ドレイン電極を総称してソース／ドレイン電極と呼び、絶縁層及びゲート絶縁層を総称してゲート絶縁層と呼び、能動層及びチャネル形成領域を総称してチャネル形成領域と呼ぶ。
尚、予め、絶縁材料から成る微粒子が添加された有機半導体材料溶液を調製しておく。具体的には、有機半導体材料としてＴＩＰＳ−ペンタセン１グラムを、有機溶剤である１，２，３，４−テトラヒドロナフタレン１００グラムに溶解した。また、フュームドシリカ１グラムを有機溶剤１，２，３，４−テトラヒドロナフタレン１００グラムに分散させた。そして、ＴＩＰＳ−ペンタセン溶液とシリカ分散液を有機半導体材料：微粒子の体積比で１：２０にて混合して有機半導体材料溶液を得た。
［工程−１００］
先ず、基体１３の上にゲート電極１４を形成する。具体的には、ガラス基板１１の表面に形成されたＳｉＯ2から成る絶縁膜１２上に、ゲート電極１４を形成すべき部分が除去されたレジスト層（図示せず）を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極１４としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフト・オフ法に基づき、ゲート電極１４を得ることができる。
先ず、基体１３の上にゲート電極１４を形成する。具体的には、ガラス基板１１の表面に形成されたＳｉＯ2から成る絶縁膜１２上に、ゲート電極１４を形成すべき部分が除去されたレジスト層（図示せず）を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極１４としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフト・オフ法に基づき、ゲート電極１４を得ることができる。
［工程−１１０］
次に、全面に、具体的には、ゲート電極１４を含む基体１３（より具体的には、ガラス基板１１の表面に形成された絶縁膜１２）上に、ゲート絶縁層１５を形成する。具体的には、ＳｉＯ2から成るゲート絶縁層１５を、スパッタリング法に基づきゲート電極１４及び絶縁膜１２上に形成する。ゲート絶縁層１５の成膜を行う際、ゲート電極１４の一部をハードマスクで覆うことによって、ゲート電極１４の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。
次に、全面に、具体的には、ゲート電極１４を含む基体１３（より具体的には、ガラス基板１１の表面に形成された絶縁膜１２）上に、ゲート絶縁層１５を形成する。具体的には、ＳｉＯ2から成るゲート絶縁層１５を、スパッタリング法に基づきゲート電極１４及び絶縁膜１２上に形成する。ゲート絶縁層１５の成膜を行う際、ゲート電極１４の一部をハードマスクで覆うことによって、ゲート電極１４の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−１２０］
その後、ゲート絶縁層１５の上に、金（Ａｕ）層から成るソース／ドレイン電極１６を形成する。具体的には、密着層としての厚さ約０．５ｎｍのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１６として厚さ約２５ｎｍの金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、ゲート絶縁層１５の一部をハードマスクで覆うことによって、ソース／ドレイン電極１６をフォトリソグラフィ・プロセス無しで形成することができる。
その後、ゲート絶縁層１５の上に、金（Ａｕ）層から成るソース／ドレイン電極１６を形成する。具体的には、密着層としての厚さ約０．５ｎｍのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１６として厚さ約２５ｎｍの金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、ゲート絶縁層１５の一部をハードマスクで覆うことによって、ソース／ドレイン電極１６をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−１３０］
次いで、少なくとも、ソース／ドレイン電極１６の間に位置するゲート絶縁層１５の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域１７を形成する。あるいは又、能動層を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する。具体的には、上述した有機半導体材料溶液を用いて、スピンコート法にて形成した後、９０゜Ｃ、１時間といった条件にて、成膜された有機半導体材料層を乾燥することで、チャネル形成領域１７（能動層）を得ることができる。
次いで、少なくとも、ソース／ドレイン電極１６の間に位置するゲート絶縁層１５の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域１７を形成する。あるいは又、能動層を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する。具体的には、上述した有機半導体材料溶液を用いて、スピンコート法にて形成した後、９０゜Ｃ、１時間といった条件にて、成膜された有機半導体材料層を乾燥することで、チャネル形成領域１７（能動層）を得ることができる。
あるいは又、上述した有機半導体材料溶液を用いて、インクジェット印刷法にて形成した後、９０゜Ｃ、１時間といった条件にて、成膜された有機半導体材料層を乾燥することで、チャネル形成領域１７（能動層）を得ることができる。
［工程−１４０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、ボトムゲート／ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）を得ることができる。
最後に、全面にパッシベーション膜（図示せず）を形成することで、ボトムゲート／ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）を得ることができる。
スピンコート法を採用して得られた半導体装置（電子デバイス）、及び、インクジェット印刷法を採用して得られた半導体装置（電子デバイス）の特性を評価した。尚、前者の半導体装置（電子デバイス）を実施例１Ａと呼び、後者の半導体装置（電子デバイス）を実施例１Ｂと呼ぶ。
比較のために、有機半導体材料としてＴＩＰＳ−ペンタセン１グラムを、有機溶剤である１，２，３，４−テトラヒドロナフタレン１００グラムに溶解した有機半導体材料溶液を用いて、スピンコート法を採用して得られた半導体装置（比較例１Ａと呼ぶ）、インクジェット印刷法を採用することで得られた半導体装置（比較例１Ｂと呼ぶ）の特性評価を行った。尚、比較例１Ａ、比較例１Ｂは、有機半導体材料溶液に微粒子が含まれていない点を除き，実施例１Ａ、実施例１Ｂと同じ構成、構造を有し、同じ方法で作製されている。
特性評価の結果を、以下の表１に示す。ここで、キャリア移動度の単位はｃｍ2/（Ｖ・秒）である。尚、比較例１Ａにあっては、スピンコート法にてチャネル形成領域（能動層）を成膜することを試みたが、成膜することができず、半導体装置を得ることができなかったので、評価は行っていない。また、比較例１Ｂにあっては、インクジェット印刷法にてチャネル形成領域（能動層）を成膜したが、乾燥時、有機半導体材料層が液滴状になり、即ち、ゲート絶縁層上で有機半導体材料層が島状となってしまい、一様な膜を得ることができなかった。
［表１］
移動度 オン／オフ比 ターンオン電圧 ヒステリシス
実施例１Ａ ０．０５ １０5オーダー ５（Ｖ） 無し
実施例１Ｂ ０．０３ １０5オーダー ５（Ｖ） 無し
比較例１Ｂ ０．０１以下 １０3オーダー １０（Ｖ） 有り
移動度 オン／オフ比 ターンオン電圧 ヒステリシス
実施例１Ａ ０．０５ １０5オーダー ５（Ｖ） 無し
実施例１Ｂ ０．０３ １０5オーダー ５（Ｖ） 無し
比較例１Ｂ ０．０１以下 １０3オーダー １０（Ｖ） 有り
実施例１にあっては、能動層あるいはチャネル形成領域を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する。あるいは又、能動層やチャネル形成領域は有機半導体材料及び微粒子から成り、微粒子が能動層やチャネル形成領域を占める割合が規定されている。そして、微粒子の存在下、能動層やチャネル形成領域を成膜したとき、均一、均質な能動層やチャネル形成領域を得ることができる結果、電子デバイスや半導体装置の性能の向上を図ることができる。ここで、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布し、次いで、乾燥するとき、有機半導体材料溶液に含まれる溶媒の蒸発に伴い、成膜された有機半導体材料層内における有機半導体材料の移動が起こり得る。然るに、微粒子が存在し、微粒子が微粒子に固定されるが故に、一種のアンカー効果が生じるので、係る有機半導体材料の移動が生じ難くなり、その結果、均一、均質な能動層やチャネル形成領域を得ることができると考えられている。また、微粒子が添加されているので、有機半導体材料溶液のチクソ性が高くなり、塗布後の有機半導体材料溶液による有機半導体材料層のレベリング状態が向上する。一方、有機半導体材料溶液に微粒子が含まれていない場合、そもそも、成膜ができなかったり、有機半導体材料層を成膜した後に乾燥するとき、有機半導体材料溶液がはじかれてしまい、有機半導体材料層が液滴状となる結果、即ち、有機半導体材料層が島状となってしまう結果、一様な膜を得ることができなかった。
実施例２は、実施例１の変形である。実施例２においては、実施例１と同様の方法に基づき、但し、ＴＩＰＳ−ペンタセン溶液とシリカ分散液を有機半導体材料：微粒子の体積比で１：３０にて混合して有機半導体材料溶液を得た。この点が実施例１と異なっている。そして、実施例１と同様の方法に基づき、但し、スピンコート法を採用して、実施例２の半導体装置（電子デバイス）を得た。尚、この半導体装置を実施例２Ａの半導体装置と呼ぶ。また、実施例１と同様の方法に基づき、但し、ＴＩＰＳ−ペンタセン溶液とシリカ分散液を有機半導体材料：微粒子の体積比で５：１にて混合して有機半導体材料溶液を得た。そして、実施例１と同様の方法に基づき、但し、スピンコート法を採用して、実施例２の半導体装置（電子デバイス）を得た。尚、この半導体装置を実施例２Ｂの半導体装置と呼ぶ。これらの半導体装置の特性評価の結果を、以下の表２に示す。
［表２］
移動度 オン／オフ比 ターンオン電圧 ヒステリシス
実施例２Ａ ０．０１ １０5オーダー ５（Ｖ） 無し
実施例２Ｂ ０．０５ １０5オーダー ８（Ｖ） 無し
移動度 オン／オフ比 ターンオン電圧 ヒステリシス
実施例２Ａ ０．０１ １０5オーダー ５（Ｖ） 無し
実施例２Ｂ ０．０５ １０5オーダー ８（Ｖ） 無し
以上の結果を鑑み、移動度を考慮すると、有機半導体材料と微粒子の割合の下限は、有機半導体材料：微粒子の体積比で１：３０であることが判った。また、ターンオン電圧の増加及びヒステリシスの観点から、有機半導体材料と微粒子の割合の上限は、有機半導体材料：微粒子の体積比で５：１であることが判った。
実施例３は、実施例１の変形であり、また、本発明の第２の態様に係る半導体装置の製造方法に関する。実施例３にあっては、電子デバイスあるいは半導体装置を、ボトムゲート／トップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）とした。実施例３の電界効果トランジスタは、図１の（Ｂ）に模式的な一部断面図を示すように、
（ａ）基体１３上に形成されたゲート電極１４（制御電極に相当する）、
（ｂ）ゲート電極１４及び基体１３上に形成されたゲート絶縁層１５（絶縁層に相当する）、
（ｃ）ゲート絶縁層１５上に形成されたチャネル形成領域１７（能動層に相当する）及びチャネル形成領域延在部１８、並びに、
（ｄ）チャネル形成領域延在部１８上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
を備えている。
（ａ）基体１３上に形成されたゲート電極１４（制御電極に相当する）、
（ｂ）ゲート電極１４及び基体１３上に形成されたゲート絶縁層１５（絶縁層に相当する）、
（ｃ）ゲート絶縁層１５上に形成されたチャネル形成領域１７（能動層に相当する）及びチャネル形成領域延在部１８、並びに、
（ｄ）チャネル形成領域延在部１８上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
を備えている。
以下、実施例３の電子デバイス（半導体装置）の製造方法の概要を説明する。
［工程−２００］
先ず、実施例１の［工程−１００］と同様にして、基体１３上にゲート電極１４を形成した後、実施例１の［工程−１１０］と同様にして、全面に、具体的には、ゲート電極１４を含む支持体（より具体的には絶縁膜１２）上に、ゲート絶縁層１５を形成する。
先ず、実施例１の［工程−１００］と同様にして、基体１３上にゲート電極１４を形成した後、実施例１の［工程−１１０］と同様にして、全面に、具体的には、ゲート電極１４を含む支持体（より具体的には絶縁膜１２）上に、ゲート絶縁層１５を形成する。
［工程−２１０］
次いで、実施例１の［工程−１３０］と同様にして、ゲート絶縁層１５上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域１７及びチャネル形成領域延在部１８を形成する。
次いで、実施例１の［工程−１３０］と同様にして、ゲート絶縁層１５上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域１７及びチャネル形成領域延在部１８を形成する。
［工程−２２０］
その後、チャネル形成領域延在部１８の上に、チャネル形成領域１７を挟むようにソース／ドレイン電極１６を形成する。具体的には、実施例１の［工程−１２０］と同様にして、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１６としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、チャネル形成領域延在部１８の一部をハードマスクで覆うことによって、ソース／ドレイン電極１６をフォトリソグラフィ・プロセス無しで形成することができる。
その後、チャネル形成領域延在部１８の上に、チャネル形成領域１７を挟むようにソース／ドレイン電極１６を形成する。具体的には、実施例１の［工程−１２０］と同様にして、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１６としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、チャネル形成領域延在部１８の一部をハードマスクで覆うことによって、ソース／ドレイン電極１６をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−２３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例３の半導体装置を完成させることができる。
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例３の半導体装置を完成させることができる。
実施例４も、実施例１の変形であり、また、本発明の第３の態様に係る半導体装置の製造方法に関する。実施例４にあっては、電子デバイスあるいは半導体装置を、トップゲート／ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）とした。実施例４の電界効果トランジスタは、図２の（Ａ）に模式的な一部断面図を示すように、
（ａ）基体１３上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
（ｂ）ソース／ドレイン電極１６の間の基体１３上に形成されたチャネル形成領域１７（能動層に相当する）、
（ｃ）チャネル形成領域１７上に形成されたゲート絶縁層１５（絶縁層に相当する）、並びに、
（ｄ）ゲート絶縁層１５上に形成されたゲート電極１４（制御電極に相当する）、
を備えている。
（ａ）基体１３上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
（ｂ）ソース／ドレイン電極１６の間の基体１３上に形成されたチャネル形成領域１７（能動層に相当する）、
（ｃ）チャネル形成領域１７上に形成されたゲート絶縁層１５（絶縁層に相当する）、並びに、
（ｄ）ゲート絶縁層１５上に形成されたゲート電極１４（制御電極に相当する）、
を備えている。
以下、実施例４の電子デバイス（電界効果トランジスタ）の製造方法の概要を説明する。
［工程−３００］
先ず、実施例１の［工程−１２０］と同様の方法で、基体１３に相当する絶縁膜１２上にソース／ドレイン電極１６を形成した後、実施例１の［工程−１３０］と同様にして、全面に、具体的には、ソース／ドレイン電極１６を含む基体１３（より具体的には絶縁膜１２）上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域（能動層）１７を形成する。
先ず、実施例１の［工程−１２０］と同様の方法で、基体１３に相当する絶縁膜１２上にソース／ドレイン電極１６を形成した後、実施例１の［工程−１３０］と同様にして、全面に、具体的には、ソース／ドレイン電極１６を含む基体１３（より具体的には絶縁膜１２）上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域（能動層）１７を形成する。
［工程−３１０］
次いで、ゲート絶縁層１５を、実施例１の［工程−１１０］と同様の方法で形成する。その後、チャネル形成領域１７の上のゲート絶縁層１５の部分に、実施例１の［工程−１００］と同様の方法で、ゲート電極１４を形成する。
次いで、ゲート絶縁層１５を、実施例１の［工程−１１０］と同様の方法で形成する。その後、チャネル形成領域１７の上のゲート絶縁層１５の部分に、実施例１の［工程−１００］と同様の方法で、ゲート電極１４を形成する。
［工程−３２０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例４の半導体装置を完成させることができる。
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例４の半導体装置を完成させることができる。
実施例５も、実施例１の変形であり、また、本発明の第４の態様に係る半導体装置の製造方法に関する。実施例５にあっては、電子デバイスを、トップゲート／トップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）とした。実施例５の電界効果トランジスタは、図２の（Ｂ）に模式的な一部断面図を示すように、
（ａ）基体１３上に形成されたチャネル形成領域１７（能動層に相当する）及びチャネル形成領域延在部１８、
（ｂ）チャネル形成領域延在部１８上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
（ｃ）ソース／ドレイン電極１６及びチャネル形成領域１７上に形成されたゲート絶縁層１５（絶縁層に相当する）、並びに、
（ｄ）ゲート絶縁層１５上に形成されたゲート電極１４（制御電極に相当する）、
を備えている。
（ａ）基体１３上に形成されたチャネル形成領域１７（能動層に相当する）及びチャネル形成領域延在部１８、
（ｂ）チャネル形成領域延在部１８上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
（ｃ）ソース／ドレイン電極１６及びチャネル形成領域１７上に形成されたゲート絶縁層１５（絶縁層に相当する）、並びに、
（ｄ）ゲート絶縁層１５上に形成されたゲート電極１４（制御電極に相当する）、
を備えている。
以下、実施例５の電子デバイス（半導体装置）の製造方法の概要を説明する。
［工程−４００］
先ず、実施例１の［工程−１３０］と同様にして、基体１３（より具体的には絶縁膜１２）上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域１７及びチャネル形成領域延在部１８を形成する。
先ず、実施例１の［工程−１３０］と同様にして、基体１３（より具体的には絶縁膜１２）上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域１７及びチャネル形成領域延在部１８を形成する。
［工程−４１０］
次いで、実施例１の［工程−１２０］と同様の方法で、チャネル形成領域延在部１８上にソース／ドレイン電極１６を形成する。
次いで、実施例１の［工程−１２０］と同様の方法で、チャネル形成領域延在部１８上にソース／ドレイン電極１６を形成する。
［工程−４２０］
その後、ゲート絶縁層１５を実施例１の［工程−１１０］と同様の方法で形成する。次いで、チャネル形成領域１７の上のゲート絶縁層１５の部分に、実施例１の［工程−１００］と同様の方法でゲート電極１４を形成する。
その後、ゲート絶縁層１５を実施例１の［工程−１１０］と同様の方法で形成する。次いで、チャネル形成領域１７の上のゲート絶縁層１５の部分に、実施例１の［工程−１００］と同様の方法でゲート電極１４を形成する。
［工程−４３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例５の半導体装置を完成させることができる。
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例５の半導体装置を完成させることができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。電子デバイスや半導体装置の構造や構成、形成条件、製造条件は例示であり、適宜変更することができる。本発明によって得られた電子デバイス（半導体装置）を、例えば、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数の電子デバイス（半導体装置）を集積したモノリシック集積回路としてもよいし、各電子デバイス（半導体装置）を切断して個別化し、ディスクリート部品として使用してもよい。
１１・・・ガラス基板、１２・・・絶縁膜、１３・・・基体、１４・・・ゲート電極（制御電極）、１５・・・ゲート絶縁層（絶縁層）、１６・・・ソース／ドレイン電極（第１電極及び第２電極）、１７・・・チャネル形成領域、１８・・・チャネル形成領域延在部、２０・・・支持部材、２１・・・第１電極、２２・・・第２電極、２３・・・能動層
Claims (10)
- （Ａ）制御電極、
（Ｂ）第１電極及び第２電極、並びに、
（Ｃ）第１電極と第２電極との間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えており、
能動層を、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで形成する３端子型の電子デバイスの製造方法。 - 微粒子は、シリカである請求項１に記載の電子デバイスの製造方法。
- 能動層は、有機半導体材料及び微粒子から成り、
微粒子が能動層を占める割合は、有機半導体材料：微粒子の体積比で５：１乃至１：３０である請求項１に記載の電子デバイスの製造方法。 - 制御電極がゲート電極に相当し、第１電極及び第２電極がソース／ドレイン電極に相当し、絶縁層がゲート絶縁膜に相当し、能動層がチャネル形成領域に相当する電界効果トランジスタから成る請求項１に記載の電子デバイスの製造方法。
- （Ａ）基体上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
（Ｂ）ゲート絶縁層上にソース／ドレイン電極を形成した後、
（Ｃ）少なくとも、ソース／ドレイン電極の間に位置するゲート絶縁層の上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域を形成する、
各工程から成る半導体装置の製造方法。 - （Ａ）基体上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
（Ｂ）ゲート絶縁層上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域及びチャネル形成領域延在部を形成した後、
（Ｃ）チャネル形成領域延在部上にソース／ドレイン電極を形成する、
各工程から成る半導体装置の製造方法。 - （Ａ）基体上にソース／ドレイン電極を形成し、次いで、
（Ｂ）全面に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域を形成した後、
（Ｃ）全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から成る半導体装置の製造方法。 - （Ａ）基体上に、絶縁材料から成る微粒子が添加された有機半導体材料溶液を塗布、乾燥することで、チャネル形成領域及びチャネル形成領域延在部を形成し、次いで、
（Ｂ）チャネル形成領域延在部上にソース／ドレイン電極を形成した後、
（Ｃ）全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から成る半導体装置の製造方法。 - （Ａ）制御電極、
（Ｂ）第１電極及び第２電極、並びに、
（Ｃ）第１電極と第２電極との間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えており、
能動層は、有機半導体材料及び微粒子から成り、
微粒子が能動層を占める割合は、有機半導体材料：微粒子の体積比で５：１乃至１：３０である３端子型の電子デバイス。 - 基体上に、ゲート電極、ゲート絶縁層、ソース／ドレイン電極及びチャネル形成領域を備えており、
チャネル形成領域は、有機半導体材料及び微粒子から成り、
微粒子がチャネル形成領域を占める割合は、有機半導体材料：微粒子の体積比で５：１乃至１：３０である半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008170005A JP5369516B2 (ja) | 2008-06-30 | 2008-06-30 | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008170005A JP5369516B2 (ja) | 2008-06-30 | 2008-06-30 | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010010525A true JP2010010525A (ja) | 2010-01-14 |
| JP2010010525A5 JP2010010525A5 (ja) | 2012-04-12 |
| JP5369516B2 JP5369516B2 (ja) | 2013-12-18 |
Family
ID=41590633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008170005A Expired - Fee Related JP5369516B2 (ja) | 2008-06-30 | 2008-06-30 | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5369516B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181759A (ja) * | 2010-03-02 | 2011-09-15 | Osaka Municipal Technical Research Institute | 有機半導体膜の製造方法及び有機トランジスタ |
| US9698364B2 (en) | 2013-02-27 | 2017-07-04 | Boe Technology Group Co., Ltd. | Organic thin film transistor, preparing method thereof, and preparation equipment |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003193038A (ja) * | 2001-12-28 | 2003-07-09 | Nippon Aerosil Co Ltd | 高濃度シリカスラリー |
| JP2003201111A (ja) * | 2001-12-28 | 2003-07-15 | Nippon Aerosil Co Ltd | 低増粘性フュームドシリカおよびそのスラリー |
| JP2005531132A (ja) * | 2002-04-29 | 2005-10-13 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 有機半導体中の荷電粒子の移動度を改善するための添加剤としてのシリコン粒子 |
| JP2005322870A (ja) * | 2004-05-04 | 2005-11-17 | Ind Technol Res Inst | 有機装置の電気性質を向上する方法 |
| WO2007146127A2 (en) * | 2006-06-12 | 2007-12-21 | Lucent Technologies Inc. | Organic semiconductor compositions with nanoparticles |
-
2008
- 2008-06-30 JP JP2008170005A patent/JP5369516B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003193038A (ja) * | 2001-12-28 | 2003-07-09 | Nippon Aerosil Co Ltd | 高濃度シリカスラリー |
| JP2003201111A (ja) * | 2001-12-28 | 2003-07-15 | Nippon Aerosil Co Ltd | 低増粘性フュームドシリカおよびそのスラリー |
| JP2005531132A (ja) * | 2002-04-29 | 2005-10-13 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 有機半導体中の荷電粒子の移動度を改善するための添加剤としてのシリコン粒子 |
| JP2005322870A (ja) * | 2004-05-04 | 2005-11-17 | Ind Technol Res Inst | 有機装置の電気性質を向上する方法 |
| WO2007146127A2 (en) * | 2006-06-12 | 2007-12-21 | Lucent Technologies Inc. | Organic semiconductor compositions with nanoparticles |
| JP2009540605A (ja) * | 2006-06-12 | 2009-11-19 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | ナノ粒子を有する有機半導体組成物 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181759A (ja) * | 2010-03-02 | 2011-09-15 | Osaka Municipal Technical Research Institute | 有機半導体膜の製造方法及び有機トランジスタ |
| US9698364B2 (en) | 2013-02-27 | 2017-07-04 | Boe Technology Group Co., Ltd. | Organic thin film transistor, preparing method thereof, and preparation equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5369516B2 (ja) | 2013-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9520572B2 (en) | Electronic device and method of manufacturing semiconductor device | |
| JP4379450B2 (ja) | 電子デバイス及びその製造方法 | |
| US8389346B2 (en) | Method and structure for establishing contacts in thin film transistor devices | |
| US20130009161A1 (en) | Semiconductor device and method of manufacturing the same, and method of manufacturing image display device | |
| US8093109B2 (en) | Method for forming semiconductor thin film and method for manufacturing electronic device | |
| CA2612033C (en) | Organic thin film transistor with dual layer electrodes | |
| US7875878B2 (en) | Thin film transistors | |
| US9246008B2 (en) | Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus | |
| CN110073507B (zh) | 有机半导体组合物、有机薄膜及有机薄膜晶体管 | |
| GB2462591A (en) | Fabricating OTFTs using the LITI method | |
| US8319206B2 (en) | Thin film transistors comprising surface modified carbon nanotubes | |
| WO2014050457A1 (ja) | 電子デバイス、画像表示装置及びセンサー、並びに、電子デバイスの製造方法 | |
| US8952359B2 (en) | Electronic device and method of manufacturing the same, and semiconductor device and method of manufacturing the same | |
| CN103874704A (zh) | 二氧杂蒽嵌蒽化合物、层压结构及其形成方法、以及电子器件及其制造方法 | |
| JP5369516B2 (ja) | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 | |
| JP2009182333A (ja) | 電子デバイス及びその製造方法 | |
| WO2015004847A1 (en) | Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus | |
| EP2838118A1 (en) | Electronic device, method for manufacturing same, and image display device | |
| JP2014056876A (ja) | 電子デバイス、画像表示装置及びセンサー、並びに、電子デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
| LAPS | Cancellation because of no payment of annual fees |