JP3515507B2 - トランジスタおよびその製造方法 - Google Patents

トランジスタおよびその製造方法

Info

Publication number
JP3515507B2
JP3515507B2 JP2000300993A JP2000300993A JP3515507B2 JP 3515507 B2 JP3515507 B2 JP 3515507B2 JP 2000300993 A JP2000300993 A JP 2000300993A JP 2000300993 A JP2000300993 A JP 2000300993A JP 3515507 B2 JP3515507 B2 JP 3515507B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
gate insulating
dielectric constant
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000300993A
Other languages
English (en)
Other versions
JP2002110999A (ja
Inventor
伸也 青木
理一 加藤
俊郎 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000300993A priority Critical patent/JP3515507B2/ja
Publication of JP2002110999A publication Critical patent/JP2002110999A/ja
Application granted granted Critical
Publication of JP3515507B2 publication Critical patent/JP3515507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランジスタに関
する。
【0002】
【従来の技術】近年、有機半導体材料等をチャネル生成
層とするトランジスタ(以下FETと略記)を、印刷等
の廉価なプロセスによって樹脂基板上に形成することに
より、軽量・薄型かつ廉価な液晶ディスプレイ、有機E
Lディスプレイや電子回路等を実現しようとする研究が
活発化している。
【0003】例えば、バオらは、ポリエチレンテレフタ
レート板にインジウム・錫酸化物(ITO)ゲート電極
が形成された基板上に低温焼成のポリイミドからなる絶
縁層、レジオレギュラ・ポリ(3−ヘキシルチオフェ
ン)からなるπ共役系高分子半導体チャネル層、導電性
インクからなるソース・ドレイン電極層を順次スクリー
ン印刷することによってFETを形成している(Z. Ba
o, Y. Feng, A. Dodabalapur, V. R. Raju, and A. J.
Lovinger, Chem. Mater. 9, 1299 (1997))。
【0004】しかし、印刷等の湿式プロセスによって、
良好な絶縁性を保ったゲート絶縁層を形成するために
は、ゲート絶縁層の膜厚を少なくとも100nm、典型
的には200−500nmと厚くする必要があるため、
ゲート電圧が数10−100Vと大きくなってしまうと
いう問題点があった。実際、バオらが報告している素子
では、ソース−ドレイン間電流のオン−オフ比を大きく
するために、20V程度のゲート電圧を要している。
【0005】ここで、ゲート電圧が大きくなる最大の要
因は、ゲート絶縁層の比誘電率が小さいことである。ゲ
ート絶縁層厚が大きい場合、チャネル生成半導体層のゲ
ート絶縁層界面のチャネル領域に十分なキャリア数を誘
起するために大きなゲート電圧を必要とする。上述のバ
オらの素子ではポリイミドゲート絶縁層の比誘電率は3
程度と小さかった。
【0006】ゲート電圧を低電圧にするために、ガルニ
エらは、シアノエチルプルラン(比誘電率18.5)、
ポリビニルアルコール(比誘電率7.8)等の比較的比
誘電率が大きい絶縁性ポリマーをゲート絶縁層に用いた
FETを報告している(特許第2984370号公
報)。しかし、これらの材料を用いたところでもゲート
電圧の低減に十分有効とは言えない。実際、ガルニエら
によって報告されているFETの電流−電圧特性では2
0V程度のゲート電圧を要している。これら高分子材料
の比誘電率が必ずしも十分に大きいとは言えないこと
が、大きなゲート電圧を要する最大の要因として挙げら
れる。
【0007】また、ディミトラコポウラスらは、ジルコ
ニウム酸チタン酸バリウムをスパッタ法で製膜すること
により、比誘電率17.3のゲート絶縁層を形成し、ゲ
ート電圧が5V程度のFETを作成している(C. D. Di
mitrakopoulos, S. Purushothaman, J. Kymissis, A. C
allegari, and J. M. Shaw, Science, 283, 822 (199
9))。しかし、この方法では、絶縁層の形成にスパッタ
装置を用いるため、プロセスコストが大きくなり、廉価
なFET製造には適さない。しかも、スパッタリングプ
ロセスが柔軟な樹脂基板に与えるダメージと、それによ
る素子特性の低下については何ら言及されていない。
【0008】さらにまた、ディミトラコポウラスらは、
アルコラートの加水分解を利用したゾル−ゲル法によっ
てチタン酸バリウムストロンチウム膜を製膜することに
より、比誘電率16のゲート絶縁層を形成し、ゲート電
圧が5V程度のFETを作成している(C. D. Dimitrak
opoulos, I. Kymissis, S. Purushothaman, D. A. Neum
ayer, P. R. Duncombe, and R. B. Laibowitz, Advance
d Materials, 11, 1372 (1999))。 一般的に、ゾル−
ゲル法で高誘電率の複合酸化物薄膜を形成するためには
500−600℃以上の高温アニールによって薄膜を結
晶化させて誘電率を増大させることが必要であるが、デ
ィミトラコポウラスらはアニール温度を下げるために、
誘電率の増大を犠牲にし、400℃まで下げることで比
誘電率16のチタン酸バリウムストロンチウム膜のゲー
ト絶縁層を得ている。しかし、この方法であっても40
0℃のアニールが必要であるため、耐熱温度の低い廉価
な樹脂基板上にFETを作成することは困難であるとい
う問題があった。汎用の樹脂基板上にFETを作成する
場合、工程中の基板温度は高くとも400℃未満、好ま
しくは300℃以下、より好ましくは200℃以下にす
る必要がある。
【0009】
【発明が解決しようとする課題】上述したように、有機
FETを廉価なプロセスで作成する場合、ゲート絶縁層
の膜厚が大きくなるためゲート電圧を低電圧化するため
に高誘電率のゲート絶縁層材料を用いる必要があるが、
印刷等の湿式プロセスや樹脂基板に適合可能な低温プロ
セスで製膜可能な高誘電率のゲート絶縁層材料が無いと
いう問題点があった。
【0010】本発明は、印刷等の湿式プロセスあるいは
樹脂基板に適合可能な低温プロセスで製膜可能で、か
つ、膜の平坦性、絶縁性に優れた高誘電率ゲート絶縁層
膜を簡易に提供することを目的とし、したがってゲート
電圧が低電圧化された廉価なFETを提供することを目
的とする。
【0011】
【課題を解決するための手段】本発明のトランジスタ
は、互いに分離して設けられたソース電極及びドレイン
電極と、前記ソース電極およびドレイン電極間に介在す
るチャネル生成半導体層と、前記チャネル生成半導体
ゲート絶縁膜を介して設けられたゲート電極とを備え
るトランジスタにおいて、前記ゲート絶縁は、膜厚が
50〜1000nmであり、有機又は無機のアモルファ
ス絶縁物と、この絶縁性アモルファス材料中に分散した
粒径5〜100nmの高誘電率無機化合物粒子とを備え
たことを特徴とする。
【0012】前記高誘電率無機化合物粒子は、以下の
(1)〜()から選ばれる少なくとも一種の無機化合
物を使用することができる。
【0013】(1)M1TiO3(但し、M1はBa,S
r,Pb,Ca,Mg、Bi、およびRnから選ばれる
少なくとも一種の元素を含有する)、(2)M2ZrO3
(但し、M2はBa,Pb,SrおよびCaから選ばれ
る少なくとも一種の元素を含有する)、(4)二酸化チ
タン、五酸化二タンタルおよび三酸化二イットリウム
ら選ばれる少なくとも一種の金属酸化物。
【0014】また、前記チャネル生成半導体層は、アセ
ン分子材料、金属フタロシアニン、フラーレンC60、チ
オフェンオリゴマー、レジオレギュラ・ポリ(3−アル
キルチオフェン)、および一般式AA'n-1n3n+1
(nは1以上の整数、 Aはアルキルアンモニウム陽イ
オン、A'はメチルアンモニウム陽イオン、MはGe、
Sn、Pbからなるグループから選択した元素、Xは
I、Br、Clからなるグループから選択したハロゲ
ン)で示される有機−無機層状ペロブスカイト化合物の
群から選ばれる少なくとも一種を使用することができ
る。
【0015】本発明のトランジスタの製造方法は、互い
に分離して設けられたソース電極及びドレイン電極と、
前記ソース電極およびドレイン電極間に介在するチャネ
ル生成半導体層と、前記チャネル生成半導体層上にゲー
ト絶縁膜を介して設けられたゲート電極とを備えるトラ
ンジスタの製造方法において、前記ゲート絶縁膜は、前
記基板表面に前記ゲート電極または前記チャネル生成半
導体層を形成する工程後、前記ゲート電極または前記チ
ャネル生成半導体層を形成した前記基板表面に、無機ア
モルファス絶縁物の前駆体を溶媒中に溶解した溶液へ
粒径5〜100nmの高誘電率無機化合物粒子を分散し
た分散液を塗布する工程と、前記無機アモルファス絶縁
物の前駆体を400℃未満の熱処理により、前記無機ア
モルファス絶縁物と、この無機アモルファス絶縁物中に
分散した高誘電率無機化合物粒子とからなる前記ゲート
絶縁層を形成する工程とにより、膜厚が50〜1000
nmに成膜することを特徴とする。
【0016】本発明のトランジスタの製造方法は、互い
に分離して設けられたソース電極及びドレイン電極と、
前記ソース電極およびドレイン電極間に介在するチャネ
ル生成半導体層と、前記チャネル生成半導体層上にゲー
ト絶縁膜を介して設けられたゲート電極とを備えるトラ
ンジスタの製造方法において、前記ゲート絶縁膜は、前
記基板表面に前記ゲート電極または前記チャネル生成半
導体層を形成する工程後、前記ゲート電極または前記チ
ャネル生成半導体層を形成した前記基板表面に、有機ア
モルファス絶縁物を溶媒中に溶解した溶液へ、粒径5〜
100nmの高誘電率無機化合物粒子を分散させた分散
液を塗布する工程と、前記溶媒を揮発させて前記ゲート
絶縁層を形成する工程とにより、膜厚が50〜1000
nmに成膜することを特徴とする。
【0017】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0018】図1乃至図4は、本発明のトランジスタの
概略断面図であり、図面を参照して本発明のトランジス
タ構造および、その製造方法について説明する。
【0019】図1乃至図4に示すように、本発明のトラ
ンジスタは、互いに分離して設けられたソース電極4及
びドレイン電極5と、ソース電極4およびドレイン電極
5間に介在するチャネル生成半導体層6と、チャネル生
成半導体層6上にゲート絶縁膜3を介して設けられたゲ
ート電極2とを有する構造をしており、さらにこのトラ
ンジスタが基板1上に搭載されている。
【0020】そして、ソース電極4およびドレイン電極
5の間に電圧を印加した状態で、ゲート電極2にゲート
電圧を印加すると、チャネル生成半導体層6にチャネル
領域が生成され、このチャネル生成領域中を電子あるい
は正孔が通過し、ソース電極4およびドレイン電極5の
間に電流が流れる。
【0021】例えば図1に示すトランジスタは、基板1
上にゲート電極2を形成する工程、ゲート電極2を覆う
ように基板1上にゲート絶縁層3を形成する工程、ゲー
ト絶縁層3表面にソース電極4およびドレイン電極5を
分離して形成する工程、さらにゲート絶縁層3、ソース
電極4およびドレイン電極5上にチャネル生成半導体層
6が形成する工程とにより製造される。
【0022】また図2に示すトランジスタは、基板1上
にゲート電極2を形成する工程、ゲート電極2を覆うよ
うにゲート絶縁膜3を形成する工程、ゲート絶縁層3上
にチャネル生成半導体層6を形成する工程、チャネル生
成半導体層6表面にソース電極4およびドレイン電極5
を分離して形成する工程とにより製造される。
【0023】図3に示すトランジスタは、基板1上にソ
ース電極4およびドレイン電極5を分離して形成する工
程、ソース電極4およびドレイン電極5を覆うように基
板1表面にチャネル生成半導体層6を形成する工程、チ
ャネル生成半導体層6上にゲート絶縁層3を形成する工
程、さらにゲート絶縁層3上にゲート電極2を形成する
工程とにより製造される。
【0024】図4に示すトランジスタは、基板1表面に
チャネル生成半導体層6を形成する工程、チャネル生成
半導体層6上に、ゲート絶縁層3と、ゲート絶縁層3を
挟んでソース電極4およびドレイン電極5とを形成する
工程、さらにゲート絶縁層3上にゲート電極2を形成す
る工程とにより製造される。
【0025】以下、ゲート絶縁層3、チャネル生成半導
体層6、電極層(ゲート電極2、ソース電極4およびド
レイン電極5)など、各構成およびその成膜方法を詳細
に説明する。
【0026】1−1)ゲート絶縁層3 本発明は、ゲート絶縁層として有機あるいは無機アモル
ファス絶縁物3−2中に高誘電率無機化合物粒子3−1
を分散させた複合材料を使用する点で特徴的である。
【0027】このように、無機又は有機アモルファス絶
縁物で高誘電率無機化合物粒子を固定することで、高温
処理を施さずに高誘電率のゲート絶縁層3を形成するこ
とができる。
【0028】また、無機または有機アモルファス絶縁物
は、単結晶材料に比べ簡便に製造することが可能であ
り、またアモルファス材料は結晶粒界がないため、多結
晶材料に比べ、材料中の欠陥などが少なく、高絶縁性を
付与することが可能になる。さらにアモルファス材料は
多結晶材料に比べ平滑な平面を有するため、ソース電極
4からドレイン電極5への電子またはホール(以下、キ
ャリアと記す)の伝導路となるゲート絶縁層3とチャネ
ル生成半導体層との界面におけるキャリアの失活を低減
することが可能になる。
【0029】このゲート絶縁層3は、前記複合材料から
なる単層として用いても良いし、前記複合材料から形成
される複数の層を積層して用いても良いし、アモルファ
ス絶縁物のみからなる層と前記複合材料からなる層とを
積層して用いても良い。例えば、アモルファス絶縁物の
みからなる層は、その表面平滑性は複合材料よりも高く
なることから、チャネル生成半導体層6と隣接する面に
アモルファス絶縁物のみからなる層を形成し、この層上
に複合材料からなる層を積層することで、ゲート絶縁層
3とチャネル生成半導体層との界面におけるキャリアの
失活をより低減することが可能になる。
【0030】本発明に係る複合材料からなるゲート絶縁
層3は、通常50〜1000nm程度の膜厚とすること
が望ましい。膜厚が50nmより小さいと均一な膜厚の
ゲート絶縁層を形成することが困難になる。膜厚が10
00nmよりも大きいと、ソース電極4−ドレイン電極
5間の電流制御を行うためのゲート電圧を大きくしなけ
ればならない。なお、ここに述べた絶縁層の膜厚とは、
ゲート電極とチャネル生成半導体層との間の距離を指
す。
【0031】本発明に係る高誘電率無機化合物粒子は、
比誘電率が10以上の材料、さらには20以上の比誘電
率の材料を使用することが望ましい。比誘電率が10よ
りも小さいと、ゲート絶縁層の比誘電率が小さくなるた
めゲート電圧を大きくしなければならない。また、ゲー
ト絶縁層の絶縁性を保つために絶縁性あるいは半導電性
材料あるいは半導体材料を使用することが好ましい。
【0032】高誘電率無機化合物粒子の形状としては、
特に制限されず、球状、平板状、針状、不定形などいず
れであっても良い。また、長径と短径の平均値を高誘電
率無機化合物の粒径とした時、平均粒径が500nm以
下のものを使用することが望ましく、さらには平均粒径
が100nm以下のものを使用することがより望まし
い。平均粒径が500nmよりも大きいと、ゲート絶縁
層3中の高誘電率化合物粒子の分散が均一にならず、そ
の結果ゲート絶縁層3の誘電率が均一にならなくなった
り、ゲート絶縁層3の表面平滑性が損なわれる恐れがあ
る。この粒子の平均粒径は、小さければ小さいほどゲー
ト絶縁膜3の平滑性や、誘電率の均一性は向上するが、
平均粒径が5nmよりも小さいと高誘電率無機化合物粒
子の誘電率が低下する恐れがある。したがって、平均粒
径が5nm以上の高誘電率無機化合物粒子を使用するこ
とが望ましい。なお、ここで述べた粒径とはゲート絶縁
層3を形成するのに用いる高誘電率無機化合物粒子の粒
径であり、ゲート絶縁層3を成膜した状態で、例えば凝
集した結果、凝集粒子が上述した粒径の範囲を超える分
には特に問題は生じない。
【0033】また、例えば平板状、あるいは針状の高誘
電率無機化合物粒子を使用する場合等においては、平均
板厚、あるいは平均直径が500nm以下の粒子を用い
ても良い。ただしこの場合、粒子の板厚方向、あるいは
直径方向が膜厚方向に配向させる必要がある。
【0034】上述した高誘電率無機化合物粒子に使用さ
れる具体的な材料としては、例えばM1TiO3(但し、
M1はBa,Sr、Pb,CaおよびMgから選ばれる
少なくとも一種の元素を含有する)、M2ZrO3(但
し、M2はBa、Pb,SrおよびCaから選ばれる少
なくとも一種の元素を含有する)などのペロブスカイト
型の無機化合物またはこれらの固溶体、より具体的には
チタン酸バリウムストロンチウム、チタン酸ストロンチ
ウム、チタン酸バリウム、チタン酸鉛、チタン酸カルシ
ウム、チタン酸マグネシウム、ジルコニウム酸チタン酸
バリウム、ジルコニウム酸チタン酸鉛、ジルコニウム酸
鉛、ジルコニウム酸バリウム、ジルコニウム酸ストロン
チウム、ジルコニウム酸カルシウムが挙げられる。他に
も、ジルコニウム酸チタン酸鉛ランタン、チタン酸鉛ラ
ンタン、チタン酸ビスマス、チタン酸ランタン、フッ化
バリウムマグネシウム等の複合酸化物の微粒子や、二酸
化チタン、五酸化二タンタル、三酸化二イットリウム等
の金属酸化物の微粒子が挙げられる。これらの微粒子は
1種類のみを用いてもよいし、複数種類を組み合わせて
用いてもよい。
【0035】また、前述した材料で、平均粒径500n
m以下の無機微粒子として、例えば、以下の市販品を利
用することもできる。
【0036】チタン酸バリウム(商品名BT−01、平
均粒径100nm;商品名BT−02、平均粒径200
nm;商品名BT−03、平均粒径300nm;商品名
BT−04、平均粒径400nm;商品名BT−05、
平均粒径500nm、いずれも堺化学工業社製)、チタ
ン酸ストロンチウム(商品名ST−03、堺化学工業社
製、平均粒径300nm)、チタン酸バリウムストロン
チウム(堺化学工業社製、平均粒径300nm)、ジル
コニウム酸チタン酸バリウム(商品名BTZ−01−9
010およびBTZ−01−8020、平均粒径100
nm;商品名BTZ−05−9010およびBTZ−0
5−8020、平均粒径500nm、いずれも堺化学工
業社製)、ジルコニウム酸チタン酸鉛(堺化学工業社
製、平均粒径200−500nm)、ジルコニウム酸ス
トロンチウム(商品名SZ−03、堺化学工業社製、平
均粒径300nm)、チタン酸カルシウム(商品名CT
−03、堺化学工業社製、平均粒径300nm)、ジル
コニウム酸カルシウム(商品名CZ−03、堺化学工業
社製、平均粒径300nm)、二酸化チタン(真空冶金
社製、平均粒径30nm)、二酸化チタン(シーアイ化
成社製、平均粒径30nm)、二酸化チタン(商品名S
T−01およびST−31、平均粒径7nm;商品名S
T−21、平均粒径20nm;商品名ST−41、平均
粒径50nm、いずれも石原産業社製)、三酸化二イッ
トリウム(シーアイ化成社製、平均粒径20nm)、チ
タン酸ジルコン酸化合物(商品名ZTO−5347、平
均粒径100nm、堺化学工業社製)、五酸化タンタル
(商品名TAO01PA、平均粒径500nm、高純度
化学社製)。
【0037】また、これらの微粒子はそのまま使用して
よいし、さらに粉砕して使用してもよい。粉砕する場合
には、例えばアイガーミル(アイガージャパン社製)の
ような粉砕機を使用することができる。
【0038】本発明に係るアモルファス絶縁物は、絶縁
性材料からなるアモルファス材料であれば、有機材料、
無機材料のいずれでも使用することができる。
【0039】このアモルファス絶縁物は、前述の高誘電
率無機化合物粒子を固定するためのバインダーとしての
機能を持つ。また、ゲート絶縁層3として機能させるた
めに、絶縁性材料を使用する。
【0040】このバインダーとして機能する材料をアモ
ルファス材料としたのは、ゲート絶縁層3の絶縁性を高
めるためであり、例えば多結晶材料をバインダーとして
使用すると、結晶粒界などに欠陥が集まりやすく、ゲー
ト絶縁層の絶縁性が低下するためである。
【0041】また、このバインダーとして多結晶材料を
使用すると、ゲート絶縁層表面には結晶サイズに応じた
微細な凹凸が形成されてしまう。そのため例えばゲート
絶縁層3とチャネル生成半導体層6との界面を流れるキ
ャリアの流路に凹凸が形成されることになり、この界面
におけるキャリアが失活してしまう。これに対し、アモ
ルファス材料は結晶に起因する凹凸が無く、平滑な表面
層となるためキャリアの流路における失活を低減するこ
とが可能になる。
【0042】アモルファス絶縁物の具体的な材料とし
て、例えば無機材料を挙げると、シリカ、窒化ケイ素の
ほか、酸化タンタル、酸化イットリウム、酸化チタン、
酸化アルミニウムを含む金属酸化物を概ね構成成分とす
るアモルファス材料、チタン酸バリウムストロンチウ
ム、チタン酸ストロンチウム、チタン酸バリウム、チタ
ン酸鉛、チタン酸鉛ランタン、チタン酸カルシウム、チ
タン酸マグネシウム、ジルコニウム酸チタン酸バリウ
ム、ジルコニウム酸チタン酸鉛、ジルコニウム酸チタン
酸鉛ランタン、ジルコニウム酸鉛、ジルコニウム酸スト
ロンチウム、ジルコニウム酸カルシウム、フッ化バリウ
ムマグネシウム、チタン酸ビスマスを含む複合酸化物を
概ね構成成分とするアモルファス材料が挙げられる。
【0043】有機材料からなるアモルファス絶縁物とし
ては、低分子材料、高分子材料、オリゴマー材料のいず
れであってもよい。また混合膜の比誘電率をより効果的
に増加させるために、高誘電率の有機高分子またはオリ
ゴマー材料を用いることもできる。
【0044】高誘電率の有機高分子またはオリゴマー材
料としては、例えば、シアノエチルセルロース(比誘電
率16)、シアノエチルヒドロキシエチルセルロース
(比誘電率18)、シアノエチルヒドロキシプロピルセ
ルロース(比誘電率14)、シアノエチルジヒドロキシ
プロピルセルロース(比誘電率23)、シアノエチルア
ミロース(比誘電率17)、シアノエチルスターチ(比
誘電率17)、シアノエチルジヒドロキシプロピルスタ
ーチ(比誘電率18)、シアノエチルプルラン(比誘電
率18)、シアノエチルグリシドールプルラン(比誘電
率20)、シアノエチルポリビニルアルコール(比誘電
率20)、シアノエチルポリヒドロキシメチレン(比誘
電率10)、シアノエチルシュクロース(比誘電率2
5)、シアノエチルソルビトール(比誘電率40)等の
シアノエチル基含有高分子またはオリゴマー、ポリフッ
化ビニリデン(比誘電率11)、フッ化ビニリデン−ト
リフルオロエチレン共重合体(55/45:比誘電率1
8、75/25:比誘電率10)等のビニリデン系高分
子が挙げられる。
【0045】これらの材料については例えば以下の市販
品を利用することも出来る:シアノエチルヒドロキシエ
チルセルロース(商品名シアノレジンCR−E、信越化
学製)、シアノエチルプルラン(商品名シアノレジンC
R−S、信越化学製)、シアノエチルポリビニルアルコ
ール(商品名シアノレジンCR−V、信越化学製)、シ
アノエチルシュクロース(商品名シアノレジンCR−
U、信越化学製)。これらは単独で使用してもよいし、
複数種類を混合して使用してもよい。
【0046】さらに、有機材料からなるアモルファス絶
縁物として、絶縁性にすぐれたポリイミドを用いてもよ
い。とくに低温焼成可能なポリイミドを用いることが好
ましい。例えば、商品名SE−1180(日産化学
製)、商品名AL3046(JSR製)を用いることが
できる。また本発明にかかわる有機アモルファス絶縁物
として、アクリル樹脂、エポキシ樹脂、シリコン樹脂等
を使用してもよい。
【0047】アモルファス絶縁物として無機化合物を使
用すると、熱的あるいは化学的な安定性の高いアモルフ
ァス絶縁物が形成されるという利点があるため、ソース
電極4とドレイン電極5との間に比較的大きな電流を流
す場合や、高温環境下で使用される薄膜トランジスタに
適する。
【0048】アモルファス絶縁物として有機化合物を使
用すると、ゲート絶縁層3に可撓性が付与されるため、
例えば基板1に樹脂などの可撓性材料を使用すること
で、可撓性に優れたトランジスタを作製するのに適して
いる。
【0049】1−2)ゲート絶縁層3の形成工程 次に、このゲート絶縁層3の形成工程について詳細に説
明する。
【0050】まず、有機材料からなるアモルファス絶縁
物を使用する場合は、前述したような有機材料を適当な
溶媒に溶解し、この溶液に前述したような高誘電率無機
化合物を投入・攪拌して分散し分散液を作る。この分散
液を例えばゲート電極2が形成された基板1上(図1あ
るいは図2の場合)、あるいはチャネル生成半導体層6
上(図3の場合)に塗布した後、必要に応じ減圧環境下
あるいは不活性ガス雰囲気下で、溶媒成分を揮発させる
ことで有機材料からなるアモルファス絶縁物中に高誘電
率無機化合物粒子を分散させたゲート絶縁膜3を成膜す
ることができる。
【0051】溶媒成分を揮発させるために、分散液を加
熱することも可能であるが、例えば基板1に樹脂基板を
使用する場合においては、この基板に使用する樹脂の耐
熱温度以下、具体的には少なくとも400℃未満、通常
の樹脂基板を使用するのであれば200℃以下の熱処理
とすることが好ましい。
【0052】なお、有機アモルファス絶縁物として特に
架橋可能なポリマーを用いる場合、予め分散液に架橋剤
を混入させておき、ゲート絶縁膜3を成膜した後、光照
射等の手段によってポリマーを架橋してもよい。これに
よって熱的、機械的耐性や溶剤耐性に優れたゲート絶縁
膜3を得ることができる。
【0053】また、有機アモルファス絶縁物としてポリ
マーを用いる場合、分散液中に前駆体であるモノマーま
たはプレポリマーの状態で溶解させておき、さらに重合
開始剤を混入させておくことにより、ゲート絶縁膜3を
成膜した後、光照射等の手段によってポリマーに重合し
てもよい。
【0054】次に、無機材料からなるアモルファス絶縁
物を用いたゲート絶縁膜3の成膜方法について説明す
る。
【0055】無機材料からなるアモルファス絶縁物を用
いてゲート絶縁膜3を成膜する場合は、無機材料の前駆
体を出発原料として使用し、この前駆体を適当な溶媒に
溶解した溶液に、高誘電率無機化合物粒子を分散させた
分散液を準備する。この分散液を前述したように、基板
1上あるいはチャネル生成半導体層表面に塗布した後、
以下に示すように前駆体成分を所定の無機材料へと合成
することで、無機材料からなるアモルファス絶縁物中に
高誘電率無機化合物を分散させたゲート絶縁膜3を成膜
することができる。
【0056】無機材料としてシリカを採用したアモルフ
ァス絶縁物を使用する場合、前駆物質としては、例えば
ポリシラザンあるいはポリシルセスキオキサンが挙げら
れる。これらの材料系に関しては、例えば以下の市販品
を利用することができる。
【0057】ポリ(1,1-ジメチルシラザン)テロマー
(PSN−2M01、チッソ社製)、ポリ(1,1-ジメチ
ルシラザン)架橋体(PSN−2M02、チッソ社
製)、ポリ(1,2-ジメチルシラザン)(PNS−2M
11、チッソ社製)、ポリ(2−クロロエチル)シルセ
スキオキサン(SST−BCE1、チッソ社製)、ポリ
(2−ブロモエチル)シルセスキオキサン(SST−B
BE1、チッソ社製)。またa-クロロエチルシルセスキ
オキサンのメトキシプロピルアルコール溶液(商品名Se
ramic SI、チッソ社製)を利用することも出来る。
【0058】これらのシリカ前駆体の溶解液中に高誘電
率無機化合物粒子を分散させた分散液を塗布し、大気中
あるいは大気中で水蒸気供給下において200℃前後あ
るいはそれ以下の温度で焼成することによりアモルファ
スシリカをバインダーとしたゲート絶縁膜3を得ること
ができる。また、ベータ-クロロエチルシルセスキオキ
サンのメトキシプロピルアルコール溶液のUV硬化型Ge
lest Seramic SI(チッソ社製)を用いれば、深UV線
照射のみによってアモルファスシリカ膜を得ることがで
きる。この場合、パターニングが必要であれば容易にパ
ターニングすることができる。
【0059】無機材料として窒化珪素を採用したアモル
ファス絶縁物を使用する場合、前駆物質としては、例え
ばポリシラザンが挙げられる。
【0060】ポリシラザンとしては、例えば以下の市販
品を利用することができる。
【0061】ポリ(1,1-ジメチルシラザン)テロマー
(PSN−2M01、チッソ社製)、ポリ(1,1-ジメチ
ルシラザン)架橋体(PSN−2M02、チッソ社
製)、ポリ(1,2-ジメチルシラザン)(PNS−2M
11、チッソ社製)。
【0062】これらのポリシラザンを溶解した溶液を用
いた分散液を塗布し、窒素ガス雰囲気中において200
℃以下で焼成することによりアモルファス窒化ケイ素膜
をバインダーとしたゲート絶縁膜3を成膜することがで
きる。
【0063】また、シリカ、酸化タンタル、酸化イット
リウム、酸化チタン、酸化アルミニウムを含む金属酸化
物を概ね構成成分とするアモルファス材料、チタン酸バ
リウムストロンチウム、チタン酸ストロンチウム、チタ
ン酸バリウム、チタン酸鉛、チタン酸鉛ランタン、チタ
ン酸カルシウム、チタン酸マグネシウム、ジルコニウム
酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、ジル
コニウム酸チタン酸鉛ランタン、ジルコニウム酸鉛、ジ
ルコニウム酸ストロンチウム、ジルコニウム酸カルシウ
ム、フッ化バリウムマグネシウム、チタン酸ビスマスを
含む複合酸化物を概ね構成成分とするアモルファス材料
は、含有される金属元素のアルコキシドを含む前駆体を
溶解した溶液を用いた分散液を塗布し、この溶液を加水
分解すると共に、400℃未満、好ましくは200℃以
下のプリベークによって有機物成分のみを飛散させるこ
とにこれらのアモルファス材料をバインダーとしたゲー
ト絶縁膜3を成膜することができる。また金属アルコキ
シドポリマーを利用してもよい。
【0064】これらアルコキシドを含む前駆体は、例え
ば以下の市販品を利用できる。
【0065】商品名Si-05S、PS-05S、BPS-05S、BS-05
S、Ti-03-S 、Al-03-P、Ta-10-P、Y-03、PLZT-20、PLZT
-10、PZT-20、PZT-10、PT-25、PT-10、ST-06、BT-06、B
ST-06-P、MT-05、PZ-20、SZ-10-3、LN-03、LT-03、SYM-
SI05、SYM-TA05、SYM-TI05(以上、高純度化学社製)、
商品名Seramic BST(チッソ社製) 無機材料の前駆体を出発原料として使用し、これをアモ
ルファス無機材料化するための加熱温度は、いずれも4
00℃未満好ましくは200℃以下と例示したが、これ
は基板1として樹脂基板を採用し得る温度域である。
【0066】この加熱温度をより高温とすることで、無
機アモルファス絶縁物の誘電率をより高めることが可能
であり、基板1として耐熱性の高い無機材料を使用した
ときには、膜のアモルファス性を損なわない範囲で、よ
り高温の加熱処理を行うことが好ましい。
【0067】一方、加熱温度が400℃未満、さらには
200℃以下であると、無機アモルファス絶縁物の誘電
率は大きな値にならない恐れがある。しかしながら、ゲ
ート絶縁膜3の誘電率は、高誘電率無機化合物粒子によ
って十分に高めることが可能なため、ゲート絶縁膜3全
体としては、十分な高誘電率を付与することができる。
【0068】高誘電率無機化合物微粒子を溶液中で均一
に分散させるために、界面活性剤、シランカップリング
剤等の表面改質剤を添加することが好ましい。界面活性
剤としてはイオン性、非イオン性の種々のものを利用す
ることができる。シランカップリング剤としてはビニル
系、アミノ系、エポキシ系、クロル系等、種々のものを
利用することができ、例えば商品名サイラエース(チッ
ソ社製)を用いることもできる。
【0069】別のゲート絶縁層3の形成方法として、高
誘電率無機化合物微粒子をゲート電極2が形成された基
板1上、あるいはチャネル生成半導体層6上に散布、塗
布あるいは溶液からの付着等の方法によって付着させた
後に、有機材料からなるアモルファス絶縁物を溶解した
溶液、あるいは無機アモルファス絶縁物の前駆体を溶解
した溶液を塗布し、前述したようにしてこの塗布された
溶液からアモルファス材料を成膜すればよい。
【0070】高誘電率無機化合物粒子を基板上に付着さ
せる方法としては、高誘電率無機化合物粒子を分散させ
た分散液を塗布したり、あるいはインクジェットノズル
やプリンタヘッドから分散液を射出させて基板上に付着
させた後、液体成分を揮発させる方法がある。
【0071】さらには、高誘電率無機化合物粒子のみを
ノズルから射出させて基板上に付着させる方法を用いる
こともできる。この方法を可能とする装置としては、例
えば真空冶金社製ジェットプリンティングシステムが挙
げられる。
【0072】他にも、溶液中で高誘電率無機化合物粒子
を帯電させ、絶縁性のキャリア液中に分散させ電気泳動
によって基板1上に付着させた後、キャリア液を揮発さ
せる方法を利用することもできる。この方法は、例え
ば、図1あるいは図2のトランジスタの製造方法で述べ
たように、ゲート電極を形成した後にゲート絶縁層を形
成する場合に採用でき、ゲート電極2を一方の電極とす
ることにより、ゲート電極上に微粒子を付着させること
ができる。
【0073】さらにまた、ゲート電極を形成した後にゲ
ート絶縁層を形成する場合、高誘電率無機化合物粒子を
分散させた分散液中でのセルフアセンブリを利用して付
着させた後に、液体成分を揮発させることもできる。例
えば、微粒子表面がスルホニウム基を有する分子で修飾
された微粒子を液中に分散させた分散液に、金をゲート
電極2とする基板を浸すことにより、ゲート電極2上に
微粒子を付着させることができ。
【0074】このようにして得られるゲート絶縁膜3の
組成比は体積比で、高誘電率無機化合物粒子:無機アモ
ルファス絶縁物=1:5〜5:1の範囲内とすることが
望ましい。例えば高誘電率無機化合物粒子の量がこの範
囲よりも少ないと、ゲート絶縁膜3の誘電率を十分に高
めることができなくなり、高誘電率無機化合物粒子の量
がこの範囲よりも多くなると、高誘電率無機化合物粒子
を固定することができなくなったり、ゲート絶縁膜3表
面が平滑化されなくなる恐れがある。
【0075】また、高誘電率無機化合物粒子や、アモル
ファス絶縁物の材料選択や、組成比を調整し、ゲート絶
縁膜3の比誘電率を8以上とすることが好ましい。
【0076】2)電極層(ゲート電極2、ソース電極
4、ドレイン電極5)およびその形成工程 本発明に係わるゲート電極2、ソース電極4、ドレイン
電極5の各電極層材料としては、Cr、Al、Ta、M
o、Nb、Cu、Ag、Au、Pt、Pd、In、N
i、Ndやそれらの金属を用いた合金等、公知のあらゆ
る金属材料およびその合金を用いることができる。
【0077】これらの電極の形成工程は、スパッタ法や
蒸着法など通常の膜形成方法で膜厚10nm〜500n
m程度に成膜することが出来る。これらの材料は基板温
度400℃未満の成膜条件で成膜することができる。低
温で成膜できる材料を選択し、基板温度200℃以下の
成膜条件で成膜することがより好ましい。
【0078】また、銀インクおよびグラファイトインク
のような導電性粒子を含むポリマー混合物を電極層材料
に用いても良く、この場合には塗布によって膜厚50n
m〜1000nm程度の電極層を成膜することが出来
る。さらに、ポリアニリン、ポリ(3,4−エチレン−
ジオキシチオフェン)またはポリピロールのような可溶
性導電性ポリマーを電極層材料に用いることもでき、こ
の場合にも塗布によって膜厚50nm〜1000nm程
度の電極層を成膜することが出来る。例えばポリアニリ
ンエメラルディン塩基にカンファースルホン酸を添加す
る公知の技術によって、mックレゾール等の溶媒に可溶
な導電性ポリアニリンエメラルディン塩を得ることがで
き、これを塗布することができる。
【0079】以上に挙げた電極材料は単独で用いてもよ
いし、複数種類のものを組み合わせて用いてもよい。
【0080】3)チャネル生成半導体層6およびその形
成工程 本発明に係わるチャネル生成半導体層6は、有機半導体
材料、有機−無機ハイブリッド系半導体材料のほか、無
機半導体材料も使用することができる。
【0081】チャネル生成半導体層の形成工程は、蒸
着、塗布、溶液からの付着等、種々の薄膜形成方法を用
いることができるが、基板温度400℃未満の工程で形
成できることが好ましく、印刷、スピンコート、スプレ
ー等を含む塗布工程および基板温度400℃未満の工程
で形成できることがより好ましい。これらの基板温度は
300℃、200℃と低いければ、より好ましいことは
言うまでもない。
【0082】このような方法で、膜厚10nm〜100
0nm程度のチャネル生成半導体層6を形成すればよ
い。なお、ここで述べたチャネル生成半導体層6の膜厚
とは、例えば図1に示すトランジスタにおいてはゲート
絶縁層3からの厚さ、図2〜図4に示すトランジスタに
おいてはソース電極4あるいはドレイン電極5と、ゲー
ト絶縁層3との間の距離を指す。
【0083】有機半導体材料としては有機低分子、有機
高分子、有機オリゴマーのいずれであってもよい。有機
半導体材料は近年、種々のものが開発されており、その
いずれをも用いることが出来る。例えば、アントラセ
ン、テトラセン、ペンタセン、ヘキサセンまたはそれら
の置換誘導体を含むアセン分子材料、ナフタレンテトラ
カルボン酸二無水物、ナフタレンテトラカルボン酸ジイ
ミドまたはそれらの置換誘導体、無水フタロシアニン、
金属フタロシアニンまたはそれらの置換誘導体、フラー
レンC60、オリゴ重合度が4以上8以下のチオフェン
オリゴマーまたはそれらの置換誘導体、4個以上12個
以下の炭素を含むアルキル置換基を有するレジオレギュ
ラ・ポリ(3−アルキルチオフェン)などが挙げられ
る。これらの材料はいずれも基板温度400℃未満の工
程で形成することができる。
【0084】また有機−無機ハイブリッド系半導体とし
ては例えば、Aをアルキルアンモニウム陽イオン、A'
をメチルアンモニウム陽イオン、MをGe、Sn、Pb
からなるグループから選択した元素、XをI、Br、C
lからなるグループから選択したハロゲンとして一般式
がAA'n-1n3n+1(nは1以上の整数)で表され
る有機−無機層状ペロブスカイト化合物が挙げられる。
これらの材料はいずれも基板温度200℃未満の工程で
形成することができる。
【0085】また無機半導体材料としては例えば、平均
粒径2nm以下のセレン化カドミウム(CdSe)粒子
を塗布し、基板温度350℃以下の焼成によって得られ
たCdSe薄膜を挙げることができる。
【0086】しかしここに挙げた一連の有機半導体、有
機−無機ハイブリッド系半導体および無機半導体のチャ
ンネル生成半導体層を形成する材料はあくまで一部の例
に過ぎず、本発明の効果はこれらの材料系を用いた場合
のみに限定されるものではないことは言うまでもない。
【0087】さらに、素子表面にパッシベーション層を
形成し、使用雰囲気に存在する水蒸気などから素子を保
護することもできる。
【0088】パッシベーション層としては、種々の絶縁
性無機材料および絶縁性有機材料を用いることができ
る。例えば、窒素ドライ雰囲気下でUV硬化樹脂によっ
てパッシベーション層を形成することが考えられる。ま
た有機材料としてポリイミド、パリレン、アンドープポ
リアニリン等の高分子が挙げられる。無機材料としては
シリカ、窒化ケイ素、フッ化マグネシウム、酸化インジ
ウム等が挙げられる。しかし、これらの材料に限定され
るものではない。
【0089】
【実施例】以下、本発明の実施例を説明する。
【0090】<ゲート絶縁膜の評価> 実施例1 アモルファス絶縁物が有機材料であるシアノエチルプル
ランで、このアモルファス絶縁物中に高誘電率無機化合
物粒子としてチタン酸バリウム粒子を分散させた絶縁膜
を以下のように作製した。
【0091】シアノエチルプルラン(商品名シアノレジ
ンCR-S、信越化学社製)1重量部と、溶媒としてのN,
N−ジメチルホルムアミド(和光純薬社製)10重量部
と、平均粒径100nmのチタン酸バリウム粒子(商品
名BT−01、堺化学工業社製)4重量部と、界面活性
剤としてのポリビニルピロリドン(和光純薬社製)0.
3重量部からなる混合物を調整し、この混合物を粉砕機
に投入し120時間粉砕処理を行うことで、シアノエチ
ルブランをN,N−ジメチルホルムアミドに溶解させる
と共に、チタン酸バリウム粒子をこの溶液中に分散させ
た分散液とした。なお、チタン酸バリウム粒子は粉砕さ
れて平均粒径が50nmとなった。
【0092】得られた分散液を、アルミニウム電極をあ
らかじめ蒸着したガラス基板上にスピンコートし、ホッ
トプレート上120℃で24時間乾燥して薄膜化した。
タリステップで測定した膜厚は500nmであった。得
られた薄膜表面にアルミニウム電極を蒸着し、LCRメ
ータで誘電率を測定した。比誘電率は60(1kHz)
であった。また、この薄膜の抵抗率を四点法で測定した
ところ、1010Ωmと高い絶縁性を示した。
【0093】なお、この薄膜の断面を分析し、断面に露
出されたチタン酸バリウム粒子の面積とシアノエチルブ
ランの面積との比率から算出した結果、チタン酸バリウ
ム:シアノエチルブランの体積比は1:1であった。
【0094】また、薄膜中のチタン酸バリウム粒子の比
誘電率は、薄膜の比誘電率およびチタン酸バリウムとシ
アノエチルブランの体積比とから算出した結果、200
であった。
【0095】実施例2 アモルファス絶縁物として実施例1と同様にシアノエチ
ルプルランを用い、このアモルファス絶縁物中に高誘電
率無機化合物粒子として二酸化チタン粒子を分散させた
絶縁膜を以下のように作製した。
【0096】シアノエチルプルラン1重量部、N,N−
ジメチルホルムアミド10重量部、二酸化チタン粒子
(真空冶金社製、平均粒径30nm)3重量部、および
界面活性剤としてのポリビニルピロリドン(和光純薬社
製)0.4重量部からなる混合物を調整し、この混合物
を攪拌機によって10時間攪拌し、シアノエチルブラン
をN,N−ジメチルホルムアミドに溶解させると共に、
二酸化チタン粒子をこの溶液中に分散させた分散液とし
た。なお、二酸化チタン粒子の粉砕処理は特に行わなか
った。分散液中の二酸化チタンの平均粒径は30nmで
あった。
【0097】得られた分散液を、実施例1と同様の方法
で薄膜化し、得られた薄膜を評価したところ、膜厚50
0nm、比誘電率27(1kHz)、抵抗率1010Ω
m、二酸化チタン:シアノエチルブランの体積比1:1
であり、また薄膜中の二酸化チタン粒子の比誘電率は4
0であった。
【0098】実施例3 高誘電体無機化合物粒子としてチタン酸バリウムストロ
ンチウム粒子(堺化学工業社製、平均粒径300n
m)、有機アモルファス絶縁物としてポリメタクリル酸
メチル(三菱レイヨン社製)、溶媒としてシクロヘキサ
ノン(和光純薬)を用いたこと、混合比率をチタン酸バ
リウムストロンチウム6重量部、ポリメタクリル酸メチ
ル1重量部、シクロヘキサノン10重量部としたこと、
ホットプレートによる加熱を80℃、10時間としたこ
とを除き、実施例1と同様にして薄膜を形成した。な
お、粉砕され、薄膜中に分散されるチタン酸バリウムス
トロンチウム粒子の平均粒径は50nmであった。
【0099】実施例1と同様にして得られた薄膜を評価
したところ、膜厚500nm、比誘電率30(1kH
z)、抵抗率1010Ωm、チタン酸バリウムストロン
チウム:ポリメタクリル酸メチルの体積比は3:2であ
り、また薄膜中のチタン酸バリウムストロンチウム粒子
の比誘電率は150であった。
【0100】実施例4 高誘電率無機化合物粒子としてジルコニウム酸チタン酸
バリウム粒子(商品名BTZ−01−8020、平均粒
径100nm、堺化学工業社製)2重量部、有機アモル
ファス絶縁物としてポリフッ化ビニリデン(アルドリッ
チ社製)1重量部、溶媒としてジメチルアセトアミド
(和光純薬社製)8重量部を使用したこと、ホットプレ
ートによる加熱を80℃、10時間としたことを除き、
実施例1と同様にして薄膜を形成した。なお、粉砕さ
れ、薄膜中に分散されるジルコニウム酸チタン酸バリウ
ム粒子の平均粒径は40nmであった。
【0101】実施例1と同様にして得られた薄膜を評価
したところ、膜厚600nm、比誘電率23(1kH
z)、抵抗率1010Ωm、ジルコニウム酸チタン酸バ
リウム:ポリフッ化ビニリデンの体積比1:2であり、
また薄膜中のジルコニウム酸チタン酸バリウム粒子の比
誘電率は120であった。
【0102】実施例5 高誘電率無機化合物粒子としてチタン酸バリウム粒子
(商品名BT−01、堺化学工業社製、平均粒径100
nm)、無機アモルファス絶縁物であるシリカの前駆体
としてベータ−クロロエチルシルセスキオキサン(メト
キシプロピルアルコール溶液、商品名Seramic SI、チ
ッソ社製)、溶媒としてメトキシプロピルアルコールを
混合した混合液を調整した。混合比率はチタン酸バリウ
ム4重量部、ベータ−クロロエチルシルセスキオキサン
1重量部、メトキシプロピルアルコール10重量部とし
た。この混合液を粉砕機に投入し120時間粉砕処理を
行うことで、高誘電率無機化合物粒子の粉砕を行うと共
にこの粒子を均一に分散させ、分散液を得た。なお、粉
砕され、薄膜中に分散されるチタン酸バリウム粒子の平
均粒径は50nmであった。
【0103】この分散液を、アルミニウム電極をあらか
じめ蒸着したガラス基板上にスピンコートし、2時間真
空乾燥した後、ホットプレート上200℃で1時間加熱
することで、ベータ−クロロエチルシルセスキオキサン
の脱離反応と加水分解反応とによりアモルファスシリカ
化した薄膜を成膜した。
【0104】実施例1と同様にして得られた薄膜を評価
したところ、膜厚400nm、比誘電率30(1kH
z)、抵抗率1010Ωm、チタン酸バリウム: アモ
ルファスシリカの体積比は1:1であり、また薄膜中の
チタン酸バリウム粒子の比誘電率は200であった。
【0105】実施例6 高誘電率無機化合物粒子としてのチタン酸バリウムスト
ロンチウム粒子(堺化学工業社製、平均粒径300n
m)2重量部と、無機アモルファス絶縁物であるシリカ
の前駆体としてのポリ(1,2−ジメチルシラザン)
(PNS−2M11、チッソ社製)1重量部と、溶媒と
してのキシレン(和光純薬社製)10重量部を混合した
混合液を調整し、この混合液を粉砕機に投入し120時
間粉砕処理を行うことで、高誘電率無機化合物粒子の粉
砕を行うと共にこの粒子を均一に分散させ、分散液を得
た。なお、粉砕され、薄膜中に分散されるチタン酸バリ
ウム粒子の平均粒径は50nmであった。
【0106】この分散液を、アルミニウム電極をあらか
じめ蒸着したガラス基板上にスピンコートし、1時間真
空乾燥した後、大気中で水蒸気を供給しながらホットプ
レート上150℃で1時間加熱することで、ポリ(1,
2−ジメチルシラザン)を加水分解してアモルファスシ
リカ化した薄膜を成膜した。
【0107】実施例1と同様にして得られた薄膜を評価
したところ、膜厚400nm、比誘電率25(1kH
z)、抵抗率1010Ωm、チタン酸バリウムストロン
チウム: アモルファスシリカの体積比1:1であり、
また薄膜中のチタン酸バリウムストロンチウム粒子の比
誘電率は150であった。
【0108】実施例7 高誘電率無機化合物粒子としてジルコニウム酸チタン酸
鉛粒子(Zr:Ti=0.2:0.8、堺化学工業製、
平均粒径200nm)5重量部、有機アモルファス絶縁
物としてのポリイミドが溶媒に溶解した可溶性ポリイミ
ド溶液(JSR社製、商品名AL3046)25重量部を使
用したこと、ホットプレートでの加熱を180℃、10
分間としたことを除き、実施例1と同様にして薄膜を成
膜した。なお、粉砕され、薄膜中に分散されるジルコニ
ウム酸チタン酸鉛粒子の平均粒径は40nmであった。
【0109】実施例1と同様にして得られた薄膜を評価
したところ、膜厚400nm、比誘電率20(1kH
z)、抵抗率1011Ωm、ジルコニウム酸チタン酸
鉛:ポリイミドの体積比は1:1であり、また薄膜中の
ジルコニウム酸チタン酸鉛粒子の比誘電率は120であ
った。
【0110】実施例8 高誘電率無機化合物粒子としてチタン酸ストロンチウム
粒子(商品名ST−03、堺化学工業製、平均粒径30
0nm)4重量部、有機アモルファス絶縁物としてポリ
ビニルアルコール(アルドリッチ社製)1重量部、溶媒
として水10重量部、光架橋剤として重クロム酸アンモ
ニウム0.02重量部を混合した混合液を調整し、この
混合液を粉砕機に投入し120時間粉砕処理を行うこと
で、高誘電率無機化合物粒子の粉砕を行うと共にこの粒
子を均一に分散させ、分散液を得た。なお、粉砕され、
薄膜中に分散されるチタン酸ストロンチウムの平均粒径
は50nmであった。
【0111】この分散液を、アルミニウム電極をあらか
じめ蒸着したガラス基板上にスピンコートし、UV光を
照射することによってポリビニルアルコールが架橋した
薄膜を成膜した。
【0112】実施例1と同様にして得られた薄膜を評価
したところ、膜厚400nm、比誘電率25(1kH
z)、抵抗率1011Ωm、チタン酸ストロンチウム:
ポリビニルアルコールの体積比は1:1であり、また薄
膜中のチタン酸ストロンチウム粒子の比誘電率は80で
あった。
【0113】実施例9〜18 高誘電率無機化合物粒子として、表1に示す組成の粒子
を用いたことを除き、実施例1と同様にして薄膜を作製
した。
【0114】さらに、実施例1と同様にして得られた薄
膜の特性を評価した。その結果を表1に併記する。
【0115】なお、表1中、「粒径」は粉砕などの処理
の済んだ状態の平均粒径を、「粒子率」は、薄膜中の高
誘電率無機化合物の体積分率を示す。
【表1】 <トランジスタ> 実施例19 本実施例では、図1に示すようなトランジスタを作製し
た。
【0116】ポリイミド製の樹脂基板1表面に4mm×
1mmのアルミニウム矩形電極をメタルマスクを介して
膜厚80nm蒸着し、ゲート電極2を形成した。蒸着の
際の真空度は10-6Torr(1.33×10-3
a)、基板温度は特に制御せず、室温とした。
【0117】このゲート電極2上に、実施例1と同様に
薄膜を成膜した。すなわち、樹脂基板1上にゲート電極
2を覆うように、シアノエチルプルラン中にチタン酸バ
リウム粒子を分散させた膜厚500nm、比誘電率60
のゲート絶縁層3を形成した。なお、このゲート絶縁層
は特にパターニングしなかった。
【0118】次に、ゲート電極2位置にあわせてゲート
絶縁3上にメタルマスクを配置した後、ゲート絶縁膜3
表面に金を膜厚40nm蒸着した。すなわち、ゲート絶
縁層3上のゲート電極2の両端に相当する領域にメタル
マスクによって分離して設けられたソース電極4および
ドレイン電極5を形成した。蒸着の際の真空度は10
-6Torr(1.33×10-3Pa)、基板温度は特
に制御せず、室温とした。ソース電極、ドレイン電極の
形状は1mm×2mmの矩形であり、1mmの辺が50
μm間隔で配置されている。すなわちソース電極−ドレ
イン電極間のチャネル長は50μm、チャネル幅は1m
mである。ゲート電極2とソース電極4−ドレイン電極
5は各々の長辺方向が交差するように配置した。
【0119】さらにゲート絶縁膜3、ソース電極4およ
びドレイン電極5上にペンタセンを膜厚200nm蒸着
してチャネル生成半導体層を作成した。なおペンタセン
はあらかじめ昇華精製したものを使用し、10-6To
rr(1.33×10-3Pa)の真空中、基板温度90
℃で蒸着を行った。このペンタセン蒸着膜は特にパター
ニングしなかった。
【0120】FET特性の測定 得られたトランジスタのFET電流−電圧特性を、半導
体パラメーターアナライザー(HP4145B)で測定
した。測定はトランジスタを真空度10−5Torr
(1.33×10-3Pa)の真空中に配置して行った。
図5は各ゲート電圧におけるソース・ドレイン間電流−
ソース・ドレイン間電圧特性図である。この薄膜トラン
ジスタはソース・ドレイン間電流のオン−オフ比10
をゲート電圧5Vで達成した。
【0121】実施例20〜24 チャネル生成半導体層として、銅フタロシアニン蒸着膜
(実施例20)、フラーレンC60蒸着膜(実施例2
1)、α−ヘキサチオフェン蒸着膜(実施例22)、レ
ジオレギュラ・ポリ(3−ヘキシルチオフェン)スピン
コート膜(実施例23)、(CNH
SnIスピンコート膜(実施例24)を使用したこ
とを除き、実施例19と同様にしてトランジスタを作製
し、得られたトランジスタのFET電流−電圧特性を測
定した。
【0122】その結果ソース・ドレイン間電流のオン−
オフ比10を達成した時のゲート電圧の絶対値はそれ
ぞれ、5V(実施例20)、5V(実施例21)、5V
(実施例22)、5V(実施例23)、4V(実施例2
4)であった。
【0123】比較例 比較のため、高誘電率無機化合物粒子を用いず、シアノ
エチルプルランのみからなるゲート絶縁層を形成したト
ランジスタを作成した。トランジスタの構成は、ゲート
絶縁層が膜厚500nmのシアノエチルプルラン膜であ
ること以外は実施例19と同様である。
【0124】このトランジスタのFET電流−電圧特性
を、実施例19と同様に測定した。その結果を図6に示
す。
【0125】このトランジスタはソース・ドレイン間電
流のオン−オフ比10を得るためにゲート電圧20V
を要した。
【0126】
【発明の効果】本発明によれば、高温処理を施さずにゲ
ート電圧が低電圧化されたトランジスタを作製できるた
め、例えば樹脂基板を用いたトランジスタを提供するこ
とが可能となる。
【図面の簡単な説明】
【図1】 本発明のトランジスタの第1の例を示す断面
図。
【図2】 本発明のトランジスタの第2の例を示す断面
図。
【図3】 本発明のトランジスタの第3の例を示す断面
図。
【図4】 本発明のトランジスタの第4の例を示す断面
図。
【図5】 実施例19のトランジスタのFET特性図。
【図6】 比較例のトランジスタのFET特性図。
【符号の説明】
1…基板 2…ゲート電極 3…ゲート絶縁層 3−1…高誘電率無機化合物粒子 3−2…アモルファス絶縁物 4…ソース電極 5…ドレイン電極 6…チャネル生成半導体層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−221313(JP,A) 特開 平1−313343(JP,A) 特開 平6−243717(JP,A) 特開 平8−161933(JP,A) 特開 昭60−18534(JP,A) 特開 平10−270712(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/312 H01L 21/314 H01L 21/336 H01L 29/786 H01L 51/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】互いに分離して設けられたソース電極及び
    ドレイン電極と、前記ソース電極およびドレイン電極間
    に介在するチャネル生成半導体層と、前記チャネル生成
    半導体層にゲート絶縁膜を介して設けられたゲート電極
    とを備えるトランジスタにおいて、 前記ゲート絶縁は、膜厚が50〜1000nmであ
    り、有機又は無機のアモルファス絶縁物と、この絶縁性
    アモルファス材料中に分散した粒径5〜100nmの
    誘電率無機化合物粒子とを備えたことを特徴とするトラ
    ンジスタ。
  2. 【請求項2】請求項1記載のトランジスタが、樹脂基板
    上に形成されたことを特徴とするトランジスタ。
  3. 【請求項3】前記高誘電率無機化合物粒子は、以下の
    (1)〜(3)から選ばれる少なくとも一種の無機化合
    物であることを特徴とする請求項1記載のトランジス
    タ。 (1)M1TiO3(但し、M1はBa,Sr,Pb,C
    a,Mg、Bi、およびRnから選ばれる少なくとも一
    種の元素を含有する) (2)M2ZrO3(但し、M2はBa,Pb,Srおよ
    びCaから選ばれる少なくとも一種の元素を含有する) ()二酸化チタン五酸化二タンタルおよび三酸化二
    イットリウムから選ばれる少なくとも一種の金属酸化物
  4. 【請求項4】前記チャネル生成半導体層は、アセン分子
    材料、金属フタロシアニン、フラーレンC60、チオフェ
    ンオリゴマー、レジオレギュラ・ポリ(3−アルキルチ
    オフェン)、および一般式A2A'n-1MnX3n+1(nは
    1以上の整数、 Aはアルキルアンモニウム陽イオン、
    A'はメチルアンモニウム陽イオン、MはGe、Sn、
    Pbからなるグループから選択した元素、XはI、B
    r、Clからなるグループから選択したハロゲン)で示
    される有機−無機層状ペロブスカイト化合物の群から選
    ばれる少なくとも一種であることを特徴とする請求項1
    記載のトランジスタ。
  5. 【請求項5】互いに分離して設けられたソース電極及び
    ドレイン電極と、前記ソース電極およびドレイン電極間
    に介在するチャネル生成半導体層と、前記チャネル生成
    半導体層にゲート絶縁膜を介して設けられたゲート電極
    とを備えるトランジスタの製造方法において、 前記ゲート絶縁膜は、前記基板表面に前記ゲート電極ま
    たは前記チャネル生成半導体層を形成する工程後、前記
    ゲート電極または前記チャネル生成半導体層を形成した
    前記基板表面に、無機アモルファス絶縁物の前駆体を溶
    媒中に溶解した溶液へ、粒径5〜100nmの高誘電率
    無機化合物粒子を分散した分散液を塗布する工程と、前
    記無機アモルファス絶縁物の前駆体を400℃未満の熱
    処理により、前記無機アモルファス絶縁物と、この無機
    アモルファス絶縁物中に分散した高誘電率無機化合物粒
    子とからなる前記ゲート絶縁層を形成する工程とによ
    、膜厚が50〜1000nmに成膜することを特徴と
    するトランジスタの製造方法。
  6. 【請求項6】互いに分離して設けられたソース電極及び
    ドレイン電極と、前記ソース電極およびドレイン電極間
    に介在するチャネル生成半導体層と、前記チャネル生成
    半導体層にゲート絶縁膜を介して設けられたゲート電極
    とを備えるトランジスタの製造方法において、 前記ゲート絶縁膜は、前記基板表面に前記ゲート電極ま
    たは前記チャネル生成半導体層を形成する工程後、前記
    ゲート電極または前記チャネル生成半導体層を形成した
    前記基板表面に、有機アモルファス絶縁物を溶媒中に溶
    解した溶液へ、粒径5〜100nmの高誘電率無機化合
    物粒子を分散させた分散液を塗布する工程と、前記溶媒
    を揮発させて前記ゲート絶縁層を形成する工程とによ
    、膜厚が50〜1000nmに成膜することを特徴と
    するトランジスタの製造方法。
JP2000300993A 2000-09-29 2000-09-29 トランジスタおよびその製造方法 Expired - Fee Related JP3515507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000300993A JP3515507B2 (ja) 2000-09-29 2000-09-29 トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300993A JP3515507B2 (ja) 2000-09-29 2000-09-29 トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2002110999A JP2002110999A (ja) 2002-04-12
JP3515507B2 true JP3515507B2 (ja) 2004-04-05

Family

ID=18782588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300993A Expired - Fee Related JP3515507B2 (ja) 2000-09-29 2000-09-29 トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3515507B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382041B2 (en) 2004-12-24 2008-06-03 Fuji Xerox Co., Ltd. Organic-inorganic composite insulating material for electronic element, method of producing same and field-effect transistor comprising same
WO2014074341A1 (en) 2012-11-08 2014-05-15 Eastman Kodak Company Devices containing organic polymeric multi-metallic composites
WO2015191293A1 (en) 2014-06-11 2015-12-17 Eastman Kodak Company Devices having dielectric layers with thiosulfate-containing polymers
CN108912520A (zh) * 2018-06-14 2018-11-30 哈尔滨工业大学 一种陶瓷片晶取向分布的聚合物基介质材料及其制备方法
US10381265B2 (en) 2016-05-31 2019-08-13 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device with interlayer insulating layers

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014431B2 (ja) 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP2004031933A (ja) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2010074188A (ja) * 2002-07-31 2010-04-02 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2004241528A (ja) * 2003-02-05 2004-08-26 Ricoh Co Ltd 有機半導体装置及びそれを有する表示素子
US7265377B2 (en) 2003-04-01 2007-09-04 Canon Kabushiki Kaisha Organic semiconductor device
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
KR100973811B1 (ko) 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP2005175386A (ja) * 2003-12-15 2005-06-30 Asahi Kasei Corp 有機半導体素子
JP4652704B2 (ja) * 2004-03-11 2011-03-16 キヤノン株式会社 有機半導体素子
JP4945883B2 (ja) * 2004-03-12 2012-06-06 Tdk株式会社 電界効果トランジスタの駆動方法及び駆動回路
JP4957881B2 (ja) * 2004-03-30 2012-06-20 信越化学工業株式会社 薄層電界効果トランジスターの製造方法
US7256436B2 (en) * 2004-03-30 2007-08-14 Shin-Etsu Chemical Co., Ltd. Thin-film field-effect transistors and making method
JP2006093668A (ja) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd 有機半導体の精製方法及び半導体装置
KR100691319B1 (ko) * 2004-09-15 2007-03-12 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 및 그의 제조 방법
WO2006098416A1 (ja) * 2005-03-15 2006-09-21 Pioneer Corporation 有機薄膜トランジスタ及びその製造方法
JP4974555B2 (ja) * 2005-03-25 2012-07-11 株式会社半導体エネルギー研究所 記憶素子
CN101615623B (zh) 2005-03-25 2012-07-04 株式会社半导体能源研究所 存储器电路
JP2008140786A (ja) * 2005-03-28 2008-06-19 Pioneer Electronic Corp ゲート絶縁膜、有機トランジスタ、有機el表示装置の製造方法、ディスプレイ
JP4914828B2 (ja) * 2005-03-28 2012-04-11 パイオニア株式会社 ゲート絶縁膜、有機トランジスタ、有機el表示装置の製造方法、ディスプレイ
US8101943B2 (en) 2005-04-27 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4974576B2 (ja) * 2005-04-27 2012-07-11 株式会社半導体エネルギー研究所 記憶素子、半導体装置、及び記憶素子の作製方法
JP5079220B2 (ja) * 2005-05-02 2012-11-21 宇部マテリアルズ株式会社 液晶電気光学装置
JP5055719B2 (ja) * 2005-06-27 2012-10-24 ソニー株式会社 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法
JP2007012986A (ja) * 2005-07-01 2007-01-18 Univ Of Tokyo 有機半導体装置
JP2006093725A (ja) * 2005-10-18 2006-04-06 Matsushita Electric Ind Co Ltd 電子デバイス
JP4424341B2 (ja) * 2005-12-02 2010-03-03 セイコーエプソン株式会社 薄膜トランジスタ、電子回路、表示装置および電子機器
KR101142981B1 (ko) * 2005-12-15 2012-05-08 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100674575B1 (ko) 2006-02-01 2007-01-29 한양대학교 산학협력단 유기-무기 혼성 전계효과 트랜지스터 및 그 제조 방법
CN101401209B (zh) 2006-03-10 2011-05-25 株式会社半导体能源研究所 存储元件以及半导体器件
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP5015141B2 (ja) * 2006-03-29 2012-08-29 パイオニア株式会社 有機薄膜トランジスタ及びその製造方法
KR101375023B1 (ko) 2006-10-19 2014-03-17 엘지디스플레이 주식회사 절연막, 이를 구비하는 박막트랜지스터 및 이들의 제조방법
JP2008147410A (ja) * 2006-12-08 2008-06-26 Brother Ind Ltd ゲート絶縁層に有機無機ハイブリッド膜を使用した薄膜トランジスタ及びその製造方法
KR100965434B1 (ko) * 2008-01-29 2010-06-24 한국과학기술연구원 졸-겔 및 광경화 반응에 의해 광경화 투명고분자 내에금속산화물 나노입자를 포함하는 게이트 절연층을 이용한유기박막 트랜지스터 및 그의 제조방법
JP4730623B2 (ja) 2008-07-24 2011-07-20 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2010141142A (ja) * 2008-12-11 2010-06-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法、並びに表示装置
US8309954B2 (en) * 2009-05-12 2012-11-13 Toppan Printing Co., Ltd. Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit
CN110459622A (zh) * 2012-07-20 2019-11-15 旭化成株式会社 半导体膜和半导体元件
US9721697B2 (en) 2012-11-08 2017-08-01 Eastman Kodak Company Organic polymeric bi-metallic composites
JP5601363B2 (ja) * 2012-11-19 2014-10-08 ソニー株式会社 半導体装置、薄膜トランジスタ基板および表示装置
JP6651165B2 (ja) * 2014-09-17 2020-02-19 旭化成株式会社 薄膜トランジスタ及びその製造方法
WO2017086337A1 (ja) * 2015-11-17 2017-05-26 国立大学法人九州大学 2次元ペロブスカイト形成用材料、積層体、素子およびトランジスタ
JP6714412B2 (ja) 2015-11-17 2020-06-24 国立大学法人九州大学 2次元ペロブスカイト形成用材料、積層体、素子およびトランジスタ
WO2021102711A1 (zh) * 2019-11-27 2021-06-03 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法与薄膜晶体管阵列

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018534A (ja) * 1983-07-09 1985-01-30 Nissin Electric Co Ltd 高誘電率プラスチツク組成物
JP2691565B2 (ja) * 1988-06-13 1997-12-17 株式会社高純度化学研究所 シリコン酸化膜の改質方法
JPH06243717A (ja) * 1993-02-16 1994-09-02 Shin Etsu Chem Co Ltd 複合型コンデンサ
JP2725587B2 (ja) * 1994-02-03 1998-03-11 日本電気株式会社 電界効果型トランジスタ
JP3476932B2 (ja) * 1994-12-06 2003-12-10 シャープ株式会社 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
KR100303934B1 (ko) * 1997-03-25 2001-09-29 포만 제프리 엘 낮은작동전압을필요로하는유기반도체를갖는박막전장효과트랜지스터

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382041B2 (en) 2004-12-24 2008-06-03 Fuji Xerox Co., Ltd. Organic-inorganic composite insulating material for electronic element, method of producing same and field-effect transistor comprising same
WO2014074341A1 (en) 2012-11-08 2014-05-15 Eastman Kodak Company Devices containing organic polymeric multi-metallic composites
WO2015191293A1 (en) 2014-06-11 2015-12-17 Eastman Kodak Company Devices having dielectric layers with thiosulfate-containing polymers
US10381265B2 (en) 2016-05-31 2019-08-13 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device with interlayer insulating layers
US11004732B2 (en) 2016-05-31 2021-05-11 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
CN108912520A (zh) * 2018-06-14 2018-11-30 哈尔滨工业大学 一种陶瓷片晶取向分布的聚合物基介质材料及其制备方法

Also Published As

Publication number Publication date
JP2002110999A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
JP3515507B2 (ja) トランジスタおよびその製造方法
US7382041B2 (en) Organic-inorganic composite insulating material for electronic element, method of producing same and field-effect transistor comprising same
KR101379616B1 (ko) 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
KR101075264B1 (ko) 중합체성 산 콜로이드를 사용하여 제조된 수-분산성폴리티오펜
US8114704B2 (en) Method for fabricating an organic thin film transistor
US7553706B2 (en) TFT fabrication process
US7906206B2 (en) Organic insulator composition comprising high dielectric constant insulator dispersed in hyperbranched polymer and organic thin film transistor using the same
JP2001244467A (ja) コプラナー型半導体装置とそれを用いた表示装置および製法
US20070278481A1 (en) Organic electronic device
WO2009002624A1 (en) Thin film transistors incorporating interfacial conductive clusters
JP5205763B2 (ja) 有機薄膜トランジスタ
EP1594176B1 (en) Switching device
JP2002198539A (ja) 有機無機混成半導体を用いた薄膜電界効果トランジスタ構造およびその製作方法
JP2005175386A (ja) 有機半導体素子
US20070145357A1 (en) Thin-film transistor
JP2007173472A (ja) 有機半導体層の形成方法及びそれを用いた有機半導体素子の製造方法
KR101769023B1 (ko) 플렉서블 나노제너레이터 및 이의 제조 방법
EP2157119B1 (en) Electronic device comprising semiconducting polymers
JP2010141142A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2010141141A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2004128467A (ja) 電界効果トランジスタ
TWI450429B (zh) 有機薄膜電晶體及其製造方法
JP4343572B2 (ja) 有機半導体素子の製造方法
JP4470602B2 (ja) 電界効果トランジスタ
KR20180110405A (ko) 탄소나노튜브가 포함된 산화물반도체층, 이의 제조방법 및 이를 이용한 박막트랜지스터

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees