JP4945883B2 - 電界効果トランジスタの駆動方法及び駆動回路 - Google Patents

電界効果トランジスタの駆動方法及び駆動回路 Download PDF

Info

Publication number
JP4945883B2
JP4945883B2 JP2004071456A JP2004071456A JP4945883B2 JP 4945883 B2 JP4945883 B2 JP 4945883B2 JP 2004071456 A JP2004071456 A JP 2004071456A JP 2004071456 A JP2004071456 A JP 2004071456A JP 4945883 B2 JP4945883 B2 JP 4945883B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
insulator layer
gate electrode
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004071456A
Other languages
English (en)
Other versions
JP2005260084A (ja
Inventor
信夫 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004071456A priority Critical patent/JP4945883B2/ja
Publication of JP2005260084A publication Critical patent/JP2005260084A/ja
Application granted granted Critical
Publication of JP4945883B2 publication Critical patent/JP4945883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、電界効果トランジスタの駆動方法及び駆動回路に関する。
有機半導体の中で、キャリア移動度が大きいものに、アントラセン、テトラセン、ペンタセンなどのアセン類単結晶がある。アセン類単結晶を構成する分子間には、π電子の重なりがあり、かかる材質では無機半導体に類似のエネルギーバンドギャップが形成され、キャリア移動が可能になると考えられている。なお、アセン類単結晶の中で、ペンタセン単結晶はもっとも高い移動度が報告されている。
ペンタセンは、5つのベンゼン環が直線的に並んだ物質であり、2次元的に整列した層状構造を有している。ペンタセンにヨウ素(アクセプタ)やアルカリ金属(ドナー)の蒸気に触れさせることにより、これらのドーパントがペンタセン分子層間に入り込み、その電気伝導度が飛躍的に増大し、ヨウ素やアルカリ金属をドーピングしたペンタセンは有機半導体として機能する。有機半導体を用いた電界効果トランジスタは、軽量でフレキシブルであるという利点があり、様々な電子デバイスへの応用が期待されている。
このような有機半導体を用いた電界効果トランジスタにおいては、ゲート電圧の極性を変える事により、p型である蓄積モードと、n型である反転モードのチャネルを形成することもできることが知られている。
ゲート絶縁膜に高誘電有機材料を使用する試みも行われている。高誘電有機材料として知られるシアノエチル化物には、セルロース系、澱粉系、ビニルアルコール系、オリゴマー系があり、従来、フィルムコンデンサなどの材料として用いられてきた。
この中で、澱粉系に属するシアノエチルプルランについて検討が行われている。プルランは、マルトトリオース(グルコース3分子がα−1,4結合)が規則正しく、α−1,6結合した天然の中性多糖である。プルランは、澱粉を原料とし、いわゆる黒酵母とも言われるオーレオバシディウム・プルランス(Aureobasidium pullulans)を培養することによって得ることができ、接着性に優れた物質として知られている。
プルランのブドウ糖のOH基をシアノエチル化することによって得られるシアノエチルプルランは、高誘電性を示し、かつ誘電損失が小さく、熱分解温度が高く、耐熱性、接着性、金属への親和性に優れている。電界効果トランジスタにおけるゲート絶縁膜として、シアノエチルプルランを用いた場合、移動度が2桁以上増加するとの報告がある(特許文献1参照)。
特許第2984370号
しかしながら、従来の駆動方法においては、ゲート電圧の印加に伴うドレイン電流は緩やかに増加するため、ドレイン電流が経時的に変化し、これが安定しないという問題がある。
本発明は、このような課題に鑑みてなされたものであり、ドレイン電流を安定化可能な電界効果トランジスタの駆動方法及び駆動回路を提供することを目的とする。
上述の課題を解決するため、本発明に係る電界効果トランジスタの駆動方法においては、電界効果トランジスタが、ポリアセン類、ポリアルキルチオフェン又はチオフェンオリゴマーからなる有機半導体層と、有機半導体層に接触する第1絶縁体層であって、シアノ基を有する有機高分子層からなる前記第1絶縁体層を有する絶縁体層と、絶縁体層を有機半導体層と共に挟むゲート電極と、ゲート電極の電位に応じて有機半導体層内に形成されるチャネルによって電気的に接続されるソース電極及びドレイン電極とを有しており、この駆動方法は、ドレイン電流が生じるゲート電極への負の駆動電位の印加前に、ドレイン電流は生じないようゲート電極に負の予備電位を与えておくことを特徴とする。
有機半導体層は絶縁体層に接触しているので、この絶縁体層に設けられるゲート電極に駆動電位を与えると、絶縁体層が分極し、絶縁体層内に蓄積された電荷に応じた電界が有機半導体層内に生じる。ゲート電極に対応する位置において有機半導体層内で発生している電界は、有機半導体層内にチャネルを生じさせる。このチャネルは、ソース電極とドレイン電極とを電気的に接続する。
本願発明者は、有機半導体層を用いた電界効果トランジスタにおいては、ゲート電極に駆動電位を与える前に、ゲート電極に予備電位を与えておくことにより、ドレイン電流を安定化できることを発見した。すなわち、駆動電位付与時には、ドレイン電流は早急に立ち上がり、また、立ち上がり後のドレイン電流の経時的変化は減少し、これが安定化する。
また、絶縁体層は、シアノエチル化物などのシアノ基(−CN)を有する有機高分子層からなる第1絶縁体層を備えていることが好ましい。この場合には、有機高分子層が高誘電性を有しているため、この中に電荷が蓄積され、有機半導体層内のキャリアの移動度が増加する。
このような有機高分子層からなる第1絶縁体層は、
前記第1絶縁体層は、RをCHCHCN又はHとした場合、
Figure 0004945883
Figure 0004945883
及び
Figure 0004945883
からなる群から選択されることが好ましい。
有機高分子層からなる第1絶縁体層は、高誘電性を有していることが好ましく、これらの物質は高誘電性を有する。
また、第1絶縁体層の厚みd1は、0.5nm〜500nmであることが好ましい。
厚みd1が0.5nm未満となると、絶縁体層の厚さの面内均一性を十分に保つことが困難となる傾向がある。また、500nmを越えるとトランジスタの動作に要するゲート電圧が増大してしまう傾向がある。
更に、絶縁体層は、シアノ基を有しない第2絶縁体層を更に備えていてもよい。
第2絶縁体層を形成することにより、絶縁体層の絶縁不良を低減させることができる。
第2絶縁体層の材料は、SiO、Al、SiN、TiO、ポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン及びポリメタクリレートからなる群から選択されることが好ましい。すなわち、第2絶縁体層には、無機誘電体であるSiO、Al、SiN、TiOや有機誘電体であるポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン、ポリメタクリレートを用いることができる。
上記の無機誘電体は高い誘電率を有するため、ゲート電圧を低減できる傾向がある。また、上記の有機誘電体を用いることで、軽量で柔軟な(フレキシブルな)トランジスタを得ることができる。
また、第1絶縁体層の厚みをd1、第2絶縁体層の厚みをd2とした場合、以下の関係式:d2×0.0005≦d1≦d2×10を満たすことが好ましい。
d1とd2とを上記の式の関係とすることにより、第1絶縁体層と第2絶縁体層とのそれぞれの特性をより効果的に発揮させることができる。
さらに、ゲート電極、ソース電極又はドレイン電極は、Au、Al、Cu及びAgからなる群から選択される少なくとも1種を含むことができる。これらの材料は導電率が高いため、高速動作が可能となる。なお、電極材料として、ITO(Indium Tin Oxide)を用いることもできる。
また、有機半導体層は特に限定されないが、ポリアセン類、ポリアルキルチオフェン、チオフェンオリゴマーなどはキャリア移動度が大きく好ましい。
また、本発明に係る電界効果トランジスタの駆動回路は、上述の電界効果トランジスタを用いた場合において、ドレイン電流が生じるゲート電極への負の駆動電位の印加前に、ドレイン電流は生じないようゲート電極に負の予備電位を与える予備電位付与手段を備えることを特徴とする。この場合、予備電位付与手段によって予備電位をゲート電極に与えておくことにより、駆動電位付与時には、ドレイン電流は早急に立ち上がり、また、立ち上がり後のドレイン電流の経時的変化は減少し、これが安定化する。

本発明の電界効果トランジスタの駆動方法及び駆動回路によれば、ドレイン電流を安定化させることができる。
以下、実施の形態にかかる電界効果トランジスタの駆動方法及び駆動回路について説明する。なお、同一要素には同一符号を付し、重複する説明は省略する。
(第1の実施形態)
図1は、第1の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。
この電界効果トランジスタは、基板1と、基板1上に形成された絶縁体層2と、絶縁体層2上に形成された有機半導体層3とを備えている。基板1と絶縁体層2との間には、ゲート電極Gが介在している。また、有機半導体層3上にはソース電極S及びドレイン電極Dが、ゲート長分だけ離隔して設けられている。
なお、同図では、ゲート電極Gは基板1の内部に位置するように示されているが、これは絶縁体層2の内部に位置するように設けても良い。
このように、本実施形態の電界効果トランジスタは、有機半導体層3と、有機半導体層3に接触する絶縁体層2と、絶縁体層2を有機半導体層3と共に挟むゲート電極Gと、ゲート電極Gの電位に応じて有機半導体層3内に形成されるチャネルによって電気的に接続されるソース電極S及びドレイン電極Dとを有している。
有機半導体層3は絶縁体層2に接触しているので、ゲート電極Gに駆動電位を与えると(ゲート/ソース間電圧)、絶縁体層2が分極し、絶縁体層2内に蓄積された電荷に応じた電界が有機半導体層3内に生じる。ゲート電極Gに対応する位置において有機半導体層3内で発生している電界は、有機半導体層3内にチャネルを生じさせる。このチャネルは、ソース電極Sとドレイン電極Dとを電気的に接続する。
基板1の材料としてはSiなどの半導体の他、ガラス板やポリイミドなどの樹脂基板を用いることができる。
本例の絶縁体層2は、シアノエチル化物などのシアノ基(−CN)を有する有機高分子層からなる第1絶縁体層(2a)からなる。この場合には、有機高分子層が高誘電性を有しているため、この中に電荷が蓄積され、有機半導体層内のキャリアの移動度が増加する。
絶縁体層2を構成する第1絶縁体層2aは、高誘電有機材料として知られるシアノエチル化物が好ましい。高誘電有機材料としてのシアノエチル化物には、セルロース系、澱粉系、ビニルアルコール系、オリゴマー系がある。
このような有機高分子層からなる第1絶縁体層2aは、RをCHCHCN又はHとした場合、以下の化合物の中から選択される。これらの物質は高誘電性を有する。
Figure 0004945883
Figure 0004945883
及び
Figure 0004945883
本例では、第1絶縁体層2aとしてシアノエチルプルランを用いる。シアノエチルプルランは、高誘電性を示し、かつ誘電損失が小さく、熱分解温度が高く、耐熱性、接着性、金属への親和性に優れている。電界効果トランジスタにおけるゲート絶縁膜(絶縁体層2)として、シアノエチルプルランを用いた場合、移動度が2桁以上増加するからである。
また、第1絶縁体層2aの厚みd1は、0.5nm〜500nmであることが好ましい。
厚みd1が0.5nm未満となると、絶縁体層の厚さの面内均一性を十分に保つことが困難となる傾向がある。また、500nmを越えるとトランジスタの動作に要するゲート電圧が増大してしまう傾向がある。
有機半導体層は特に限定されないが、ポリアセン類、ポリアルキルチオフェン、チオフェンオリゴマーなどが移動度が大きく好ましい。有機半導体層3の具体的な材料は、アントラセン、テトラセン、ペンタセンなどのアセンは、キャリア移動度が大きいという特徴がある。本例では、有機半導体層としてペンタセン多結晶膜を用いる。ペンタセン多結晶膜は成膜が容易で高い移動度を有するからである。
ゲート電極G、ソース電極S又はドレイン電極Dは、Au、Al、Cu及びAgからなる群から選択される少なくとも1種を含む。これらの材料は導電率が高いため、高速動作が可能となる。なお、電極材料として、ITO(Indium Tin Oxide)を用いることもできる。また、各電極は蒸着法やスパッタ法によって形成する。
以上の構造の電界効果トランジスタを駆動するため、本実施形態における駆動方法は、ゲート電極Gに駆動電位を与える前に、ゲート電極Gに予備電位を与えておく。これにより、ドレイン電流を安定化できる。すなわち、駆動電位付与時には、ドレイン電流Iは早急に立ち上がり、また、立ち上がり後のドレイン電流Iの経時的変化は減少し、これが安定化する。
図2は、上述の電界効果トランジスタの駆動回路の回路図である。
この駆動回路は、上述の電界効果トランジスタ(Tとする)を用いた場合において、ゲート電極Gへの駆動電位の印加前に、ゲート電極Gに予備電位VPRE(=−5V)を与える予備電位付与手段10を備えている。
電界効果トランジスタTのソース電極Sはソース電位Vに、ドレイン電極Dはドレイン電位Vに接続されている。ゲート電極Gには駆動信号が入力される。また、ゲート電極Gには予備電位付与手段10としての電界効果トランジスタのドレインが接続され、ソースは予備電位VPREに接続されている。電界効果トランジスタ(10)のゲートに予備信号が入力されると、そのドレインとソースが接続されるので、予備電位VPREがゲート電極Gに現れる。なお、各電位の例示は以下の通りである。
ソース電位V= 0V
ドレイン電位V= −40V
予備電位VPRE= −5V
駆動信号の最大値= 0V
駆動信号の最小値= −40V
予備信号の最大値= 0V
予備信号の最小値= −10V
また、駆動信号と予備電位VPREの本質的な違いは、予備電位VPREの印加はトランジスタ内に電荷を蓄積するために行われるという点であるが、極性は同一である。したがって、予備電位の印加はドレイン電流は生じない状態で行なうのが好ましい。例えば、ソース−ドレイン間に電圧をかけない状態で行なうのが好ましい。また、ソース−ドレイン間に電圧をかけた状態で予備印加を行なうのであれば、予備電位の印加は閾値電圧より小さい電圧で行なうのが好ましい。いっぽう駆動信号はドレイン電流の制御のために印加されるものであるから、通常ソース−ドレイン間に電圧がかかった状態で印加される。
さらに、好適な予備電位VPREと絶縁体層2の厚みの関係は、以下の通りである。
すなわち、300nmの厚みdTOTAL(=d1(+d2))の絶縁体層2を用いた場合、予備電位VPREは−5V以下の負の電圧をかければ効果が得られる。絶縁体層が厚くなる場合は膜厚に比例して予備電位を大きくすればよい。
この場合、電界効果トランジスタ10によって予備電位VPRE(=−5V)をゲート電極Gに与えておくことにより、駆動信号の駆動電位(=ゲート電極Gの電圧)付与時には、ドレイン電流Iは早急に立ち上がり、また、立ち上がり後のドレイン電流Iの経時的変化が減少し、これが安定化する。
図1に示した電界効果トランジスタにおいて、基板1にSi、絶縁体層2にシアノエチルプルラン(厚さ300nm)、有機半導体層3にペンタセン(厚さ50nm)、ゲート電極GにAu、ソース電極SにAu、ドレイン電極DにAuを用い、ドレイン電位Vを−40V、ゲート電位Vを−40V、ソース電位Vを0Vに設定して、ドレイン電流Iの測定を行った。なお、ソース電極Sとドレイン電極の間隔は50μmである。
図3は、予備電位をゲート電極Gに与えないで、ゲート電極Gに駆動信号を入力したときのドレイン電流(−I)の時間的変化を示すグラフである。
なお、時刻0秒において、ゲート電極Gに駆動信号を与えるものとする。この場合、ドレイン電流Iは駆動信号入力直後は11μAときわめて小さく、その後緩慢に立ち上がり、安定化しないことがわかる。
図4は、予備電位をゲート電極Gに与えておいて、しかる後、ゲート電極Gに駆動信号を入力したときのドレイン電流Iの時間的変化を示すグラフである。
なお、時刻0秒において、ゲート電極Gに駆動信号を与えるものとする。この場合、ドレイン電流Iは駆動信号入力直後に800μA程度流れ、変動幅も200μA程度に抑制され、安定していることがわかる。
図5は予備電位をゲート電極Gに与えないでゲート電極Gに駆動信号を入力したときの、ドレイン電流とソース電流とゲート電流との和の時間的変化を示すグラフである。ここでは、トランジスタに流入する電流を正としてある。トランジスタが理想的であれば、ゲート電流はゼロであり、ソース電流とドレイン電流は正負が逆で同じ大きさとなるから、和は常にゼロとなる。
駆動信号の入力開始から、和電流は一旦減少した後、増加し35秒後にピークに到達したあと再び減少に転じ115秒後に和電流はゼロになり正から負に反転する。これは、駆動信号を入力から115秒間はトランジスタ内に正電荷が蓄積されつづけることを意味する。
なお、トランジスタに蓄積される電荷とドレイン電流IDとの間には相関があり、ドレイン電流が増加するのは和電流が正つまりトランジスタに正電荷が蓄積される間である。図5で電荷の流入が115秒後に正から負に反転するが、これは図3においてドレイン電流が緩やかに増加し115秒後にピークに到達した後、減少していくことと一致する。
ゲート電流の詳細な測定の結果、ゲート電極からの電荷の流入は無視できるほど小さいことがわかっており、トランジスタへの正電荷の蓄積はソース電流とドレイン電流の差に生じていることがわかっている。また、このような電荷の蓄積は図1において絶縁体2のシアノエチルプルランをSiOにした場合では見られないことがわかっている。
正電荷の蓄積はペンタセンとシアノエチルプルランの界面近傍で生じているものと想定される。また、電荷の流入が正から負に反転するまでの時間はソースとドレインの間隔に依存する。ソースとドレインの間隔が長くなると電荷の流入が正から負に反転するまでの時間が長くなる。
図6は予備電位をゲート電極Gに与えておいて、しかる後、ゲート電極Gに駆動信号を入力したときのドレイン電流とソース電流とゲート電流の和の時間的変化を示すグラフである。
駆動信号の入力開始直後に、正の和電流が流れるが、すぐに負の値となる。しかる後、和電流は再び増加し、ピークを示したのち、35秒後にまた和電流が正から負に反転する。100秒後にはほぼゼロに収束する。
図4はこのときのドレイン電流の時間的変化を示す。和電流の正負に対応して、負のときはドレイン電流が減少し、正になると増加することがわかる。この変動は200μA程度であり、予備印加を与えない場合に比較して大きく抑えられている。また、駆動信号入力直後にドレイン電流が800μA近くまで流れており、予備印加なしの駆動信号入力直後のドレイン電流が11μAであることと比較すると大きく改善されている。また、和電流がほぼゼロに収束する100秒以降ではドレイン電流は一定となり、予備印加によりきわめて安定なドレイン電流が得られることがわかる。
(第2の実施形態)
図7は、第2の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第1の電界効果トランジスタとの相違点は、絶縁体層2が、シアノ基を有しない第2絶縁体層2bを更に備えている点である。第2絶縁体層2bは、ゲート電極Gと第1絶縁体層2aとの間に介在している。
他の構成及び作用は第1の実施形態のものと同一であり、駆動方法及び駆動回路も上述のものと同一である。
第2絶縁体層に第1絶縁体層より誘電率の高い材料を用いることにより、小さなゲート電圧でトランジスタの動作が可能となる。
第2絶縁体層2bの材料は、SiO、Al、SiN、TiO、ポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン及びポリメタクリレートからなる群から選択される。すなわち、第2絶縁体層2bには、無機誘電体であるSiO、Al、SiN、TiOや有機誘電体であるポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン、ポリメタクリレートを用いることができる。
第2絶縁体層に誘電率の高い無機誘電体を使えば、ゲート電圧を小さくでき、有機誘電体を使えば軽量で柔軟な(フレキシブルな)トランジスタが得られる。
また、第1絶縁体層2aの厚みをd1、第2絶縁体層2bの厚みをd2とした場合、関係式:d2×0.0005≦d1≦d2×10を満たすことが好ましい。更に、d2×0.0005≦d1≦d2×1を満たすことが好ましい。
d1とd2とを上記の式の関係とすることにより、第1絶縁体層と第2絶縁体層とのそれぞれの特性をより効果的に発揮させることができる。
(第3の実施形態)
図8は、第3の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第1の電界効果トランジスタとの相違点は、ソース電極S及びドレイン電極Dが絶縁体層2と有機半導体層3との間に介在している点である。この場合、ゲート電極Gに近い領域に、チャネルを形成することができる。
他の構成及び作用は第1の実施形態のものと同一であり、駆動方法及び駆動回路も上述のものと同一である。
(第4の実施形態)
図9は、第4の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第3の電界効果トランジスタとの相違点は、絶縁体層2が、シアノ基を有しない第2絶縁体層2bを更に備えている点である。第2絶縁体層2bは、ゲート電極Gと第1絶縁体層2aとの間に介在している。
他の構成及び作用は第3の実施形態のものと同一であり、駆動方法及び駆動回路も上述のものと同一である。この場合の効果は、第3の実施形態及び第2の実施形態双方の効果を備えている。
(第1の液晶表示素子)
図10は、第1の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。ドレイン電極Dには画素電極E1が電気的に接続されており、画素電極E1上には液晶層Lが形成されている。液晶層L上にはITOからなる透明電極E2が形成されている。駆動方法及び駆動回路は上述のものと同一である。
予備電位を予め与えた後、ゲート電極Gに駆動信号を与えると、ソース電極Sとドレイン電極Dとが電気的に接続され、画素電極E1の電位はソース電極Sの電位となる。画素電極E1はITOから構成されているものとする。画素電極E1と透明電極との間には液晶層Lが介在している。この液晶層Lでは、画素電極E1と透明電極E2との間の電圧によって、これに入射するS偏光SPの透過率が変化する。したがって、上述の電界効果トランジスタは液晶表示素子に用いることができる。なお、本例では、基板1はガラス板からなる。
(第2の液晶表示素子)
図11は、第2の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。この液晶表示素子と第1の液晶表示素子との相違点は、絶縁体層2が、シアノ基を有しない第2絶縁体層2bを更に備えている点である。第2絶縁体層2bは、ゲート電極Gと第1絶縁体層2aとの間に介在している。この場合、第2の実施形態と同様の効果がある。他の構成及び作用は第1の液晶表示素子と同一であり、駆動方法及び駆動回路も上述のものと同一である。
(インバータ回路)
図12は、インバータ回路の回路図である。P型電界効果トランジスタTr1とN型電界効果トランジスタTr2が直列に接続されており、CMOSを構成している。CMOSの出力Aは、電界効果トランジスタTr3のゲート電極Gに入力される。P型電界効果トランジスタTr1のソースには駆動信号VDRIVEが入力され、N型電界効果トランジスタTr3のソースは予備電位VPREに接続されている。P型電界効果トランジスタTr1とN型電界効果トランジスタTr2双方のゲート電極には、スイッチング信号SWが入力される。
スイッチング信号SWが正の場合、N型電界効果トランジスタTr2がONし、電界効果トランジスタTr3のゲート電極Gには予備電位VPREが入力される。このとき、P型電界効果トランジスタTr1はOFFである。このとき、ゲートの絶縁体層2には電荷が蓄積される。
スイッチング信号SWが負の場合、P型電界効果トランジスタTr1がONし、電界効果トランジスタTr3のゲート電極Gには信号線を介して駆動信号VDRIVEが入力される。このとき、N型電界効果トランジスタTr2はOFFである。このとき、絶縁体層2には電荷が蓄積されているので、大きなドレイン電流が電界効果トランジスタTr3に流れることとなる。
この回路では、電界効果トランジスタTr3に上述のいずれかの実施形態の電界効果トランジスタを採用する。本例では、N型電界効果トランジスタTr2が予備電位付与手段を構成している。
本発明は、電界効果トランジスタの駆動方法及び駆動回路に利用することができる。
第1の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。 電界効果トランジスタの駆動回路の回路図である。 予備電位をゲート電極Gに与えないで、ゲート電極Gに駆動信号を入力したときのドレイン電流(−I)の時間的変化を示すグラフである。 予備電位をゲート電極Gに与えておいて、しかる後、ゲート電極Gに駆動信号を入力したときのドレイン電流Iの時間的変化を示すグラフである。 予備電位をゲート電極Gに与えないで、ゲート電極Gに駆動信号を入力したときの、ドレイン電流とソース電流とゲート電流との和の時間的変化を示すグラフである。 予備電位をゲート電極Gに与えた後、ゲート電極Gに駆動信号を入力したときの、ドレイン電流とソース電流とゲート電流との和の時間的変化を示すグラフである。 第2の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。 第3の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。 第4の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。 第1の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。 第2の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。 インバータ回路の回路図である。
符号の説明
1・・・基板、2・・・絶縁体層、3・・・有機半導体層、10・・・予備電位付与手段、D・・・ドレイン電極、E1・・・画素電極、E2・・・透明電極、G・・・ゲート電極、L・・・液晶層、S・・・ソース電極、SW・・・スイッチング信号、T・・・電界効果トランジスタ。

Claims (7)

  1. 電界効果トランジスタの駆動方法において、
    前記電界効果トランジスタは、
    ポリアセン類、ポリアルキルチオフェン又はチオフェンオリゴマーからなる有機半導体層と、
    前記有機半導体層に接触する第1絶縁体層であって、シアノ基を有する有機高分子層からなる前記第1絶縁体層を有する絶縁体層と、
    前記絶縁体層を前記有機半導体層と共に挟むゲート電極と、
    前記ゲート電極の電位に応じて前記有機半導体層内に形成されるチャネルによって電気的に接続されるソース電極及びドレイン電極と、
    を有しており、
    前記駆動方法は、
    ドレイン電流が生じる前記ゲート電極への負の駆動電位の印加前に、ドレイン電流が生じない状態で前記ゲート電極に負の予備電位を与えておくことを特徴とする電界効果トランジスタの駆動方法。
  2. 前記第1絶縁体層の厚みd1は、0.5nm〜500nmであることを特徴とする請求項1に記載の電界効果トランジスタの駆動方法。
  3. 前記絶縁体層は、シアノ基を有しない第2絶縁体層を更に備えていることを特徴とする請求項1又は2に記載の電界効果トランジスタの駆動方法。
  4. 前記第2絶縁体層の材料は、SiO、Al、SiN、TiO、ポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン及びポリメタクリレートからなる群から選択されることを特徴とする請求項3に記載の電界効果トランジスタの駆動方法。
  5. 前記第1絶縁体層の厚みをd1、前記第2絶縁体層の厚みをd2とした場合、以下の関係式:
    d2×0.0005≦d1≦d2×10
    を満たすことを特徴とする請求項3又は4に記載の電界効果トランジスタの駆動方法。
  6. 前記ゲート電極、前記ソース電極又は前記ドレイン電極は、Au、Al、Cu及びAgからなる群から選択される少なくとも1種を含むことを特徴とする請求項1乃至5のいずれか1項に記載の電界効果トランジスタの駆動方法。
  7. 電界効果トランジスタの駆動回路において、
    前記電界効果トランジスタは、
    ポリアセン類、ポリアルキルチオフェン又はチオフェンオリゴマーからなる有機半導体層と、
    前記有機半導体層に接触する第1絶縁体層であって、シアノ基を有する有機高分子層からなる前記第1絶縁体層を有する絶縁体層と、
    前記絶縁体層を前記有機半導体層と共に挟むゲート電極と、
    前記ゲート電極の電位に応じて前記有機半導体層内に形成されるチャネルによって電気的に接続されるソース電極及びドレイン電極と、
    を有しており、
    前記駆動回路は、
    ドレイン電流が生じる前記ゲート電極への負の駆動電位の印加前に、ドレイン電流が生じない状態でゲート電極に負の予備電位を与える予備電位付与手段を備えることを特徴とする電界効果トランジスタの駆動回路。
JP2004071456A 2004-03-12 2004-03-12 電界効果トランジスタの駆動方法及び駆動回路 Expired - Fee Related JP4945883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004071456A JP4945883B2 (ja) 2004-03-12 2004-03-12 電界効果トランジスタの駆動方法及び駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004071456A JP4945883B2 (ja) 2004-03-12 2004-03-12 電界効果トランジスタの駆動方法及び駆動回路

Publications (2)

Publication Number Publication Date
JP2005260084A JP2005260084A (ja) 2005-09-22
JP4945883B2 true JP4945883B2 (ja) 2012-06-06

Family

ID=35085500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004071456A Expired - Fee Related JP4945883B2 (ja) 2004-03-12 2004-03-12 電界効果トランジスタの駆動方法及び駆動回路

Country Status (1)

Country Link
JP (1) JP4945883B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010283A (ja) * 2007-06-29 2009-01-15 Sanyo Electric Co Ltd 電界効果トランジスタおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221367A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JP3994441B2 (ja) * 1995-01-09 2007-10-17 松下電器産業株式会社 電界効果トランジスタ
JP3661638B2 (ja) * 1999-07-23 2005-06-15 日本電気株式会社 液晶表示装置
JP3515507B2 (ja) * 2000-09-29 2004-04-05 株式会社東芝 トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP2005260084A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
KR100600687B1 (ko) 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치
JP4036757B2 (ja) 能動デバイス、電界効果トランジスタ、電気回路及び布地
Li et al. Solution-processable low-voltage and flexible floating-gate memories based on an n-type polymer semiconductor and high-k polymer gate dielectrics
JP2009302328A (ja) 有機トランジスタ、およびこれが用いられた有機半導体素子
JP5141476B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2009176828A (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP4945883B2 (ja) 電界効果トランジスタの駆動方法及び駆動回路
JP5419063B2 (ja) 半導体素子
JP2000012922A (ja) 有機薄膜素子
TWI422086B (zh) A field effect transistor and its manufacturing method
Zhu et al. Tuning the optical band gap of monolayer WSe2 in ferroelectric field-effect transistors
JP4419425B2 (ja) 有機薄膜トランジスタ素子
KR102038633B1 (ko) 디스플레이 장치의 구동 소자 및 그 제조 방법
Koezuka et al. Macromolecular Electronic Device
JP4304275B2 (ja) 有機半導体薄膜トランジスタ
JP2005158765A (ja) 電界効果型有機トランジスタおよびその製造方法
JP2008243911A (ja) 有機薄膜トランジスタ及びディスプレイ
Konno et al. An organic nonvolatile memory using space charge polarization of a gate dielectric
Hasegawa et al. Memory mechanism of printable ferroelectric TFT memory with tertiary structured polypeptide as a dielectric layer
JP5410032B2 (ja) 有機半導体装置
JP2005268615A (ja) 電界効果型トランジスタおよび表示装置
JP2005072200A (ja) 電界効果型有機トランジスタ
JP2006222306A (ja) 電界効果型有機トランジスタの製造方法
US9590192B2 (en) Transistor and method for manufacturing the same
Wrachien et al. Effects of positive and negative constant voltage stress on organic TFTs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4945883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees