JP2008243911A - 有機薄膜トランジスタ及びディスプレイ - Google Patents

有機薄膜トランジスタ及びディスプレイ Download PDF

Info

Publication number
JP2008243911A
JP2008243911A JP2007078787A JP2007078787A JP2008243911A JP 2008243911 A JP2008243911 A JP 2008243911A JP 2007078787 A JP2007078787 A JP 2007078787A JP 2007078787 A JP2007078787 A JP 2007078787A JP 2008243911 A JP2008243911 A JP 2008243911A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
organic thin
organic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007078787A
Other languages
English (en)
Inventor
Shizuo Tokito
静士 時任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2007078787A priority Critical patent/JP2008243911A/ja
Publication of JP2008243911A publication Critical patent/JP2008243911A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】有機ELや液晶素子などの高精細で大画面の表示デバイスに対し、有機薄膜トランジスタを適用させるため、低電圧の駆動が可能な、フォトリソプロセスにて微細化できるボトムコンタクト型の有機薄膜トランジスタを提供する。
【解決手段】本発明の有機薄膜トランジスタは、ボトムコンタクト型の有機薄膜トランジスタであり、ゲート電極と、該ゲート電極上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された金属化合物からなる界面層及び該界面層上に形成された導電層の2層からなるソース電極と、ゲート絶縁膜上に少なくとも導電層から形成されたドレイン電極と、該ソース電極及びドレイン電極間のゲート絶縁膜上に設けられた有機半導体層とを有する。
【選択図】図1

Description

本発明は、半導体層として有機化合物を用いた有機薄膜トランジスタと、それを利用したディスプレイに関する。
近年、有機材料を使った有機TFT(薄膜トランジスタ)に関する研究が盛んに行われている。有機材料を薄膜化し、シリコンなどの半導体材料に代え、薄膜トランジスタに応用することにより、製造プロセスの低温化が可能となり、コスト的にも安価な有機薄膜トランジスタの実現が期待されている。
すなわち、現在、シリコンをベースにした薄膜トランジスタが半導体集積回路やディスプレイ関連にて広く用いられている。
しかしながら、基板上に不純物が拡散されたシリコン薄膜等を形成するため、シリコン系薄膜トランジスタは製造工程が複雑であり、高温のプロセスを経て形成されるため、製造コストが高く、かつ製造が省エネルギーの時代要請に合致していない。
また、有機EL(electroluminescence)、電気泳動素子を用いたペーパーライクディスプレイ等、すなわちフレキシブル性に富み軽量化可能なフレキシブルデバイスへの適用のため、薄膜トランジスタのプラスチック基板への展開を考慮すると、プロセスの低温下が必須の条件となってくる。
上述したシリコン系薄膜トランジスタに対し、有機半導体を用いた有機薄膜トランジスタは、大面積に低コストにて作製できる可能性があり、低温にて形成することができるため、プラスチック基板に形成することが容易となる。
また、移動度の点においては、すでにアモルファスシリコンを用いた薄膜トランジスタのレベルに到達している。例えば、半導体層にペンタセンを用いた有機薄膜トランジスタは、1cm/Vsを超える移動度と10程度の電流オン・オフ比が得られることが報告されている。
この有機薄膜トランジスタは、基本構造としてシリコンMOS(Metal-Oxide-Semiconductor)型の電界効果トランジスタ(FET:Field-effect-toransistor)に類似し、シリコン等の基板上に、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極及び半導体層からなり、この半導体層が有機半導体にて形成されている。
上記有機薄膜トランジスタには、図7(a)に示すトップコンタクト型と、図7(b)に示すボトムコンタクト型がある。
図7(a)のトップコンタクト型は、基板100上にゲート電極101を形成し、その全面にゲート絶縁膜102を積層し、このゲート絶縁膜102上部に半導体層205を形成し、その後にソース電極203及びドレイン電極203を所定のチャネル間隔にて形成されている。
図7(b)のボトムコンタクト型は、基板100上にゲート電極101を形成し、その全面にゲート絶縁膜102を積層し、このゲート絶縁膜102上部にソース電極103及びドレイン電極103を所定のチャネル間隔にて形成し、その上部に半導体層105が形成されている。
ここで、有機薄膜トランジスタの半導体層には、低分子系または高分子系いずれかの有機化合物が用いられる。低分子系は真空蒸着法で高分子系は溶液からの塗布法で薄膜を形成する。代表的な低分子系有機半導体としては、上述したペンタセンやα−セキシフェニル等が用いられている。
上述した構造にて、ゲート電極にバイアス電圧が印加されると、ドレイン電極と対向するソース電極の端部から有機半導体層にキャリア(電子または正孔)が注入され、ゲート絶縁層界面に蓄積され、ゲート絶縁層に接する有機半導体層の界面にチャネル(高導電層)が形成される。
上記ボトムコンタクト型有機トランジスタの場合、ドレイン電極103及びソース電極104各々と、下地のゲート絶縁膜102との間に、相互の密着性を確保するため、密着層としてCrまたはTiの薄い膜が形成されている。
また、有機薄膜トランジスタにおいて、ゲート電極101、ドレイン電極103及びソース電極104等の電極材料として、Au(金)が用いられており、特に、ボトムコンタクト型の場合、電極の金属の酸化を防止するため、化学的に安定な材料としてAuが選択されている。
一方、有機薄膜トランジスタは、これまで報告されている多くが、ドレイン電流の飽和を示す電圧が高いなど、動作電圧が従来のシリコン系薄膜トランジスタに比較して高いという問題がある。薄膜トランジスタの構造及び材料によっては、動作させるために、ゲート電極に対して、100Vの電圧印加が必要となる場合がある。
このため、一部の有機薄膜トランジスタにおいては、誘電率の高い材料、たとえば酸化タンタルや酸化チタンをゲート絶縁層に用いることにより、動作電圧を低減させることが報告されているが、飽和特性を改善するための本質的な解決策になっていない。
上述した高い動作電圧の原因は、ソース電極から有機半導体層へのキャリアの注入障壁(電位障壁)が大きいことに起因している。
例えば、p型有機薄膜トランジスタの場合、図8に示すように、キャリアであるホールを、ソース電極からp型有機半導体層へ注入するための注入障壁は、ソース電極の金属(Au)の仕事関数とp型有機半導体のHOMO準位とのエネルギー差となっている。一方、n型有機薄膜トランジスタの場合、キャリアである電子を、ソース電極からn型有機半導体層へと注入するため、ソース電極の金属の仕事関数とn型有機半導体層のLUMO準位とのエネルギー差となっている。
代表的なp型有機半導体であるペンタセンのHOMO準位は5.0eVであり、ソース電極であるAuの仕事関数は4.6eVであるため、単純に両準位のエネルギー差は0.4eVである。また、金属と有機層との接触において真空準位のシフトが生じるとの報告もあり、その場合はさらに障壁は大きくなる。
このソース電極と有機半導体との接触界面の障壁を、何らかの方法により低減させる必要がある。
また、有機ELの研究において、電極と有機層との界面に対し、中間層を形成することにより注入障壁を低減している。この低減におけるメカニズムについては明確に解明されていないが、陽極であるITO (Indium−Tin−Oxide)の表面に対し、炭素層や金属酸化物層(MoOx、VOx、RuOx)、あるいは不純物が混入されたドープ層を挿入することにより、注入障壁の低減が達成されている。
また、陰極側にはアルミ電極と有機層との界面に対し、酸化リチウム、フッ化リチウム、セシウム、バリウムなどの酸化物、あるいはフッ化物など、低仕事関数の金属が用いられている。
そして、有機薄膜トランジスタにも、上述した構成を用いた報告がなされている。その代表例として、金属酸化物(MoOx)を有機半導体層とソース電極及びドレイン電極との接触界面に挿入したトップコンタクト型の有機薄膜トランジスタがある(例えば、非特許文献1参照)。
Chih-Wei Chu,Shen-Han Li,Chieh-Wei Chen,Vishal Shrotriya,and Yang Yang、"High-performance organic thin-film transistors with metal oxide/metal bilayer electrode"、Applied Physics Letters 87、193508、2005
しかしながら、上述したトップコンタクト型の有機薄膜トランジスタは、実用的なデバイス応用、特に表示デバイスにおけるアクティブ駆動素子への応用を考えると、構造的に微細化が困難であり、高密度化が進む表示デバイスに用いることができない。
ここで、トップコンタクト型の有機薄膜トランジスタの場合、ホールが注入されるソース電極から、ゲート電極上部のチャネル形成領域まで距離があり、その部分の抵抗により移動度の向上が制限されることとなる。
本願発明は、このような事情に鑑みてなされたもので、有機ELや液晶素子などの高精細で大画面の表示デバイスに対し、有機薄膜トランジスタを適用させるため、低電圧の駆動が可能な、フォトリソプロセスにて微細化できるボトムコンタクト型の有機薄膜トランジスタを提供することを目的とする。
本発明の有機薄膜トランジスタは、ボトムコンタクト型の有機薄膜トランジスタであり、ゲート電極と、該ゲート電極上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された金属化合物からなる界面層及び該界面層上に形成された導電層の2層からなるソース電極と、前記ゲート絶縁膜上に少なくとも導電層から形成されたドレイン電極と、該ソース電極及びドレイン電極間のゲート絶縁膜上に設けられた有機半導体層とを有する。
本発明の有機薄膜トランジスタは、前記有機薄膜トランジスタがpチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記導電層の仕事関数に比較して大きい材料にて形成されていることを特徴とする。
本発明の有機薄膜トランジスタは、前記有機薄膜トランジスタがpチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記有機半導体層のHOMO準位より大きい材料にて形成されていることを特徴とする。
本発明の有機薄膜トランジスタは、pチャネル型の場合、前記金属化合物が金属酸化物であることを特徴とする。
本発明の有機薄膜トランジスタは、前記有機薄膜トランジスタがnチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記導電層の仕事関数に比較して小さい材料にて形成されていることを特徴とする。
本発明の有機薄膜トランジスタは、前記有機薄膜トランジスタがnチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記有機半導体層のLUMO準位より小さい材料にて形成されていることを特徴とする。
本発明の有機薄膜トランジスタは、nチャネル型の場合、前記金属化合物がアルカリ金属、アルカリ土類金属のフッ素化合物あるいは炭酸塩であることを特徴とする。
本発明の有機薄膜トランジスタは、前記界面層の厚さが、ゲート絶縁層上部に電気的に形成される高導電層の厚さの1倍から10倍以内にて形成されていることを特徴とする。
本発明の有機薄膜トランジスタは、前記界面層の厚さが1から10nmであることを特徴とする。
本発明のディスプレイは、上記いずれかに記載の有機薄膜トランジスタからなるスイッチと、有機EL素子、電気泳動表示素子または液晶表示素子とを組み合わせた画素セルがマトリクス状に配置されたことを特徴とする。
本発明の有機薄膜トランジスタの製造工程は、ボトムコンタクト型の有機薄膜トランジスタの製造方法であり、基板上にゲート電極を形成する工程と、全面にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に非金属の界面層を形成する工程と、該界面層上に導電層を形成し、界面層及び導電層の2層からなるソース電極及びドレイン電極を形成する工程と、全面に有機半導体層を形成する工程とを有する。
上述したように、本発明の有機薄膜トランジスタにおいては、ソース電極から有機半導体層へのキャリア注入を容易とし、かつソース電極における導電体のゲート絶縁膜に対する密着性を向上させる目的で、ソース電極の導電層とゲート絶縁膜との間に非常に薄い、例えばゲート電極に閾値以上の電圧を印加した場合に形成されるチャネル形成領域程度の厚さを有する界面層を形成し、ソース電極を導電層と界面層との2層構造にて形成する。これにより、ソース電極の導電層から有機半導体層に対し、上記界面層を介して効率的にキャリアが注入される。
上記界面層は、有機薄膜トランジスタがpチャネル型の場合、仕事関数がソース電極の導電層の材料に比較して大きな酸化物が代表的である。また、上記界面層は、有機薄膜トランジスタがnチャネル型の場合、仕事関数がソース電極の導電層の材料に比較して小さい金属を含む化合物が代表的である。
この界面層は、ドレイン電極とソース電極の電界が集中し、有機半導体層へのキャリア注入が起こる部分、すなわち、ゲート絶縁膜上のソース電極及びドレイン電極間に形成されるチャネル形成領域(高導電領域)に隣接する部分に形成する。
上記チャネルがゲート絶縁膜を介してゲート電極と対向し、ソース電極及びドレイン電極間のゲート絶縁膜上部に形成されるため、ゲート電極に印加された電圧により効率的に有機半導体層にキャリア注入するために、界面層をソース電極(及びドレイン電極)とゲート絶縁膜との間に介挿して形成することが望ましい。
上述した構成によれば、本発明は、ボトムコンタクト型構造の有機薄膜トランジスタであり、動作電圧を低減させることを目的とし、密着性を向上させるCrやTiからなる密着層を形成するのではなく、金属化合物からなる界面層を設けたため、密着性が向上されるのみでなく、ソース電極の導電層と有機半導体層との間のエネルギー障壁を低下させ、ソース電極から、有機半導体層に形成されるチャネル(高導電領域)に対するキャリアの注入を効率化させることができ、形成される有機薄膜トランジスタの動作電圧を、従来例に比較して低下させるとともに、より多くのキャリアがソース電極と対向するドレイン電極に移動することとなり、キャリアの実効的な移動度を向上させることができる。
本発明においては、ボトムコンタクト型の有機薄膜トランジスタを用い、動作電圧を低減することを目的とし、ソース電極とゲート絶縁膜との密着性を向上させるのみのCrやTiの薄膜ではなく、ソース電極とゲート絶縁膜との密着性を向上し、かつソース電極と有機半導体との仕事関数のエネルギー差を低下させ、キャリアの注入効率を向上させる界面層を、従来の密着層に代えてソース電極における導電層とゲート絶縁膜との間に介挿した2層の電極構造を用いる。ここで、界面層は、pチャネル型トランジスタの場合、仕事関数がソース電極の導電層より大きく、より好ましくは有機半導体層のHOMO準位(pチャネル型における有機半導体層の電荷輸送に係る分子軌道準位)より大きい材料を用い、nチャネル型トランジスタの場合、仕事関数がソース電極の導電層より小さく、より好ましくは有機半導体層のLUMO準位より小さい材料を用いる。
また、界面層の仕事関数は、pチャネル型トランジスタの場合、ソース電極の導電層より大きく、さらには有機半導体層のHOMO準位より大きく、nチャネル型トランジスタの場合、ソース電極の導電層より小さく、さらには有機半導体層のLUMO準位より小さい材料を用いていてもよい。すなわち、上記界面層は有機半導体層の電荷(キャリア)輸送に係る、すなわち伝導に寄与する電荷輸送が行われる分子軌道準位(pチャネルの場合にHOMO準位、nチャネルの場合にLUMO準位)とのエネルギー差(仕事関数の差)が、導電層に比較して小さい材料にて形成される。なお、界面層の仕事関数がHOMO準位より大きい場合(pチャネル型の場合)、LUMO準位より小さい場合(nチャネル型の場合)はエネルギー差はほとんど「0」と考えられる。
この電極構造により、本発明の有機薄膜トランジスタは、ソース電極と有機半導体層の電荷輸送する分子軌道準位と注入障壁を低下させ、すなわち有機半導体層とソース電極との接触界面を低抵抗化させるので、有機半導体層に対するキャリアの供給を効率化し、かつ有機半導体層に接合する界面層の端面から、ゲート電極の位置に対応したゲート絶縁膜上のチャネル形成領域に対してキャリアを直接に供給するため、従来に比較してより小さい電界にてチャネルを形成することが可能となり、ゲートに印加するゲート電圧及びドレイン電極に印加するドレイン電圧、すなわちトランジスタの動作電圧を低下させることができる。
かつ、上記界面層は、導電層とゲート絶縁膜との双方との密着性がよい材料を用いており、ゲート電極の導電層に対する密着層としての機能も有しており、ソース電極及びドレイン電極のゲート絶縁膜の密着性を向上させる。なお、ドレイン電極の界面層は無くても良い。
以下、本発明の有機薄膜トランジスタの構造及び動作について説明する。
<第1の実施形態>
図1は第1の実施形態によるボトムコンタクト型であり、かつpチャネル型の有機薄膜トランジスタの構成例の断面構造を示す概念図である。この図1(a)において、有機薄膜トランジスタは、基板10、この基板10上に形成されたゲート電極11、基板10の露出部上及びゲート電極11上に形成されたゲート絶縁膜12、ゲート絶縁膜12上に形成されたソース電極13及びドレイン電極14、ゲート絶縁膜12の露出部上及びソース電極13及びドレイン電極14上に形成された有機半導体層15から構成されている。ここで、ソース電極13は界面層16上に導電層17が形成された2層構造の電極であり、ドレイン電極14は界面層18上に導電層19が形成された2層構造の電極である。
上記基板10は、半導体基板、ガラス基板、金属材料あるいはプラスチック材にて形成された基板である。このプラスチック材は、例えば、ポリエチレンテレフタレート(PET),ポリエチレンナフタレート(PEN),ポリエーテルスルホン(PES),ポリエーテルイミド,ポリフェニレンスルフィド(PPS),ポリアリレート,ポリイミド,ポリカーボネート(PC),セルローストリアセテート(CTA),セルロースアセテートプロピオネート(CAP)、ポリパラキシレン、ポリエステル等の膜である。
上記ソース電極13における導電層17及びドレイン電極14における導電層19各々は、電極材料として、例えば、Au(金)、Pt(白金)、Cr(クロム)、Ti(チタン),Pd(パラジウム)、Al(アルミニウム)、In(インジウム)、Mo(モリブデン)、低抵抗ポリシリコン、低抵抗アモルファスシリコン等の金属や、錫酸化物、In2O3(酸化インジウム)、及びITO(酸化インジウムスズ)などを用いるが、これらに限られる訳ではなく、また上記材料を2種類以上使用しても良い。また、導電性ポリアニリン、導電性ポリビロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン(PEDT)やその混合物を用いても良い。
また、ゲート電極11には、Al、Cr、Au、In、Mo、低抵抗シリコン、酸化インジウム、酸化スズ、ITO(酸化インジウムスズ)、MoW、Al/Crのような導電性金属や,導電性ポリアニリン,導電性ポリピロール,導電性ポリチオフェン,ポリエチレンジオキシチオフェン(PEDOT)やポリスチレンスルホン酸(PSS)など多様な導電性ポリマーが用いられるが,基板10との密着性,ゲート電極11上に形成される薄膜の平坦性,パターン化のための加工性,及び後続工程時に使われる化学物質に対する耐性などを考慮して適切な物質を選択する必要がある。
界面層16及び18は、金属化合物で形成されており、例えば、pチャネル型の場合、MoO3(三酸化モリブデン:仕事関数が「5.4eV」)、MoO2(二酸化モリブデン)、V2O5(酸化バナジウム:仕事関数が「5.4eV」)、RuO2(酸化ルテニウム:仕事関数が「5eV」)などを用いることができる。本実施形態においては、界面層16及び18に三酸化モリブデンを用いた構成について説明する。pチャネル型の有機薄膜トランジスタの場合、界面層16及び18には、p型の有機半導体層とソース電極とにおける正孔の注入障壁を低下させる材料が用いられる。
上記各金属化合物は、完全な絶縁体ではなく、半導体的な性質を有しているものが望ましく、仕事関数がソース電極13やドレイン電極14における導電層16,18の材料に比較して大きく、さらには有機半導体層15のHOMO準位に比較して大きければなお良い。また、できれば、界面層16,18の形成材料は、導電層17や導電層17の材料との接触がオーミック接触となる材料が適している。
また、上述した金属酸化物以外に、仕事関数がソース電極の電極材料またはHOMO準位より大きな材料であり、注入効率の向上が可能な、炭素系材料及び導電性高分子などを用いることもできる。
ゲート絶縁膜12は、絶縁性の性質を有する材料であれば、無機及び有機の何れの材料を用いることが可能であり、無機材料としては例えばSiO2(酸化シリコン)、SiN4(窒化シリコン)、Al2O3(酸化アルミニウム)、AlN(窒化アルミニウム)、TiO2(酸化チタン)、Ta2O5(酸化タンタル)、BST((Ba、Sr)TiO3)、PZT(Pb(Zr、Ti)O3)等がある。酸化タンタルの場合は、低温で形成できるタンタルからの陽極酸化法が好適である。有機材料として、ゲート絶縁膜12に用いる高分子系としては、ポリビニルフェノール、ポリビニルアルコール、ポリエチレン、ポリエステル、ポリイミド、ポリフェニレンスルフィド、ポリパラキシレン、ポリアクリロニトリルおよび各種絶縁性LB(Langmuir Blodgett)膜等が用いられ、これらの材料を2つ以上併せて用いてもよい。
また、上述した高分子系の絶縁膜の作成方法としては、特に制限はなく、例えばスパッタリング法、プラズマCVD法、プラズマ重合法、真空蒸着法、スピンコーティング法、印刷法、ディッピング法、クラスタイオンビーム蒸着法及びLB法などが挙げられ、何れも使用することが可能である。
有機半導体層15は、pチャネル型として、ペンタセン、ナフタセン、チフェンオリゴマー、ペリレン、α−セキシフェニル及びその誘導体、ナフタレン、アントラセン、ルブレン及びその誘導体、コロネン及びその誘導体、金属含有/非含有フタロシアニン及びその誘導体などの低分子半導体、あるいはチオフェンやフルオレンをベースとしたポリアルキルチオフェン、ポリアルキルフルオレンやその誘導体などの高分子半導体が用いられる。
また、基板10として、金属基板及び高濃度の不純物がドーピングされた半導体基板(例えば、シリコン基板)、あるいはステンレス板、銅板などの導電性の基板を用いることにより、基板とゲート電極11との機能を兼ねる構成とすることができる。この場合、ゲート電極11を形成しない、図1(b)のトランジスタ構成とすることができる。
有機半導体層15の膜厚として特に制限はないが、得られるトランジスタ特性は、有機半導体層の膜厚に大きく左右される場合が多い。その最適膜厚は、有機半導体の材料により異なるが、一般に数nm(ナノメートル)から100nmの範囲が好ましい。
Figure 2008243911
以下に、図1(b)に示す第1の実施形態によるpチャネル型の有機薄膜トランジスタの製造過程を説明する。
基板20には例えばn型の不純物が高濃度にドーピング(添加)されたシリコン基板を用いる。
この基板20を酸素雰囲気中にて熱酸化処理、スパッタリングあるいはCVDによりシリコン酸化膜からなるSiO2のゲート絶縁膜12を200nmの厚さにて形成する。
このゲート絶縁膜12上に対し、界面層16、18の材料としてMoO3の2nmの厚さの薄膜を、抵抗加熱による真空蒸着法により形成する。
連続して、EB(Electron Beam)蒸着法により、上記MoO3上に対して、ソース電極13及びドレイン電極14の導電電極材料として、50nmの厚さのAuの薄膜を蒸着して形成する。また、このソース電極13及びドレイン電極14の導電電極材料の形成は、EB蒸着法、スパッタリング法、メッキ、各種CVD(化学的気相成長方法、例えば、プラズマCVD)法により行っても良い。
ここで、上記界面層16、18を含むソース電極13及びドレイン電極14のパターニングは、フォトリソグラフィーを用いたリフトオフ法により行った。すなわち、界面層16及び18の材料としてのMoO3の薄膜を形成する前に、ゲート絶縁膜12上にレジストを塗布し、フォトリソグラフィーにより電極が形成される部分のみレジストを除去し、その後、MoO3及び導電層17及び19の材料としてAuを順次堆積させ、Auを蒸着後にレジストを除去することにより、図1(b)に示すソース電極13及びドレイン電極14各々と、ゲート絶縁膜12との間に界面層及び導電層の2層構造の電極構造を形成する。すなわち、従来のソース及びドレイン電極である導電層とゲート絶縁膜との間に界面層が介挿された構造となっている。ここで、上記界面層16及び18は、導電性がソース電極の導電層などに用いる電極材料に比較して低いため、厚く形成することには意味が無く、具体的な厚さとして、ゲート電極11に閾値電圧以上の電圧を印加した際にゲート絶縁膜12上に電気的に形成される高導電領域であるチャネルの厚さと同程度(1nm)からチャネルの厚さの10倍程度までの厚さが望ましい。
上述のプロセスにて形成したソース電極13及びドレイン電極14は、チャネル幅は1000μmであり、チャネル長は50μmにて形成されている。
次に、ゲート絶縁膜12が露出しているチャネル領域を、HMDS(ヘキサメチルジシラザン)で表面処理することにより、表面に単分子層を形成し疎水性とする。
そして、真空蒸着装置にて1.33Pa(パスカル、10−6Torr)の真空度において、全面に対し、すなわち露出しているゲート絶縁膜12上及びソース電極13・ドレイン電極14上(側壁を含めて)に対し、成長速度0.5nm/分にて、有機半導体層15としてペンタセンを50nmの膜厚にて形成した。
ここで、有機半導体薄膜の作成方法としては、低分子系有機半導体の場合、真空蒸着法、高分子系有機半導体の場合、スピンコート法、印刷法及びインクジェット法などが一般的であるが、低分子系有機半導体においても高分子系と同様の作成方法を用いることができる材料もある。
次に、上述したプロセスにより作成された有機薄膜トランジスタの特性を示す。
図2にパラメータアナライザにより解析したゲート電圧とドレイン電流との対応を示す。この図2のグラフにおいて、横軸がゲート電圧(V)、左の縦軸がドレイン電流(A)、右の縦軸が閾値電圧を求めるドレイン電流の平方根(A1/2)をそれぞれ示している。
図2は、従来の密着層がソース電極103及びドレイン電極104各々と、ゲート絶縁膜102との間に形成されている図7(b)の構成の有機薄膜トランジスタの特性と、本実施形態の有機薄膜トランジスタの特性とを比較したものである。
従来の有機薄膜トランジスタは、トランジスタサイズが本実施形態と同様であり、上記密着層が2nmのCrの薄膜にて形成されている。
図2から解るように、本実施形態の有機薄膜トランジスタは、ゲート電圧が「0V」近傍から立ち上がり、閾値として−0.2Vが値が得られた。従来のCr/Auの積層構造の電極を有する有機薄膜トランジスタに比較して、ドレイン電流の増加及び閾値の低下が認められる。ここで、従来の有機薄膜トランジスタは、閾値が−13Vである。
上述した結果は、本実施形態において、ソース電極13と有機半導体層15との接触抵抗が、界面層16を介挿することにより低下したことが推測される。
図3に示す比較テーブルに示してあるように、図2の伝達特性から求まる移動度としては、従来構造の有機薄膜トランジスタの0.13cm/Vsに比較し、本実施形態による有機薄膜トランジスタにおいては、0.42cm/Vsが達成されている。また、ドレイン電圧(VD)が−50Vでドレイン電流も従来構造の有機薄膜トランジスタの0.3μAに比較し、本実施形態による有機薄膜トランジスタにおいては、40μAが達成されている。さらに、電流のオンオフ比も1桁ほど改善されている。
図4は、本実施形態の導電層をAuとし、MoO3(界面層16,18)の厚さを1nmから30nmの厚さにて形成し、それぞれの移動度及び閾値電圧を測定した結果を示すグラフである。横軸がMoO3の厚さを示し、左の縦軸が移動度、右の縦軸が閾値電圧を示している。また、比較として従来例における導電層をAuとし、2nmの厚さのCrの密着層を、ソース電極とゲート絶縁膜との間に介挿した有機薄膜トランジスタの移動度及び閾値電圧を示している。
本実施形態における有機薄膜トランジスタの移動度は、上記測定範囲内1nm〜30nmにおいて、界面層16及び18の厚さによる移動度の変化が認められず、1nm〜10nm良好な特性となっている。
この結果から、界面層16及び18の端部がチャネル形成領域50に対応した位置にあれば、界面層16と有機半導体層15との接触部が低抵抗となり、チャネル形成領域50に対してキャリアを効率的に注入することがわかる。
上述したように、本実施形態によれば、ソース電極13の導電層17の電極材料であるAuの仕事関数「4.6eV」に対し、有機半導体層15の材料であるペンタセンのHOMO準位「5.0eV」に比較し、より高くかつ近い仕事関数「5.4eV」を有するMoO3を界面層16として、ソース電極13及びドレイン電極14各々の導電層17,19と、ゲート絶縁膜12との間に介挿させた2層構造とすることにより、密着性を向上させるとともに、ソース電極13と有機半導体層15との接触抵抗を低下させることができ、有機薄膜トランジスタの移動度を向上させ、低電圧駆動を実現することができる。
<第2の実施形態>
次に、第2の実施形態による有機薄膜トランジスタは、nチャネル型であるが、構造としてpチャネル型の図1と同様であり、異なる構成として、有機半導体層15がn型の有機半導体の材料で形成され、界面層16がAuの仕事関数と有機半導体層15のLUMO準位(nチャネル型における有機半導体層の電荷輸送に係る分子軌道準位)との注入障壁を低下させる材料で形成されている点である。
有機半導体の材料としては、n型の有機半導体として、フッ素化フタロシアニン、ペリレン誘導体、フッ素化ペンタセン、C60(すなわち (C60-Ih)[5,6]フラーレン)、テトラチアフルバレン(TTF)の誘導体を用いる。
また、界面層16及び18は、例えば、LiF(フッ化リチウム)、BaF2(フッ化バリウム)、CaF2(フッ化カルシウム)、MgF2(フッ化マグネシウム)、Li2CO3(炭酸リチウム)、CaCO3(炭酸カルシウム)及びBaCO3(炭酸バリウム)など、金属化合物の材料として、アルカリ金属やアルカリ土類金属のフッ素化合物あるいは炭酸塩を用いることができる。ここで、nチャネル型の有機薄膜トランジスタの場合、界面層16及び18には、n型の有機半導体層とソース電極とにおける電子の注入障壁を低下させる材料が用いられる。
nチャネル型のトランジスタの場合、有機半導体層15がn型であるため、界面層16及び18の材料の仕事関数は、ソース電極13及びドレイン電極14の導電層17,19の電極材料の仕事関数より小さく、さらに好適には有機半導体層15のLUMO準位より小さい材料にて形成される。
次に、作成したnチャネル型の有機薄膜トランジスタの特性を示す。図5は従来の密着層がソース電極103及びドレイン電極104各々と、ゲート絶縁膜102との間に形成されている図7(b)の構成の有機薄膜トランジスタの特性と、本実施形態の有機薄膜トランジスタの特性とを、パラメータアナライザにより解析して比較したものである。この図5のグラフにおいて、横軸がゲート電圧(V)、左の縦軸がドレイン電流(A)、右の縦軸がドレイン電流の平方根(A1/2)をそれぞれ示している。
従来の有機薄膜トランジスタは、トランジスタサイズが本実施形態と同様であり、上記ソース電極103及びドレイン104の電極にAlを用いて、ソース電極103及びドレイン電極104各々と、ゲート絶縁膜102との間に密着層が形成されていない構造である。Alの酸化膜に対する密着性は良いために特に密着層を形成していない。
本実施形態の有機薄膜トランジスタとして、n型の有機半導体にチィアゾロチアゾール誘導体を用いた。ソース電極及びドレイン電極は類似構造であり、界面層13にLiFを用いた。界面層16及び18におけるLiF薄膜の厚さが2nmであり、ソース電極13及びソース電極14の導電層17,19の厚さを50nmとした。このソース電極13及びドレイン電極14は、第1の実施形態と同様に、リフトオフ法を用いて行った。
図5に示すように、ゲート電圧がプラス側にて大きなドレイン電流が流れる明瞭なnチャネル型のトランジスタの伝達特性を示している。閾値電圧において従来例と本実施形態とはあまり変わらないが、ドレイン電流は大幅に向上していることが解る。求められる移動度は、1.1×10−2cm/Vsで、ソース電極がAlだけの従来例の場合が3.5×10−4cm/Vsに比較して大きく改善されている。
Figure 2008243911
第1の実施形態におけるpチャネル型の有機薄膜トランジスタの場合と同様に、本第2の実施形態のnチャネル型の有機薄膜トランジスタにおいても、ソース電極13と有機半導体層15との接触抵抗が、界面層16を挿入することにより低減し、移動度が上昇したと推測される。
また、第1及び第2の実施形態において、ソース電極13と同様に、ドレイン電極14も界面層18/導電層19の2層構造となっているが、界面層を用いて2層構造とするのはソース電極13のみとし、ドレイン電極14を導電層19単層とし、ゲート絶縁膜12との間に従来と同様に密着層を形成するようにしてもよい。
<第3の実施形態>
図6に示すように、複数の走査線と複数の信号線との各々の交差する点に、マトリクス状に画素として配置された有機EL素子を駆動するため、有機EL素子に対して発光に必要な電流を、電源線から流すドライブTFT(Dr)スイッチと、このドライブスイッチをオンする電圧を保持する保持容量に対し、電荷の蓄積及び放電を行うスイッチTFTとに、第1または第2の実施形態における有機薄膜トランジスタを用いる。
図6(a)は1つの有機EL素子を用いたディスプレイの1つの画素セルの回路を示す概念図であり、図6(b)は図6(a)の回路の平面視におけるレイアウト図を示している。
また、上記有機ELディスプレイと同様に、マトリクス状に配置された液晶ディスプレイにおける液晶素子や、電子ペーパーにおける電気泳動素子に表示データを書き込むスイッチTFTとして、第1または第2の有機薄膜トランジスタを用いても良い。
これにより、製造工程を簡易化し、コストを低下させて各ディスプレイを製造することができる。
本発明の第1及び第2の実施形態による有機薄膜トランジスタの断面構造を示す概念図である。 第1の実施形態によるpチャネル型の有機薄膜トランジスタの動作特性を示すグラフである。 従来例と本実施形態との有機薄膜トランジスタの特性を比較するテーブルである。 第1の実施形態によるpチャネル型の有機薄膜トランジスタにおける界面層16の厚さと移動度との対応関係を示すグラフである。 第2実施形態によるnチャネル型の有機薄膜トランジスタの動作特性を示すグラフである。 アクティブ駆動の有機ELディスプレイにおける1画素セルの構成例を示す 従来の有機薄膜トランジスタの断面構造を示す概念図である。 ソース電極の電極材料(Au)の仕事関数と、有機半導体層の材料(ペンタセン)のHOMO準位との対応を示す概念図である。概念図である。
符号の説明
10,20…基板
11…ゲート電極
12…ゲート絶縁膜
13…ソース電極
14…ドレイン電極
15…有機半導体層
16,18…界面層
17,19…導電層
50…チャネル

Claims (10)

  1. ボトムコンタクト型の有機薄膜トランジスタであり、
    ゲート電極と、
    該ゲート電極上に形成されたゲート絶縁膜と、
    該ゲート絶縁膜上に形成された金属化合物からなる界面層及び該界面層上に形成された導電層の2層からなるソース電極と、
    前記ゲート絶縁膜上に少なくとも導電層から形成されたドレイン電極と、
    該ソース電極及びドレイン電極間のゲート絶縁膜上に設けられた有機半導体層と
    を有する有機薄膜トランジスタ。
  2. 前記有機薄膜トランジスタがpチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記導電層の仕事関数に比較して大きい材料にて形成されていることを特徴とする請求項1に記載の有機薄膜トランジスタ。
  3. 前記有機薄膜トランジスタがpチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記有機半導体層のHOMO準位より大きい材料にて形成されていることを特徴とする請求項2に記載の有機薄膜トランジスタ。
  4. 前記金属化合物が金属酸化物であることを特徴とする請求項2または請求項3に記載の有機薄膜トランジスタ。
  5. 前記有機薄膜トランジスタがnチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記導電層の仕事関数に比較して小さい材料にて形成されていることを特徴とする請求項1に記載の有機薄膜トランジスタ。
  6. 前記有機薄膜トランジスタがnチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記有機半導体層のLUMO準位より小さい材料にて形成されていることを特徴とする請求項5に記載の有機薄膜トランジスタ。
  7. 前記金属化合物がアルカリ金属、アルカリ土類金属のフッ素化合物あるいは炭酸塩であることを特徴とする請求項5または請求項6に記載の有機薄膜トランジスタ。
  8. 前記界面層の厚さが、ゲート絶縁層上部に電気的に形成される高導電層の厚さの1倍から10倍以内にて形成されていることを特徴とする請求項1から請求項7のいずれかに記載の有機薄膜トランジスタ。
  9. 前記界面層の厚さが1から10nmであることを特徴とする請求項1から請求項8のいずれかに記載の有機薄膜トランジスタ。
  10. 請求項1から請求項9のいずれかに記載の有機薄膜トランジスタからなるスイッチと、有機EL素子、電気泳動表示素子または液晶表示素子とを組み合わせた画素セルがマトリクス状に配置されたことを特徴とするディスプレイ。
JP2007078787A 2007-03-26 2007-03-26 有機薄膜トランジスタ及びディスプレイ Pending JP2008243911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007078787A JP2008243911A (ja) 2007-03-26 2007-03-26 有機薄膜トランジスタ及びディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078787A JP2008243911A (ja) 2007-03-26 2007-03-26 有機薄膜トランジスタ及びディスプレイ

Publications (1)

Publication Number Publication Date
JP2008243911A true JP2008243911A (ja) 2008-10-09

Family

ID=39914932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078787A Pending JP2008243911A (ja) 2007-03-26 2007-03-26 有機薄膜トランジスタ及びディスプレイ

Country Status (1)

Country Link
JP (1) JP2008243911A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315388A (zh) * 2010-07-07 2012-01-11 索尼公司 薄膜晶体管及其制造方法、显示装置及电子设备
CN102544369A (zh) * 2011-12-28 2012-07-04 北京交通大学 一种复合结构的有机薄膜晶体管
US8859326B2 (en) 2009-09-04 2014-10-14 Sony Corporation Thin film transistor and method of fabricating the same using an organic semconductor layer and an organic acceptor-donor layer
JP2015070114A (ja) * 2013-09-30 2015-04-13 エルジー ディスプレイ カンパニー リミテッド 薄膜半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298056A (ja) * 2002-03-28 2003-10-17 National Institute Of Advanced Industrial & Technology 有機薄膜電界効果トランジスターおよびその製造方法
JP2004111870A (ja) * 2002-09-20 2004-04-08 Kenji Ishida 半導体装置およびその製造方法
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法
JP2004335688A (ja) * 2003-05-07 2004-11-25 Sony Corp 電界効果型トランジスタ及びその製造方法
JP2005327797A (ja) * 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 有機電界効果トランジスタおよびその製造方法
JP2006005329A (ja) * 2004-06-17 2006-01-05 Samsung Sdi Co Ltd 薄膜トランジスタ,その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
JP2006049577A (ja) * 2004-08-04 2006-02-16 Sony Corp 電界効果型トランジスタ
JP2006210890A (ja) * 2004-12-27 2006-08-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006228931A (ja) * 2005-02-17 2006-08-31 Victor Co Of Japan Ltd 有機薄膜トランジスタ及びその製造方法
JP2007043160A (ja) * 2005-08-01 2007-02-15 Samsung Electronics Co Ltd 平板表示装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298056A (ja) * 2002-03-28 2003-10-17 National Institute Of Advanced Industrial & Technology 有機薄膜電界効果トランジスターおよびその製造方法
JP2004111870A (ja) * 2002-09-20 2004-04-08 Kenji Ishida 半導体装置およびその製造方法
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法
JP2004335688A (ja) * 2003-05-07 2004-11-25 Sony Corp 電界効果型トランジスタ及びその製造方法
JP2005327797A (ja) * 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 有機電界効果トランジスタおよびその製造方法
JP2006005329A (ja) * 2004-06-17 2006-01-05 Samsung Sdi Co Ltd 薄膜トランジスタ,その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
JP2006049577A (ja) * 2004-08-04 2006-02-16 Sony Corp 電界効果型トランジスタ
JP2006210890A (ja) * 2004-12-27 2006-08-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006228931A (ja) * 2005-02-17 2006-08-31 Victor Co Of Japan Ltd 有機薄膜トランジスタ及びその製造方法
JP2007043160A (ja) * 2005-08-01 2007-02-15 Samsung Electronics Co Ltd 平板表示装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859326B2 (en) 2009-09-04 2014-10-14 Sony Corporation Thin film transistor and method of fabricating the same using an organic semconductor layer and an organic acceptor-donor layer
CN102315388A (zh) * 2010-07-07 2012-01-11 索尼公司 薄膜晶体管及其制造方法、显示装置及电子设备
DE102011103803A1 (de) 2010-07-07 2012-02-02 Sony Corporation Dünnschichttransistor, Verfahren zum Herstellen eines Dünnschichttransistors,Anzeigeeinrichtung und elektronische Einrichtung
CN102544369A (zh) * 2011-12-28 2012-07-04 北京交通大学 一种复合结构的有机薄膜晶体管
JP2015070114A (ja) * 2013-09-30 2015-04-13 エルジー ディスプレイ カンパニー リミテッド 薄膜半導体装置

Similar Documents

Publication Publication Date Title
US8735871B2 (en) Organic thin film transistors
JP5638944B2 (ja) 有機薄膜トランジスタ
KR100858821B1 (ko) 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
US8395147B2 (en) Thin film transistor and method for producing the same
KR100970186B1 (ko) 유기 전계 효과 트랜지스터
US9214496B2 (en) Transistor, display, and electric apparatus
US7476893B2 (en) Vertical organic field effect transistor
KR20100015357A (ko) 액티브 매트릭스 광학 장치 및 그 제조 방법
JP5041267B2 (ja) 薄膜電界効果トランジスタ、およびその製造方法
KR20060055762A (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
KR20050119889A (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
JP2005286329A (ja) 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
US20060243965A1 (en) Electronic device
JP5596666B2 (ja) 有機薄膜トランジスタ
JP5477750B2 (ja) 有機電界効果型トランジスタ
US7875877B2 (en) Organic thin film transistor and flat panel display device having the same
JP2008243911A (ja) 有機薄膜トランジスタ及びディスプレイ
JP4334907B2 (ja) 有機電界効果トランジスタ
JP2006302925A (ja) 半導体装置、光学装置及びセンサ装置
JP2006060169A (ja) 電界効果型トランジスタ及びその製造方法
Park et al. Full-surface emission of graphene-based vertical-type organic light-emitting transistors with high on/off contrast ratios and enhanced efficiencies
JP2010040999A (ja) 有機半導体デバイス及びその製造方法並びに有機elディスプレイ
GB2448175A (en) Organic semiconductor devices with oxidized electrodes
JP2006253553A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703