JP2008243911A - 有機薄膜トランジスタ及びディスプレイ - Google Patents
有機薄膜トランジスタ及びディスプレイ Download PDFInfo
- Publication number
- JP2008243911A JP2008243911A JP2007078787A JP2007078787A JP2008243911A JP 2008243911 A JP2008243911 A JP 2008243911A JP 2007078787 A JP2007078787 A JP 2007078787A JP 2007078787 A JP2007078787 A JP 2007078787A JP 2008243911 A JP2008243911 A JP 2008243911A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- organic thin
- organic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】本発明の有機薄膜トランジスタは、ボトムコンタクト型の有機薄膜トランジスタであり、ゲート電極と、該ゲート電極上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された金属化合物からなる界面層及び該界面層上に形成された導電層の2層からなるソース電極と、ゲート絶縁膜上に少なくとも導電層から形成されたドレイン電極と、該ソース電極及びドレイン電極間のゲート絶縁膜上に設けられた有機半導体層とを有する。
【選択図】図1
Description
すなわち、現在、シリコンをベースにした薄膜トランジスタが半導体集積回路やディスプレイ関連にて広く用いられている。
また、有機EL(electroluminescence)、電気泳動素子を用いたペーパーライクディスプレイ等、すなわちフレキシブル性に富み軽量化可能なフレキシブルデバイスへの適用のため、薄膜トランジスタのプラスチック基板への展開を考慮すると、プロセスの低温下が必須の条件となってくる。
また、移動度の点においては、すでにアモルファスシリコンを用いた薄膜トランジスタのレベルに到達している。例えば、半導体層にペンタセンを用いた有機薄膜トランジスタは、1cm2/Vsを超える移動度と106程度の電流オン・オフ比が得られることが報告されている。
上記有機薄膜トランジスタには、図7(a)に示すトップコンタクト型と、図7(b)に示すボトムコンタクト型がある。
図7(b)のボトムコンタクト型は、基板100上にゲート電極101を形成し、その全面にゲート絶縁膜102を積層し、このゲート絶縁膜102上部にソース電極103及びドレイン電極103を所定のチャネル間隔にて形成し、その上部に半導体層105が形成されている。
上述した構造にて、ゲート電極にバイアス電圧が印加されると、ドレイン電極と対向するソース電極の端部から有機半導体層にキャリア(電子または正孔)が注入され、ゲート絶縁層界面に蓄積され、ゲート絶縁層に接する有機半導体層の界面にチャネル(高導電層)が形成される。
また、有機薄膜トランジスタにおいて、ゲート電極101、ドレイン電極103及びソース電極104等の電極材料として、Au(金)が用いられており、特に、ボトムコンタクト型の場合、電極の金属の酸化を防止するため、化学的に安定な材料としてAuが選択されている。
このため、一部の有機薄膜トランジスタにおいては、誘電率の高い材料、たとえば酸化タンタルや酸化チタンをゲート絶縁層に用いることにより、動作電圧を低減させることが報告されているが、飽和特性を改善するための本質的な解決策になっていない。
例えば、p型有機薄膜トランジスタの場合、図8に示すように、キャリアであるホールを、ソース電極からp型有機半導体層へ注入するための注入障壁は、ソース電極の金属(Au)の仕事関数とp型有機半導体のHOMO準位とのエネルギー差となっている。一方、n型有機薄膜トランジスタの場合、キャリアである電子を、ソース電極からn型有機半導体層へと注入するため、ソース電極の金属の仕事関数とn型有機半導体層のLUMO準位とのエネルギー差となっている。
このソース電極と有機半導体との接触界面の障壁を、何らかの方法により低減させる必要がある。
また、陰極側にはアルミ電極と有機層との界面に対し、酸化リチウム、フッ化リチウム、セシウム、バリウムなどの酸化物、あるいはフッ化物など、低仕事関数の金属が用いられている。
Chih-Wei Chu,Shen-Han Li,Chieh-Wei Chen,Vishal Shrotriya,and Yang Yang、"High-performance organic thin-film transistors with metal oxide/metal bilayer electrode"、Applied Physics Letters 87、193508、2005
ここで、トップコンタクト型の有機薄膜トランジスタの場合、ホールが注入されるソース電極から、ゲート電極上部のチャネル形成領域まで距離があり、その部分の抵抗により移動度の向上が制限されることとなる。
本発明の有機薄膜トランジスタは、pチャネル型の場合、前記金属化合物が金属酸化物であることを特徴とする。
本発明の有機薄膜トランジスタは、nチャネル型の場合、前記金属化合物がアルカリ金属、アルカリ土類金属のフッ素化合物あるいは炭酸塩であることを特徴とする。
上記界面層は、有機薄膜トランジスタがpチャネル型の場合、仕事関数がソース電極の導電層の材料に比較して大きな酸化物が代表的である。また、上記界面層は、有機薄膜トランジスタがnチャネル型の場合、仕事関数がソース電極の導電層の材料に比較して小さい金属を含む化合物が代表的である。
上記チャネルがゲート絶縁膜を介してゲート電極と対向し、ソース電極及びドレイン電極間のゲート絶縁膜上部に形成されるため、ゲート電極に印加された電圧により効率的に有機半導体層にキャリア注入するために、界面層をソース電極(及びドレイン電極)とゲート絶縁膜との間に介挿して形成することが望ましい。
かつ、上記界面層は、導電層とゲート絶縁膜との双方との密着性がよい材料を用いており、ゲート電極の導電層に対する密着層としての機能も有しており、ソース電極及びドレイン電極のゲート絶縁膜の密着性を向上させる。なお、ドレイン電極の界面層は無くても良い。
以下、本発明の有機薄膜トランジスタの構造及び動作について説明する。
図1は第1の実施形態によるボトムコンタクト型であり、かつpチャネル型の有機薄膜トランジスタの構成例の断面構造を示す概念図である。この図1(a)において、有機薄膜トランジスタは、基板10、この基板10上に形成されたゲート電極11、基板10の露出部上及びゲート電極11上に形成されたゲート絶縁膜12、ゲート絶縁膜12上に形成されたソース電極13及びドレイン電極14、ゲート絶縁膜12の露出部上及びソース電極13及びドレイン電極14上に形成された有機半導体層15から構成されている。ここで、ソース電極13は界面層16上に導電層17が形成された2層構造の電極であり、ドレイン電極14は界面層18上に導電層19が形成された2層構造の電極である。
上記各金属化合物は、完全な絶縁体ではなく、半導体的な性質を有しているものが望ましく、仕事関数がソース電極13やドレイン電極14における導電層16,18の材料に比較して大きく、さらには有機半導体層15のHOMO準位に比較して大きければなお良い。また、できれば、界面層16,18の形成材料は、導電層17や導電層17の材料との接触がオーミック接触となる材料が適している。
また、上述した金属酸化物以外に、仕事関数がソース電極の電極材料またはHOMO準位より大きな材料であり、注入効率の向上が可能な、炭素系材料及び導電性高分子などを用いることもできる。
また、上述した高分子系の絶縁膜の作成方法としては、特に制限はなく、例えばスパッタリング法、プラズマCVD法、プラズマ重合法、真空蒸着法、スピンコーティング法、印刷法、ディッピング法、クラスタイオンビーム蒸着法及びLB法などが挙げられ、何れも使用することが可能である。
また、基板10として、金属基板及び高濃度の不純物がドーピングされた半導体基板(例えば、シリコン基板)、あるいはステンレス板、銅板などの導電性の基板を用いることにより、基板とゲート電極11との機能を兼ねる構成とすることができる。この場合、ゲート電極11を形成しない、図1(b)のトランジスタ構成とすることができる。
有機半導体層15の膜厚として特に制限はないが、得られるトランジスタ特性は、有機半導体層の膜厚に大きく左右される場合が多い。その最適膜厚は、有機半導体の材料により異なるが、一般に数nm(ナノメートル)から100nmの範囲が好ましい。
基板20には例えばn型の不純物が高濃度にドーピング(添加)されたシリコン基板を用いる。
この基板20を酸素雰囲気中にて熱酸化処理、スパッタリングあるいはCVDによりシリコン酸化膜からなるSiO2のゲート絶縁膜12を200nmの厚さにて形成する。
このゲート絶縁膜12上に対し、界面層16、18の材料としてMoO3の2nmの厚さの薄膜を、抵抗加熱による真空蒸着法により形成する。
次に、ゲート絶縁膜12が露出しているチャネル領域を、HMDS(ヘキサメチルジシラザン)で表面処理することにより、表面に単分子層を形成し疎水性とする。
そして、真空蒸着装置にて1.33Pa(パスカル、10−6Torr)の真空度において、全面に対し、すなわち露出しているゲート絶縁膜12上及びソース電極13・ドレイン電極14上(側壁を含めて)に対し、成長速度0.5nm/分にて、有機半導体層15としてペンタセンを50nmの膜厚にて形成した。
ここで、有機半導体薄膜の作成方法としては、低分子系有機半導体の場合、真空蒸着法、高分子系有機半導体の場合、スピンコート法、印刷法及びインクジェット法などが一般的であるが、低分子系有機半導体においても高分子系と同様の作成方法を用いることができる材料もある。
図2にパラメータアナライザにより解析したゲート電圧とドレイン電流との対応を示す。この図2のグラフにおいて、横軸がゲート電圧(V)、左の縦軸がドレイン電流(A)、右の縦軸が閾値電圧を求めるドレイン電流の平方根(A1/2)をそれぞれ示している。
図2は、従来の密着層がソース電極103及びドレイン電極104各々と、ゲート絶縁膜102との間に形成されている図7(b)の構成の有機薄膜トランジスタの特性と、本実施形態の有機薄膜トランジスタの特性とを比較したものである。
従来の有機薄膜トランジスタは、トランジスタサイズが本実施形態と同様であり、上記密着層が2nmのCrの薄膜にて形成されている。
上述した結果は、本実施形態において、ソース電極13と有機半導体層15との接触抵抗が、界面層16を介挿することにより低下したことが推測される。
本実施形態における有機薄膜トランジスタの移動度は、上記測定範囲内1nm〜30nmにおいて、界面層16及び18の厚さによる移動度の変化が認められず、1nm〜10nm良好な特性となっている。
この結果から、界面層16及び18の端部がチャネル形成領域50に対応した位置にあれば、界面層16と有機半導体層15との接触部が低抵抗となり、チャネル形成領域50に対してキャリアを効率的に注入することがわかる。
次に、第2の実施形態による有機薄膜トランジスタは、nチャネル型であるが、構造としてpチャネル型の図1と同様であり、異なる構成として、有機半導体層15がn型の有機半導体の材料で形成され、界面層16がAuの仕事関数と有機半導体層15のLUMO準位(nチャネル型における有機半導体層の電荷輸送に係る分子軌道準位)との注入障壁を低下させる材料で形成されている点である。
有機半導体の材料としては、n型の有機半導体として、フッ素化フタロシアニン、ペリレン誘導体、フッ素化ペンタセン、C60(すなわち (C60-Ih)[5,6]フラーレン)、テトラチアフルバレン(TTF)の誘導体を用いる。
nチャネル型のトランジスタの場合、有機半導体層15がn型であるため、界面層16及び18の材料の仕事関数は、ソース電極13及びドレイン電極14の導電層17,19の電極材料の仕事関数より小さく、さらに好適には有機半導体層15のLUMO準位より小さい材料にて形成される。
従来の有機薄膜トランジスタは、トランジスタサイズが本実施形態と同様であり、上記ソース電極103及びドレイン104の電極にAlを用いて、ソース電極103及びドレイン電極104各々と、ゲート絶縁膜102との間に密着層が形成されていない構造である。Alの酸化膜に対する密着性は良いために特に密着層を形成していない。
図5に示すように、ゲート電圧がプラス側にて大きなドレイン電流が流れる明瞭なnチャネル型のトランジスタの伝達特性を示している。閾値電圧において従来例と本実施形態とはあまり変わらないが、ドレイン電流は大幅に向上していることが解る。求められる移動度は、1.1×10−2cm2/Vsで、ソース電極がAlだけの従来例の場合が3.5×10−4cm2/Vsに比較して大きく改善されている。
また、第1及び第2の実施形態において、ソース電極13と同様に、ドレイン電極14も界面層18/導電層19の2層構造となっているが、界面層を用いて2層構造とするのはソース電極13のみとし、ドレイン電極14を導電層19単層とし、ゲート絶縁膜12との間に従来と同様に密着層を形成するようにしてもよい。
図6に示すように、複数の走査線と複数の信号線との各々の交差する点に、マトリクス状に画素として配置された有機EL素子を駆動するため、有機EL素子に対して発光に必要な電流を、電源線から流すドライブTFT(Dr)スイッチと、このドライブスイッチをオンする電圧を保持する保持容量に対し、電荷の蓄積及び放電を行うスイッチTFTとに、第1または第2の実施形態における有機薄膜トランジスタを用いる。
図6(a)は1つの有機EL素子を用いたディスプレイの1つの画素セルの回路を示す概念図であり、図6(b)は図6(a)の回路の平面視におけるレイアウト図を示している。
これにより、製造工程を簡易化し、コストを低下させて各ディスプレイを製造することができる。
11…ゲート電極
12…ゲート絶縁膜
13…ソース電極
14…ドレイン電極
15…有機半導体層
16,18…界面層
17,19…導電層
50…チャネル
Claims (10)
- ボトムコンタクト型の有機薄膜トランジスタであり、
ゲート電極と、
該ゲート電極上に形成されたゲート絶縁膜と、
該ゲート絶縁膜上に形成された金属化合物からなる界面層及び該界面層上に形成された導電層の2層からなるソース電極と、
前記ゲート絶縁膜上に少なくとも導電層から形成されたドレイン電極と、
該ソース電極及びドレイン電極間のゲート絶縁膜上に設けられた有機半導体層と
を有する有機薄膜トランジスタ。 - 前記有機薄膜トランジスタがpチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記導電層の仕事関数に比較して大きい材料にて形成されていることを特徴とする請求項1に記載の有機薄膜トランジスタ。
- 前記有機薄膜トランジスタがpチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記有機半導体層のHOMO準位より大きい材料にて形成されていることを特徴とする請求項2に記載の有機薄膜トランジスタ。
- 前記金属化合物が金属酸化物であることを特徴とする請求項2または請求項3に記載の有機薄膜トランジスタ。
- 前記有機薄膜トランジスタがnチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記導電層の仕事関数に比較して小さい材料にて形成されていることを特徴とする請求項1に記載の有機薄膜トランジスタ。
- 前記有機薄膜トランジスタがnチャネル型の場合、前記界面層の金属化合物の仕事関数が、前記有機半導体層のLUMO準位より小さい材料にて形成されていることを特徴とする請求項5に記載の有機薄膜トランジスタ。
- 前記金属化合物がアルカリ金属、アルカリ土類金属のフッ素化合物あるいは炭酸塩であることを特徴とする請求項5または請求項6に記載の有機薄膜トランジスタ。
- 前記界面層の厚さが、ゲート絶縁層上部に電気的に形成される高導電層の厚さの1倍から10倍以内にて形成されていることを特徴とする請求項1から請求項7のいずれかに記載の有機薄膜トランジスタ。
- 前記界面層の厚さが1から10nmであることを特徴とする請求項1から請求項8のいずれかに記載の有機薄膜トランジスタ。
- 請求項1から請求項9のいずれかに記載の有機薄膜トランジスタからなるスイッチと、有機EL素子、電気泳動表示素子または液晶表示素子とを組み合わせた画素セルがマトリクス状に配置されたことを特徴とするディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007078787A JP2008243911A (ja) | 2007-03-26 | 2007-03-26 | 有機薄膜トランジスタ及びディスプレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007078787A JP2008243911A (ja) | 2007-03-26 | 2007-03-26 | 有機薄膜トランジスタ及びディスプレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008243911A true JP2008243911A (ja) | 2008-10-09 |
Family
ID=39914932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007078787A Pending JP2008243911A (ja) | 2007-03-26 | 2007-03-26 | 有機薄膜トランジスタ及びディスプレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008243911A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315388A (zh) * | 2010-07-07 | 2012-01-11 | 索尼公司 | 薄膜晶体管及其制造方法、显示装置及电子设备 |
CN102544369A (zh) * | 2011-12-28 | 2012-07-04 | 北京交通大学 | 一种复合结构的有机薄膜晶体管 |
US8859326B2 (en) | 2009-09-04 | 2014-10-14 | Sony Corporation | Thin film transistor and method of fabricating the same using an organic semconductor layer and an organic acceptor-donor layer |
JP2015070114A (ja) * | 2013-09-30 | 2015-04-13 | エルジー ディスプレイ カンパニー リミテッド | 薄膜半導体装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298056A (ja) * | 2002-03-28 | 2003-10-17 | National Institute Of Advanced Industrial & Technology | 有機薄膜電界効果トランジスターおよびその製造方法 |
JP2004111870A (ja) * | 2002-09-20 | 2004-04-08 | Kenji Ishida | 半導体装置およびその製造方法 |
JP2004146430A (ja) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法 |
JP2004335688A (ja) * | 2003-05-07 | 2004-11-25 | Sony Corp | 電界効果型トランジスタ及びその製造方法 |
JP2005327797A (ja) * | 2004-05-12 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 有機電界効果トランジスタおよびその製造方法 |
JP2006005329A (ja) * | 2004-06-17 | 2006-01-05 | Samsung Sdi Co Ltd | 薄膜トランジスタ,その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置 |
JP2006049577A (ja) * | 2004-08-04 | 2006-02-16 | Sony Corp | 電界効果型トランジスタ |
JP2006210890A (ja) * | 2004-12-27 | 2006-08-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2006228931A (ja) * | 2005-02-17 | 2006-08-31 | Victor Co Of Japan Ltd | 有機薄膜トランジスタ及びその製造方法 |
JP2007043160A (ja) * | 2005-08-01 | 2007-02-15 | Samsung Electronics Co Ltd | 平板表示装置及びその製造方法 |
-
2007
- 2007-03-26 JP JP2007078787A patent/JP2008243911A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298056A (ja) * | 2002-03-28 | 2003-10-17 | National Institute Of Advanced Industrial & Technology | 有機薄膜電界効果トランジスターおよびその製造方法 |
JP2004111870A (ja) * | 2002-09-20 | 2004-04-08 | Kenji Ishida | 半導体装置およびその製造方法 |
JP2004146430A (ja) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法 |
JP2004335688A (ja) * | 2003-05-07 | 2004-11-25 | Sony Corp | 電界効果型トランジスタ及びその製造方法 |
JP2005327797A (ja) * | 2004-05-12 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 有機電界効果トランジスタおよびその製造方法 |
JP2006005329A (ja) * | 2004-06-17 | 2006-01-05 | Samsung Sdi Co Ltd | 薄膜トランジスタ,その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置 |
JP2006049577A (ja) * | 2004-08-04 | 2006-02-16 | Sony Corp | 電界効果型トランジスタ |
JP2006210890A (ja) * | 2004-12-27 | 2006-08-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2006228931A (ja) * | 2005-02-17 | 2006-08-31 | Victor Co Of Japan Ltd | 有機薄膜トランジスタ及びその製造方法 |
JP2007043160A (ja) * | 2005-08-01 | 2007-02-15 | Samsung Electronics Co Ltd | 平板表示装置及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8859326B2 (en) | 2009-09-04 | 2014-10-14 | Sony Corporation | Thin film transistor and method of fabricating the same using an organic semconductor layer and an organic acceptor-donor layer |
CN102315388A (zh) * | 2010-07-07 | 2012-01-11 | 索尼公司 | 薄膜晶体管及其制造方法、显示装置及电子设备 |
DE102011103803A1 (de) | 2010-07-07 | 2012-02-02 | Sony Corporation | Dünnschichttransistor, Verfahren zum Herstellen eines Dünnschichttransistors,Anzeigeeinrichtung und elektronische Einrichtung |
CN102544369A (zh) * | 2011-12-28 | 2012-07-04 | 北京交通大学 | 一种复合结构的有机薄膜晶体管 |
JP2015070114A (ja) * | 2013-09-30 | 2015-04-13 | エルジー ディスプレイ カンパニー リミテッド | 薄膜半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8735871B2 (en) | Organic thin film transistors | |
JP5638944B2 (ja) | 有機薄膜トランジスタ | |
KR100858821B1 (ko) | 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법 | |
US8395147B2 (en) | Thin film transistor and method for producing the same | |
KR100970186B1 (ko) | 유기 전계 효과 트랜지스터 | |
US9214496B2 (en) | Transistor, display, and electric apparatus | |
US7476893B2 (en) | Vertical organic field effect transistor | |
KR20100015357A (ko) | 액티브 매트릭스 광학 장치 및 그 제조 방법 | |
JP5041267B2 (ja) | 薄膜電界効果トランジスタ、およびその製造方法 | |
KR20060055762A (ko) | 박막 트랜지스터 및 이를 채용한 평판표시장치 | |
KR20050119889A (ko) | 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치 | |
JP2005286329A (ja) | 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法 | |
JP4408903B2 (ja) | トランジスタ、トランジスタ回路、電気光学装置および電子機器 | |
US20060243965A1 (en) | Electronic device | |
JP5596666B2 (ja) | 有機薄膜トランジスタ | |
JP5477750B2 (ja) | 有機電界効果型トランジスタ | |
US7875877B2 (en) | Organic thin film transistor and flat panel display device having the same | |
JP2008243911A (ja) | 有機薄膜トランジスタ及びディスプレイ | |
JP4334907B2 (ja) | 有機電界効果トランジスタ | |
JP2006302925A (ja) | 半導体装置、光学装置及びセンサ装置 | |
JP2006060169A (ja) | 電界効果型トランジスタ及びその製造方法 | |
Park et al. | Full-surface emission of graphene-based vertical-type organic light-emitting transistors with high on/off contrast ratios and enhanced efficiencies | |
JP2010040999A (ja) | 有機半導体デバイス及びその製造方法並びに有機elディスプレイ | |
GB2448175A (en) | Organic semiconductor devices with oxidized electrodes | |
JP2006253553A (ja) | 有機薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |