JP4408903B2 - トランジスタ、トランジスタ回路、電気光学装置および電子機器 - Google Patents

トランジスタ、トランジスタ回路、電気光学装置および電子機器 Download PDF

Info

Publication number
JP4408903B2
JP4408903B2 JP2007014322A JP2007014322A JP4408903B2 JP 4408903 B2 JP4408903 B2 JP 4408903B2 JP 2007014322 A JP2007014322 A JP 2007014322A JP 2007014322 A JP2007014322 A JP 2007014322A JP 4408903 B2 JP4408903 B2 JP 4408903B2
Authority
JP
Japan
Prior art keywords
layer
organic semiconductor
transistor
semiconductor layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007014322A
Other languages
English (en)
Other versions
JP2008182047A (ja
Inventor
武富 上川
将光 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Shinshu University NUC
Original Assignee
Seiko Epson Corp
Shinshu University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Shinshu University NUC filed Critical Seiko Epson Corp
Priority to JP2007014322A priority Critical patent/JP4408903B2/ja
Priority to US12/017,782 priority patent/US7960720B2/en
Publication of JP2008182047A publication Critical patent/JP2008182047A/ja
Application granted granted Critical
Publication of JP4408903B2 publication Critical patent/JP4408903B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、トランジスタ、トランジスタ回路、電気光学装置および電子機器に関するものである。
近年、半導体的な電気伝導を示す有機材料（有機半導体材料）を使用した薄膜トランジスタの開発が進められている。この薄膜トランジスタは、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。
このような薄膜トランジスタとしては、基板上に、ソース電極およびドレイン電極と、有機半導体層が形成され、これら各部の上にゲート絶縁層、ゲート電極がこの順に積層されたトップゲート構造と、基板上に、ゲート電極、ゲート絶縁層がこの順に積層され、これら各部の上に、ソース電極およびドレイン電極と、有機半導体層が形成されたボトムゲート構造のものが提案されている。
ところが、有機半導体には、無機半導体に比べ、オン電流が小さいという問題がある。
そこで、特許文献１には、有機半導体層に対して、２つのゲート電極を備えてなる有機薄膜トランジスタが提案されている。この特許文献１に記載の有機薄膜トランジスタでは、２つのゲート電極を設けたことにより２つのチャネル部が生成されるため、１つのゲート電極を設けた場合に比べて、より大きな電流を制御することができる。
しかしながら、この有機薄膜トランジスタで生成される２つのチャネル部は、いずれもキャリアの極性が同じであるため、有機薄膜トランジスタを組み合わせた回路の設計において、自由度が低いという問題がある。
また、有機半導体では、アモルファスまたは多結晶のシリコンを用いたトランジスタの製造において行われているような、不純物のドーピングによるしきい値電圧の制御やチャネルの極性の制御が困難であり、上記のような問題を解決することは容易ではない。
特開２００５−０７９５４９号公報
本発明の目的は、キャリアの極性が異なる２つのチャネル部を備えた有機半導体層を有し、回路設計における自由度を高め得るトランジスタ、かかるトランジスタを備えた高性能かつ小型のトランジスタ回路、高性能な電気光学装置および電子機器を提供することにある。
上記目的は、下記の本発明により達成される。
本発明のトランジスタは、第１のゲート電極と、
第２のゲート電極と、
前記第１のゲート電極と前記第２のゲート電極との間に位置する第１のゲート絶縁層と、
前記第１のゲート絶縁層と前記第２のゲート電極との間に位置し、第１の有機材料を含む第１の中間層と、
前記第１の中間層と前記第２のゲート電極との間に位置する有機半導体層と、
前記有機半導体層と前記第２のゲート電極との間に位置し、第２の有機材料を含み、前記第１の中間層と条件が異なる第２の中間層と、
前記第２の中間層と前記第２のゲート電極との間に位置する第２のゲート絶縁層と、
前記第１の中間層と前記第２の中間層との間に位置し、前記有機半導体層にキャリアを注入するソース電極およびドレイン電極と、を有し、
前記第１および第２の中間層の作用により、前記有機半導体層の前記第１および第２の中間層に接する部分にアンバイポーラ特性が付与されるものであることを特徴とする。
これにより、キャリアの極性が異なる２つのチャネル部を備えた有機半導体層を有し、回路設計における自由度を高め得るトランジスタが得られる。
本発明のトランジスタは、第１のゲート電極と、
第２のゲート電極と、
前記第１のゲート電極と前記第２のゲート電極との間に位置する第１のゲート絶縁層と、
前記第１のゲート絶縁層と前記第２のゲート電極との間に位置し、第１の有機材料を含む第１の中間層と、
前記第１の中間層と前記第２のゲート電極との間に位置する有機半導体層と、
前記有機半導体層と前記第２のゲート電極との間に位置し、前記第１の有機材料と異なる第２の有機材料を含む第２の中間層と、
前記第２の中間層と前記第２のゲート電極との間に位置する第２のゲート絶縁層と、
前記第１の中間層と前記第２の中間層との間に位置し、前記有機半導体層にキャリアを注入するソース電極およびドレイン電極と、を有し、
前記第１および第２の中間層の作用により、前記有機半導体層の前記第１および第２の中間層に接する部分にアンバイポーラ特性が付与されるものであることを特徴とする。
これにより、キャリアの極性が異なる２つのチャネル部を備えた有機半導体層を有し、回路設計における自由度を高め得るトランジスタが得られる。
本発明のトランジスタでは、前記第１および第２の中間層の平均厚さは、それぞれ、５〜２００ｎｍであることが好ましい。
これにより、第１の中間層による前記作用を確実に発揮させつつ、第１のゲート電極が発生させる電界を、有機半導体層に対して確実に付与することができる。その結果、有機半導体層に対して、アンバイポーラ特性を確実に付与することができる。
本発明のトランジスタでは、前記第１の有機材料は、ベンゾシクロブテン（ＢＣＢ）、オクタデシルトリクロロシラン（ＯＴＳ）またはヘキサメチルジシラザン（ＨＭＤＳ）を含むものであることが好ましい。
これにより、有機半導体層に対して、イオン拡散等の悪影響を及ぼすのを特に確実に防止するとともに、特に顕著なアンバイポーラ特性を付与することができる。
本発明のトランジスタでは、前記有機半導体層のうち、前記第１のゲート絶縁層側に面する部分と、前記第２のゲート絶縁層側に面する部分とで、キャリアの極性が異なることが好ましい。
これにより、当該トランジスタを組み合わせた回路の設計において、自由度を高めることができる。また、比較的多くの種類が知られているｐ型の有機半導体材料を用いることにより、有機半導体層の一部にｎ型半導体の特性を発現させることができる。ｎ型半導体では、ｐ型半導体に比べ、キャリアの移動度が高いことから、より高速での駆動が可能なトランジスタや回路を得ることができる。
本発明のトランジスタでは、前記ソース電極および前記ドレイン電極は、それぞれ、前記有機半導体層の内部に設けられ、かつ、複数の層を積層してなる積層体で構成されていることが好ましい。
これにより、前記各電極が有機半導体層に注入するキャリアの極性に応じて、前記積層体の各層の構成材料としてキャリアの注入効率の高い材料を適宜選択することが可能となる。その結果、前記各電極によるキャリアの注入効率が向上し、トランジスタ特性の向上を図ることができる。
本発明のトランジスタでは、前記積層体中の各層のうち、前記有機半導体層のキャリアの極性が正である部分に最も近い層が、その他の層よりも仕事関数が深い材料で構成されていることが好ましい。
これにより、前記有機半導体層のキャリアの極性が正である部分に対して、効率よくホールを注入することができる。
本発明のトランジスタでは、前記積層体中の各層のうち、前記有機半導体層のキャリアの極性が負である部分に最も近い層が、その他の層よりも仕事関数が浅い材料で構成されていることが好ましい。
これにより、前記有機半導体層のキャリアの極性が負である部分に対して、効率よく電子を注入することができる。
本発明のトランジスタでは、前記有機半導体層は、共役系高分子材料で構成されていることが好ましい。
共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。
本発明に係るトランジスタ回路は、本発明のトランジスタを備えることを特徴とする。
これにより、設計の自由度が高く、高性能かつ小型のトランジスタ回路が得られる。
本発明に係る電気光学装置は、本発明のトランジスタ回路を備えることを特徴とする。
これにより、高性能な電気光学装置が得られる。
本発明に係る電子機器は、本発明の電気光学装置を備えることを特徴とする。
これにより、高性能な電子機器が得られる。
以下、本発明のトランジスタ、トランジスタ回路、電気光学装置および電子機器について、好適な実施形態に基づいて詳細に説明する。
＜トランジスタ＞
＜第１実施形態＞
まず、本発明のトランジスタの第１実施形態について説明する。
図１は、本発明のトランジスタの第１実施形態を示す概略図（図１中（ａ）は縦断面図、（ｂ）は（ａ）の部分拡大図）、図２および図３は、それぞれ、図１に示すトランジスタの製造方法を説明するための図（縦断面図）である。
図１に示すトランジスタ（本発明のトランジスタ）１は、有機半導体層と、２つのゲート電極とを備えたトランジスタである。
このトランジスタ１は、第１のゲート電極を兼ねる基板１０と、基板１０上に設けられた第１のゲート絶縁層２０および第１の中間層３０と、第１の中間層３０上に設けられた有機半導体層４０と、有機半導体層４０上に、互いに分離して設けられたソース電極５０およびドレイン電極６０と、各電極５０、６０上および有機半導体層４０上にわたって設けられた第２のゲート絶縁層８０と、第２のゲート絶縁層８０上に設けられた第２のゲート電極９０とを有する。以下、トランジスタ１の各部の構成について、順次説明する。
基板１０は、トランジスタ１を構成する各層（各部）を支持するとともに、それ自身が導電性を有し、第１のゲート電極として機能するものである。
基板１０には、例えば、ｎ型またはｐ型のシリコン基板、ガリウム砒素基板のような化合物半導体基板、金属基板等が挙げられる。
なお、本実施形態では、基板１０が、トランジスタ１を構成する各部を支持する基板の機能と、第１のゲート電極としての機能とを併せ持っているが、これらの機能は、個々の部材により実現されてもよい。
例えば、基板１０は、絶縁性基板と、この絶縁性基板上に設けられ、導電性を有する導電層とにより代替することもできる。
この場合、絶縁性基板としては、例えば、ガラス基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）、ポリイミド（ＰＩ）等で構成されるプラスチック基板（樹脂基板）等を用いることができる。
また、導電層を構成する材料としては、導電性を有する材料であればよく、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｎｉ、Ｃｒ、Ｔｉ、Ｔａ、Ａｌ、Ｃａまたはこれらを含む合金のような金属材料、導電性有機材料、ポリシリコン等が挙げられる。
なお、基板１０の平均厚さは、特に限定されないが、０．５〜５００μｍ程度であるのが好ましく、１０〜３００μｍ程度であるのがより好ましい。
このような基板１０上には、第１のゲート絶縁層２０が設けられている。
第１のゲート絶縁層２０は、後述するソース電極５０およびドレイン電極６０に対して、第１のゲート電極（基板１０）を絶縁するものである。
第１のゲート絶縁層２０の構成材料としては、公知の絶縁体材料であれば、種類は特に限定されるものではなく、有機材料、無機材料のいずれも使用可能である。
有機材料としては、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート、ポリビニルフェノール等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
一方、無機材料としては、シリカ、窒化珪素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
第１のゲート絶縁層２０の平均厚さは、特に限定されないが、１０〜５０００ｎｍ程度であるのが好ましく、１００〜２０００ｎｍ程度であるのがより好ましい。第１のゲート絶縁層２０の厚さを前記範囲とすることにより、ソース電極５０およびドレイン電極６０と第１のゲート電極（基板１０）とを確実に絶縁しつつ、トランジスタ１の動作電圧を低くすることができる。
なお、第１のゲート絶縁層２０は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
第１のゲート絶縁層２０上には、第１の中間層３０が設けられている。
この第１の中間層３０は、有機材料で構成されている。第１の中間層３０が有機材料で構成されていることにより、有機半導体層４０に対して、イオン拡散等の悪影響を及ぼすのを防止するとともに、前記アンバイポーラ特性を確実に付与することができる。
また、この有機材料は、特に限定されないが、ベンゾシクロブテン（ＢＣＢ）、オクタデシルトリクロロシラン（ＯＴＳ）またはヘキサメチルジシラザン（ＨＭＤＳ）を含むものが好ましい。これらの有機材料は、有機半導体層４０に対して、有機半導体層４０に対して、イオン拡散等の悪影響を及ぼすのを特に確実に防止するとともに、特に顕著なアンバイポーラ特性を付与することができる。
第１の中間層３０の平均厚さは、特に限定されないが、５〜２００ｎｍ程度であるのが好ましく、１０〜１５０ｎｍ程度であるのがより好ましい。第１の中間層３０の厚さを前記範囲内とすることにより、第１の中間層３０による前記作用を確実に発揮させつつ、第１のゲート電極が発生させる電界を、有機半導体層４０に対して確実に付与することができる。その結果、有機半導体層４０に対して、アンバイポーラ特性を確実に付与することができる。
なお、第１の中間層３０については、後に詳述する。
第１の中間層３０上には、有機半導体層４０が設けられている。
有機半導体層４０は、有機半導体材料（半導体的な電気伝導を示す有機材料）を主材料として構成されている。
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリアルキルチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料（共役系高分子材料）、フタロシアニンのような各種金属錯体、Ｃ６０、Ｃ８２、ディスプロシウム（Ｄｙ）を内包したＣ８２のような各種フラーレン類、各種カーボンナノチューブ類等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料（共役系高分子材料）を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。
高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。また、このうち、空気中で酸化され難く、安定であること等の理由から、高分子の有機半導体材料（共役系高分子材料）としては、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体、ポリアリールアミンまたはこれらの誘導体のうちの少なくとも１種を主成分とするものを用いるのが特に好ましい。
また、高分子の有機半導体材料を主材料として構成される有機半導体層４０は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。
有機半導体層４０の平均厚さは、１〜２００ｎｍ程度であるのが好ましく、１０〜１００ｎｍ程度であるのがより好ましい。
なお、有機半導体層４０は、２種類以上の有機半導体材料で構成されていてもよいが、単一の有機半導体材料で構成されているのが好ましい。これにより、有機半導体層４０の製造工程が簡素化され、トランジスタ１を、容易に、かつ低コストで製造することができる。
有機半導体層４０上には、ソース電極５０およびドレイン電極６０が、チャネル長Ｌ方向に沿って、所定距離離間して併設されている。
これらのソース電極５０およびドレイン電極６０の構成材料としては、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕまたはこれらを含む合金等の金属材料が挙げられ、チャネル領域を移動するキャリアに応じて適宜選択するのが好ましい。
例えば、チャネル領域をホールが移動するｐチャネル薄膜トランジスタの場合には、仕事関数が比較的大きいＰｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｃｕまたはこれら金属を含む合金を使用するのが好ましい。
また、ソース電極５０およびドレイン電極６０の構成材料としては、前記の金属材料の他、ＩＴＯ、ＦＴＯ、ＡＴＯ、ＳｎＯ２等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）のようなポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
なお、前記導電性高分子材料は、通常、塩化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸のようなポリマー等がドープされ、導電性を付与された状態で用いられる。
ソース電極５０およびドレイン電極６０の平均厚さは、特に限定されないが、それぞれ、３０〜３００ｎｍ程度であるのが好ましく、５０〜１５０ｎｍ程度であるのがより好ましい。
ソース電極５０とドレイン電極６０との間の距離（離間距離）、すなわち、チャネル長Ｌは、２〜３０μｍ程度であるのが好ましく、５〜２０μｍ程度であるのがより好ましい。チャネル長Ｌを前記下限値より小さくすると、得られたトランジスタ１同士でチャネル長に誤差が生じ、特性（トランジスタ特性）がばらつくおそれがある。一方、チャネル長Ｌを前記上限値より大きくすると、しきい値電圧の絶対値が大きくなるとともに、ドレイン電流の値が小さくなり、トランジスタ１の特性が不十分となるおそれがある。
また、チャネル長Ｌに直交する方向のチャネル幅は、０．１〜５ｍｍ程度であるのが好ましく、０．５〜３ｍｍ程度であるのがより好ましい。チャネル幅を前記下限値より小さくすると、ドレイン電流の値が小さくなり、トランジスタ１の特性が不十分となるおそれがある。一方、チャネル幅を前記上限値より大きくすると、トランジスタ１が大型化してしまうとともに、寄生容量の増大や、第１のゲート絶縁層２０を介した第１のゲート電極（基板１０）へのリーク電流（ゲートリーク電流）、および、後述する第２のゲート絶縁層８０を介した第２のゲート電極９０へのリーク電流の増大を招くおそれがある。
有機半導体層４０上には、ソース電極５０とドレイン電極６０との間、および、これらのソース電極５０およびドレイン電極６０の一部を覆うように、第２のゲート絶縁層８０が設けられている。
この第２のゲート絶縁層８０は、ソース電極５０およびドレイン電極６０に対して第２のゲート電極９０を絶縁するものである。
第２のゲート絶縁層８０の構成材料としては、公知の絶縁体材料であれば、種類は特に限定されるものではなく、前述の第１のゲート絶縁層２０の構成材料と同様の材料が使用可能である。
第２のゲート絶縁層８０の平均厚さは、特に限定されないが、１０〜５０００ｎｍ程度であるのが好ましく、１００〜２０００ｎｍ程度であるのがより好ましい。第２のゲート絶縁層８０の厚さを前記範囲とすることにより、ソース電極５０およびドレイン電極６０と第２のゲート電極９０とを確実に絶縁しつつ、トランジスタ１の動作電圧を低くすることができる。
なお、第２のゲート絶縁層８０は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
第２のゲート絶縁層８０上には、第１のゲート電極（基板１０）と互いに電気的に独立した第２のゲート電極９０が設けられている。
第２のゲート電極９０の構成材料としては、前記ソース電極５０および前記ドレイン電極６０で挙げたものと同様のものを用いることができる。
第２のゲート電極９０の平均厚さは、特に限定されないが、０．１〜５０００ｎｍ程度であるのが好ましく、１〜５０００ｎｍ程度であるのがより好ましく、１０〜５０００ｎｍ程度であるのがさらに好ましい。
このようなトランジスタ１において、第１のゲート電極（基板１０）および第２のゲート電極９０にそれぞれ印加される電圧（電位）を変化させることにより、ソース電極５０とドレイン電極６０との間に流れる電流量が制御される。
すなわち、第１のゲート電極および第２のゲート電極９０に電圧が印加されていないＯＦＦ状態では、ソース電極５０とドレイン電極６０との間に電圧を印加しても、有機半導体層４０中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、第１のゲート電極または第２のゲート電極９０に電圧が印加されているＯＮ状態では、有機半導体層４０の第１のゲート絶縁層２０に面した部分、または、第２のゲート絶縁層８０に面した部分に可動電荷（キャリア）が誘起され、チャネル領域が形成される。この状態でソース電極５０とドレイン電極６０との間に電圧を印加すると、チャネル領域を通って電流が流れる。
ここで、本実施形態にかかるトランジスタ１では、前述したように、第１のゲート絶縁層２０と有機半導体層４０との間に、第１の中間層３０が設けられている。
この第１の中間層３０は、有機半導体層４０のうち、第１の中間層３０に接する部分、すなわち、図１に示す有機半導体層４０の下側部分４０ａに、アンバイポーラ(ambipolar)特性を付与するものである。
ここで、アンバイポーラ特性とは、主に有機半導体の研究分野で定義されている用語であり、キャリアとしてホールが注入されるとｐ型の特性を示し、キャリアとして電子が注入されるとｎ型の特性を示す性質のことを言う。
なお、本発明においては、例えば、有機半導体層４０が、本来、アンバイポーラ特性を有しているものの、通常の使用形態ではこのアンバイポーラ特性を発現しない場合に、第１の中間層３０を設けることで、この有機半導体層４０が通常の使用形態であってもアンバイポーラ特性を発現する場合にも、アンバイポーラ特性が付与されたものと規定する。
トランジスタ１が、このような第１の中間層３０を備えていることにより、有機半導体層４０は、この材料本来の特性を示す部分４０ｂと、アンバイポーラ特性を示す部分４０ａとを有するものとなる。
なお、第１の中間層３０が奏する上記のような作用は、いかなるメカニズムで発現するのか不明であるが、第１の中間層３０の電気的な特性が、有機半導体層４０中のキャリアの移動性に影響を及ぼしていることが推察される。
ところで、このアンバイポーラ特性を示す部分４０ａでは、第１の中間層３０の構成材料を適宜設定することにより、この部分の特性をｐ型半導体とｎ型半導体との間で選択的に制御したり、キャリア移動度やしきい値電圧を調整したりすることが可能である。例えば、有機半導体層４０のうち、第１の中間層３０に接する部分（第１のゲート絶縁層２０側に面する部分）４０ａのキャリアの極性が、有機半導体層４０を構成する有機半導体材料のキャリアの特性と異なるものになるよう、第１の中間層３０の構成材料を設定することにより、有機半導体層４０は、図１（ｂ）に示すように、ｐ型半導体の特性を示す部分４０ｐと、ｎ型半導体の特性を示す部分４０ｎとを有するものとなる。
かかる有機半導体層４０を備えたトランジスタ１は、キャリアの極性が異なる２つのチャネル領域を有していることから、このトランジスタ１を組み合わせた回路において、設計の自由度を高めることができる。
また、比較的多くの種類が知られているｐ型の有機半導体材料を用いて、有機半導体層４０の一部にｎ型半導体の特性を発現させることができる。すなわち、種類の少ないｎ型の有機半導体材料を用いることなく、擬似的にｎ型半導体を得ることができる。ｎ型半導体では、ｐ型半導体に比べ、キャリアの移動度が高いことから、入手し易いｐ型の有機半導体材料を用いて、より高速での駆動が可能なトランジスタ１や回路を得ることができる。
本実施形態では、一例として、有機半導体層４０を構成する有機半導体材料として、ｐ型半導体であるフルオレン−ビチオフェン共重合体（Ｆ８Ｔ２）を用い、第１の中間層３０の構成材料として、ベンゾシクロブテンを用いた場合について説明する。この場合、有機半導体層４０の第１の中間層３０に接する部分４０ａに、ｎ型半導体の特性が発現する。これにより、有機半導体層４０は、ｐ型半導体とｎ型半導体とが併存したものとなる。
また、図１に示すトランジスタ１は、互いに電気的に独立した第１のゲート電極（基板１０）と第２のゲート電極９０とを有している。このため、トランジスタ１では、有機半導体層４０のｐ型半導体の特性を示す部分４０ｐのキャリア移動の制御と、ｎ型半導体の特性を示す部分４０ｎのキャリア移動の制御とを、独立して行うことができる。したがって、トランジスタ１は、互いに独立して制御可能で、キャリアの極性が異なる２つのチャネル領域を備えたものとなる。
このように、トランジスタ１は、第１の中間層３０の条件を適宜設定することにより、キャリア移動度の異なる２つのチャネル領域を備え、容易かつ低コストで製造可能なものになる。このため、トランジスタ１を組み合わせた回路の高性能化、小型化、低コスト化等に寄与することができる。
具体的には、動作性能の異なる複数の擬似的なトランジスタのうち、メモリー等の速いスイッチング速度を必要とする回路を制御する際には、動作速度の速いチャネル領域を使用し、速いスイッチング速度を必要としない回路を制御する際には、動作速度の遅いチャネル領域を使用すればよい。
また、ゲート電極が複数個設けられているため、ゲート電極に電流を流すことによる発熱量の増大を防止しつつ、ゲート電極全体に流すことができる電流量の増大を図ることができる。これにより、トランジスタ１のトランジスタ特性を高めることができる。また、電流量を増やす必要がなければ、ゲート電極１つあたりの電流量を減らすことができる。これにより、ゲート電極における発熱量の減少を図ることができる。
また、図１に示すトランジスタ１では、第１のゲート電極（基板１０）と第２のゲート電極９０とが、有機半導体層４０を介して対向配置されているので、有機半導体層４０に生成される２つのチャネル領域を、独立して制御し易くなるという利点も有する。
次に、このようなトランジスタ１を製造する方法について説明する。
図１に示すトランジスタ１の製造方法は、基板１０上に第１のゲート絶縁層２０を形成する工程と、第１のゲート絶縁層２０上に第１の中間層３０を形成する工程と、第１の中間層３０上に有機半導体層４０と、有機半導体層４０上にソース電極５０およびドレイン電極６０を形成する工程と、有機半導体層４０上のソース電極５０とドレイン電極６０との間、およびこれらの電極５０、６０の一部を覆うように、第２のゲート絶縁層８０を形成する工程と、第２のゲート絶縁層８０上に第２のゲート電極９０を形成する工程とを有する。以下、各工程について順次説明する。
［１］まず、基板１０上に第１のゲート絶縁層２０を形成する（図２（ａ）参照）。
例えば、基板１０がシリコン基板で構成されている場合、熱酸化法により、基板１０上にシリカ（ＳｉＯ２）で構成された第１のゲート絶縁層２０を形成することができる。
また、第１のゲート絶縁層２０を無機材料で構成する場合、第１のゲート絶縁層２０は、例えば、ＣＶＤ法、ＳＯＧ法により形成することができる。また、原材料にポリシラザンを用いることにより、第１のゲート絶縁層２０として、シリカ膜、窒化珪素膜を湿式プロセスで成膜することが可能となる。
また、第１のゲート絶縁層２０を有機高分子材料で構成する場合、第１のゲート絶縁層２０は、有機高分子材料またはその前駆体を含む溶液を、基板１０上に塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば、加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。
有機高分子材料またはその前駆体を含む溶液を、基板１０上へ塗布（供給）する方法としては、例えば、スピンコート法やディップコート法のような塗布法、インクジェット印刷法（液滴吐出法）やスクリーン印刷法のような印刷法等が挙げられる。
［２］次に、図２（ｂ）に示すように、第１のゲート絶縁層２０上に、第１の中間層３０を形成する。
第１の中間層３０は、例えば、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、真空蒸着法のような気相成膜法、第１の中間層３０の構成材料またはその前駆体を含む溶液を、第１のゲート絶縁層２０上に供給した後、必要に応じて、この塗膜に対して前述の後処理を施す液相成膜法等により形成することができる。また、第１の中間層３０を形成すべき領域に開口したマスクを介して、蒸着法等による成膜を行うこと（マスク蒸着法）により、第１の中間層３０の成膜とパターニングとを同時に行うようにしてもよい。
この第１の中間層３０は、前述したように、有機半導体層４０の第１の中間層３０に接する部分に、アンバイポーラ特性を付与することができるので、単一の有機半導体材料で構成された有機半導体層４０において、キャリアの極性が異なる２つのチャネル部を形成することができる。
［３］次に、図２（ｃ）に示すように、第１の中間層３０上に、有機半導体層４０を形成する。
例えば、有機半導体層４０を有機高分子材料で構成する場合、有機半導体層４０は、有機高分子材料またはその前駆体を含有する液状材料を、第１の中間層３０上に供給した後、必要に応じて、この塗膜に対して前述の後処理を施す液相成膜法等により形成することができる。
また、有機半導体層４０を有機低分子材料で構成する場合、有機半導体層４０は、真空蒸着法、分子線蒸着法（ＭＢＥ法）のような気相成膜法等により形成することができる。
［４］次に、図２（ｄ）に示すように、有機半導体層４０上に、ソース電極５０およびドレイン電極６０を形成する。
ソース電極５０およびドレイン電極６０は、それぞれ、前述したマスク蒸着法により形成することができる。
［５］次に、図３（ｅ）に示すように、ソース電極５０およびドレイン電極６０上と、有機半導体層４０上とにわたって設けられた第２のゲート絶縁層８０を形成する。
本実施形態では、第２のゲート電極９０上（図３（ｅ）では、第２のゲート電極９０の下面側）に、第２のゲート絶縁層８０を形成する。
この第２のゲート絶縁層８０は、前述の第１のゲート絶縁層２０と同様にして形成することができる。
［６］次に、図３（ｆ）に示すように、第２のゲート絶縁層８０を形成した第２のゲート電極９０を、第２のゲート絶縁層８０が、有機半導体層４０、ソース電極５０およびドレイン電極６０の各上面に接するように、前記工程［４］で得られた中間品に貼り付ける。
この貼り付けの方法は、特に限定されず、例えば、界面に接着剤等を介して貼り付けるようにしてもよく、有機半導体層４０、ソース電極５０およびドレイン電極６０に対して、第２のゲート絶縁層８０を圧着するようにしてもよい。
以上のような工程を経て、図１に示すトランジスタ１が得られる。
＜第２実施形態＞
次に、本発明のトランジスタの第２実施形態について説明する。
図４は、本発明のトランジスタの第２実施形態を示す概略図である。
以下、第２実施形態にかかるトランジスタについて説明するが、前記第１実施形態にかかるトランジスタとの相違点を中心に説明し、同様の事項については、その説明を省略する。
本実施形態にかかるトランジスタ１は、第２の中間層７０を有する以外は、前記第１実施形態と同様である。
すなわち、図４に示すトランジスタ１は、有機半導体層４０と第２のゲート絶縁層８０との間に、第２の中間層７０を有する。
この第２の中間層７０も、第１の中間層３０と同様に、有機半導体層４０のうち、第２の中間層７０に接する部分、すなわち、図４に示す有機半導体層４０の上側部分に、アンバイポーラ特性を付与するものである。
したがって、図４に示す有機半導体層４０には、その上側部分と下側部分の双方において、アンバイポーラ特性が発現することとなる。このような有機半導体層４０を備えたトランジスタ１は、より汎用性の高いものとなる。
ここで、第１の中間層３０の条件と、第２の中間層７０の条件とを異ならせることにより、有機半導体層４０のうち、第１の中間層３０に接する部分（第１のゲート絶縁層２０側に面する部分）のアンバイポーラ特性と、第２の中間層７０に接する部分（第２のゲート絶縁層８０側に面する部分）のアンバイポーラ特性とが、異なったものとなる。すなわち、第１の中間層３０の条件と第２の中間層７０の条件との組み合わせを適宜設定することにより、前記各部分のキャリアが互いに異なるようにしたり、キャリア移動度やしきい値電圧を調整したりすることができる。
このような各中間層３０、７０の条件には、例えば、構成材料、膜厚、表面状態等が挙げられるが、特に構成材料が有効に作用する。各中間層３０、７０の間で構成材料を異ならせることにより、前記各部分のアンバイポーラ特性をより確実に調整することができる。
例えば、有機半導体層４０をｐ型の有機半導体材料で構成した場合、各中間層３０、７０の間で構成材料を異ならせることにより、その一部にｎ型半導体の特性を発現させることができる。すなわち、ｐ型半導体の一部に、擬似的にｎ型半導体を形成することができる。前述したように、ｎ型半導体では、ｐ型半導体に比べ、キャリアの移動度が高いことから、より高速での駆動が可能なトランジスタ１や、このトランジスタ１を用いた回路を得ることができる。
このような第２の中間層７０の構成材料には、前述の第１の中間層３０と同様の材料を用いることができる。
具体的には、有機半導体層４０を構成する有機半導体材料として、例えば、ｐ型半導体であるフルオレン−ビチオフェン共重合体（Ｆ８Ｔ２）を用い、第１の中間層３０の構成材料としてベンゾシクロブテンを用い、第２の中間層７０の構成材料として、オクタデシルトリクロロシランまたはヘキサメチルジシランを用いた場合、図４に示す有機半導体層４０の下側部分にｎ型半導体の特性が発現し、上側部分にはｐ型半導体の特性が得られる。
また、かかる構成によれば、有機半導体層４０の上側部分におけるキャリア移動度やしきい値電圧等のトランジスタ特性を、材料本来のものから変化させることができる。例えば、第２の中間層７０の構成材料としてオクタデシルトリクロロシランを用いた場合、有機半導体層４０の上側部分におけるしきい値電圧を下げることができる。
このような第２実施形態にかかるトランジスタ１においても、前記第１実施形態と同様の作用・効果が得られる。
＜第３実施形態＞
次に、本発明のトランジスタの第３実施形態について説明する。
図５は、本発明のトランジスタの第３実施形態を示す概略図である。
以下、第３実施形態にかかるトランジスタについて説明するが、前記第１実施形態にかかるトランジスタとの相違点を中心に説明し、同様の事項については、その説明を省略する。
本実施形態にかかるトランジスタ１は、ソース電極５０およびドレイン電極６０の構成がそれぞれ異なる以外は、前記第１実施形態と同様である。
図５に示すトランジスタ１は、ソース電極５０およびドレイン電極６０が、それぞれ３層の積層体で構成されている。このように、ソース電極５０およびドレイン電極６０が、複数層の積層体で構成されていることにより、各電極５０、６０が有機半導体層４０に注入するキャリアの極性に応じて、積層体の各層の構成材料としてキャリアの注入効率の高い材料を適宜選択することが可能となる。これにより、各電極５０、６０によるキャリアの注入効率が向上し、トランジスタ特性の向上を図ることができる。
また、ソース電極５０およびドレイン電極６０は、それぞれ有機半導体層４０の内部に設けられている。なお、本実施形態では、有機半導体層４０が、下層４１と、下層４１上に設けられた上層４２とで構成されている。そして、ソース電極５０とドレイン電極６０とが、これらの下層４１と上層４２の間に配置されているため、結果として、各電極５０、６０が有機半導体層４０の内部に配置されていることとなる。また、下層４１と上層４２とは、同じ有機半導体材料で構成されている。
本実施形態では、前記第１実施形態と同様に、有機半導体層４０を構成する有機半導体材料として、ｐ型半導体であるフルオレン−ビチオフェン共重合体（Ｆ８Ｔ２）を用い、第１の中間層３０の構成材料として、ベンゾシクロブテンを用いた場合について説明する。この場合、有機半導体層４０の第１の中間層３０に接する部分、すなわち、図４に示す下層４１に、ｎ型半導体の特性が発現する。これにより、有機半導体層４０は、ｎ型半導体の特性を示す下層４１と、ｐ型半導体の特性を示す上層４２とを有することとなる。なお、ｎ型半導体の特性を示す部分とｐ型半導体の特性を示す部分との境界は、必ずしも下層４１と上層４２との界面と一致していなくてもよく、例えば、前記境界が下層４１側に位置していてもよく、上層４２側に位置していてもよい。
ソース電極５０は、図５の下方から順に積層された第１の層５１、第２の層５２および第３の層５３の積層体で構成されている。
本実施形態では、この積層体の各層のうち、有機半導体層４０の下層４１に最も近い層、すなわち、図５に示す第１の層５１は、その他の層、すなわち、図５に示す第２の層５２および第３の層５３よりも仕事関数が浅い材料で構成されている。一方、積層体の各層のうち、有機半導体層４０の上層４２に最も近い層、すなわち、図５に示す第３の層５３は、その他の層、すなわち、図５に示す第１の層５１および第２の層５２よりも仕事関数が深い材料で構成されている。なお、仕事関数が深いとは、仕事関数が大きく、電子を取り出すのに必要なエネルギーが大きいことを指し、仕事関数が浅いとは、その反対であることを指す。仕事関数が深い材料は、電子の注入効率が高く、仕事関数が浅い材料は、ホールの注入効率が高いという特徴を示す。
また、ドレイン電極６０は、図５の下方から順に積層された第１の層６１、第２の層６２および第３の層６３の積層体で構成されている。
本実施形態では、この積層体の各層のうち、有機半導体層４０の下層４１に最も近い層、すなわち、図５に示す第１の層６１は、その他の層、すなわち、図５に示す第２の層６２および第３の層６３よりも仕事関数が浅い材料で構成されている。一方、積層体の各層のうち、有機半導体層４０の上層４２に最も近い層、すなわち、図５に示す第３の層６３は、その他の層、すなわち、図５に示す第１の層６１および第２の層６２よりも仕事関数が深い材料で構成されている。
したがって、他の層５２、５３よりも仕事関数が浅い材料で構成された第１の層５１が、電子をキャリアとするｎ型半導体の特性を示す部分に隣接していることにより、この部分に対して効率よく電子を注入することができる。すなわち、本実施形態では、有機半導体層４０の下層４１に対して効率よく電子を注入することができる。一方、第３の層５３が、他の層５１、５２よりも仕事関数が深い材料で構成されていて、ホールをキャリアとするｐ型半導体の特性を示す部分に隣接していることにより、この部分に対して効率よくホールを注入することができる。すなわち、本実施形態では、有機半導体層４０の上層４２に対して効率よくホールを注入することができる。
このようなソース電極５０およびドレイン電極６０では、例えば、それぞれの第１の層５１、６１をＣａで構成した場合、それぞれの第３の層５３、６３をＡｕで構成するのが好ましい。これにより、上記のような作用・効果が確実に得られる。また、この場合、それぞれの第２の層５２、６２をＡｌで構成するのが好ましい。前述したＣａは、活性が高く劣化し易いが、各第２の層５２、６２をＡｌで構成したことにより、Ｃａの劣化を防止することができる。
ソース電極５０およびドレイン電極６０が有する各層の平均厚さは、特に限定されないが、それぞれ、２〜１００ｎｍ程度であるのが好ましく、５〜３０ｎｍ程度であるのがより好ましい。
このようなトランジスタ１は、有機半導体層４０に対するキャリアの注入効率が特に高くなり、トランジスタ特性のさらなる向上を図ることができる。
以上のような第３実施形態にかかるトランジスタ１においても、前記第１実施形態および前記第２実施形態と同様の作用・効果が得られる。
なお、以上のような各実施形態にかかるトランジスタは、例えば、有機発光トランジスタ（有機発光ＦＥＴ）に応用することが可能である。
すなわち、上記の各実施形態のように、アンバイポーラ特性を示す有機半導体層に、ホールと電子とを注入した後、これらのホールと電子とを結合させることにより、これらが再結合を起こして発光する。かかる機構により、発光素子として機能する有機発光トランジスタが得られる。
このような有機発光トランジスタは、通常、入手が困難なアンバイポーラ特性を示す有機半導体材料を用いる必要があるが、本発明によれば、入手が容易なユニポーラ特性を示す有機半導体材料を用いて、上記の有機発光トランジスタを実現することができる。したがって、材料の選択の幅が広がることとなり、特性に優れた有機半導体材料を用いることができ、トランジスタ特性および発光性能に優れた安価な有機発光トランジスタを得ることができる。
＜トランジスタ回路および電気光学装置＞
次に、前述したようなトランジスタ１を備えるアクティブマトリクス装置（本発明のトランジスタ回路）が組み込まれた本発明の電気光学装置について、電気泳動表示装置を一例に説明する。
図６は、電気泳動表示装置の実施形態を示す縦断面図、図７は、図６に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブロック図である。
図６に示す電気泳動表示装置２００は、基板５００上に設けられたアクティブマトリクス装置と、このアクティブマトリクス装置に電気的に接続された電気泳動表示部４００とで構成されている。
図７に示すように、アクティブマトリクス装置３００は、互いに直交する複数のデータ線３０１と、複数の走査線３０２と、これらのデータ線３０１と走査線３０２との各交点付近に設けられた薄膜トランジスタ１とを有している。
そして、薄膜トランジスタ１が有するゲート電極は走査線３０２に、ソース電極はデータ線３０１に、ドレイン電極は後述する画素電極（個別電極）４０１に、それぞれ接続されている。
図６に示すように、電気泳動表示部４００は、基板５００上に、順次積層された、画素電極４０１と、マイクロカプセル４０２と、透明電極（共通電極）４０３および透明基板４０４とを有している。
そして、マイクロカプセル４０２がバインダ材４０５により、画素電極４０１と透明電極４０３との間に固定されている。
画素電極４０１は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されている。
各カプセル４０２内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色（色相）の異なる２種の電気泳動粒子４２１、４２２を含む電気泳動分散液４２０が封入されている。
このような電気泳動表示装置２００では、１本あるいは複数本の走査線３０２に選択信号（選択電圧）を供給すると、この選択信号（選択電圧）が供給された走査線３０２に接続されている薄膜トランジスタ１がＯＮとなる。
これにより、かかる薄膜トランジスタ１に接続されているデータ線３０１と画素電極４０１とは、実質的に導通する。このとき、データ線３０１に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極４０１に供給される。
これにより、画素電極４０１と透明電極４０３との間に電界が生じ、この電界の方向、強さ、電気泳動粒子４２１、４２２の特性等に応じて、電気泳動粒子４２１、４２２は、いずれかの電極に向かって電気泳動する。
一方、この状態から、走査線３０２への選択信号（選択電圧）の供給を停止すると、薄膜トランジスタ１はＯＦＦとなり、かかる薄膜トランジスタ１に接続されているデータ線３０１と画素電極４０１とは非導通状態となる。
したがって、走査線３０２への選択信号の供給および停止、あるいは、データ線３０１へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置２００の表示面側（透明基板４０４側）に、所望の画像（情報）を表示させることができる。
特に、本実施形態にかかる電気泳動表示装置２００では、電気泳動粒子４２１、４２２の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態にかかる電気泳動表示装置２００は、アクティブマトリクス装置３００を有することにより、特定の走査線３０２に接続された薄膜トランジスタ１を選択的かつ確実にＯＮ／ＯＦＦすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高品位の画像（情報）を得ることができる。
また、本実施形態にかかる電気泳動表示装置２００は、低い駆動電圧で作動するため、省電力化が可能である。
なお、前述したような薄膜トランジスタ１を備えるアクティブマトリクス装置が組み込まれた電気光学装置は、このような電気泳動表示装置２００への適用に限定されるものではなく、例えば、液晶装置、有機または無機ＥＬ装置等の表示装置、あるいは発光装置に適用することもできる。
また、前記各実施形態では、それぞれ、２つのゲート電極を備えたトランジスタについて説明したが、本発明のトランジスタは、３つ以上のゲート電極を備えていてもよい。
＜電子機器＞
このような電気泳動表示装置２００は、各種電子機器に組み込むことができる。以下、電気泳動表示装置２００を備える本発明の電子機器について説明する。
＜＜電子ペーパー＞＞
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図８は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー６００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体６０１と、表示ユニット６０２とを備えている。
このような電子ペーパー６００では、表示ユニット６０２が、前述したような電気泳動表示装置２００で構成されている。
＜＜ディスプレイ＞＞
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図９は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、（ａ）は断面図、（ｂ）は平面図である。
この図に示すディスプレイ８００は、本体部８０１と、この本体部８０１に対して着脱自在に設けられた電子ペーパー６００とを備えている。なお、この電子ペーパー６００は、前述したような構成、すなわち、図８に示す構成と同様のものである。
本体部８０１は、その側部（図中、右側）に電子ペーパー６００を挿入可能な挿入口８０５が形成され、また、内部に二組の搬送ローラ対８０２ａ、８０２ｂが設けられている。電子ペーパー６００を、挿入口８０５を介して本体部８０１内に挿入すると、電子ペーパー６００は、搬送ローラ対８０２ａ、８０２ｂにより挟持された状態で本体部８０１に設置される。
また、本体部８０１の表示面側（下図（ｂ）中、紙面手前側）には、矩形状の孔部８０３が形成され、この孔部８０３には、透明ガラス板８０４が嵌め込まれている。これにより、本体部８０１の外部から、本体部８０１に設置された状態の電子ペーパー６００を視認することができる。すなわち、このディスプレイ８００では、本体部８０１に設置された状態の電子ペーパー６００を、透明ガラス板８０４において視認させることで表示面を構成している。
また、電子ペーパー６００の挿入方向先端部（図中、左側）には、端子部８０６が設けられており、本体部８０１の内部には、電子ペーパー６００を本体部８０１に設置した状態で端子部８０６が接続されるソケット８０７が設けられている。このソケット８０７には、コントローラー８０８と操作部８０９とが電気的に接続されている。
このようなディスプレイ８００では、電子ペーパー６００は、本体部８０１に着脱自在に設置されており、本体部８０１から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ８００では、電子ペーパー６００が、前述したような電気泳動表示装置２００で構成されている。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置２００を適用することが可能である。
以上、本発明のトランジスタ、トランジスタ回路、電気光学装置および電子機器について説明したが、本発明は、これらに限定されるものではない。
例えば、本発明のトランジスタ、トランジスタ回路、電気光学装置および電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
また、本発明のトランジスタの構成は、前記各実施形態のうち、２つ以上を組み合わせた構成であってもよい。
本発明のトランジスタの第１実施形態を示す概略図（図１中（ａ）は縦断面図、（ｂ）は（ａ）の部分拡大図）である。 図１に示すトランジスタの製造方法を説明するための図（縦断面図）である。 図１に示すトランジスタの製造方法を説明するための図（縦断面図）である。 本発明のトランジスタの第２実施形態を示す概略図である。 本発明のトランジスタの第３実施形態を示す概略図である。 電気泳動表示装置の実施形態を示す縦断面図である。 図６に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブロック図である。 本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。 本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。
符号の説明
１……トランジスタ １０……基板（第１のゲート電極） ２０……第１のゲート絶縁層 ３０……第１の中間層 ４０……有機半導体層 ４０ａ、４０ｂ……部分 ４０ｐ……ｐ型半導体の特性を示す部分 ４０ｎ……ｎ型半導体の特性を示す部分 ４１……下層 ４２……上層 ５０……ソース電極 ５１……第１の層 ５２……第２の層 ５３……第３の層 ６０……ドレイン電極 ６１……第１の層 ６２……第２の層 ６３……第３の層 ７０……第２の中間層 ８０……第２のゲート絶縁層 ９０……第２のゲート電極 ２００……電気泳動表示装置 ３００……アクティブマトリクス装置 ３０１……データ線 ３０２……走査線 ４００……電気泳動表示部 ４０１……画素電極 ４０２……マイクロカプセル ４２０……電気泳動分散液 ４２１、４２２……電気泳動粒子 ４０３……透明電極 ４０４……透明基板 ４０５……バインダ材 ５００……基板 ６００……電子ペーパー ６０１……本体 ６０２……表示ユニット ８００……ディスプレイ ８０１……本体部 ８０２ａ、８０２ｂ……搬送ローラ対 ８０３……孔部 ８０４……透明ガラス板 ８０５……挿入口 ８０６……端子部 ８０７……ソケット ８０８……コントローラー ８０９……操作部

Claims (12)

  1. 第１のゲート電極と、
    第２のゲート電極と、
    前記第１のゲート電極と前記第２のゲート電極との間に位置する第１のゲート絶縁層と、
    前記第１のゲート絶縁層と前記第２のゲート電極との間に位置し、第１の有機材料を含む第１の中間層と、
    前記第１の中間層と前記第２のゲート電極との間に位置する有機半導体層と、
    前記有機半導体層と前記第２のゲート電極との間に位置し、第２の有機材料を含み、前記第１の中間層と条件が異なる第２の中間層と、
    前記第２の中間層と前記第２のゲート電極との間に位置する第２のゲート絶縁層と、
    前記第１の中間層と前記第２の中間層との間に位置し、前記有機半導体層にキャリアを注入するソース電極およびドレイン電極と、を有し、
    前記第１および第２の中間層の作用により、前記有機半導体層の前記第１および第２の中間層に接する部分にアンバイポーラ特性が付与されるものであることを特徴とするトランジスタ。
  2. 第１のゲート電極と、
    第２のゲート電極と、
    前記第１のゲート電極と前記第２のゲート電極との間に位置する第１のゲート絶縁層と、
    前記第１のゲート絶縁層と前記第２のゲート電極との間に位置し、第１の有機材料を含む第１の中間層と、
    前記第１の中間層と前記第２のゲート電極との間に位置する有機半導体層と、
    前記有機半導体層と前記第２のゲート電極との間に位置し、前記第１の有機材料と異なる第２の有機材料を含む第２の中間層と、
    前記第２の中間層と前記第２のゲート電極との間に位置する第２のゲート絶縁層と、
    前記第１の中間層と前記第２の中間層との間に位置し、前記有機半導体層にキャリアを注入するソース電極およびドレイン電極と、を有し、
    前記第１および第２の中間層の作用により、前記有機半導体層の前記第１および第２の中間層に接する部分にアンバイポーラ特性が付与されるものであることを特徴とするトランジスタ。
  3. 前記第１および第２の中間層の平均厚さは、それぞれ、５〜２００ｎｍである請求項１または２に記載のトランジスタ。
  4. 前記第１の有機材料は、ベンゾシクロブテン（ＢＣＢ）、オクタデシルトリクロロシラン（ＯＴＳ）またはヘキサメチルジシラザン（ＨＭＤＳ）を含むものである請求項１ないし３のいずれかに記載のトランジスタ。
  5. 前記有機半導体層のうち、前記第１のゲート絶縁層側に面する部分と、前記第２のゲート絶縁層側に面する部分とで、キャリアの極性が異なる請求項１ないし４のいずれかに記載のトランジスタ。
  6. 前記ソース電極および前記ドレイン電極は、それぞれ、前記有機半導体層の内部に設けられ、かつ、複数の層を積層してなる積層体で構成されている請求項１ないし５のいずれかに記載のトランジスタ。
  7. 前記積層体中の各層のうち、前記有機半導体層のキャリアの極性が正である部分に最も近い層が、その他の層よりも仕事関数が深い材料で構成されている請求項６に記載のトランジスタ。
  8. 前記積層体中の各層のうち、前記有機半導体層のキャリアの極性が負である部分に最も近い層が、その他の層よりも仕事関数が浅い材料で構成されている請求項６または７に記載のトランジスタ。
  9. 前記有機半導体層は、共役系高分子材料で構成されている請求項１ないし８のいずれかに記載のトランジスタ。
  10. 請求項１ないし９のいずれかに記載のトランジスタを備えることを特徴とするトランジスタ回路。
  11. 請求項１０に記載のトランジスタ回路を備えることを特徴とする電気光学装置。
  12. 請求項１１に記載の電気光学装置を備えることを特徴とする電子機器。
JP2007014322A 2007-01-24 2007-01-24 トランジスタ、トランジスタ回路、電気光学装置および電子機器 Expired - Fee Related JP4408903B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007014322A JP4408903B2 (ja) 2007-01-24 2007-01-24 トランジスタ、トランジスタ回路、電気光学装置および電子機器
US12/017,782 US7960720B2 (en) 2007-01-24 2008-01-22 Transistor, transistor circuit, electrooptical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007014322A JP4408903B2 (ja) 2007-01-24 2007-01-24 トランジスタ、トランジスタ回路、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2008182047A JP2008182047A (ja) 2008-08-07
JP4408903B2 true JP4408903B2 (ja) 2010-02-03

Family

ID=39640353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007014322A Expired - Fee Related JP4408903B2 (ja) 2007-01-24 2007-01-24 トランジスタ、トランジスタ回路、電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US7960720B2 (ja)
JP (1) JP4408903B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008136270A1 (ja) * 2007-04-26 2008-11-13 Nec Corporation 表示素子及び電界効果型トランジスタ
JP2010062222A (ja) * 2008-09-01 2010-03-18 Sharp Corp 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法
EP2340576A2 (en) * 2008-10-29 2011-07-06 Koninklijke Philips Electronics N.V. Dual gate field-effect transistor and method of producing a dual gate field-effect transistor
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
US9343707B2 (en) * 2011-07-29 2016-05-17 E.T.C. S.R.L. Electroluminescent organic double gate transistor
ITMI20111445A1 (it) * 2011-07-29 2013-01-30 E T C Srl Transistor organico elettroluminescente a doppio gate
US9147615B2 (en) 2014-02-14 2015-09-29 International Business Machines Corporation Ambipolar synaptic devices
WO2016043233A1 (ja) * 2014-09-16 2016-03-24 国立研究開発法人理化学研究所 有機半導体装置の製造方法、表面処理方法、化合物および有機半導体装置
CN104795496A (zh) * 2015-04-08 2015-07-22 深圳市华星光电技术有限公司 双栅极器件以及双栅极器件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507096A (ja) 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 有機電界効果トランジスタ（ｏｆｅｔ），該有機電界効果トランジスタの製造方法、前記有機電界効果トランジスタから形成される集積回路、及び該集積回路の使用
JP2005079549A (ja) 2003-09-03 2005-03-24 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2005166713A (ja) 2003-11-28 2005-06-23 Sharp Corp 電界効果型トランジスタ
JP4661065B2 (ja) 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
TWI228942B (en) * 2004-03-30 2005-03-01 Au Optronics Corp Active matrix organic electroluminescent device and fabrication method thereof
KR100659054B1 (ko) * 2004-06-23 2006-12-21 삼성에스디아이 주식회사 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법
KR20060104531A (ko) * 2005-03-30 2006-10-09 삼성에스디아이 주식회사 발광표시장치의 제조방법
KR101169079B1 (ko) * 2005-05-13 2012-07-26 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법과, 이를 이용한디스플레이 장치 및 그 제조 방법
KR20070052067A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2007227595A (ja) 2006-02-23 2007-09-06 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20080173866A1 (en) 2008-07-24
US7960720B2 (en) 2011-06-14
JP2008182047A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
US10341475B2 (en) Display unit, method of manufacturing the same, and electronic apparatus
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP4743348B2 (ja) 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
US9214496B2 (en) Transistor, display, and electric apparatus
US8242501B2 (en) Thin film transistor and electronic apparatus
JP4455517B2 (ja) 薄膜トランジスタの製造方法
JP5200443B2 (ja) 有機トランジスタ及びアクティブマトリックス基板
JP2007281188A (ja) トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
US20150179811A1 (en) Thin film transistor and method of manufacturing the same, and display unit and electronic apparatus
KR100719566B1 (ko) 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
WO2014068829A1 (ja) 薄膜トランジスタアレイ
US8552421B2 (en) Organic microelectronic device and fabrication method therefor
WO2016067591A1 (ja) 薄膜トランジスタアレイおよびその製造方法
JP2013115098A (ja) トランジスタ、トランジスタの製造方法、表示装置および電子機器
JP5671911B2 (ja) 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP2008235607A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
JP2008227419A (ja) 半導体装置、半導体回路、電気光学装置および電子機器
JP2008270240A (ja) 半導体装置
JP2004259763A (ja) 電界効果型トランジスタ及び画像表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

R150 Certificate of patent or registration of utility model

Ref document number: 4408903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees