JP4743348B2 - 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置 - Google Patents

薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置 Download PDF

Info

Publication number
JP4743348B2
JP4743348B2 JP2010539967A JP2010539967A JP4743348B2 JP 4743348 B2 JP4743348 B2 JP 4743348B2 JP 2010539967 A JP2010539967 A JP 2010539967A JP 2010539967 A JP2010539967 A JP 2010539967A JP 4743348 B2 JP4743348 B2 JP 4743348B2
Authority
JP
Japan
Prior art keywords
film transistor
electrode
thin film
transistor array
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010539967A
Other languages
English (en)
Other versions
JPWO2010107027A1 (ja
Inventor
亮平 松原
守 石▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2010539967A priority Critical patent/JP4743348B2/ja
Application granted granted Critical
Publication of JP4743348B2 publication Critical patent/JP4743348B2/ja
Publication of JPWO2010107027A1 publication Critical patent/JPWO2010107027A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置に関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系（Ｓｉ系）であるが、フレキシブル化、軽量化、低コスト化などの観点から有機半導体や酸化物半導体を用いたトランジスタの研究が盛んになっている。一般に有機半導体を用いる場合、液体でのプロセスが可能となるため、大面積化、印刷法の適用、プラスチック基板の利用などといった利点が挙げられる（非特許文献１参照）。また、酸化物半導体の一部は低温で成膜可能で、しかも高い移動度を示す特性を有している。酸化物半導体として、例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ材料を用いた電界効果型トランジスタが提案されている（非特許文献２参照）。非特許文献２では、材料にアモルファス酸化物半導体を半導体活性層として用いることで、室温でＰＥＴ基板上にキャリヤ移動度が１０ｃｍ２／Ｖｓ前後の優れた特性を持つ透明電界効果型トランジスタの作製に成功している。
しかしながら、有機半導体のキャリヤ移動度はアモルファスシリコンなどと比較して低いため、例えばディスプレイを駆動する薄膜トランジスタアレイとした場合には、駆動するために必要な電流値を確保するために、比較的大きなトランジスタが必要となる。そのため、ひとつのピクセルに占めるトランジスタの割合が大きくなり、開口率（画素単位に対する表示部の面積比）が小さくなるという問題があった。例えば、図２６及び２７に示す従来の薄膜トランジスタの例では、ソース配線２８から伸びたソース電極２７と、画素電極２５に接続されたドレイン電極２６がくし型に形成され、その間に半導体層１２が形成されている。このため画素電極２５の領域は、ソース電極２７、ドレイン電極２６の形成領域を含む薄膜トランジスタの形成領域の分だけ狭められることから、画素電極２５の面積比（開口率）は小さくなってしまう。
そのため、図２８及び２９に示すように、薄膜トランジスタの上部に層間絶縁膜１５を形成し、その上に上部画素電極２９を形成することで開口率を大きくする方法がある。
酸化物半導体を用いた場合にも、キャリヤ移動度が高いためにトランジスタを小さくすることは出来るが、開口率をより大きくするために上記の方法をとることがある。
Ｓｃｉｅｎｃｅ Ｖｏｌ．２６５，１６８４（１９９４） Ｋ．Ｎｏｍｕｒａ ｅｔ ａｌ．Ｎａｔｕｒｅ，４３２，４８８（２００４）
しかしながら、上述した手法で開口率を向上させる場合、プロセス数の増加に伴いコストも増加する。
また、上部画素電極２９を形成するプロセスとしては、スクリーン印刷法やフォトリソグラフィ法などが用いられるが、これらのプロセスを半導体層の形成後に用いると、薄膜トランジスタの閾値電圧やキャリヤ移動度などの安定性が低下してしまう。
本発明は、開口率が高く、且つ低コストな薄膜トランジスタアレイ及び薄膜トランジスタアレイを用いた画像表示装置を提供する。
本発明の請求項１に係る発明は、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、
前記薄膜トランジスタは、前記ソース配線の領域内に形成され、前記ソース配線及び前記半導体層を覆うようにストライプ状絶縁膜を有していることを特徴とする薄膜トランジスタアレイとしたものである。
本発明の請求項２に係る発明は、ソース配線はその一部に切り欠き部を有し、切り欠き部にドレイン電極が形成され、ソース配線がソース電極を兼ねていることを特徴とする請求項１に記載の薄膜トランジスタアレイとしたものである。
本発明の請求項３に係る発明は、ドレイン電極が、ソース配線の切り欠きに入り込むくし型に形成されていることを特徴とする請求項２に記載の薄膜トランジスタアレイとしたものである。
本発明の請求項４に係る発明は、ドレイン電極がソース配線の領域のほぼ中心線に沿った直線状であり、ソース配線がソース電極を兼ねて形成され、ソース電極がドレイン電極をほぼ囲む形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイとしたものである。
本発明の請求項５に係る発明は、前記ソース配線の切り欠きが長方形であり、該ソース配線領域のほぼ中央線を間隙として、前記ドレイン電極が前記ソース配線の切り欠きを除いた部分と向かい合う形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイとしたものである。
本発明の請求項６に係る発明は、前記半導体層が前記ソース配線領域のほぼ中心線に沿った直線状であることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタアレイとしたものである。
本発明の請求項７に係る発明は、前記半導体層が前記ソース配線と平行であり、かつ複数の画素に連続したストライプ形状であることを特徴とする請求項６に記載の薄膜トランジスタアレイとしたものである。
本発明の請求項８に係る発明は、前記半導体層が有機半導体若しくは酸化物半導体であることを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタアレイとしたものである。
本発明の請求項９に係る発明は、前記ゲート電極と同じ層にキャパシタ電極を有することを特徴とする請求項１乃至８のいずれかに記載の薄膜トランジスタアレイとしたものである。
本発明の請求項１０に係る発明は、請求項１乃至９のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とする画像表示装置としたものである。
本発明によれば、開口率が高く、且つ低コストな薄膜トランジスタアレイ及び薄膜トランジスタアレイを用いた画像表示装置を提供することができる。
本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図１に示す薄膜トランジスタアレイの１画素分を示す概略模式図である。（ｂ）は（ａ）に示すａ−ｂ間の概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイのソース電極相当領域とドレイン電極の構成例を示す概略模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイのゲート及びキャパシタの構成例を示す概略模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図６に示す薄膜トランジスタアレイの１画素を示す概略模式図である。（ｂ）は（ａ）に示すｃ−ｄ間の概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 本発明の実施の形態に係る画像表示装置の一例を示す概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図１０に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図１０に示す薄膜トランジスタアレイの１画素分を示す概略模式図である。（ｃ）は（ｂ）に示すｅ−ｆ間の概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイのソース電極とドレイン電極の構成例を示す概略模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図１３に示す薄膜トランジスタアレイの１画素分を示す概略模式図である。（ｂ）は、（ａ）に示すｇ−ｈ間の概略断面模式図である。 本発明の実施の形態に係る画像表示装置の一例を示す概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図１６に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図１６に示す薄膜トランジスタアレイの１画 素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｉ−ｊ間の概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図１８に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図１８に示す薄膜トランジスタアレイの１画 素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｋ−ｌ間の概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図２０に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図２０に示す薄膜トランジスタアレイの１画 素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｍ−ｎ間の概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図２２に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図２２に示す薄膜トランジスタアレイの１画 素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｏ−ｐ間の概略断面模式図である。 本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図２４に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図２４に示す薄膜トランジスタアレイの１画 素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｑ−ｒ間の概略断面模式図である。 従来の薄膜トランジスタアレイの一例を示す概略模式図である。 （ａ）は、図２６に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図２６に示す薄膜トランジスタアレイの１画 素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｓ−ｔ間の概略断面模式図である。 従来の薄膜トランジスタアレイの一例を示す概略模式図である。 図２８に示すｕ−ｖ間の概略断面模式図である。
以下、本発明の実施の形態を図面参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。
本発明の実施の形態に係る薄膜トランジスタアレイは、例えば図１又は図１０に示されるように基板１０上に形成されたゲート電極２１と、ゲート電極２１上に形成されたゲート絶縁層１１と、ゲート絶縁層１１上に形成されたソース電極２７及び画素電極２５に接続されたドレイン電極２６と、ソース電極２７及びドレイン電極２６の間に形成された半導体層１２とを有する薄膜トランジスタをマトリクス状に配置されている。各薄膜トランジスタは、ゲート電極２１をゲート配線２２に、ソース電極２７をソース配線２８にそれぞれ接続した構成であり、ゲート配線２２とソース配線が直交するように配置されることにより、マトリクス状のアレイとして接続されている。本発明の薄膜トランジスタのチャネル及びドレイン電極２６を薄膜トランジスタアレイのソース配線２８若しくはゲート配線２２の領域内に形成することが望ましい。なお、本発明の実施の形態における薄膜トランジスタの構造としては、各図面に示すボトムゲート・ボトムコンタクト型に特に限定されるものではなく、ボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型など全ての構造に用いることができる。
等幅ストライプ状のソース配線２８領域内にチャネルを形成する場合（図１：第一の実施形態）、ゲート電極２１はゲート配線２２から分岐し、チャネル領域に重ねる。ソース配線２８領域の切り欠き内にドレイン電極２６を配置し、ソース電極２７・ドレイン電極２６間がチャネルとなる。すなわち、ソース配線２８の一部に切り欠き部を設け、ドレイン電極２６をこの切り欠き部に形成することにより、ソース配線２８の一部がソース電極２７を構成することになるため、チャネルをソース配線領域２８Ａ内に形成することができ、ドレイン電極２６に接続される画素電極２５の領域を広く取ることができるから、開口率が高い薄膜トランジスタアレイを実現することができる。
一方、等幅ストライプ状のゲート配線２２領域内にチャネルを形成する場合（図１０：第二の実施形態）、ソース電極２７はソース配線２８から分岐し、ゲート配線２２（兼ゲート電極２１）領域内でドレイン電極２６に近接させる。これにより、上部画素電極を用いることなく開口率が高い薄膜トランジスタアレイを実現することができる。以下、図面に従って本発明の実施の形態に係る薄膜トランジスタアレイを詳細に説明する。
まず本発明の第一の実施形態について説明する。
図１は、本発明の実施の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２（ａ）は、図１に示す薄膜トランジスタアレイの１画素分（Ｓ１領域）を示す概略模式図であり、図２（ｂ）は、図２（ａ）に示すａ−ｂ間の概略断面模式図である。図１では、左側の列の薄膜トランジスタの半導体層１２については、境界線のみを実線で示している。図２以降においても同様に特に断りのない場合には、半導体層は境界線のみあるいは一部のみをハッチングして示す。図１及び２に示すように、本発明の実施の形態に係る薄膜トランジスタアレイは、基板１０上に形成されたゲート電極２１と、ゲート電極２１上に形成されたゲート絶縁層１１と、ゲート絶縁層１１上に形成されたソース電極２７及び画素電極２５に接続されたドレイン電極２６と、ソース電極２７及びドレイン電極２６の間に形成された半導体層１２とを有する薄膜トランジスタをマトリクス状に配置されている。各薄膜トランジスタはゲート電極２１をゲート配線２２に、ソース電極２７をソース配線２８にそれぞれ接続した構成であり、ドレイン電極２６がソース配線領域２８Ａ内に形成されている。
本発明の第一の実施形態においては、ソース配線２８内にドレイン電極２６の形状に対応する切り欠き部が設けられたソース電極相当領域２８Ｂにより、チャネルをソース配線領域２８Ａ内に形成することができる。このためドレイン電極２６に接続される画素電極２５の領域を広く取ることができるから、開口率が高い薄膜トランジスタアレイを実現することができる。
図１の薄膜トランジスタアレイでは、図２（a）に示すように、ソース配線のソース電極相当領域２８Ｂはドレイン電極２６をほぼ囲んだ構造であり、ドレイン電極２６はソース配線領域２８Ａの中心線に沿った直線状である。そしてドレイン電極２６のほぼ中央には画素電極２５とつながる接続電極２５Ａが接続されている。ここで接続電極２５Ａは、画素電極２５から突出した電極領域のうち、ソース配線のソース電極相当領域２８Ｂに対向していない部分を指す。ドレイン電極２６は長方形として示しているが、両端は丸みを帯びていても良い。これにより、ソース配線領域２８Ａ内に薄膜トランジスタを形成することができ、且つソース配線領域２８Ａを比較的細く保つことができる。
図３（ａ）〜（ｅ）は、本発明の第一の実施形態に係る薄膜トランジスタアレイのソース電極相当領域２８Ｂとドレイン電極２６の別の構成例を示している。図３（ａ）〜（ｅ）では、一画素分のソース配線２８（ソース電極相当領域２８Ｂ）、ドレイン電極２６、画素電極２５、接続電極２５A、ゲート電極２１、ゲート配線２２以外は省略している。図２（ａ）では、接続電極２５Ａがドレイン電極２６のほぼ中央につながるＴ字型であるが、図３（ａ）のように、ドレイン電極の端部につながるＬ字型でも良い。
また図３（ｂ）のように、ソース配線２８に長方形の切り欠き部を設け、ドレイン電極２６をソース配線領域２８Ａのほぼ中心線を間隙として、長方形の切り欠きを除いた部分と向かい合う形状としても良い。ソース配線２８はソース電極２７を兼ねることになる。図３（ｂ）の形態は図２（ａ）の形態と比較して、ドレイン電極２６がソース電極２７に囲まれていない点が異なる。ドレイン電極２６のほぼ中央には画素電極２５とつながる接続電極２５Ａが接続されている。ドレイン電極２６は長方形として示しているが、両端は丸みを帯びていても良い。これにより、ソース配線領域２８Ａ内に薄膜トランジスタを形成することができ、且つソース配線２８を比較的細く保つことができる。尚、図３（ｂ）では、接続電極２５Ａがドレイン電極２６のほぼ中央につながるＴ字型であるが、図３（ｃ）のように、ドレイン電極の端部につながるＬ字型でも良い。図３（ｂ）及び（ｃ）の形状では、ゲート電極２１とドレイン電極２６、接続電極２５Ａ、および画素電極２５との重なりを小さくできることから、画素の開口率を大きくすることができ、なおかつソース配線の切り欠き部形状がシンプルで作製しやすい。
また図３（ｄ）のように、ソース配線２８に長方形の切り欠き部を設け、長方形状のドレイン電極２６をソース配線領域２８Ａのほぼ中心線を間隙として、長方形の切り欠きを除いた部分と向かい合う形状としても良い。図３（ｄ）の形態は、図３（ｂ）又は（ｃ）の形態における接続電極２５Ａの幅がドレイン電極２６の長さに等しい場合といえる。ここで、接続電極２５Ａの幅とは、図３（ｂ）における接続電極２５Ａの上下方向（ドレイン電極２６と画素電極２５をつなぐ方向に対して直交する方向）の幅のことであり、ドレイン電極２６の長さとは図５におけるドレイン電極の上下方向（本発明第一の実施形態におけるソース配線方向）の幅のことである。この形状はゲート電極２１とドレイン電極２６および画素電極２５との重なりはやや大きいものの、ソース配線の切り欠き部形状及びドレイン電極２６と接続電極２５Aの形状がシンプルで作製が非常に容易である。
また図３（ｅ）のように、ドレイン電極２６がくし型であり、ドレイン電極のくしに対応する複数の切り欠き部を設けた形状としても良い。ドレイン電極２６をソース配線２８の領域のほぼ中心線に達するくし型形状とする。図３（ｅ）では、くし型形状のドレイン電極２６の歯の各々は長方形として示しているが、先端は丸みを帯びていても良い。このような形状とすることにより、ソース配線２８の領域内に薄膜トランジスタを形成することができ、且つソース配線２８を比較的細く保つことができる。さらに、ドレイン電極のくしの数を増やすことで、チャネル幅を大きくすることもできる。
本発明の第一の実施の形態に係る薄膜トランジスタアレイおいて半導体層１２は、少なくともソース配線のソース電極相当領域２８Ｂとドレイン電極２６とが対向するチャネル領域を覆い、かつ画素電極２５と接触しないようにパターン形成されている必要がある。従って、チャネルをソース配線領域２８Ａ内に形成する本発明の第一の実施の形態に係る薄膜トランジスタアレイおいては、半導体層１２をソース配線領域２８Ａのほぼ中心線に沿った直線状とすることが効率的であり望ましい。
また、半導体層１２は図４のように薄膜トランジスタごとに独立した直線状とすれば、各種の印刷法のように選択的にパターン形成する場合には使用する半導体層材料を少なくすることができる。しかし、製造上の容易さを考慮し、半導体層１２をソース配線方向に平行であり、複数画素に連続したストライプ形状とすることが望ましい。これにより、印刷法などにより半導体層１２を形成する場合において、ドットや矩形パターンと比較してアライメント精度が高く、且つ素子間のばらつきが小さい素子を実現することができる。
本発明の実施の形態において、ゲート電極２１と同じ層にキャパシタ電極２３を有することが望ましい。これにより表示媒体の静電容量のみに頼ることなく安定した電荷保持ができ、画像表示装置を駆動する場合に効果がある。キャパシタ電極２３は、通常図１の形態ようにキャパシタ配線２４に接続されるが、キャパシタ配線なしで隣の行のゲート配線２２に接続されても良い。図５（ａ）及び（ｂ）は、ゲート電極２１が形成された層におけるキャパシタ電極の配置を示している。ゲート電極２１はチャネル領域に重なるように配置され、キャパシタ電極２３は画素電極領域に重なるように配置される。図５（ａ）では、ゲート配線２２とキャパシタ配線２４が平行して形成され、それぞれゲート電極２１及びキャパシタ電極２３が接続している。図５（ｂ）では、上行のゲート配線２２は、下行の領域内に設けられ、下行のキャパシタ電極２３もここに接続されている。したがって、ゲート配線２２は隣の画素電極２５と重ねることができ、画素電極２５を大きくすることができる。
本発明の実施の形態に係る薄膜トランジスタアレイにおいて、半導体層１２の劣化を防ぐために、半導体層を絶縁膜で覆うことが望ましい。
図６は、絶縁層膜としてストライプ状絶縁膜１３を形成した本発明の第一の実施の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図７（ａ）は、図６に示す薄膜トランジスタアレイの１画素分（Ｓ１領域）を示す概略模式図であり、図７（ｂ）は、図７（ａ）に示すｃ−ｄ間の概略断面模式図である。絶縁膜についても一部のみをハッチングし、それ以外は太い実線で境界線のみを示す。図７では、左側の列の薄膜トランジスタの半導体層１２については、境界領域のみを実線で示している。この形態の本発明薄膜トランジスタアレイによれば、ソース配線２８をストライプ状絶縁膜１３で覆っており、半導体層１２をも同時に覆っているため半導体層１２の劣化を防ぐことができ、且つ画像表示装置を駆動する場合にソース配線２８の電圧の影響を抑えることができる。従来のように半導体層１２がソース配線２８やゲート配線２２の領域外に形成されている場合、ソース配線と半導体層を同時に絶縁膜に覆うためには、ソース配線の幅と半導体層の幅を足した幅のストライプ状絶縁膜が必要となるが、本発明の場合、ソース配線領域２８Ａのみを覆えば同時に半導体層１２を覆うことができるため、従来よりも開口率を大きくとることができる。
図８は、絶縁層膜としてソース配線２８とゲート配線２２を覆う格子状絶縁膜１４を形成した本発明の第一の実施の形態に係る薄膜トランジスタアレイを示す概略模式図である。これにより、ソース配線２８をストライプ状絶縁膜１３で覆っており、半導体層１２をも同時に覆っているため半導体層１２の劣化を防ぐことができ、且つ画像表示装置を駆動する場合にソース配線２８およびゲート配線２２の電圧の影響を抑えることができる。
図９に、図６及び７に示した薄膜トランジスタアレイを用いた画像表示装置の例を示す。図９では、薄膜トランジスタアレイ上に、前面板として、表示媒体３０と、対向電極３１とが配置されている。表示媒体は、画素電極２６と対向電極３１に挟持されており、両電極間への電圧印加により駆動させることができる。本発明の画像表示装置の前面板に用いられる表示媒体の種類は特に限定されるものではないが、電気泳動型表示媒体、液晶表示媒体、有機エレクトロルミネッセンス（ＥＬ）表示媒体などを用いることができる。すなわち、電気泳動型ディスプレイ、液晶ディスプレイ、有機エレクトロルミネッセンス（ＥＬ）ディスプレイなどの画像表示装置とすることができる。
本発明の第一の実施形態は、上述した各構成要素を任意に組み合わせて本発明の実施の形態に係る薄膜トランジスタアレイとすることができる。
次に本発明の第二の実施形態について説明する。
図１０は、本発明の実施の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図１１（ａ）は、図１０に示す薄膜トランジスタアレイの１画素分（Ｓ１領域）示す概略模式図である。図１１（ｂ）は、図１１（ａ）において、ゲート配線２２と、キャパシタ電極２３、キャパシタ配線２４と、薄膜トランジスタ領域Ｓ２及び画素電極領域Ｓ３を示す概略模式図である。図１１（ｃ）は、図１１（ａ）に示すｅ−ｆ間の概略断面模式図である。図１０及び１１に示すように、本発明の実施の形態に係る薄膜トランジスタアレイは、基板１０上に形成されたゲート電極２１と、ゲート電極２１上に形成されたゲート絶縁層１１と、ゲート絶縁層１１上に形成されたソース電極２７及び画素電極２５に接続されたドレイン電極２６と、ソース電極２７及びドレイン電極２６の間に形成された半導体層１２とを有する薄膜トランジスタをマトリクス状に配置されている。ゲート配線２２はゲート配線２１を兼ね、ソース電極２７をソース配線２８にそれぞれ接続した構成である。ドレイン電極２６はゲート配線２２の領域内に形成されている。
本発明の第二の実施形態においては、ゲート配線２２内に薄膜トランジスタが配置されるようにドレイン電極２６及びソース電極２７が形成されているため、チャネルを含む薄膜トランジスタをソース配線領域２８Ａ内に形成することができる。このためドレイン電極２６に接続される画素電極２５の領域を広く取ることができるから、開口率が高い薄膜トランジスタアレイを実現することができる。
図１０及び１１に示す本発明の第二の実施形態に係る薄膜トランジスタアレイでは、ゲート配線２８の領域のほぼ中心線上にドレイン電極２６を形成し、ドレイン電極２６をほぼ囲むようにソース電極２７を形成する。ドレイン電極２６のほぼ中央には画素電極２５とつながる接続電極２５Ａが接続されている。ドレイン電極２６は長方形として示しているが、両端は丸みを帯びていても良い。これにより、ゲート配線２２の領域内に薄膜トランジスタを形成することができ、且つゲート配線２２を比較的細く保つことができる。
図１２（ａ）〜（ｅ）は、本発明の第二の実施形態に係る薄膜トランジスタアレイのソース電極相当領域２８Ｂとドレイン電極２６の別の構成例を示している。図１２（ａ）〜（ｅ）では、一画素分のソース電極、ソース配線２８、ドレイン電極２６、画素電極２５、接続電極２５A、ゲート電極２１、ゲート配線２２以外は省略している。図１１（ａ）では接続電極２５Ａがドレイン電極２６のほぼ中央につながるＴ字型であったが、図１１（ａ）のようにドレイン電極２６の端部につながるＬ字型でも良い。この形状はゲート電極２１とドレイン電極２６、接続電極２５Ａ、および画素電極２５との重なりを小さくしつつ、チャネル幅を大きく出来る。
また図１２（ｂ）のように、ソース電極２７をソース配線２８に直交するように接続された直線状とし、ゲート配線２８の領域のほぼ中心線を間隙として、ドレイン電極２６をソース電極２７と向かい合う形状としても良い。図１２（ｂ）の形態は図１１（ａ）の形態と比較して、ドレイン電極２６がソース電極２７に囲まれていない点が異なる。ドレイン電極２６のほぼ中央には画素電極２５とつながる接続電極２５Ａが接続されている。ドレイン電極２６は長方形として示しているが、両端は丸みを帯びていても良い。これにより、ゲート配線２２の領域内に薄膜トランジスタを形成することができ、且つゲート配線２２を比較的細く保つことができる。尚、図１２（ｂ）では、接続電極２５Ａがドレイン電極２６のほぼ中央につながるＴ字型であるが、図１２（ｃ）のように、ドレイン電極２６の端部につながるＬ字型でも良い。この形状はゲート電極２１とドレイン電極２６、接続電極２５Ａ、および画素電極２５との重なりを小さくできることから、画素の開口率を大きくすることができ、なおかつゲート電極形状がシンプルで作製しやすい。
また図１２（ｄ）のように、ゲート配線２８の領域のほぼ中心線を間隙として、長方形状のドレイン電極２６が直線状のソース電極２７と向かい合う形状としても良い。図１２（ｄ）は図１２（ｂ）の接続電極２５Ａの幅が、ドレイン電極２６の長さに等しい場合と言える。ここで、接続電極２５Ａの幅とは、図１２（ｄ）における接続電極２５Ａの左右方向（ドレイン電極２６と画素電極２５をつなぐ方向に対して直交する方向）の幅のことであり、ドレイン電極２６の長さとは図１２（ｄ）におけるドレイン電極の左右方向の幅のことである。この形状はゲート電極２１とドレイン電極２６および画素電極２５との重なりはやや大きいものの、ソース電極２７の形状及びドレイン電極２６と接続電極２５Aの形状がシンプルで作製が非常に容易である。
また図１２（ｅ）のように、本発明の実施の形態に係る薄膜トランジスタアレイは、ドレイン電極２６をゲート配線２２の領域のほぼ中心線に達するくし型としても良い。くし型形状のドレイン電極２６の歯の各々は長方形として示しているが、先端は丸みを帯びていても良い。このような形状とすることにより、ドレイン電極のくしの数を増やすことで、チャネル幅を大きくすることもできる。
本発明の第二の実施の形態に係る薄膜トランジスタアレイおいて半導体層１２は、少なくともソース電極２７とドレイン電極２６とが対向するチャネル領域を覆い、かつ画素電極２５に接触しないようにパターン形成されている必要がある。従って、チャネルをゲート配線２２内に形成する本発明の第二の実施の形態に係る薄膜トランジスタアレイおいては、半導体層１２をゲート配線２２のほぼ中心線に沿った直線状とすることが望ましい。
尚、チャネルをゲート配線領域に形成した場合、半導体層１２は図１３のようにゲート配線２２と平行で、複数画素に連続したストライプとしても動作可能だが、図１０のように各画素に分離した方がソース配線間を流れる電流を抑制できるため望ましい。
本発明の実施の形態において、第一の実施形態同様、ゲート電極２１と同じ層にキャパシタ電極２３を有することが望ましい。これにより表示媒体の静電容量のみに頼ることなく安定した電荷保持ができ、画像表示装置を駆動する場合に効果がある。図１１（ｂ）に示したように、キャパシタ配線２４はゲート配線２２と平行して形成され、キャパシタ電極２３が接続している。薄膜トランジスタ領域Ｓ２はゲート配線に重なるように配置され、キャパシタ電極２３は画素電極領域Ｓ３に重なるように配置される。また本発明の第一の実施形態に係る図５（ｂ）に示したのと同様に、キャパシタ電極が隣接する行のゲート配線に接続された形態としても良い。
図１３は、本発明の第二の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。図１４（ａ）は、図１３に示す薄膜トランジスタアレイの１画素分（Ｓ１）を示す概略模式図であり、図１４ｂは、図１４（ａ）に示すｇ−ｈ間の概略断面模式図である。図１４に示すように、本発明の実施の形態に係る薄膜トランジスタアレイにおいて、ソース配線２８とゲート配線２２を覆う格子状絶縁膜１４を形成することが望ましい。図１４ではソース配線２８およびゲート配線２２を格子状絶縁膜１４で覆っており、半導体層１２も自動的に覆われる。これにより、半導体層１２の劣化を抑えることができ、且つ画像表示装置を駆動する場合にソース配線２８およびゲート配線２２の電圧の影響を抑えることができる。
一方、従来のように半導体層１２がソース配線２８やゲート配線２２の領域外に形成されている場合、格子状絶縁膜１４は図２８及び２９に示すように、配線領域外の半導体層１２をも一緒に覆う必要があり、開口率が小さくなるため、上部画素電極が必須となる。
図１５に、図１３及び１４に示した薄膜トランジスタアレイを用いた画像表示装置の例を示す。図１５では、薄膜トランジスタアレイ上に、前面板として、表示媒体３０と、対向電極３１とが配置されている。表示媒体は、画素電極２６と対向電極３１に挟持されており、両電極間への電圧印可により駆動させることができる。本発明の画像表示装置の前面板に用いられる表示媒体の種類は特に限定されるものではないが、電気泳動型表示媒体、液晶表示媒体、有機エレクトロルミネッセンス（ＥＬ）表示媒体を用いることができる。すなわち、電気泳動型ディスプレイ、液晶ディスプレイ、有機エレクトロルミネッセンス（ＥＬ）ディスプレイなどの画像表示装置とすることができる。
本発明の第二実施形態は、上述した各構成要素を任意に組み合わせて本発明の実施の形態に係る薄膜トランジスタアレイとすることができる。
次に、本発明の実施の形態に係る薄膜トランジスタアレイに用いる材料について説明する。尚、以降の説明は、本発明第一の実施形態に係る薄膜トランジスタアレイ及び第二の実施形態に係る薄膜トランジスタアレイのいずれにも適用される。
本発明の実施の形態に係る薄膜トランジスタアレイの絶縁性の基板１０には、ガラス等のリジッドな基板だけでなくフレキシブルな基板を用いることができる。一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができる。その中でも、特に薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各プロセス温度などを考慮すると、基板１０としてＰＥＮやポリイミドなどを用いることが望ましい。また、絶縁性の基板１０は、バリア層や平坦化層を有しても良い。
本発明の実施の形態に係る薄膜トランジスタアレイの電極（ゲート電極２１、ソース電極２７及びドレイン電極２６）の材料は、特に限定されるものではないが、一般に用いられる金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、電極の形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法などの乾式成膜法も考えられる。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット法などの湿式成膜法により形成することが望ましい。
本発明の実施の形態に係る薄膜トランジスタアレイのゲート絶縁膜１１の材料は、特に限定されるものではないが、一般に用いられるポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料などがある。また、ＰＥＴやＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁膜１１として用いることもできる。また、ゲート絶縁膜１１の形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法、ＣＶＤなどの乾式法やスピンコート、スリットダイなどの湿式法、ラミネートなどの方法を適宜用いることができる。
本発明の実施の形態に係る薄膜トランジスタにおいて、半導体層１２として用いられる材料は特に限定されるものではないが、フレキシブルな基板を用いるためには有機半導体材料や酸化物半導体材料を用いることが望ましい。
有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層１２の材料として用いることができる。有機半導体の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることができる。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサを用いることが望ましい。特にフレキソ印刷は、印刷時間が短くインク使用量が少ないので最も好ましく、且つストライプ印刷に適している。ストライプ形状とすることで、アニロックスの凹凸による膜厚の分布がストライプ内で平均化されて一定となり、ＴＦＴ特性を均一化できる。
酸化物半導体材料としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム（Ｉｎ―Ｇａ―Ｚｎ―Ｏ）等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。また、酸化物半導体層の形成方法としては、スパッタリング法、パルスレーザ堆積法、真空蒸着法、ＣＶＤ法、ゾルゲル法などの方法を用いて成膜した後に、フォトリソグラフィ法やリフトオフ法などを用いてパターンを形成することができる。
ストライプ状絶縁膜１３又は格子状絶縁膜１４として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂、フッ素樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料などがある。また、絶縁膜の形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法、ＣＶＤなどの乾式法を用いて成膜した後に、フォトリソグラィ法やリフトオフ法などを用いてパターンを形成する方法、スクリーン印刷や凸版印刷、インクジェット法などの湿式法を用いて直接パターンを形成する方法などが挙げられるが、これらに限定されるものではない。
本発明の実施の形態に係る薄膜トランジスタアレイにおいて、開口率を高く保つためには、ソース配線２８やゲート配線２２を細く保つ必要があるため、図２（ａ）、図２３、図３（ａ）〜（ｄ）、図１１（ａ）、図１２（ａ）〜（ｄ）に示されるような形状が好ましい。しかしながら、半導体層１２のパターンの長手方向の移動度が高い場合などは、図３（ｅ）または図１２（ｅ）に示されるようなくし型形状でも良い。特に移動度が高い場合、くし歯の数は１本でも良い。また、本発明の実施の形態に係る薄膜トランジスタアレイは、上部画素電極を不要とするものであるが、必要に応じて上部画素電極を用いても良い。
以下、実施例を元に説明する。
本実施例１では、図１及び２に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。本実施例１の薄膜トランジスタアレイは１画素が５００μｍ角、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が５００μｍである。また、図１〜３に示す薄膜トランジスタアレイは、ドレイン電極２６をソース配線領域２８Ａのほぼ中心線に沿った直線状としている。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したソース配線２８兼ソース電極２７及びドレイン電極２６の間に、半導体材料としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
本実施例２では、図１０及び１１に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。本実施例２の薄膜トランジスタアレイは１画素が５００μｍ角、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が５００μｍである。また、図１０及び１１に示す薄膜トランジスタアレイは、ドレイン電極２６をソース配線領域２８Ａのほぼ中心線に沿った直線状としている。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてポリエーテルスルホン（ＰＥＳ）を用いた。次に、ＰＥＳ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２
４を形成した。
次に、ゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７、ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法により矩形状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
本実施例３では、図１６及び１７に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図１６は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図１７（ａ）は、図１６に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図１７（ｂ）は、図１６に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図１７（ｃ）は、図１７（ｂ）に示すｉ−ｊ間の概略断面模式図である。本実施例３の薄膜トランジスタアレイは１画素が５００μｍ角、ゲート配線２２及びキャパシタ配線２４の幅が２５μｍ、ソース配線２８の幅が３５μｍ、チャネル長が５μｍ、チャネル幅が１３５μｍである。また、図１６及び１７に示す薄膜トランジスタアレイは、ドレイン電極２６をくし型に形成している。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてＰＥＮフィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をスリットダイコータ法により厚さ１μｍで塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したソース電極２７及びドレイン電極２６の間に、半導体材料としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
本実施例４では、図１８及び１９に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図１８は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図１９（ａ）は、図１８に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図１９（ｂ）は、図１８に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図１９（ｃ）は、図１９（ｂ）に示すｋ−ｌ間の概略断面模式図である。本実施例４の薄膜トランジスタアレイは１画素が５００μｍ角、ソース配線２８及びキャパシタ配線２４の幅が２５μｍ、ゲート配線２２の幅が３５μｍ、チャネル長が５μｍ、チャネル幅が１３５μｍである。また、図１８及び１９に示す薄膜トランジスタアレイは、ドレイン電極２６をくし型に形成している。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてポリエーテルスルホン（ＰＥＳ）を用いた。次に、ＰＥＳ基板１０上にＥＢ蒸着法により、Ａｌ（アルミニウム）を５０ｎｍの厚さに成膜し、次に、フォトリソグラフィ法、エッチング法により、ゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。
次に、ターゲットとしてＳｉＮ焼結体を用いて、ＲＦマグネトロンスパッタリング法（雰囲気：Ａｒ、４０ＳＣＣＭ、酸素：０．２ＣＣＭ）により、３５０ｎｍの厚さのゲート絶縁層１１を形成した。
次に、ゲート絶縁層１１上にＩＴＯ膜をＤＣマグネトロンスパッタリング法で５０ｎｍの厚さに成膜し、次に、フォトリソグラフィ法、エッチング法により、ソース電極２７、ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したドレイン電極２６及びソース配線２８の間に、ＩｎＧａＺｎＯ４のターゲットを用いて、アモルファスＩｎ−Ｇａ−Ｚｎ−ＯをＲＦスパッタリング法で１５ｎｍの厚さに成膜し、次に、フォトリソグラフィ法、エッチング法により、ストライプパターンの半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
本実施例５では、図６及び７に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。本実施例５の薄膜トランジスタアレイの設計は、実施例１と同様であるが、ソース配線２８を覆うようにストライプ状絶縁膜１３を設けた。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてＰＥＮフィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をスリットダイコータ法により厚さ１μｍで塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。
次に、半導体層１２及びソース配線２８を覆うように、絶縁材料としてサイトップ（旭硝子製）を、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に絶縁膜を印刷して、１００℃で９０分乾燥させてストライプ状絶縁膜１３とした。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。なお、対向電極との間に電気泳動媒体を挟んで駆動した結果、開口率が高く、コントラストが良い表示を得ることができた。
本実施例６では、図２０及び２１に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図２０は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２１（ａ）は、図２０に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図２１（ｂ）は、図２０に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図２１（ｃ）は、図２１（ｂ）に示すｍ−ｎ間の概略断面模式図である。本実施例６の薄膜トランジスタアレイの設計は、実施例１と同様であるが、ソース配線２８及びドレイン配線２２を覆うように格子状絶縁膜１４を設けた。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてＰＥＮフィルム（帝人デュポン製）を用いた。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をスリットダイコータ法により厚さ１μｍで塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したソース配線２８兼ソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。
次に、半導体層１２を覆うように、サイトップ（旭硝子製）を用いて、スクリーン印刷法により印刷して、１００℃で９０分乾燥させて格子状絶縁膜１４とした。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。なお、対向電極との間に電気泳動媒体を挟んで駆動した結果、開口率が高く、コントラストが良い表示を得ることが出来た。
本実施例７では、図２２及び２３に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図２２は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２３（ａ）は、図２２に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図２３（ｂ）は、図２２に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図２３（ｃ）は、図２３（ｂ）に示すｏ−ｐ間の概略断面模式図である。本実施例７の薄膜トランジスタアレイは１画素が５００μｍ角、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が３００μｍである。また、図２２及び２３に示す薄膜トランジスタアレイは、ドレイン電極２６をソース配線領域２８Ａのほぼ中心線を間隙として、ソース電極２７と向かい合う形状としている。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したソース配線２８兼ソース電極２７及びドレイン電極２６の間に、半導体材料としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
本実施例８では、図２４又は２５に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図２４は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２５（ａ）は、図２４に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図２５（ｂ）は、図２４に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図２５（ｃ）は、図２５（ｂ）に示すｑ−ｒ間の概略断面模式図である。本実施例８の薄膜トランジスタアレイは１画素が５００μｍ、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が３００μｍである。また、図２４又は２５に示す薄膜トランジスタアレイは、ゲート配線２８の領域のほぼ中心線を間隙として、ドレイン電極２６をソース電極２７と向かい合う形状としている。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてポリエーテルスルホン（ＰＥＳ）を用いた。次に、ＰＥＳ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。
次に、ゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７、ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法により矩形状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
（比較例１）
本比較例１では、図２６及び２７に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図２６は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２７（ａ）は、図２６に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図２７（ｂ）は、図２６に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図２７（ｃ）は、図２７（ｂ）に示すｓ−ｔ間の概略断面模式図である。比較例１の薄膜トランジスタアレイは１画素が５００μｍ角、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が５００μｍであり、ソース電極２７・ドレイン電極２６はソース配線２８の外に形成する。なお、図の縮尺は実際のものとは異なる。
まず、基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７、ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。
次に、離間して形成したソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。
次に、半導体層１２を覆うように格子状絶縁材料１４としてサイトップ（旭硝子製）を用いて、スクリーン印刷法により印刷して、１００℃で９０分乾燥させて格子状絶縁膜１４とした。この結果、開口率は６４％となり、実施例１〜６と比較して小さい値となった。なお、対向電極との間に電気泳動媒体を挟んで駆動した結果、開口率が低いために実施例６と比較してコントラストが悪かった。
１０…基板、１１…ゲート絶縁膜、１２…半導体層、１３…ストライプ状絶縁膜、１４…格子状絶縁膜、１５…層間絶縁膜、２１…ゲート電極、２２…ゲート配線、２３…キャパシタ電極、２４…キャパシタ配線、２５…画素電極、２５Ａ…接続電極、２６…ドレイン電極、２７…ソース電極、２８…ソース配線、２８Ａ…ソース配線領域、２８Ｂ…ソース配線中のソース電極相当領域、２９…上部画素電極、Ｓ１…一画素分の領域、Ｓ２…薄膜トランジスタ領域、Ｓ３…画素電極領域、３０…表示媒体、３１…対向電極

Claims (10)

  1. 基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、
    前記薄膜トランジスタは、前記ソース配線の領域内に形成され、前記ソース配線及び前記半導体層を覆うようにストライプ状絶縁膜を有していることを特徴とする薄膜トランジスタアレイ。
  2. 前記ソース配線はその一部に切り欠き部を有し、前記切り欠き部に前記ドレイン電極が形成され、ソース配線がソース電極を兼ねていることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
  3. 前記ドレイン電極が、ソース配線の切り欠きに入り込むくし型に形成されていることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
  4. 前記ドレイン電極が前記ソース配線領域のほぼ中心線に沿った直線状であり、前記ソース配線が前記ソース電極を兼ねて形成され、前記ソース電極が前記ドレイン電極をほぼ囲む形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
  5. 前記ソース配線の切り欠きが長方形であり、該ソース配線領域のほぼ中央線を間隙として、前記ドレイン電極が前記ソース配線の切り欠きを除いた部分と向かい合う形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
  6. 前記半導体層が前記ソース配線領域のほぼ中心線に沿った直線状であることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタアレイ。
  7. 前記半導体層が前記ソース配線と平行であり、かつ複数の画素に連続したストライプ形状であることを特徴とする請求項６に記載の薄膜トランジスタアレイ。
  8. 前記半導体層が有機半導体若しくは酸化物半導体であることを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタアレイ。
  9. 前記ゲート電極と同じ層にキャパシタ電極を有することを特徴とする請求項１乃至８のいずれかに記載の薄膜トランジスタアレイ。
  10. 請求項１乃至９のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とする画像表示装置。
JP2010539967A 2009-03-17 2010-03-16 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置 Expired - Fee Related JP4743348B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010539967A JP4743348B2 (ja) 2009-03-17 2010-03-16 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009063795 2009-03-17
JP2009063795 2009-03-17
JP2009214224 2009-09-16
JP2009214224 2009-09-16
JP2010539967A JP4743348B2 (ja) 2009-03-17 2010-03-16 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
PCT/JP2010/054439 WO2010107027A1 (ja) 2009-03-17 2010-03-16 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置

Publications (2)

Publication Number Publication Date
JP4743348B2 true JP4743348B2 (ja) 2011-08-10
JPWO2010107027A1 JPWO2010107027A1 (ja) 2012-09-20

Family

ID=42739687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010539967A Expired - Fee Related JP4743348B2 (ja) 2009-03-17 2010-03-16 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置

Country Status (3)

Country Link
US (1) US8742423B2 (ja)
JP (1) JP4743348B2 (ja)
WO (1) WO2010107027A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016170770A1 (ja) * 2015-04-22 2016-10-27 凸版印刷株式会社 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法
TWI610423B (zh) * 2013-09-27 2018-01-01 Toppan Printing Co Ltd 薄膜電晶體陣列及其製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568794B2 (en) 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101902922B1 (ko) * 2011-03-03 2018-10-02 삼성전자주식회사 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP5741134B2 (ja) * 2011-03-30 2015-07-01 凸版印刷株式会社 電気泳動体表示装置およびその製造方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN104662646B (zh) * 2012-09-21 2018-01-09 凸版印刷株式会社 薄膜晶体管及其制造方法、图像显示装置
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
JP6028642B2 (ja) * 2013-03-22 2016-11-16 凸版印刷株式会社 薄膜トランジスタアレイ
US10137363B2 (en) * 2013-06-20 2018-11-27 Uday Parshionikar Gesture based user interfaces, apparatuses and control systems
US10884493B2 (en) * 2013-06-20 2021-01-05 Uday Parshionikar Gesture based user interfaces, apparatuses and systems using eye tracking, head tracking, hand tracking, facial expressions and other user actions
WO2014208013A1 (ja) * 2013-06-27 2014-12-31 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法
JP6209920B2 (ja) * 2013-09-26 2017-10-11 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
US9741308B2 (en) 2014-02-14 2017-08-22 Sharp Kabushiki Kaisha Active matrix substrate
KR101539326B1 (ko) * 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
KR102210366B1 (ko) 2014-06-12 2021-02-02 삼성디스플레이 주식회사 표시 장치
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN204374567U (zh) * 2015-01-08 2015-06-03 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN114326211A (zh) 2015-02-12 2022-04-12 株式会社半导体能源研究所 显示装置
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
GB2604728B (en) * 2018-09-10 2023-07-19 Pragmatic Printing Ltd Electronic circuit and method of manufacture
US11189704B2 (en) * 2019-06-10 2021-11-30 Tcl China Star Optofi Fctronics Technology Co.. Ltd. Thin film transistor and electrical circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234438A (ja) * 1989-03-08 1990-09-17 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH05249485A (ja) * 1991-09-17 1993-09-28 Oki Electric Ind Co Ltd スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ
JPH09258199A (ja) * 1996-03-25 1997-10-03 Sharp Corp アクティブマトリクス基板およびその製造方法ならびに液晶表示装置
JPH09292633A (ja) * 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
JP2007281188A (ja) * 2006-04-06 2007-10-25 Seiko Epson Corp トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
JP2008147607A (ja) * 2006-12-07 2008-06-26 Samsung Sdi Co Ltd 半導体要素、これを備えた有機発光ディスプレイ装置及び該半導体要素の製造方法
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100439944B1 (ko) * 1998-12-10 2004-11-03 엘지.필립스 엘시디 주식회사 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법
JP2001051294A (ja) * 1999-08-05 2001-02-23 Internatl Business Mach Corp <Ibm> 高精細ｔｆｔ液晶表示装置
KR101048365B1 (ko) * 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
JP4740203B2 (ja) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
KR100917654B1 (ko) * 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234438A (ja) * 1989-03-08 1990-09-17 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH05249485A (ja) * 1991-09-17 1993-09-28 Oki Electric Ind Co Ltd スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ
JPH09292633A (ja) * 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
JPH09258199A (ja) * 1996-03-25 1997-10-03 Sharp Corp アクティブマトリクス基板およびその製造方法ならびに液晶表示装置
JP2007281188A (ja) * 2006-04-06 2007-10-25 Seiko Epson Corp トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
JP2008147607A (ja) * 2006-12-07 2008-06-26 Samsung Sdi Co Ltd 半導体要素、これを備えた有機発光ディスプレイ装置及び該半導体要素の製造方法
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610423B (zh) * 2013-09-27 2018-01-01 Toppan Printing Co Ltd 薄膜電晶體陣列及其製造方法
WO2016170770A1 (ja) * 2015-04-22 2016-10-27 凸版印刷株式会社 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法

Also Published As

Publication number Publication date
WO2010107027A1 (ja) 2010-09-23
JPWO2010107027A1 (ja) 2012-09-20
US20120001189A1 (en) 2012-01-05
US8742423B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
JP4743348B2 (ja) 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7825406B2 (en) Organic EL device
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
TWI577030B (zh) Thin film transistor array
WO2016067591A1 (ja) 薄膜トランジスタアレイおよびその製造方法
CN107534056B (zh) 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板
JP6135427B2 (ja) 薄膜トランジスタアレイおよびその製造方法
TWI591807B (zh) Thin film transistor array and video display device
JP2004304182A (ja) 薄膜トランジスタ及びその作製方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP5359032B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
TW201503340A (zh) 電子器件及其製造方法，及影像顯示裝置以及用於構成影像顯示裝置之基板
JP2013211446A (ja) 薄膜トランジスタアレイおよび画像表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4743348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees