JP2013074191A - 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置 - Google Patents
薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置 Download PDFInfo
- Publication number
- JP2013074191A JP2013074191A JP2011213171A JP2011213171A JP2013074191A JP 2013074191 A JP2013074191 A JP 2013074191A JP 2011213171 A JP2011213171 A JP 2011213171A JP 2011213171 A JP2011213171 A JP 2011213171A JP 2013074191 A JP2013074191 A JP 2013074191A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- thin film
- film transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】高開口率を得るために形成する層間絶縁膜のパターニング性、歩留まりを向上させ、生産性に優れた薄膜トランジスタアレイを提供する。
【解決手段】ゲート絶縁膜2上には、ゲート電極11に重なる位置に、ドレイン電極16と、ソース電極17と、を隔てて設けてあり、ドレイン電極16には、画素電極15を接続し、ソース電極17には、ソース配線18を接続してある。また、ゲート絶縁膜2上には、ドレイン電極16及びソース電極17の双方に重なるように、半導体層3を設けてある。ゲート絶縁膜2上には、画素電極15の一部を露出させた状態で、ソース電極17、ソース配線18、ドレイン電極16、画素電極15、半導体層3を封止する一層目封止層4を設け、一層目封止層4上には、ソース電極17及びソース配線18に重なる位置に、二層目封止層5を設けてある。
【選択図】図2
【解決手段】ゲート絶縁膜2上には、ゲート電極11に重なる位置に、ドレイン電極16と、ソース電極17と、を隔てて設けてあり、ドレイン電極16には、画素電極15を接続し、ソース電極17には、ソース配線18を接続してある。また、ゲート絶縁膜2上には、ドレイン電極16及びソース電極17の双方に重なるように、半導体層3を設けてある。ゲート絶縁膜2上には、画素電極15の一部を露出させた状態で、ソース電極17、ソース配線18、ドレイン電極16、画素電極15、半導体層3を封止する一層目封止層4を設け、一層目封止層4上には、ソース電極17及びソース配線18に重なる位置に、二層目封止層5を設けてある。
【選択図】図2
Description
本発明は、薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、及び画像表示装置に関するものである。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系(Si系)であるが、製造方法としては、シリコンをスパッタやCVD等のドライ法で成膜した後、フォトリソグラフィーを用いてパターニングする方法が一般的である(非特許文献1参照)。
現在半導体材料の主流はシリコン系(Si系)であるが、製造方法としては、シリコンをスパッタやCVD等のドライ法で成膜した後、フォトリソグラフィーを用いてパターニングする方法が一般的である(非特許文献1参照)。
近年では、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ(有機トランジスタ)の研究が盛んになっている。一般に有機半導体を用いる場合、ウェット法である印刷プロセスが可能となる。この印刷技術を用いることで、フォトリソグラフィーよりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基材が利用できるなどのメリットが挙げられる。
その応用分野は広く、薄型、軽量の電子ペーパーのようなフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて有機トランジスタの研究は必要不可欠である。
このような理由により、現在では印刷を用いた有機半導体の研究が注目されている。その中で有機半導体は無機材料と比較し酸素や水などによる特性変化が生じやすいため、封止層を設けることが重要となっている。
このような理由により、現在では印刷を用いた有機半導体の研究が注目されている。その中で有機半導体は無機材料と比較し酸素や水などによる特性変化が生じやすいため、封止層を設けることが重要となっている。
ところで、表示のコントラストを高めるため、画素電極をなるべく画素単位いっぱいに形成し、画素の有効領域が画素単位に占める割合(開口率)を大きくする必要がある。なぜなら、通常は画素の有効領域のみに表示が行われると考えられてきたからである。液晶ディスプレイや有機EL等の発光型表示装置では、非表示部の存在は輝度やコントラストの多少の低下で済むが、電気泳動ディスプレイのような反射型表示装置では、コントラストの大幅な低下をもたらす。なぜならば、非表示部からの反射光の影響が、表示部からの反射光に比べて無視できないからである。そのため反射型表示装置用の薄膜トランジスタでは、開口率を大きくするために、薄膜トランジスタの画素電極上に開口を有する層間絶縁膜を封止層上に設け、その上に画素電極に接続された上部画素電極を設けることが行われてきた。
Science Vol.265、1684(1994)
ところで、層間絶縁膜は薄膜トランジスタ部のソース配線、ソース電極からの上部画素電極への電圧の影響をなくするために膜厚を厚くする必要があり、その形成方法としては図10に示すようなスクリーン印刷が用いられる。
ここで、特に可溶性有機半導体を用いる場合には、封止層を形成する際の有機溶媒が与える影響を小さくするために、封止層は一般にフッ素系樹脂が用いられる。フッ素系樹脂は表面自由エネルギーが小さく、その上層に層間絶縁膜を形成しようとした場合、フッ素系樹脂上で層間絶縁膜がはじかれるため、パターンを良好に形成することが難しい。そのはじきの問題を解決するため、ペーストの粘度を向上させることにより改善が可能であるが、それにより、ペーストとスクリーン版の版離れが悪くなり、印刷速度の低下が必要となるなど問題点が生じる。
ここで、特に可溶性有機半導体を用いる場合には、封止層を形成する際の有機溶媒が与える影響を小さくするために、封止層は一般にフッ素系樹脂が用いられる。フッ素系樹脂は表面自由エネルギーが小さく、その上層に層間絶縁膜を形成しようとした場合、フッ素系樹脂上で層間絶縁膜がはじかれるため、パターンを良好に形成することが難しい。そのはじきの問題を解決するため、ペーストの粘度を向上させることにより改善が可能であるが、それにより、ペーストとスクリーン版の版離れが悪くなり、印刷速度の低下が必要となるなど問題点が生じる。
また、連続的に印刷を行っていくと、図11に示すように版へのペーストの裏回りやペーストのにじみの影響により、非パターン部にもペーストが吐出されてしまうため、層間絶縁膜の開口部パターンのつぶれが発生するという問題点がある。
本発明の課題は、印刷法を用いる薄膜トランジスタを製造する場合に関して、高開口率を得るために形成する層間絶縁膜のパターニング性、歩留まりを向上させ、生産性に優れた薄膜トランジスタアレイを提供することである。
本発明の課題は、印刷法を用いる薄膜トランジスタを製造する場合に関して、高開口率を得るために形成する層間絶縁膜のパターニング性、歩留まりを向上させ、生産性に優れた薄膜トランジスタアレイを提供することである。
上記課題を解決するために、薄膜トランジスタをマトリクス状に配置した薄膜トランジスタアレイであって、薄膜トランジスタは、基板と、基板上に設けられたゲート電極と、基板上に設けられ、ゲート電極に接続されたゲート配線と、基板上にゲート電極と隔てて設けられたキャパシタ電極と、基板上に設けられ、キャパシタ電極に接続されたキャパシタ配線と、基板上に設けられ、ゲート電極、及びキャパシタ電極を覆うゲート絶縁膜と、ゲート絶縁膜上で、ゲート電極に重なる位置に設けられたドレイン電極と、ゲート絶縁膜上に設けられ、ドレイン電極に接続された画素電極と、ゲート絶縁膜上で、ゲート電極に重なる位置にドレイン電極と隔てて設けられたソース電極と、ゲート絶縁膜上に設けられ、ソース電極に接続されたソース配線と、ゲート絶縁膜上で、ドレイン電極、及びソース電極の双方に重なる位置に設けられた半導体層と、ゲート絶縁膜上に設けられ、開口部を介して画素電極の一部を露出させた状態で、ソース電極、ソース配線、ドレイン電極、画素電極、半導体層を封止する一層目封止層と、一層目封止層上で、ソース電極及びソース配線に重なる位置に設けられた二層目封止層と、を備えることを特徴とする。
また、一層目封止層上に設けられ、開口部を介して画素電極の一部を露出させた状態で、一層目封止層、及び二層目封止層を覆う層間絶縁層と、層間絶縁層上に設けられ、画素電極を覆う上部画素電極と、を備えることを特徴とする。
また、一層目封止層は、フッ素含有樹脂からなることを特徴とする。
また、薄膜トランジスタアレイの製造方法であって、層間絶縁膜をスクリーン印刷法で形成することを特徴とする。
また、画像表示装置であって、上記の薄膜トランジスタアレイを用いたことを特徴とする。
また、画像表示媒体は、電気泳動方式で表示する電気泳動体であることを特徴とする。
また、一層目封止層は、フッ素含有樹脂からなることを特徴とする。
また、薄膜トランジスタアレイの製造方法であって、層間絶縁膜をスクリーン印刷法で形成することを特徴とする。
また、画像表示装置であって、上記の薄膜トランジスタアレイを用いたことを特徴とする。
また、画像表示媒体は、電気泳動方式で表示する電気泳動体であることを特徴とする。
本発明の薄膜トランジスタアレイによれば、封止層が二層からなり、一層目の封止層は画素電極の一部と重なり、二層目の封止層は一層目封止層が重なっているソース配線、ソース電極と少なくとも重なっていることにより、その上層に位置する薄膜トランジスタの画素電極上の開口を有するパターンである層間絶縁膜のパターニング性、歩留まりを向上させ、生産性に優れた薄膜トランジスタを提供することができる。また、ソース配線、ソース電極が二層目の封止層と重なっていることにより、層間絶縁膜をソース配線、ソース電極層上に良好なパターンを形成でき、上部画素電極がソース配線、ソース電極から電圧の影響を受けず、高品質な表示の画像表示装置を提供することが可能となる。
また、薄膜トランジスタの画素電極上に開口を有する層間絶縁膜を有し、さらにその上層に画素電極に接続された上部画素電極が形成されていることで、開口率を大きくでき、表示のコントラストを高めることが可能となる。
また、一層目封止層がフッ素化合物を含むことで、薄膜トランジスタの外部からの水分や酸素の侵入が防止され、半導体の特性劣化が防止された薄膜トランジスタアレイを提供することができる。また、その小さい表面自由エネルギーのため、層間絶縁膜形成に際し、画素電極上に位置する開口部周辺に回りこんでしまうペーストに対しはじきが発生し、開口部を良好に形成することができる。
また、一層目封止層がフッ素化合物を含むことで、薄膜トランジスタの外部からの水分や酸素の侵入が防止され、半導体の特性劣化が防止された薄膜トランジスタアレイを提供することができる。また、その小さい表面自由エネルギーのため、層間絶縁膜形成に際し、画素電極上に位置する開口部周辺に回りこんでしまうペーストに対しはじきが発生し、開口部を良好に形成することができる。
また、本発明の薄膜トランジスタアレイの製造方法によれば、層間絶縁膜をスクリーン印刷法により形成することで、比較的厚膜の印刷が可能であり、上部画素電極へのソース配線、ソース電極からの影響を低減することができる薄膜トランジスタを得ることができる。
また、本発明の画像表示装置によれば、開口率が大きく、高品質表示可能な液晶表示装置を提供することができる。
また、画像表示媒体が電気泳動方式であることで、高いコントランストと高い視野角を有する画像表示装置を提供することができる。
また、本発明の画像表示装置によれば、開口率が大きく、高品質表示可能な液晶表示装置を提供することができる。
また、画像表示媒体が電気泳動方式であることで、高いコントランストと高い視野角を有する画像表示装置を提供することができる。
以下、本発明の実施形態を図面に基づいて説明する。
図1は、本実施形態の一例を示す薄膜トランジスタアレイの模式図であり、図2は、図1の一画素分の拡大図であり、図3は、図2のa―b間の断面図である。
本実施形態における薄膜トランジスタアレイは、基材1と、ゲート電極11と、キャパシタ電極13と、ゲート配線12と、キャパシタ配線14と、ゲート絶縁膜2と、画素電極15と、ドレイン電極16と、ソース電極17と、ソース配線18と、半導体層3と、一層目封止層4と、二層目封止層5と、層間絶縁膜6と、上部画素電極7と、を備える。
図1は、本実施形態の一例を示す薄膜トランジスタアレイの模式図であり、図2は、図1の一画素分の拡大図であり、図3は、図2のa―b間の断面図である。
本実施形態における薄膜トランジスタアレイは、基材1と、ゲート電極11と、キャパシタ電極13と、ゲート配線12と、キャパシタ配線14と、ゲート絶縁膜2と、画素電極15と、ドレイン電極16と、ソース電極17と、ソース配線18と、半導体層3と、一層目封止層4と、二層目封止層5と、層間絶縁膜6と、上部画素電極7と、を備える。
基材1上には、ゲート電極11と、キャパシタ電極13と、を隔てて設けてあり、ゲート電極11には、ゲート配線12を接続し、キャパシタ電極13には、キャパシタ配線14を接続してある。基材1上には、これらゲート電極11とキャパシタ電極13とを覆うように、ゲート絶縁膜2を設けてある。
ゲート絶縁膜2上には、ゲート電極11に重なる位置に、ドレイン電極16と、ソース電極17と、を隔てて設けてあり、ドレイン電極16には、画素電極15を接続し、ソース電極17には、ソース配線18を接続してある。また、ゲート絶縁膜2上には、ドレイン電極16及びソース電極17の双方に重なるように、半導体層3を設けてある。
ゲート絶縁膜2上には、ゲート電極11に重なる位置に、ドレイン電極16と、ソース電極17と、を隔てて設けてあり、ドレイン電極16には、画素電極15を接続し、ソース電極17には、ソース配線18を接続してある。また、ゲート絶縁膜2上には、ドレイン電極16及びソース電極17の双方に重なるように、半導体層3を設けてある。
ゲート絶縁膜2上には、画素電極15の一部を露出させた状態で、ソース電極17、ソース配線18、ドレイン電極16、画素電極15、半導体層3を封止する一層目封止層4を設けてある。一層目封止層4上には、ソース電極17及びソース配線18に重なる位置に、二層目封止層5を設けてある。さらに、一層目封止層4上には、画素電極15の一部を露出させた状態で、一層目封止層4及び二層目封止層5の全面を覆う層間絶縁膜6を設けてある。層間絶縁膜6上には、露出した画素電極15を覆う上部画素電極7を設けてある。
すなわち、基材1上にゲート電極11を設け、ゲート電極11がゲート絶縁膜2を介してソース電極17及びドレイン電極16に重なっており、少なくともソース電極17及びドレイン電極16の間に半導体層3を設けてある。ドレイン電極16は、画素電極15に接続してあり、画素電極15は、ゲート絶縁膜2を介してキャパシタ電極13に重なっている。この薄膜トランジスタを、複数のゲート電極11に接続された複数のゲート配線12と、複数のソース電極17に接続された複数のソース配線18と、を用いてマトリクス状に配置してある。
半導体層3上には、一層目封止層4及び二層目封止層5を設け、一層目封止層4は、画素電極の一部と重なり、二層目封止層5は、一層目封止層4が重なっているソース配線18、ソース電極17に重なっている。画素電極15に開口部を持つ層間絶縁膜6と、その開口部を通して画素電極15に接続されている上部画素電極7とを形成する。なお、図2では層間絶縁膜6、上部画素電極7の図示は省略している。
この薄膜トランジスタは、所定の基材1上に例えばフォトリソグラフィー及びエッチングによってゲート電極11を形成した後、基材1上のゲート電極11、キャパシタ電極13を覆うように所要のゲート絶縁材料を用いてゲート絶縁膜12を形成する。そして、フォトリソグラフィー及びエッチングによってソース電極17、ドレイン電極16を形成する。また、ゲート・キャパシタ電極、ソース・ドレイン電極は銀インクなどの導電材料を用いて、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法などの印刷法により形成することも可能である。
本実施形態において、半導体材料として用いられる材料は特に限定されるものではないが、インキ化を考慮すると有機半導体材料や酸化物半導体材料を用いることが望ましい。有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、及びそれらの誘導体のような高分子有機半導体材料、及びペンタセン、テトラセン、銅フタロシアニン、ペリレン、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)、及びそれらの誘導体のような低分子有機半導体材料や加熱処理などで有機半導体に変換される前駆体を用いることができる。
また、カーボンナノチューブ或いはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層の材料として用いることができる。また、亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。また、半導体層の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。特にフレキソ印刷を用いる場合には、均一性などの観点からストライプ形状が好ましい。
本実施形態において、一層目封止層4として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂であることが好ましい。この場合、フッ素系樹脂の溶液に用いられるフッ素系溶媒は一般的に有機半導体に与える影響が小さいため好ましい。
本実施形態において、一層目封止層4として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂であることが好ましい。この場合、フッ素系樹脂の溶液に用いられるフッ素系溶媒は一般的に有機半導体に与える影響が小さいため好ましい。
また、二層目封止層5として用いられる材料は、特に限定されるものではないが、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの高分子溶液などがある。
一層目封止層4及び二層目封止層5の形成は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易であるので好ましい。
一層目封止層4及び二層目封止層5の形成は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易であるので好ましい。
また、二層目封止層5に関しては、ブランケット上で溶液を半乾燥の状態で直接転写を行うことにより、一層目封止層4上でのはじきが低減されるため、反転オフセット印刷法を用いることも好ましい。
また、一層目封止層4、及び二層目封止層5の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。特にフレキソ印刷を用いる場合には、均一性などの観点からストライプ形状が好ましい。
また、一層目封止層4、及び二層目封止層5の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。特にフレキソ印刷を用いる場合には、均一性などの観点からストライプ形状が好ましい。
層間絶縁膜6として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの有機材料がある。層形成に際しては凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、フレキシブル化、低コスト化などを考慮すると印刷法で形成することが好ましい。また、薄膜トランジスタのソース配線、ソース電極から上部画素電極への電圧の影響を減少させるために、比較的厚膜にする必要があるのでスクリーン印刷が好ましい。
上部画素電極7として用いられる材料は特に限定されるものではないが、白金、ニッケル、インジウム錫酸化物などの金属、或いは酸化物の薄若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリングほうなどの乾式成膜法も考えられる。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット法などの印刷法で形成することが望ましい。
本実施形態において、基材1に用いる材料は特に限定されるものではないが、ポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基材やシリコンウェハーなどがある。
(実施例)
ここで、実施例について説明する。
図4は、本実施形態における薄膜トランジスタの製造工程(a)〜(c)を示す平面図であり、図5は、本実施形態における薄膜トランジスタの製造工程(d)〜(g)を示す平面図である。
ここでは、薄膜トランジスタを、(a)〜(g)に示す方法により作製した。
薄膜トランジスタの基材1として、ポリイミド(宇部興産製)を用いた。先ず、図中の(a)に示すように、アルミニウムをスパッタ法により100nm成膜、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離によりゲート電極11、キャパシタ電極13を形成した。
ここで、実施例について説明する。
図4は、本実施形態における薄膜トランジスタの製造工程(a)〜(c)を示す平面図であり、図5は、本実施形態における薄膜トランジスタの製造工程(d)〜(g)を示す平面図である。
ここでは、薄膜トランジスタを、(a)〜(g)に示す方法により作製した。
薄膜トランジスタの基材1として、ポリイミド(宇部興産製)を用いた。先ず、図中の(a)に示すように、アルミニウムをスパッタ法により100nm成膜、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離によりゲート電極11、キャパシタ電極13を形成した。
次にゲート絶縁材料としてポリイミド(三菱ガス化学製ネオプリム)を用いてダイコーターにより塗布、180℃で1時間乾燥させてゲート絶縁膜2を形成した。
次に、図中の(b)に示すように、金を蒸着法により50nm成膜、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離によりソース配線18、ソース電極17、画素電極15、ドレイン電極16を形成した。
次に、図中の(b)に示すように、金を蒸着法により50nm成膜、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離によりソース配線18、ソース電極17、画素電極15、ドレイン電極16を形成した。
そして、図中の(c)に示すように、半導体層3としては、材料に6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)(Aldrich製)を用いた。テトラリン(関東化学製)に2重量%で溶解させたものをインキとして用い、フレキソ印刷法にて形成した。
そして、図中の(d)に示すように、一層目封止層4はフッ素系材料を用い、インクジェット印刷法にて形成を行った。同様に、図中の(e)に示すように、二層目封止層5についてはポリビニルフェノールを用い、一層目封止層4が重なっているソース電極17、ソース配線18を少なくとも覆うパターンで反転オフセット印刷法にて形成した。
そして、図中の(d)に示すように、一層目封止層4はフッ素系材料を用い、インクジェット印刷法にて形成を行った。同様に、図中の(e)に示すように、二層目封止層5についてはポリビニルフェノールを用い、一層目封止層4が重なっているソース電極17、ソース配線18を少なくとも覆うパターンで反転オフセット印刷法にて形成した。
そして、図中の(f)に示すように、層間絶縁膜6としては、エポキシ樹脂材料のペーストを用い、スクリーン印刷法により形成を行った。薄膜トランジスタの画素電極15上に位置する開口のパターンが歩留りよく連続的にパターン形成が可能であった。
そして、図中の(g)に示すように、上部画素電極7として、銀の金属粒子を導電材料としたペーストを用い、スクリーン印刷法により形成した。この結果、高開口率を有する薄膜トランジスタを歩留まりよく形成できた。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、良好に表示ができた。
そして、図中の(g)に示すように、上部画素電極7として、銀の金属粒子を導電材料としたペーストを用い、スクリーン印刷法により形成した。この結果、高開口率を有する薄膜トランジスタを歩留まりよく形成できた。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、良好に表示ができた。
(比較例1)
ここで、比較例1について説明する。
図6は、従来の薄膜トランジスタの一例を示す平面図であり、図7は、図6のc―d間の断面図である。
ここでは、図6、図7に示す薄膜トランジスタを作製した。なお、図6では層間絶縁膜6、上部画素電極7の図示を省略している。二層目封止層5を形成しない以外は、前述した実施例1と同様の方法で薄膜トランジスタを作製した。その結果、ソース配線18、ソース電極17上に良好に層間絶縁膜6が形成できなかった。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、上部画素電極7がソース配線18、ソース電極17からの電圧の影響を受け、良好な表示ができなかった。
ここで、比較例1について説明する。
図6は、従来の薄膜トランジスタの一例を示す平面図であり、図7は、図6のc―d間の断面図である。
ここでは、図6、図7に示す薄膜トランジスタを作製した。なお、図6では層間絶縁膜6、上部画素電極7の図示を省略している。二層目封止層5を形成しない以外は、前述した実施例1と同様の方法で薄膜トランジスタを作製した。その結果、ソース配線18、ソース電極17上に良好に層間絶縁膜6が形成できなかった。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、上部画素電極7がソース配線18、ソース電極17からの電圧の影響を受け、良好な表示ができなかった。
(比較例2)
ここで、比較例2について説明する。
図8は、従来の薄膜トランジスタの一例を示す平面図であり、図9は、図8のe−fの断面図である。
ここでは、図8、図9に示す薄膜トランジスタを作製した。なお、図8では、層間絶縁膜6、上部画素電極7の図示は省略している。一層目封止層4が画素電極15を覆わないという点以外は、前述した実施例1と同様の方法で薄膜トランジスタを作製した。その結果、層間絶縁膜6を連続的に良好なパターニングができず、スクリーン版への裏回りにより開口部のつぶれが発生した。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、画素電極15と上部画素電極7の導通ができず、良好な表示ができなかった。
ここで、比較例2について説明する。
図8は、従来の薄膜トランジスタの一例を示す平面図であり、図9は、図8のe−fの断面図である。
ここでは、図8、図9に示す薄膜トランジスタを作製した。なお、図8では、層間絶縁膜6、上部画素電極7の図示は省略している。一層目封止層4が画素電極15を覆わないという点以外は、前述した実施例1と同様の方法で薄膜トランジスタを作製した。その結果、層間絶縁膜6を連続的に良好なパターニングができず、スクリーン版への裏回りにより開口部のつぶれが発生した。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、画素電極15と上部画素電極7の導通ができず、良好な表示ができなかった。
1…基材、2…ゲート絶縁膜、3…半導体層、4…一層目封止層、5…二層目封止層、6…層間絶縁膜、7…上部画素電極、11…ゲート電極、12…ゲート配線、13…キャパシタ電極、14…キャパシタ配線、15…画素電極、16…ドレイン電極、17…ソース電極、18…ソース配線、21…スキージ、22…スクリーン版、23…乳剤、24…ペースト、25…基材、26…パターン部、27…非パターン部、28…版への裏回り、29…裏回りによるペーストの吐出
Claims (6)
- 薄膜トランジスタをマトリクス状に配置した薄膜トランジスタアレイであって、
前記薄膜トランジスタは、
基板と、
前記基板上に設けられたゲート電極と、
前記基板上に設けられ、前記ゲート電極に接続されたゲート配線と、
前記基板上に前記ゲート電極と隔てて設けられたキャパシタ電極と、
前記基板上に設けられ、前記キャパシタ電極に接続されたキャパシタ配線と、
前記基板上に設けられ、前記ゲート電極、及び前記キャパシタ電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上で、前記ゲート電極に重なる位置に設けられたドレイン電極と、
前記ゲート絶縁膜上に設けられ、前記ドレイン電極に接続された画素電極と、
前記ゲート絶縁膜上で、前記ゲート電極に重なる位置に前記ドレイン電極と隔てて設けられたソース電極と、
前記ゲート絶縁膜上に設けられ、前記ソース電極に接続されたソース配線と、
前記ゲート絶縁膜上で、前記ドレイン電極、及び前記ソース電極の双方に重なる位置に設けられた半導体層と、
前記ゲート絶縁膜上に設けられ、開口部を介して前記画素電極の一部を露出させた状態で、前記ソース電極、前記ソース配線、前記ドレイン電極、前記画素電極、前記半導体層を封止する一層目封止層と、
前記一層目封止層上で、前記ソース電極及び前記ソース配線に重なる位置に設けられた二層目封止層と、を備えることを特徴とする薄膜トランジスタアレイ。 - 前記一層目封止層上に設けられ、開口部を介して前記画素電極の一部を露出させた状態で、前記一層目封止層、及び前記二層目封止層を覆う層間絶縁層と、
前記層間絶縁層上に設けられ、前記画素電極を覆う上部画素電極と、を備えることを特徴とする請求項1に記載の薄膜トランジスタアレイ。 - 前記一層目封止層は、フッ素含有樹脂からなることを特徴とする請求項1又は2に記載の薄膜トランジスタアレイ。
- 請求項1〜3の何れか一項に記載の薄膜トランジスタアレイの製造方法であって、
前記層間絶縁膜をスクリーン印刷法で形成することを特徴とする薄膜トランジスタアレイの製造方法。 - 請求項1〜3の何れか一項に記載の薄膜トランジスタアレイ、又は請求項4に記載の薄膜トランジスタアレイの製造方法によって製造された薄膜トランジスタアレイを用いたことを特徴とする画像表示装置。
- 前記画像表示媒体は、電気泳動方式で表示する電気泳動体であることを特徴とする請求
項5に記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011213171A JP2013074191A (ja) | 2011-09-28 | 2011-09-28 | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011213171A JP2013074191A (ja) | 2011-09-28 | 2011-09-28 | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013074191A true JP2013074191A (ja) | 2013-04-22 |
Family
ID=48478410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011213171A Withdrawn JP2013074191A (ja) | 2011-09-28 | 2011-09-28 | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013074191A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2576950A (en) * | 2018-09-10 | 2020-03-11 | Pragmatic Printing Ltd | Electronic circuit and method of manufacture |
CN113534561A (zh) * | 2020-04-21 | 2021-10-22 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
-
2011
- 2011-09-28 JP JP2011213171A patent/JP2013074191A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2576950A (en) * | 2018-09-10 | 2020-03-11 | Pragmatic Printing Ltd | Electronic circuit and method of manufacture |
WO2020053574A1 (en) * | 2018-09-10 | 2020-03-19 | Pragmatic Printing Ltd. | Electronic circuit and method of manufacture |
GB2576950B (en) * | 2018-09-10 | 2022-03-02 | Pragmatic Printing Ltd | Electronic circuit and method of manufacture |
US11984640B2 (en) | 2018-09-10 | 2024-05-14 | Pragmatic Printing Ltd. | Electronic circuit to generate a DC voltage from a wireless signal and method of manufacture |
CN113534561A (zh) * | 2020-04-21 | 2021-10-22 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
WO2021213242A1 (zh) * | 2020-04-21 | 2021-10-28 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
CN113534561B (zh) * | 2020-04-21 | 2022-12-30 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5521270B2 (ja) | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ | |
JP5286826B2 (ja) | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ | |
JP6229658B2 (ja) | 薄膜トランジスタ及びその製造方法、画像表示装置 | |
JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
JP6323055B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
US10374025B2 (en) | Thin film transistor array | |
JP2009231325A (ja) | 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ | |
US10629654B2 (en) | Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate | |
JP2013074191A (ja) | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置 | |
JP2012049556A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 | |
US9735381B2 (en) | Thin film transistor array and manufacturing method of the same | |
JP5532553B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置 | |
JP2016163029A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置 | |
JP6217162B2 (ja) | 薄膜トランジスタ及びその製造方法並びに画像表示装置 | |
JP6123413B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP5359032B2 (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置 | |
JP2014067981A (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP6064356B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP6390122B2 (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置 | |
JP6244812B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに画像表示装置 | |
JP6428126B2 (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置 | |
JP2018182114A (ja) | 薄膜トランジスタアレイ、その製造方法、及び画像表示装置 | |
JP2017059702A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |