JP2009231325A - 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ - Google Patents

薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ Download PDF

Info

Publication number
JP2009231325A
JP2009231325A JP2008071387A JP2008071387A JP2009231325A JP 2009231325 A JP2009231325 A JP 2009231325A JP 2008071387 A JP2008071387 A JP 2008071387A JP 2008071387 A JP2008071387 A JP 2008071387A JP 2009231325 A JP2009231325 A JP 2009231325A
Authority
JP
Japan
Prior art keywords
transistor array
film transistor
thin film
gate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008071387A
Other languages
English (en)
Inventor
Ryohei Matsubara
亮平 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2008071387A priority Critical patent/JP2009231325A/ja
Publication of JP2009231325A publication Critical patent/JP2009231325A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】薄膜トランジスタアレイにおいて、ゲート絶縁膜におけるピンホールなどの欠陥を減少させ、高い信頼性を有する薄膜トランジスタアレイを提供し、且つゲート絶縁膜を簡便な方法で形成する方法を提供する。
【解決手段】ゲート絶縁膜11,12を2層以上の構造とし、且つそのうちの1層以上に樹脂フィルムを用い、該樹脂フィルムをラミネート法で形成することで、高い絶縁特性をもったゲート絶縁膜を有する薄膜トランジスタアレイを容易に形成することができる。
【選択図】図3

Description

本発明は薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイに関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系(Si系)であるが、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ(有機トランジスタ)の研究が盛んになっている。一般に有機半導体を用いる場合、液体でのプロセスが可能となるため、大面積化、印刷法の適用、プラスチック基板の利用などといった利点が挙げられる(非特許文献1参照)。
またその応用分野は広く、上記のような薄型、軽量のフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて有機トランジスタの研究は必要不可欠である。
このような理由により、現在では印刷法を用いた有機半導体の研究が注目されている。
半導体として有機物を用いた薄膜トランジスタの製法として、ゲート絶縁膜については、基板としてシリコンを用い、その熱酸化膜をゲート絶縁膜として用いた報告が多い。溶液プロセスによりゲート絶縁膜を形成した少数の例でもその方法はスピンコートについてのものが多い。その理由は、スピンコートでは、ゲート絶縁膜として必要な1マイクロメートル程度あるいはそれ以下の厚さの薄膜を容易に得ることが可能だからである。
しかしながら、溶液から形成したゲート絶縁膜では環境や溶液起因の異物による欠陥が発生しやすく、リークやショートの原因となる。
これを回避する手段のひとつとして、ゲート絶縁膜としてあらかじめ製膜された樹脂フィルムを用いることが考えられる。実際にその手段で有機トランジスタを作製した研究報告として、非特許文献1、2、特許文献1などが挙げられる。
以下に特許文献を示す。
特開2006−261493 以下に非特許文献を示す。 Science Vol.265、1684(1994) Applied Physics Letters Vol.82、20、3550(2003)
しかし、非特許文献2における研究においては、半導体や電極については真空プロセス
やフォトプロセスを用いており、結果的には高コストのトランジスタ作製プロセスとなっている。
一方、非特許文献1や特許文献1においては、非特許文献1ではゲート電極を、特許文献1では半導体膜や電極を印刷法で作製しているため、低コストなプロセスであるが、ゲート絶縁膜となる薄膜樹脂フィルムを一部、若しくは全プロセスにおいて基板として用いているため、ハンドリングが難しいという問題があった。
本発明はこれらの事情に鑑み、絶縁性の基板上に形成された薄膜トランジスタアレイにおいて、ゲート絶縁膜が2層以上の層からなり、且つそのうちの1層以上を樹脂フィルムとし、且つ印刷法で半導体膜や電極を形成することで、低コストで絶縁欠陥の少ない、信頼性の高い薄膜トランジスタアレイを、簡便な製造方法で提供することを目的としている。
請求項1に記載の発明は、絶縁性の基板上にゲート電極を有し、前記ゲート電極がゲート絶縁膜をはさんでソース・ドレイン電極と重なり、ソース・ドレイン間に半導体膜を少なくとも有し、ドレイン電極は画素電極に接続され、画素電極は絶縁膜をはさんでキャパシタ電極と重なっており、複数のゲート電極に接続された複数のゲート配線と、複数のソース電極に接続された複数のソース配線を用いてマトリクス状に配置した薄膜トランジスタアレイであって、該ゲート絶縁膜が2層以上の層からなり、且つそのうちの1層以上が樹脂フィルムからなることを特徴とする薄膜トランジスタアレイである。
請求項2に記載の発明は、前記樹脂フィルムの厚さが0.3μm以上2μm以下であることを特徴とする請求項1に記載の薄膜トランジスタアレイである。
請求項3に記載の発明は、前記半導体膜が有機半導体からなることを特徴とする請求項1または2に記載の薄膜トランジスタアレイである。
請求項4に記載の発明は、前記絶縁性の基板が可撓性を有することを特徴とする請求項1〜3のいずれか1項に記載の薄膜トランジスタアレイである。
請求項5に記載の発明は、前記ゲート絶縁膜となる樹脂フィルムをラミネート法によって形成することを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタアレイの製造方法である。
請求項6に記載の発明は、前記ラミネート法が減圧下において行われる真空ラミネート法であることを特徴とする請求項5に記載の薄膜トランジスタアレイの製造方法である。
請求項7に記載の発明は、請求項1〜4のいずれか1項に記載の薄膜トランジスタアレイの製造方法であって、ゲート電極の形成工程、ソース・ドレイン電極の形成工程、画素電極の形成工程、半導体膜の形成工程のうち少なくとも1つの工程に印刷法が使用されることを特徴とする薄膜トランジスタアレイの製造方法である。
請求項8に記載の発明は、前記半導体膜の形成工程に凸版印刷を使用することを特徴とする請求項7に記載の薄膜トランジスタアレイの製造方法である。
請求項9に記載の発明は、前記ゲート電極の形成工程、ソース・ドレイン電極の形成工程、画素電極の形成工程のうち少なくとも1つの工程にスクリーン印刷、凸版印刷、インクジェット印刷のいずれかを使用することを特徴とする請求項7または8に記載の薄膜ト
ランジスタアレイの製造方法である。
請求項10に記載の発明は、請求項1〜4のいずれか1項に記載の薄膜トランジスタアレイと画像表示手段とからなることを特徴とするアクティブマトリクス型ディスプレイである。
請求項11に記載の発明は、前記画像表示手段が電気泳動方式によるものであることを特徴とする請求項10に記載のアクティブマトリクス型ディスプレイである。
請求項12に記載の発明は、前記画像表示手段が有機ELであることを特徴とする請求項10に記載のアクティブマトリクス型ディスプレイである。
請求項13に記載の発明は、前記画像表示手段が液晶ディスプレイであることを特徴とする請求項10に記載のアクティブマトリクス型ディスプレイである。
以上説明したように、本発明によればゲート絶縁膜を2層以上とし、且つそのうちの1層以上に樹脂フィルムを用いることで、高い絶縁性を有するゲート絶縁膜をラミネート法で容易に形成することができる。
請求項1に記載の発明の効果は、薄膜トランジスタアレイにおいて、ゲート絶縁膜を2層以上とし、且つそのうちの1層以上に樹脂フィルムを用いることで、絶縁性が高いゲート絶縁膜を有する薄膜トランジスタアレイとすることができる点である。
請求項2に記載の発明の効果は、前記樹脂フィルムの厚さを0.3μmから2μmの範囲とすることで、製造に適した、また性能が十分な薄膜トランジスタアレイを得ることができる点である
請求項3に記載の発明の効果は、有機半導体を使用することによって、印刷法によって低コストで所望の形状を得ることができ、低コストの薄膜トランジスタアレイを製造することができる点である。
請求項4に記載の発明の効果は、可撓性の薄膜トランジスタアレイを得ることが出来る点である。
請求項5に記載の発明の効果は、ラミネート法を使用することによって、樹脂フィルムのゲート絶縁膜を薄膜トランジスタアレイの所定の位置に高スループットで連続して形成でき、その樹脂フィルムが薄くて通常のハンドリングが難しい場合にも、使用することができる点である。
請求項6に記載の発明の効果は、減圧下で前記ラミネートを行うことで、気泡等の混入による不良の発生を少なくすることができる点である。
請求項7に記載の発明の効果は、薄膜トランジスタアレイを低コストで製造することができる点である。
請求項8に記載の発明の効果は有機半導体膜の形成に、凸版印刷を使用することにより、粘度の低い有機半導体膜形成用のインク(液)を所定の位置に高精度の膜厚で形成することができる点である。
請求項9に記載の発明の効果は、ゲート電極形成工程、ソース・ドレイン電極形成工程
、画素電極形成工程に、スクリーン印刷、凸版印刷、インクジェット印刷のいずれかを使用することにより、低コストで薄膜トランジスタアレイを製造することができる点である。
請求項10に記載の発明の効果は、本発明の欠陥の少ない、低コストの薄膜トランジスタアレイを使用することにより、欠陥の少ない低コストのアクティブマトリクス型ディスプレイを得ることができる点である。
請求項11に記載の発明の効果は、本発明の欠陥の少ない、低コストの薄膜トランジスタアレイを使用することにより、欠陥の少ない低コストのアクティブマトリクス型電気泳動ディスプレイを得ることができる点である。
請求項12に記載の発明の効果は、本発明の欠陥の少ない、低コストの薄膜トランジスタアレイを使用することにより、欠陥の少ない低コストのアクティブマトリクス型有機ELディスプレイを得ることができる点である。
請求項13に記載の発明の効果は、本発明の欠陥の少ない、低コストの薄膜トランジスタアレイを使用することにより、欠陥の少ない低コストのアクティブマトリクス型液晶ディスプレイを得ることができる点である。
本発明の実施形態において、ゲート絶縁膜は2層以上とし、且つそのうちの1層以上を樹脂フィルムとすることが好ましい。
ゲート絶縁膜として使用できる樹脂フィルムの材料は特に限定されるものではないが、一般に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリエチレンナフタレート(PEN)などのポリエステル、ポリイミド、ポリエチレン、ポリプロピレン、ポリエーテルスルホン、ポリカーボネートなどを使用することができる。なかでもコストや熱安定性を考慮すると、PETやPENなどのポリエステルが好ましい。
また、ゲート絶縁膜として使用する材料のうち、樹脂フィルム以外の材料としては特に限定されるものではないが、絶縁性を有する接着剤や密着剤などが好ましい。これらの材料としては、エポキシ樹脂やポリイミド、酢酸ビニル樹脂、アクリル樹脂、ウレタン樹脂などがあるが、これらに限定されるものではない。また、接着剤層や樹脂フィルム以外に、半導体膜との界面の影響を考慮して、例えば平坦化層や自己組織化単分子層、およびこれらを形成させるための下地となる層を形成してもよい。
本発明の実施形態において、樹脂フィルムの厚さが0.3μm以上2μm以下であることが好ましい。0.3μm以下になると、樹脂フィルムを形成するのが困難となり、またそのハンドリングも困難となる。一方で、2μm以上になるとトランジスタを動作させる場合のゲート電圧が高くなるという問題が生じるからである。
本発明の実施形態において、半導体膜は有機半導体であることが好ましい。有機半導体は一部の有機溶媒に可溶であるため、半導体膜を印刷法により形成することが可能である。但し、半導体材料を溶媒に溶解させず粒子の状態で分散し、その分散液を印刷した後乾燥や焼成することにより半導体膜を形成してもよい。
本発明の実施形態において、絶縁性の基板は可撓性を有することが好ましい。一般的に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネー
トなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることは可能であるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板としてPENやポリイミドなどを用いることが好ましい。
本発明の実施形態において、樹脂フィルムはラミネート法で形成されることが好ましい。ゲート絶縁膜となる樹脂フィルム自体を基板として用いることも可能であるが、ハンドリングの難しさを回避する方法として、基板としては別の絶縁性基板を用い、樹脂フィルムはラミネート法で粘着層や密着層の上に積層させる方法が好ましい。この方法によって高スループットでゲート絶縁膜を形成することができる。
本発明の実施形態において、ラミネート法は減圧下で行う真空ラミネート法であることが、さらに好ましい。粘着層や密着層上に樹脂フィルムを形成する場合に、気泡などが入ると不良の原因となるからである。
本発明の実施形態において、ゲート電極、ソース・ドレイン電極、画素電極、半導体膜の形成工程のうち、少なくとも1つの工程が印刷法を含む工程であることが好ましい。薄膜トランジスタアレイを低コストで形成するためには、印刷法が有用であるからである。例えば、電極を蒸着やスパッタ法、フォトリソグラフィー法、エッチング法を用いて形成する場合に比べ、工程数を削減することが出来、且つ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、一般的に用いられる方法として、凸版印刷、スクリーン印刷、反転オフセット印刷、インクジェット印刷などがあり、本発明において使用することができる。
本発明の実施形態において、半導体膜の形成方法は凸版印刷であることが特に好ましい。前述のように、有機半導体を用いる場合、溶解させた溶液や分散させた溶液を用いることによって印刷法を適用することが可能であるが、一般的にこれらの有機半導体溶液は、その溶解度の低さなどから粘度が低い場合が多い。そのため、用いることができる印刷法としては、凸版印刷やインクジェット印刷に限られる。しかし、インクジェット印刷の場合、細かいパターンを形成しようとすると、溶液が広がらないように工夫する必要があり、一般的にフォトリソグラフィー法やスクリーン印刷法などによって予めバンクを設ける必要があるため、凸版印刷がより好ましい。
本発明の実施形態において、ゲート電極、ソース・ドレイン電極、画素電極を形成する工程のうち少なくとも1つの工程に印刷法、なかでもスクリーン印刷、凸版印刷、インクジェット印刷のいずれか一つ、を使用することが好ましい。前述のように、蒸着やスパッタで形成した薄膜をフォトリソグラフィー、エッチングなどを用いて電極を形成することも可能であるが、工程数やコストの観点から、印刷法を用いることが好ましい。印刷法としては、これら以外にも反転オフセット印刷なども好適に用いることができる。
本発明の薄膜トランジスタアレイを使用することができるアクティブマトリクス型のディスプレイの種類は特に限定されるものではないが、例えば、電気泳動型ディスプレイ、液晶ディスプレイ、有機エレクトロルミネッセンス(EL)ディスプレイなどがある。
本発明の実施形態において、電極材料として用いられる材料は特に限定されるものではないが、一般的に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがあり、本発明においても使用することができる。
本発明の実施形態において、半導体膜として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかし、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが好ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液などを半導体材料として用いてもよい。
尚、本発明の薄膜トランジスタアレイには、必要に応じて封止層や層間絶縁膜、上部画素電極、ガスバリア層、平坦化膜などを形成してもよい。
以下、実施例について説明する。
<実施例1>
本実施例では本発明によるボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を、図1、2(拡大図)、3(断面図)、4(断面図)に基づいて以下に説明する。
基板10としてポリエチレンナフタレート(PEN)フィルム(帝人デュポン製、厚さ100μm)を用いた。PEN基板上に反転オフセット印刷によりナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(質量比))を印刷し、180℃で1時間ベークしてゲート電極21、ゲート配線22、キャパシタ電極23、キャパシタ配線24を形成した。
第1のゲート絶縁膜11を、エポキシ樹脂(JSR製)膜をスピンコート法により形成し、90℃で3分乾燥させて、厚さ0.3μmで形成した。その上にポリエチレンナフタレート(PEN)フィルム(帝人デュポン製、厚さ1.2μm)の膜を、ラミネート法で形成し、180℃で1時間ベークして第2のゲート絶縁膜12を形成した。
ソース・ドレイン電極およびソース配線、画素電極の材料としてナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(質量比)を用いて反転オフセット印刷により印刷し、180℃で1時間乾燥させてソース電極27、ドレイン電極26およびソース配線28、画素電極25を形成した。
半導体材料としてLisicon SP200(Merck製)をテトラリン(関東化学製)で1.0質量%になるように溶解した溶液、また、凸版として感光性樹脂凸版を用いて、150線のアニロックスロールを用いて凸版印刷によりストライプ形状の半導体溶液を印刷し、100℃で60分乾燥させて半導体膜12を形成した。封止材料としてフッ素系樹脂(旭硝子製サイトップ)を用いて、スクリーン印刷により印刷し、90℃で2時間真空乾燥して、封止層13を形成し、薄膜トランジスタアレイを形成した。この、薄膜トランジスタアレイと対向電極との間に電気泳動媒体を挟んで駆動したところ、良好に画像を表示することができた。
<実施例2>
実施例2について説明する。第2のゲート絶縁膜としてポリエチレンテレフタレート(PET)フィルム(東レ製、厚さ1μm)を用い、ラミネート後のベーク温度を150℃とした以外は実施例1と同様にして薄膜トランジスタアレイを形成した。この薄膜トラン
ジスタアレイと対向電極との間に電気泳動媒体を挟んで駆動したところ、良好に画像を表示することができた。
<実施例3>
実施例3について説明する。第1のゲート絶縁膜としてポリイミドフィルム(三菱ガス化学製、厚さ0.3μm)を用いた以外は、実施例1と同様にして薄膜トランジスタアレイを形成した。この薄膜トランジスタアレイと対向電極との間に電気泳動媒体を挟んで駆動したところ、良好に画像を表示することができた。
<実施例4>
本発明によるボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの別の製造方法を図5、6(拡大図)、7(断面図)に基づいて以下に説明する。封止層13の形成までは実施例1と同様の方法で行った。層間絶縁材料としてエポキシ樹脂(味の素ファインテクノ製)を用いてスクリーン印刷により印刷し、90℃で1時間乾燥させて、厚さ5μmの層間絶縁膜14を形成した。上部画素電極材料として銀ペースト(味の素ファインテクノ製)を用いてスクリーン印刷により印刷し、90℃で1時間乾燥させて上部画素電極29を形成し、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイを得た。このボトムゲート・ボトムコンタクト型薄膜トランジスタアレイと対向電極との間に電気泳動媒体を挟んで駆動したところ、良好に画像を表示することができた。
<実施例5>
実施例5について説明する。第2のゲート絶縁膜を真空ラミネート法で形成した以外は、実施例1と同様の方法でボトムゲート・ボトムコンタクト型薄膜トランジスタアレイを作製した。真空ラミネートは、0.5hPa、150℃で行った。このボトムゲート・ボトムコンタクト型薄膜トランジスタアレイと対抗電極との間に電気泳動媒体を挟んで駆動したところ、良好に画像を表示することができた。
<実施例6>
実施例6について説明する。本発明によるボトムゲート・ボトムコンタクト型薄膜トランジスタアレイを用いた液晶表示装置の製造方法を図8(断面図)に基づいて以下に説明する。ガラス基板31としてコーニング社製無アルカリガラス1737(0.7mm厚)を用いた。ガラス基板上に赤(R)、緑(G)、青(B)、黒(BM)の顔料を分散したレジストを用いてフォトリソグラフィー法によりカラーフィルター層36を形成した。透明樹脂を用いて全面に保護層38を形成した。スパッタ法によりインジウム錫酸化物(ITO)を成膜し、共通電極35とした。その後、透明感光性樹脂を用いてフォトリソグラフィー法によりスペーサー34を形成した。次いで配向膜32をスピンコートにより形成し、カラーフィルター付基板を作製した。
一方で、別のガラス基材上に実施例4と同様の方法で上部画素電極まで形成した。次いで上記の方法で配向膜32’を形成し、TFT基板を作製した。
以上のようにして作製したカラーフィルター付基板とTFT基板を位置合わせして貼り合わせ、液晶33を封入した。次いでカラーフィルター付基板とTFT基板のカラーフィルターとTFTの形成されていない面に偏光板30、30’を配置して、液晶表示装置とした。この液晶表示装置を駆動したところ、良好に画像を表示することができた。
<実施例7>
本発明による薄膜トランジスタアレイを用いたカラー有機ELディスプレイ表示装置の製造方法を図9、10(拡大図)、11(断面図)、12(断面図)、13(回路図)に基づいて以下に説明する。ガラス基板31としてコーニング社製無アルカリガラス173
7(0.7mm厚)を用いた。ゲート電極(G1)、キャパシタ電極(C)を、ITOをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離することによってパターニングして形成した。
第1のゲート絶縁膜(G121)を、エポキシ樹脂(JSR製)をスピンコート法により成膜し、90℃で3分乾燥させて、厚さ0.3μmの膜として形成した。第2のゲート絶縁膜材としてポリエチレンナフタレート(PEN)フィルム(帝人デュポン製、厚さ1.2μm)を用い、ラミネート法で形成し、180℃で1時間ベークしてゲート絶縁膜(G122)を形成した。ソース電極(S1)、ドレイン電極(D1)兼ゲート電極(G2)を、ITOをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離することによってパターニングして形成した。
半導体材料としてフルオレンビチオフェン共重合体(F8T2)をテトラリン(関東化学製)で1.0質量%になるように溶解した溶液を、凸版として感光性樹脂凸版を用い、150線のアニロックスロールを用いて凸版印刷により印刷して、ストライプ状の半導体をパターンを形成し、100℃で60分乾燥させて半導体膜(OSC1)を形成した。封止層の材料としてフッ素系樹脂(旭硝子製サイトップ)を用い、スクリーン印刷により印刷し、90℃で2時間真空乾燥し、封止層(F1)を形成した。
再度、第1のゲート絶縁膜(G121)を、エポキシ樹脂(JSR製)をスピンコート法により成膜し、90℃で3分乾燥させて、厚さ0.3μmの膜として形成した。第2のゲート絶縁膜(G122)を、ポリエチレンナフタレート(PEN)フィルム(帝人デュポン製、厚さ1.2μm)を用い、ラミネート法で形成し、180℃で1時間ベークしてゲート絶縁膜(G122)を形成した。ソース電極(S2)、ドレイン電極(D2)を、ITOをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離することによってパターニングして形成した。
再度、半導体材料としてフルオレンビチオフェン共重合体(F8T2)をテトラリン(関東化学製)で1.0質量%になるように溶解した溶液と、また凸版として感光性樹脂凸版を用い、150線のアニロックスロールを用いて凸版印刷によりストライプ状の半導体を印刷し、100℃で60分乾燥させて半導体膜(OSC2)を形成した。再度封止層の材料としてフッ素系樹脂(旭硝子製サイトップ)を用い、スクリーン印刷により印刷し、90℃で2時間真空乾燥し、封止層(F2)を形成した。
層間絶縁材料として感光性透明アクリル樹脂を用い、塗布、露光・現像し、さらに180℃で30分ベークして厚さ0.3μmの層間絶縁膜15を形成した。上部画素電極材料としてITOをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングし、上部画素電極29を形成した。
しかる後、正孔輸送層41を、ポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)をスピンコート法によって全面に塗布し、100℃で1時間乾燥して形成した。続いて赤色発光層、緑色発光層、青色発光層の材料として、いずれもポリフルオレン系物質を使用して、凸版印刷にて発光層42を順次形成した。
さらに、蒸着によって共通電極43としてカルシウムを10nm、銀を300nm、順次全面に成膜した。最後に全体を封止ガラス(図示せず)で覆った。このカラー有機ELディスプレイを駆動したところ、良好に画像を表示することができた。
<比較例1>
図)、16(断面図)に基づいて以下に説明する。ゲート絶縁膜として、樹脂フィルムを
用いずにエポキシ樹脂(JSR製)をスピンコート法により成膜し、180℃で1時間ベークしたものを用いた以外は、実施例1と同様にして薄膜トランジスタアレイを形成した。この薄膜トランジスタアレイと対向電極との間に電気泳動媒体を挟んで駆動したところ、ゲートリークによる欠陥が確認された。
<比較例2>
ゲート絶縁膜として、樹脂フィルムを用いずにポリイミド(三菱ガス化学製、ネオプリム)をスピンコート法により乾燥厚さ1.5μmで成膜し、180℃で1時間ベークした以外は、比較例1と同様にして薄膜トランジスタアレイを形成した。この薄膜トランジスタアレイと対向電極との間に電気泳動媒体を挟んで駆動したところ、ゲートリークによる欠陥が確認された。
本発明の実施形態の一例を示す薄膜トランジスタアレイの模式図である。 図1の1画素分の拡大図である。 図2のa−b間の断面を示す説明図である。 図2のc−d間の断面を示す説明図である。 本発明の実施形態の別の一例を示す薄膜トランジスタアレイの模式図である。 図5の1画素分の拡大図である。 図6のe−f間の断面を示す説明図である。 本発明の実施形態の一例を示す液晶表示装置の断面模式図である。 本発明の実施形態の一例を示すEL表示装置用薄膜トランジスタアレイの模式図である。 図9の1画素分の拡大図である。 図10のg−h間の断面を示す説明図である。 図11に示す薄膜トランジスタに有機EL層を積層させた図である。 有機ELディスプレイの駆動回路の一例を示す図である。 比較例1、2の実施形態の一例を示す薄膜トランジスタアレイの模式図である。 図14の1画素分の拡大図である。 図15のi−j間の断面を示す説明図である。
符号の説明
10・・・基板
11・・・第1のゲート絶縁膜
12・・・第2のゲート絶縁膜(樹脂フィルム)
13・・・半導体膜
14・・・封止層
15・・・層間絶縁膜
21・・・ゲート電極
22・・・ゲート配線
23・・・キャパシタ電極
24・・・キャパシタ配線
25・・・画素電極
26・・・ドレイン電極
27・・・ソース電極
28・・・ソース配線
29・・・上部画素電極
30、30’・・・偏光板
31・・・ガラス基板
32、32’・・・配向膜
33・・・液晶
34・・・スペーサー
35・・・共通電極
36・・・カラーフィルター(カラー部)
37・・・カラーフィルター(ブラックマトリクス)
38・・・保護層
G1・・・第1のゲート電極
G2・・・第2のゲート電極
C・・・キャパシタ電極
GI11・・・1層目の第1のゲート絶縁膜
GI12・・・1層目の第2のゲート絶縁膜
GI21・・・2層目の第1のゲート絶縁膜
GI22・・・2層目の第2のゲート絶縁膜
S1・・・第1のソース電極
S2・・・第2のソース電極
D1・・・第1のドレイン電極
D2・・・第2のドレイン電極
OSC1・・・第1の有機半導体膜
OSC2・・・第2の有機半導体膜
F1・・・第1の封止層
F2・・・第2の封止層
41・・・正孔輸送層
42・・・発光層
43・・・共通電極

Claims (13)

  1. 絶縁性の基板上にゲート電極を有し、前記ゲート電極がゲート絶縁膜をはさんでソース・ドレイン電極と重なり、ソース・ドレイン間に半導体膜を少なくとも有し、ドレイン電極は画素電極に接続され、画素電極は絶縁膜をはさんでキャパシタ電極と重なっており、複数のゲート電極に接続された複数のゲート配線と、複数のソース電極に接続された複数のソース配線を用いてマトリクス状に配置した薄膜トランジスタアレイであって、該ゲート絶縁膜が2層以上の層からなり、且つそのうちの1層以上が樹脂フィルムからなることを特徴とする薄膜トランジスタアレイ。
  2. 前記樹脂フィルムの厚さが0.3μm以上2μm以下であることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  3. 前記半導体膜が有機半導体からなることを特徴とする請求項1または2に記載の薄膜トランジスタアレイ。
  4. 前記絶縁性の基板が可撓性を有することを特徴とする請求項1〜3のいずれか1項に記載の薄膜トランジスタアレイ。
  5. 請求項1〜4のいずれか1項に記載の薄膜トランジスタアレイの製造方法であって、ゲート絶縁膜となる樹脂フィルムをラミネート法によって形成することを特徴とする薄膜トランジスタアレイの製造方法。
  6. 前記ラミネート法が減圧下において行われる真空ラミネート法であることを特徴とする請求項5に記載の薄膜トランジスタアレイの製造方法。
  7. 請求項1〜4のいずれか1項に記載の薄膜トランジスタアレイの製造方法であって、ゲート電極の形成工程、ソース・ドレイン電極の形成工程、画素電極の形成工程、半導体膜の形成工程のうち少なくとも1つの工程に印刷法が使用されることを特徴とする薄膜トランジスタアレイの製造方法。
  8. 前記半導体膜の形成工程に凸版印刷を使用することを特徴とする請求項7に記載の薄膜トランジスタアレイの製造方法。
  9. 前記ゲート電極の形成工程、ソース・ドレイン電極の形成工程、画素電極の形成工程のうち少なくとも1つの工程にスクリーン印刷、凸版印刷、インクジェット印刷のいずれかを使用することを特徴とする請求項7または8に記載の薄膜トランジスタアレイの製造方法。
  10. すくなくとも、請求項1〜4のいずれか1項に記載の薄膜トランジスタアレイと画像表示手段とからなることを特徴とするアクティブマトリクス型ディスプレイ。
  11. 前記画像表示手段が電気泳動方式によるものであることを特徴とする請求項10に記載のアクティブマトリクス型ディスプレイ。
  12. 前記画像表示手段が有機ELであることを特徴とする請求項10に記載のアクティブマトリクス型ディスプレイ。
  13. 前記画像表示手段が液晶ディスプレイであることを特徴とする請求項10に記載のアクティブマトリクス型ディスプレイ。
JP2008071387A 2008-03-19 2008-03-19 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ Pending JP2009231325A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008071387A JP2009231325A (ja) 2008-03-19 2008-03-19 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008071387A JP2009231325A (ja) 2008-03-19 2008-03-19 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ

Publications (1)

Publication Number Publication Date
JP2009231325A true JP2009231325A (ja) 2009-10-08

Family

ID=41246443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008071387A Pending JP2009231325A (ja) 2008-03-19 2008-03-19 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ

Country Status (1)

Country Link
JP (1) JP2009231325A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011170172A (ja) * 2010-02-19 2011-09-01 Seiko Epson Corp 電気泳動表示装置及び電子機器
JP2014165241A (ja) * 2013-02-22 2014-09-08 Toppan Printing Co Ltd 薄膜トランジスタ及び画像表示装置
JPWO2014045543A1 (ja) * 2012-09-21 2016-08-18 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置
JPWO2016067591A1 (ja) * 2014-10-28 2017-08-03 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
WO2018038107A1 (ja) * 2016-08-23 2018-03-01 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および画像表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011170172A (ja) * 2010-02-19 2011-09-01 Seiko Epson Corp 電気泳動表示装置及び電子機器
JPWO2014045543A1 (ja) * 2012-09-21 2016-08-18 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置
JP2014165241A (ja) * 2013-02-22 2014-09-08 Toppan Printing Co Ltd 薄膜トランジスタ及び画像表示装置
JPWO2016067591A1 (ja) * 2014-10-28 2017-08-03 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
WO2018038107A1 (ja) * 2016-08-23 2018-03-01 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および画像表示装置
CN109643659A (zh) * 2016-08-23 2019-04-16 凸版印刷株式会社 有机薄膜晶体管及其制造方法以及图像显示装置
JPWO2018038107A1 (ja) * 2016-08-23 2019-06-24 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および画像表示装置
US11302880B2 (en) 2016-08-23 2022-04-12 Toppan Printing Co., Ltd. Organic thin-film transistors and methods for manufacturing the same and image display devices
CN109643659B (zh) * 2016-08-23 2022-07-26 凸版印刷株式会社 有机薄膜晶体管及其制造方法以及图像显示装置
JP7163772B2 (ja) 2016-08-23 2022-11-01 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および画像表示装置

Similar Documents

Publication Publication Date Title
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
TWI491050B (zh) 電晶體,顯示器及電子裝置
US20090267075A1 (en) Oganic thin film transistor and pixel structure and method for manufacturing the same and display panel
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
TWI646669B (zh) Thin film transistor array and manufacturing method thereof
US8258514B2 (en) Semiconductor device and display apparatus using the semiconductor device
JP2009231325A (ja) 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
US8877531B2 (en) Electronic apparatus
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
TWI610423B (zh) 薄膜電晶體陣列及其製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP5685932B2 (ja) 薄膜トランジスタ
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
JP2010262007A (ja) 表示装置および表示装置の製造方法
JP2009302169A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
WO2014068916A1 (ja) 薄膜トランジスタ
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置