JP7163772B2 - 有機薄膜トランジスタとその製造方法および画像表示装置 - Google Patents

有機薄膜トランジスタとその製造方法および画像表示装置 Download PDF

Info

Publication number
JP7163772B2
JP7163772B2 JP2018535699A JP2018535699A JP7163772B2 JP 7163772 B2 JP7163772 B2 JP 7163772B2 JP 2018535699 A JP2018535699 A JP 2018535699A JP 2018535699 A JP2018535699 A JP 2018535699A JP 7163772 B2 JP7163772 B2 JP 7163772B2
Authority
JP
Japan
Prior art keywords
insulating layer
electrode
thin film
film transistor
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018535699A
Other languages
English (en)
Other versions
JPWO2018038107A1 (ja
Inventor
典昭 池田
誠 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Publication of JPWO2018038107A1 publication Critical patent/JPWO2018038107A1/ja
Application granted granted Critical
Publication of JP7163772B2 publication Critical patent/JP7163772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、有機薄膜トランジスタとその製造方法および画像表示装置に関する。
薄膜トランジスタは液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置、電子ペーパー表示装置などの、アクティブマトリックス方式の表示装置やセンサーなどに広く使用されている。
薄膜トランジスタに用いられる半導体材料としては、非晶質シリコンや多結晶シリコン、あるいは酸化物半導体などを用いたものが主流となっており、これらの半導体材料を用いた薄膜トランジスタは、真空成膜法とフォトリソグラフィなどのドライコーティング法を用いて製造されることが一般的である。
一方で近年、半導体材料として有機材料を用いた、有機薄膜トランジスタが注目を集めている（特許文献１参照）。有機薄膜トランジスタにおいては、半導体材料のみならず、導電性材料および絶縁性材料などについて塗布や印刷などのウェットコーティング法を用いることによって製造する試みがなされている。これにより、プラスチック基板を用いたフレキシブルデバイス形成や低コスト化などの可能性が期待されている。
また、印刷法は成膜とパターニングの工程を同時に行うことから、従来のフォトリソグラフィプロセスを用いる真空成膜プロセスと比較して、材料利用効率が高く、現像、エッチング工程を必要としないことから、環境負荷が少ないという点でも期待されている（非特許文献１）。
特開２０１５－１４２０９１号公報
Ｔ． Ｍｉｎａｒｉ， Ｍ． Ｋａｎｏ， Ｔ． Ｍｉｙａｄｅｒａ， Ｓ． Ｄ． Ｗａｎｇ， Ｙ． Ａｏｙａｇｉ， ａｎｄ Ｋ． Ｔｓｕｋａｇｏｓｈｉ， "Ｓｕｒｆａｃｅ ｓｅｌｅｃｔｉｖｅ ｄｅｐｏｓｉｔｉｏｎ ｏｆ ｍｏｌｅｃｕｌａｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ｆｏｒ ｓｏｌｕｔｉｏｎ－ｂａｓｅｄ ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ｏｒｇａｎｉｃ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ"， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， ９４， ０９３３０７ （２００９）
有機薄膜トランジスタの印刷法による形成においては、薄膜トランジスタの各層の特徴に合わせて様々な印刷方法が用いられる。しかしながら、ウェットコーティング法による成膜は、従来のフォトリソグラフィプロセスと比較するとパターニング精度が劣っており、それによる歩留まり低下などが発生しやすい。歩留まり低下は、コスト上昇を招くため、本来有利であるはずのコスト面においても優位性を発揮しづらくなる。
これを避けるために、薄膜トランジスタの各層の寸法に余裕を持たせて設計することも考え得るが、寸法に余裕を持たせて設計すると、薄膜トランジスタ部の面積が大きくなるため、高精細の薄膜トランジスタパターンを作製することが困難となる。また、薄膜トランジスタ部の面積が大きくなることにより、薄膜トランジスタを用いたアクティブマトリクス方式の画像表示装置などの駆動の補助容量として機能するキャパシタ電極の面積が制限される。特に、トップゲート構造の薄膜トランジスタ構造においては、ゲート電極とキャパシタ電極が同層に設ける場合、キャパシタ電極面積を大きく取ることが困難であり、十分な容量を得ることが困難となる。
一方、有機薄膜トランジスタはドライコーティング法で作製される薄膜トランジスタに比べて、特性面で劣っていることが多い。特性面の不利をカバーするために、精度の高い構造が必要になる。例えば、電極ではトランジスタ電極と配線それぞれを基板全面に配置する必要があるが、トランジスタ電極については極力大きな、配線については極力微細なパターニングが望まれる。
特に、キャパシタ電極については出来るだけ大きな構造が必要になる。アクティブマトリクス方式の画像表示装置において、薄膜トランジスタに設置されるキャパシタは、各画素の書き込み時において、電圧保持を補助する役割を担っており、容量が不足すると選択時間における電圧保持率が低下するため、書き込み電圧を高くする、もしくは書き込み回数を多くするなどの対策が必要となり、結果的に画像表示装置の書き込み時間の増加や消費電力の増加を招く。
しかしながら、図４に示すように、一般的なキャパシタ電極とゲート電極とは同一層上に形成されるため、安易なキャパシタ電極の拡大はゲート電極とキャパシタ電極のショートの増加を招く結果となる。
ショートはゲート電極－キャパシタ電極間のみで発生するものではなく、ゲート電極－ソース／ドレイン電極やキャパシタ電極－ドレイン電極でも発生する。一例としては、電極表面の凹凸によって電界集中が起き、絶縁膜を破壊するなどがある。これは特に電極間の電圧差が大きいときに見られる。各電極にかかる電圧を鑑みると、発生のしやすさはゲート電極－ソース／ドレイン電極＞キャパシタ電極－ドレイン電極となる。
そのため、ゲート電極－ソース／ドレイン電極を分離している絶縁層は耐圧性を得るために十分な厚みが必要となる。一方で、キャパシタ電極－ドレイン電極を分離している絶縁層は比較的薄膜化が可能である。このようにゲート電極－ソース／ドレイン電極間とキャパシタ電極－ドレイン電極間では、その間の絶縁層に求められる特性値や厚み等が異なる。
本発明は、以上の点を鑑みなされたものであり、歩留まり良く、十分なキャパシタ電極面積を得ることが可能な、印刷法を用いて形成することができる有機薄膜トランジスタおよびこれを用いた画像表示装置を提供することを目的とする。
また、本発明は、トップゲート構造の有機薄膜トランジスタにおいて、高い半導体特性を維持しながらもトランジスタ寸法に余裕を持たせることにより高い歩留まりを実現し、かつ十分なキャパシタ電極面積を有することで、トランジスタ画素電極の高い電圧保持率を維持し、安定的に駆動可能な有機薄膜トランジスタとその製造方法および画像表示装置を提供することを目的とする。
上記課題を解決するための本発明の一局面は、絶縁性の基板上に少なくともゲート電極と、キャパシタ電極と、それらを覆うように形成された絶縁層と、その上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極とで挟まれた範囲に有機半導体材料を含む半導体層と、を有する有機薄膜トランジスタであって、少なくともキャパシタ電極を覆うように第一絶縁層が、第一絶縁層の上にゲート電極が、ゲート電極およびキャパシタ電極を覆うように第二絶縁層が、第二絶縁層の上に少なくともソース電極、ドレイン電極、半導体層が、それぞれ形成されており、キャパシタ電極がドレイン電極と重なり、かつ、ゲート電極と重ならない位置に形成される、有機薄膜トランジスタである。
また、本発明の他の局面は、絶縁性の基板上に少なくともゲート電極と、キャパシタ電極と、それらを覆うように形成された絶縁層と、その上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極とで挟まれた範囲に有機半導体材料を含む半導体層と、を有する有機薄膜トランジスタであって、少なくともキャパシタ電極を覆うように第一絶縁層が、第一絶縁層の上にゲート電極が、ゲート電極を覆いかつキャパシタ電極を覆わないように第二絶縁層が、第二絶縁層の上に少なくともソース電極、ドレイン電極、半導体層が、それぞれ形成されている、有機薄膜トランジスタである。
また、第一絶縁層と第二絶縁層とに異なる材料を用いていてもよい。
また、第一絶縁層の誘電率は、第二絶縁層の誘電率よりも高くしてもよい。
また、第一絶縁層は、絶縁材料を２層以上積層して形成してもよい。
また、第二絶縁層は、絶縁材料を２層以上積層して形成してもよい。
また、本発明の他の局面は、絶縁性の基板と、ゲート電極と、キャパシタ電極と、絶縁層と、ソース電極と、ドレイン電極と、有機半導体材料を含む半導体層とを有する有機薄膜トランジスタであって、絶縁層は、基板と、基板上に形成されたゲート電極とを覆う第一絶縁層と、第一絶縁層の上に形成されたキャパシタ電極を覆う第二絶縁層とを含み、キャパシタ電極がドレイン電極と重なる位置に形成される、有機薄膜トランジスタである。
また、第二絶縁層の上にソース電極、ドレイン電極および半導体層が形成されてもよい。
また、第一絶縁層の上にソース電極、ドレイン電極の一部および半導体層が形成されてもよい。
また、第一絶縁層と第二絶縁層とが異なる材料を用いて形成されてもよい。
また、第二絶縁層の誘電率が第一絶縁層の誘電率よりも高くてもよい。
また、第二絶縁層の膜厚が第一絶縁層の膜厚よりも薄くてもよい。
また、第一絶縁層が絶縁材料を２層以上積層して形成されてもよい。
また、第二絶縁層が絶縁材料を２層以上積層して形成されてもよい。
また、本発明の他の局面は、絶縁性の基板上に少なくとも第一キャパシタ電極と、第一絶縁層と、ソース電極と、ドレイン電極と、有機半導体材料を含む半導体層と、第二絶縁層と、ゲート電極とを含む有機薄膜トランジスタであって、基板上に第一キャパシタ電極が形成されており、少なくとも第一キャパシタ電極上に第一絶縁層が形成されており、第一絶縁層上にソース電極、ドレイン電極、および半導体層が形成されており、ドレイン電極は、平面視において第一キャパシタ電極の少なくとも一部と重なり、ソース電極、ドレイン電極の少なくとも一部、および半導体層上に第二絶縁層が形成されており、第二絶縁層上にゲート電極が形成されている、有機薄膜トランジスタである。
また、第二絶縁層上に、第二キャパシタ電極がさらに形成され、第二キャパシタ電極は、平面視においてドレイン電極の少なくとも一部と重なってもよい。
また、第一絶縁層の比誘電率が、第二絶縁層の比誘電率よりも大きくてもよい。
また、第一絶縁層の膜厚が、第二絶縁層の膜厚よりも薄くてもよい。
また、第一絶縁層の比誘電率が、３．０以上であってもよい。
また、本発明の他の局面は、絶縁性の基板上に第一キャパシタ電極を設ける工程と、少なくとも第一キャパシタ電極上に第一絶縁層を設ける工程と、第一絶縁層上に、ソース電極とドレイン電極とが離間し、かつ、ドレイン電極が第一キャパシタ電極に重なるように、ソース電極およびドレイン電極を設ける工程と、ソース電極およびドレイン電極の間に有機半導体材料を含む半導体層を設ける工程と、半導体層上に第二絶縁層を設ける工程と、第二絶縁層上にゲート電極を設ける工程とを含む、有機薄膜トランジスタの製造方法である。
また、第二絶縁層上に第二キャパシタ電極を設ける工程をさらに含んでもよい。
また、本発明の他の局面は、上述の有機薄膜トランジスタを用いた画像表示装置である。
本発明によれば、印刷法によって製造された有機薄膜トランジスタにおいて、歩留まり良く、特にゲート電極とキャパシタ電極とのショート不良無く、十分なキャパシタ電極面積を得ることが可能な有機薄膜トランジスタおよび画像表示装置を提供することが可能となる。
また、本発明によれば、トップゲート構造の有機薄膜トランジスタにおいて、高い半導体特性を維持しながらもトランジスタ寸法に余裕を持たせることにより高い歩留まりを実現し、かつ十分なキャパシタ電極面積を有することで、トランジスタ画素電極の高い電圧保持率を維持し、安定的に駆動可能な有機薄膜トランジスタおよび画像表示装置を提供することが可能となる。
図１は、本発明の第１の実施形態に係る有機薄膜トランジスタの概略断面図である。 図２は、本発明の第１の実施形態に係る有機薄膜トランジスタの変形例の概略断面図である。 図３は、本発明の第１の実施形態に係る有機薄膜トランジスタの変形例の概略断面図である。 図４は、従来技術に係る有機薄膜トランジスタの概略断面図である。 図５は、本発明の第２の実施形態に係る有機薄膜トランジスタの概略断面図である。 図６は、本発明の第２の実施形態に係る有機薄膜トランジスタの変形例の概略断面図である。 図７は、本発明の第２の実施形態に係る有機薄膜トランジスタの変形例の概略断面図である。 図８は、従来技術に係る有機薄膜トランジスタの概略断面図である。 図９は、本発明の第３の実施形態に係る有機薄膜トランジスタの概略断面図である。 図１０は、本発明の第３の実施形態に係る有機薄膜トランジスタの変形例の概略断面図である。 図１１は、比較例に係る有機薄膜トランジスタの概略断面図である。
以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお各実施の形態において、同一または対応する構成要素については同一の参照符号を付け、実施の形態の間において重複する説明は省略する場合がある。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る有機薄膜トランジスタ１００を示す概略断面図である。また、図４は、従来技術に係る有機薄膜トランジスタ２００を示す概略断面図である。
有機薄膜トランジスタ１００は、絶縁性の基板１の上に形成されたキャパシタ電極３と、少なくともキャパシタ電極３を覆うように形成された第一絶縁層４１と、第一絶縁層４１の上に形成されたゲート電極２と、少なくともゲート電極２およびキャパシタ電極３を覆うように形成された第二絶縁層４２と、第二絶縁層４２の上に形成されたソース電極５と、ドレイン電極６と、有機半導体材料を含む半導体層７とを、少なくとも備えている。また、半導体層７を保護するための保護層８も好適に用いられる。
一方、有機薄膜トランジスタ２００は、絶縁性の基板１の上に形成されたゲート電極２およびキャパシタ電極３と、少なくともゲート電極２およびキャパシタ電極３を覆うように形成された第一絶縁層４１と、第一絶縁層４１の上に形成されたソース電極５と、ドレイン電極６と、有機半導体材料を含む半導体層７とを、少なくとも備えている。
また、有機薄膜トランジスタ１００および有機薄膜トランジスタ２００には、層間絶縁膜９と、画素電極１０と、図示しない表示要素と、図示しない対向電極と、図示しない第二の基板とを設けることにより、画像表示装置とすることができる。対向電極および第二の基板は、使用する表示要素の種類によりその構造は適宜変更することができる。
以下、有機薄膜トランジスタ１００の各構成要素について、有機薄膜トランジスタ１００の製造工程に沿って説明する。
初めに、基板１を準備する。基板１より下層の構造は、どのようなものを用いてもかまわない。基板１の材料としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、２種以上を積層した複合の基板１として使用することもできる。
次に、基板１上に、キャパシタ電極３を形成する。ゲート電極２、キャパシタ電極３、ソース電極５、およびドレイン電極６は、電極部分と配線部分とが明確に分かれている必要はなく、各有機薄膜トランジスタの構成要素として電極と呼称している。
次に、キャパシタ電極３を覆うように、第一絶縁層４１を形成する。さらに、第一絶縁層４１上に、ゲート電極２を形成する。さらに、ゲート電極２を覆うように、第二絶縁層４２を形成する。その際、第二絶縁層４２は、第一絶縁層４１を介してキャパシタ電極３を覆うように形成する。
ゲート電極２およびキャパシタ電極３には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
ゲート電極２およびキャパシタ電極３の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル－ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェットコーティング法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
第一絶縁層４１および第二絶縁層４２には、酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）などの有機系絶縁材料や、自己組織化膜等の材料を使用することができるが、これらに限定されるものではない。これらは単層または２層以上積層してもよいし、無機系－有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。
第一絶縁層４１および第二絶縁層４２に自己組織化膜を用いる場合は、異なる自己組織化材料を積層する多層膜構造とすることで、絶縁層の誘電率や絶縁性を制御することが可能である。さらに、自己組織化した多層膜を繰り返し構造とすることで、絶縁性を高めることも可能である。また、第二絶縁層４２表面に形成される半導体層７の種類に合わせて表面の官能基を選択し、表面エネルギーを制御することで、有機薄膜トランジスタ１００の性能を向上することも可能である。
第一絶縁層４１および第二絶縁層４２の形成方法は、真空蒸着法、スパッタ法などの真空成膜法や、金属錯体などを前駆体として使用するゾル－ゲル法やナノ粒子を使用する方法、スリットコート法、スピンコート方、スクリーン印刷、凸版印刷、インクジェット法などのウェットコーティング法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。
第一絶縁層４１と第二絶縁層４２とは、同様の材料および組成を用いても良いが、異なる材料を用いても良い。つまり、本発明においては、それぞれの層に求められる特性によってより適した材料を選択的に用いることが可能になる。また、それぞれ単層であっても多層構造であっても問題なく、これらに限定されることなく、様々な組合せで形成することが可能である。
有機薄膜トランジスタ１００において、キャパシタ電極３とドレイン電極６とをその間の絶縁層（第一絶縁層４１と第二絶縁層４２）で絶縁することでキャパシタ構造を形成している。
第二絶縁層４２は、半導体層７とゲート電極２の間に形成されるため、チャネル形成に直接影響を及ぼす。一方で第一絶縁層４１は、ゲート電極２の下層に形成されるため、チャネルに対しての影響は小さい。そのため、キャパシタ容量の観点より第一絶縁層４１を、トランジスタ特性の観点より第二絶縁層４２を、それぞれ選択することが出来る。
第一絶縁層４１の材料に第二絶縁層４２よりも比誘電率の高い材料を用いることにより、キャパシタの静電容量を増加させることが可能となる。第二絶縁層４２の比誘電率は、２以上かつ５以下であることが好ましい。また、第一絶縁層４１の比誘電率は、３以上、好ましくは５以上、さらには２０以上であることが好ましいが、これらに限定されるものではない。
キャパシタ電極３は、その効果上より面積が大きい方が好ましい。ゲート電極２と同層に形成をした場合、キャパシタ電極面積を大きくするほど、ゲート電極２とキャパシタ電極３でのショート確率は上がることになる。そのため、ゲート電極２とキャパシタ電極３の間には十分なスペースが必要となる。一方、本発明のようにゲート電極２とキャパシタ電極３の間に、絶縁層（第一絶縁層４１）を形成し分断することによって、ゲート電極２とキャパシタ電極３でのショートを防ぐことが出来る。
従来技術に係る有機薄膜トランジスタ２００において、キャパシタ電極３とドレイン電極６との間の絶縁層（第一絶縁層４１）は、より薄膜であるほどキャパシタの静電容量を増加することができる。一方で、トランジスタ特性や耐圧性の観点からはある一定以上の絶縁層膜厚を必要とされ、キャパシタの静電容量の観点から考えた適正膜厚に比べるとより厚膜が必要とされることが多い。
その場合の対策の一つである、有機薄膜トランジスタ１００の変形例に係る有機薄膜トランジスタ１１０の概略断面図を図２に示す。
有機薄膜トランジスタ１１０では、第二絶縁層４２をキャパシタ電極３の上部には形成しないことで、キャパシタ電極３とドレイン電極６との間には第一絶縁層４１のみが形成される。そのため、第一絶縁層４１と第二絶縁層４２の材料や膜厚を、それぞれトランジスタ特性とキャパシタの静電容量との面から独立に決定することが出来る。
一方で、有機薄膜トランジスタ１１０では、有機薄膜トランジスタ１００に比べて、第二絶縁層４２の高い位置精度を要求されることになるため、目標とするトランジスタ特性やキャパシタの静電容量などを鑑み、いずれがより適切な構造であるか選択的判断して用いることが望ましい。
また、ゲート電極２とキャパシタ電極３との位置精度は、形成プロセスの精度による部分が強い。よりキャパシタ電極面積を大きくしようとした場合に、ウェトコーティング法などのパターニング精度が十分でない方式によって作製を行うと、図３に示す有機薄膜トランジスタ１２０のように、基板１から半導体層７に向かう積層方向から見て、ゲート電極２の一部とキャパシタ電極３の一部とが第一絶縁層４１を介して重なるような状態になってしまう可能性が高くなる。しかしながら、そのような場合でも、表示性能に必要なトランジスタ特性が十分に得られるのであれば特に問題はない。
次に、第二絶縁層４２を介したゲート電極２上に、ソース電極５およびドレイン電極６を形成する。ソース電極５およびドレイン電極６は、先に示したゲート電極２およびキャパシタ電極３と同様の材料および方法によって形成することができる。
ソース電極５およびドレイン電極６については、半導体層７よりもソース電極５およびドレイン電極６を先に形成するボトムコンタクト構造としても良いし、半導体層７の形成後に、ソース電極５およびドレイン電極６を形成するトップコンタクト構造としても良い。
また、ボトムコンタクト構造を適用する場合においては、ソース電極５およびドレイン電極６は、半導体層７との電気的接続における接触抵抗を低下させるために、表面処理などを行うことができる。
次に、第二絶縁層４２、ソース電極５、およびドレイン電極６上に半導体層７を形成する。半導体層７には、ペンタセン、およびそれらの誘導体のような低分子半導体やポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料を用いることができるが、これらに限定されるものではない。
半導体層７は、有機半導体材料を溶解または分散させた溶液をインクとして用いる凸版印刷、スクリーン印刷、インクジェット法、ノズルプリンティングなどのウェットコーティング法で形成することができるが、これらに限定されるものではなく、公知一般の方法を使用することも可能である。
有機薄膜トランジスタ１００は、外部の影響から半導体層７を保護するための保護層８を好適に設けることができる。保護層８を設ける場合は、少なくとも半導体層７のチャネル領域を覆うように形成することが好ましい。
保護層８の材料としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるが、これらに限定されるものではない。
有機薄膜トランジスタ１００を用いた画像表示装置とする際は、層間絶縁膜９、画素電極１０、図示しない表示要素、図示しない対向電極、図示しない対向基板が好適に設けられる。
層間絶縁膜９は、ソース電極５と画素電極１０とを絶縁することで、画素電極１０を介したソース－ドレイン間のリークを防止することを主な目的として形成される。
層間絶縁膜９の材料としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるが、これらに限定されるものではない。
画素電極１０は、画像表示装置の開口率を向上させることを目的に形成される。さらに不透明な材料を用いることにより、半導体層７への外部からの光照射を防ぐことも可能となる。
画素電極１０は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
表示要素は、液晶、電気泳動粒子、または電気泳動粒子を含んだマイクロカプセルや有機エレクトロルミネッセンスなどが使用できる。画像表示装置においては、反射型、透過型のどちらに限定されることなく、これら公知一般の表示要素を使用することが可能である。また、使用する表示要素によっては、１画素内に有機薄膜トランジスタ１００を複数設置する構成を利用することも可能である。
表示要素は、対向電極を形成した対向基板上に形成した後に、画素電極１０まで形成された有機薄膜トランジスタ１００と合わせて、画像表示装置としても良いし、画素電極１０上に形成した後に、対向電極および対向基板を積層して画像表示装置としても良く、使用する表示要素に合わせて、その工程を選択することが可能である。
（第２の実施形態）
図５は、本発明の第２の実施形態に係る有機薄膜トランジスタ１３０を示す概略断面図である。また、図８は従来技術に係る有機薄膜トランジスタ２１０を示す概略断面図である。
有機薄膜トランジスタ１３０は、絶縁性の基板１の上に形成されたゲート電極２と、少なくともゲート電極２を覆うように形成された第一絶縁層４１と、第一絶縁層４１上に形成されたキャパシタ電極３と、平面視において少なくともゲート電極２およびキャパシタ電極３を覆うように形成された第二絶縁層４２と、第二絶縁層４２上に形成されたソース電極５、ドレイン電極６および有機半導体材料からなる半導体層７とを少なくとも備えている。また、半導体層７を保護するための保護層８も好適に用いられる。
一方、有機薄膜トランジスタ２１０は、絶縁性の基板１の上に形成されたゲート電極２およびキャパシタ電極３と、少なくともゲート電極２およびキャパシタ電極３を覆うように形成された第一絶縁層４１と、第一絶縁層４１上に形成されたソース電極５およびドレイン電極６と、有機半導体材料からなる半導体層７とを少なくとも備えている。
また、有機薄膜トランジスタ１３０および有機薄膜トランジスタ２１０には、層間絶縁膜９と、画素電極１０と、図示しない表示要素と、図示しない対向電極と、図示しない第二の基板とを設けることにより、画像表示装置とすることができる。対向電極および第二の基板は、使用する表示要素の種類によりその構造は適宜変更することができる。
以下、有機薄膜トランジスタ１３０の各構成要素について、有機薄膜トランジスタ１３０の製造工程に沿って説明する。
初めに、基板１を準備する。基板１より下層の構造は、どのようなものを用いてもかまわない。基板１の材料としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、２種以上を積層した複合の基板１として使用することもできる。
次に、基板１上に、ゲート電極２を形成する。ゲート電極２、キャパシタ電極３、ソース電極５およびドレイン電極６は、電極部分と配線部分とが明確に分かれている必要はなく、各有機薄膜トランジスタの構成要素として電極と呼称している。
次に、ゲート電極２を覆うように、第一絶縁層４１を形成する。さらに、第一絶縁層４１上に、キャパシタ電極３を形成する。さらに、キャパシタ電極３を覆うように、第二絶縁層４２を形成する。その際、第二絶縁層４２は、第一絶縁層４１を介して、平面視においてゲート電極２を覆うように形成する。
ゲート電極２およびキャパシタ電極３には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
ゲート電極２およびキャパシタ電極３の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル－ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェットコーティング法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
第一絶縁層４１および第二絶縁層４２には、酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）などの有機系絶縁材料や、自己組織化膜等の材料を使用することができるが、これらに限定されるものではない。これらは単層または２層以上積層してもよいし、無機系－有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。
第一絶縁層４１および第二絶縁層４２に自己組織化膜を用いる場合は、異なる自己組織化材料を積層する多層膜構造とすることで、絶縁層の誘電率や絶縁性を制御することが可能である。さらに、自己組織化した多層膜を繰り返し構造とすることで、絶縁性を高めることも可能である。また、第二絶縁層４２表面に形成される半導体層７の種類に合わせて表面の官能基を選択し、表面エネルギーを制御することで、有機薄膜トランジスタ１３０の性能を向上することも可能である。
第一絶縁層４１および第二絶縁層４２の形成方法は、真空蒸着法、スパッタ法などの真空成膜法や、金属錯体などを前駆体として使用するゾル－ゲル法やナノ粒子を使用する方法、スリットコート法、スピンコート方、スクリーン印刷、凸版印刷、インクジェット法などのウェットコーティング法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。
第一絶縁層４１と第二絶縁層４２とは、同様の材料および組成を用いても良いし、それぞれの層に求められる特性によってより適した材料を適宜用いてもよい。また、それぞれ単層であっても多層構造であっても問題なく、これらに限定されることなく、様々な組合せで形成することが可能である。
キャパシタ電極３は、その効果上より面積が大きい方が好ましい。ゲート電極２と同層に形成をした場合、キャパシタ電極面積を大きくするほど、ゲート電極２とキャパシタ電極３でのショート確率は上がることになる。そのため、ゲート電極２とキャパシタ電極３の間には十分なスペースが必要となる。一方、本発明のようにゲート電極２とキャパシタ電極３の間に、絶縁層（第一絶縁層４１）を形成し分断することによって、ゲート電極２とキャパシタ電極３でのショートを防ぐことが出来る。
有機薄膜トランジスタ１３０において、キャパシタ電極３とドレイン電極６をその間の絶縁層（第二絶縁層４２）で絶縁することでキャパシタ構造が形成されている。そのため、第二絶縁層４２の材料に比誘電率の高い材料を用いることにより、キャパシタの静電容量を増加させることが可能となる。そのため、第二絶縁層４２の比誘電率は、３以上、好ましくは５以上、さらには２０以上であることが好ましいが、これらに限定されるものではない。
一方で、一般的にゲート電極－半導体層間の絶縁層については、比誘電率の高すぎる材料はトランジスタ特性の面から不適当であり、ゲート電極２と半導体層７間の絶縁層の比誘電率は２以上かつ、５以下であることが好ましい。本発明において、ゲート電極２と半導体層７間には、第一絶縁層４１と第二絶縁層４２との積層された絶縁層４が形成されている。そのため、より高いキャパシタの静電容量を得ることのみを目的に、極端に高い比誘電率材料を第二絶縁層４２に用いることは、トランジスタ特性の低下につながってしまう。
第二絶縁層４２を薄膜化することでキャパシタの静電容量を増加することができる。また、第二絶縁層４２を第一絶縁層４１に対して薄膜化することで、ゲート電極－半導体層間の絶縁層において第一絶縁層４１の効果をより優位にすることができ、トランジスタ特性のコントロールを容易にする。しかしながら、それでも第二絶縁層４２のトランジスタ特性への影響を完全に無くすことは難しい。
その場合の対策を行った、有機薄膜トランジスタ１３０の変形例に係る有機薄膜トランジスタ１４０の概略断面図を図６に示す。
有機薄膜トランジスタ１４０では、第二絶縁層４２をゲート電極２上部には形成しないことで、ゲート電極２と半導体層７との間には第一絶縁層４１のみが形成される。そのため、第一絶縁層４１と第二絶縁層４２とをそれぞれトランジスタ特性とキャパシタの静電容量の面から独立に決定することが出来る。
一方で、有機薄膜トランジスタ１４０では有機薄膜トランジスタ１３０に比べて、高い第二絶縁層４２のパターニング精度を要求されることになるため、目標とするトランジスタ特性とキャパシタの静電容量などを鑑み、いずれがより適切な構造であるかを選択的判断して用いることが望ましい。
ゲート電極２とキャパシタ電極３との位置精度は、形成プロセスの精度による部分が強い。よりキャパシタ電極３の面積を大きくしようとした場合に、ウェトコーティング法などのパターニング精度が十分でない方式を用いると、図７に示す有機薄膜トランジスタ１５０のように、基板１から半導体層７に向かう積層方向から見て、ゲート電極２の一部とキャパシタ電極３の一部とが第一絶縁層４１を介して断面水平方向に対して一部重なるような状態になってしまう可能性が高くなってしまう。しかしながら、そのような場合でも、表示性能に必要なトランジスタ特性が十分に得られるのであれば特に問題はない。
次に、第二絶縁層４２を介したゲート電極２上に、ソース電極５およびドレイン電極６を形成する。ソース電極５およびドレイン電極６は、先に示したゲート電極２およびキャパシタ電極３と同様の材料および方法によって形成することができる。
ソース電極５およびドレイン電極６については、半導体層７よりもソース電極５およびドレイン電極６を先に形成するボトムコンタクト構造としても良いし、半導体層７の形成後に、ソース電極５およびドレイン電極６を形成するトップコンタクト構造としても良い。
ボトムコンタクト構造を適用する場合においては、ソース電極５およびドレイン電極６に表面処理などを行うことで、半導体層７との電気的接続における接触抵抗を低下させた方が良い特性が得られることがある。
次に、第二絶縁層４２、ソース電極５およびドレイン電極６上に半導体層７を形成する。半導体層７には、ペンタセン、およびそれらの誘導体のような低分子半導体やポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料を用いることができるが、これらに限定されるものではない。
半導体層７は、有機半導体材料を溶解または分散させた溶液をインクとして用いる凸版印刷、スクリーン印刷、インクジェット法、ノズルプリンティングなどのウェットコーティング法で形成することができるが、これらに限定されるものではなく、公知一般の方法を使用することも可能である。
半導体層７と第二絶縁層４２の界面に表面処理などを行うことで、より良いトランジスタ特性が得られることがある。
有機薄膜トランジスタ１３０は、外部の影響から半導体層７を保護するための保護層８を好適に設けることができる。保護層８を設ける場合は、少なくとも半導体層７のチャネル領域を覆うように形成することが好ましい。
保護層８の材料としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるがこれらに限定されるものではない。
有機薄膜トランジスタ１３０、１４０を画像表示装置に用いる際は、層間絶縁膜９、画素電極１０、図示しない表示要素、図示しない対向電極、図示しない対向基板が好適に設けられる。
層間絶縁膜９は、ソース電極５と画素電極１０とを絶縁することで、画素電極１０を介したソース－ドレイン間のリークを防止することを主な目的として形成される。
層間絶縁膜９の材料としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるがこれらに限定されるものではない。
画素電極１０は画像表示装置の開口率を向上させることを目的に形成される。さらに画素電極１０に、不透明な材料を用いることにより、半導体層７への外部からの光照射を防ぐことも可能となる。
画素電極１０は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
表示要素は、液晶、電気泳動粒子、または電気泳動粒子を含んだマイクロカプセルや有機エレクトロルミネッセンスなどが使用できる。画像表示装置においては、反射型、透過型のどちらに限定されることなく、これら公知一般の表示要素を使用することが可能である。また、使用する表示要素によっては、１画素内に有機薄膜トランジスタ１３０、１４０を複数設置する構成を利用することも可能である。
表示要素は、対向電極を形成した対向基板上に形成した後に、画素電極１０まで形成された有機薄膜トランジスタ１３０、１４０と合わせて、画像表示装置としても良いし、画素電極１０上に形成した後に、対向電極および対向基板を積層して画像表示装置としても良く、使用する表示要素に合わせて、その工程を選択することが可能である。
（第３の実施形態）
図９は、本発明の第３の実施形態に係る有機薄膜トランジスタ１６０を示す概略断面図であり、図１０は、有機薄膜トランジスタ１６０の変形例に係る有機薄膜トランジスタ１７０を示す概略断面図である。
有機薄膜トランジスタ１６０は、絶縁性の基板１の上に形成された第一キャパシタ電極３１と、第一絶縁層４１と、ソース電極５と、ドレイン電極６と、有機半導体材料を含む半導体層７と、第二絶縁層４２と、ゲート電極２とを少なくとも備えている。また、有機薄膜トランジスタ１７０は有機薄膜トランジスタ１６０に加え、第二キャパシタ電極３２を少なくとも備えている。
図９に示すように、有機薄膜トランジスタ１６０は、基板１上に第一キャパシタ電極３１が形成されており、基板１及び第一キャパシタ電極３１上に第一絶縁層４１が形成されており、第一絶縁層４１上にソース電極５、ドレイン電極６、および半導体層７が形成されており、ソース電極５、ドレイン電極６の少なくとも一部、及び半導体層７上に第二絶縁層４２が形成されており、第二絶縁層４２上にゲート電極２が形成されている。ドレイン電極６は、平面視において第一キャパシタ電極３１の少なくとも一部と重なっている。
図１０に示すように、有機薄膜トランジスタ１７０は、第二絶縁層４２上に、第二キャパシタ電極３２がさらに形成され、第二キャパシタ電極３２は、平面視においてドレイン電極６の少なくとも一部と重なっている。
有機薄膜トランジスタ１６０と有機薄膜トランジスタ１７０との相違点は、第二キャパシタ電極３２の有無である。図１０に示すように第二キャパシタ電極３２を形成することにより、ドレイン電極６に生じる静電容量をさらに大きくすることが可能となる。
また、有機薄膜トランジスタ１６０および有機薄膜トランジスタ１７０に層間絶縁膜９と、画素電極１０と、図示しない表示要素と、図示しない対向電極と、図示しない第２の基板とを設けることにより、画像表示装置とすることができる。対向電極および第２の基板は使用する表示要素の種類によりその構造は適宜変更することができる。
以下、有機薄膜トランジスタ１６０および有機薄膜トランジスタ１７０の各構成要素について、有機薄膜トランジスタ１６０および有機薄膜トランジスタ１７０の製造工程に沿って説明する。
初めに、基板１を準備する。基板１の材料としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、２種以上を積層した複合の基板１として使用することもできる。
基板１が有機物フィルムである場合は、有機薄膜トランジスタ１６０、１７０の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することもできる。ガスバリア層の材料としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＯＮ）、炭化珪素（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるがこれらに限定されるものではない。また、これらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル－ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
また、基板１上に接して形成される第一キャパシタ電極３１および第一絶縁層４１の基板１との密着性を向上させるために密着層を設けることもできるし、基板１の表面に表面処理などを施しても良い。
次に、基板１上に、第一キャパシタ電極３１を形成する。第一キャパシタ電極３１、ソース電極５、ドレイン電極６、ゲート電極２、および第二キャパシタ電極３２は、電極部分と配線部分とが明確に分かれている必要はなく、以下では特に各有機薄膜トランジスタ１６０、１７０の構成要素として電極と呼称している。
第一キャパシタ電極３１には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
第一キャパシタ電極３１の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル－ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
次に、第一キャパシタ電極３１上に第一絶縁層４１を形成する。第一絶縁層４１は、第一キャパシタ電極３１と、ソース電極５、ドレイン電極６およびゲート電極２などの電極とを電気的に絶縁するために、少なくとも第一キャパシタ電極３１上に設けられるが、第一キャパシタ電極３１の外部およびその他の電極との接続に使用される配線部を除いて基板１全面に設けても良い。
第一絶縁層４１には、酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）などの有機系絶縁材料などを使用することができるが、これらに限定されるものではない。これらは単層または２層以上積層してもよいし、無機系－有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。
第一絶縁層４１は、有機薄膜トランジスタ１６０、１７０におけるリーク電流を抑えるために、その抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
第一絶縁層４１は、第一キャパシタ電極３１およびドレイン電極６の間に積層され、第一キャパシタ電極３１およびドレイン電極６が、平面視において重なった領域においてキャパシタンスを生じさせる目的で形成されている。したがって、第一絶縁層４１の比誘電率は、より大きい方が好ましく、比誘電率は、３．０以上、好ましくは５以上、さらに好ましくは、２０以上であることが好ましいが、これらに限定されるものではない。さらに、第一絶縁層４１は、膜厚は薄い方が好ましいが、第一絶縁層４１の絶縁性、有機薄膜トランジスタ１６０、１７０としての信頼性および作製工程の難易度などを考慮して、適宜調整することができる。第一絶縁層４１の膜厚は、第二絶縁層４２の膜厚よりも薄い方が好ましい。
次に、ソース電極５およびドレイン電極６を形成する。ソース電極５およびドレイン電極６は、離間して形成されており、ソース電極５とドレイン電極６とをそれぞれ別の工程および別の材料で形成しても良いが、第一絶縁層４１上に同層に形成される場合には、ソース電極５およびドレイン電極６を同時に形成することが好ましい。
ソース電極５およびドレイン電極６は、第一キャパシタ電極３１と同様の導電性材料を用いることができる。また、それらは積層して用いてもよいし、合金などとして用いることもできる。
ソース電極５およびドレイン電極６の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル－ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
ソース電極５およびドレイン電極６については、半導体層７よりもソース電極５およびドレイン電極６を先に形成するボトムコンタクト構造としても良いし、半導体層７の形成後に、ソース電極５およびドレイン電極６を形成するトップコンタクト構造としても良い。
また、ボトムコンタクト構造を適用する場合においては、ソース電極５およびドレイン電極６は、半導体層７との電気的接続における接触抵抗を低下させるために、表面処理などを用いることができる。具体的には、ソース電極５およびドレイン電極６表面に自己組織化単分子膜（ＳＡＭ：Ｓｅｌｆ－Ａｓｓｅｍｂｌｅｄ－Ｍｏｎｏｌａｙｅｒ）のような分子膜を形成することにより、電極表面の仕事関数を変化させることが可能である。
次に、ソース電極５およびドレイン電極６を接続するように、ソース電極５とドレイン電極６との間に半導体層７が形成される。ソース電極５およびドレイン電極６を半導体層７で接続し、薄膜トランジスタとして機能する半導体層７の領域をチャンネル領域と呼称することが一般的であり、本発明においてもこのような名称を使用することがある。
半導体層７には、ペンタセン、およびそれらの誘導体のような低分子半導体やポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料などを用いることがきるが、これらに限定されるものではない。
半導体層７は、有機半導体材料を溶解または分散させた溶液をインクとして用いる凸版印刷、スクリーン印刷、インクジェット法、ノズルプリンティングなどのウェット成膜方法で形成することもできるし、有機半導体材料の粉末や結晶を真空状態で蒸着する方法などで形成することもできる。半導体層７は、これらに限定されるものではなく、公知一般の方法を使用することも可能である。
次に、少なくとも半導体層７のチャネル領域を覆うように第二絶縁層４２を形成する。第二絶縁層４２は、有機薄膜トランジスタ１６０、１７０における各電極の絶縁性の確保のため、チャネル領域以外にもソース電極５とその配線およびドレイン電極６などの電極上の外部や他の電極との接続部を除く、基板全面に形成することもできるし、適宜形成する領域を調整することができる。
第二絶縁層４２には、酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）などの有機系絶縁材料などを使用することができるが、これらに限定されるものではない。これらは単層または２層以上積層してもよいし、無機系－有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。
第二絶縁層４２は、有機薄膜トランジスタ１６０、１７０におけるリーク電流を抑えるために、その抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
第二絶縁層４２の形成方法は、真空蒸着法、スパッタ法などの真空成膜法や、金属錯体などを前駆体として使用するゾル－ゲル法やナノ粒子を使用する方法、スリットコート法、スピンコート方、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。
次に、第二絶縁層４２上の、平面視において少なくともチャネル領域と重なる領域にゲート電極２を形成する。ゲート電極２は、先に示したソース電極５およびドレイン電極６と同様の材料および方法によって形成することができる。
さらに、有機薄膜トランジスタのキャパシタ容量を大きくする場合は、図１０に示すように、第二キャパシタ電極３２を第二絶縁層４２上の、平面視においてドレイン電極６と重なる領域に設けることができる。
第二キャパシタ電極３２は、先に示したソース電極５およびドレイン電極６と同様の材料および方法によって形成することができる。
第二キャパシタ電極３２は、ゲート電極２と同層で同じ材料、工程で形成しても良いし、別の材料などを用いて形成しても良く、この限りではない。
有機薄膜トランジスタ１６０および有機薄膜トランジスタ１７０を用いて画像表示装置とする際は、層間絶縁膜９、画素電極１０、図示しない表示要素、図示しない対向電極、図示しない対向基板が好適に設けられる。
層間絶縁膜９は、ゲート電極６および第二キャパシタ電極３２と画素電極１０とを絶縁することで、画素電極１０を介したソース－ドレイン間のリークを防止することを主な目的として形成される。
層間絶縁膜９の材料としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるがこれらに限定されるものではない。
層間絶縁膜９の材料については、有機薄膜トランジスタ１６０、１７０のリーク電流を低く抑えるためにその抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
層間絶縁膜９は、保護層材料またはその前駆体を溶解または分散させた溶液を用いて、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法のいずれかの方法によって形成される。これらの層間絶縁膜９は単層として用いても構わないし、２層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。
画素電極１０は画像表示装置の開口率を向上させることを目的に形成される。
画素電極１０は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
画素電極１０の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル－ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
また、画素電極１０に不透明な材料を用いることにより、半導体層７への外部からの光照射を防ぐことも可能となる。
表示要素は、液晶、電気泳動粒子、または電気泳動粒子を含んだマイクロカプセルや有機エレクトロルミネッセンスなどが使用できる。画像表示装置においては、反射型、透過型のどちらに限定されることなく、これら公知一般の表示要素を使用することが可能である。また、使用する表示要素によっては、１画素内に有機薄膜トランジスタ１６０、１７０を複数設置する構成を利用することも可能である。
表示要素は、対向電極を形成した対向基板上に形成した後に、画素電極１０を設けた有機薄膜トランジスタ１６０、１７０と合わせて、画像表示装置としても良いし、画素電極１０上に形成した後に、対向電極および対向基板を積層して画像表示装置としても良く、使用する表示要素に合わせて、その工程を選択することが可能である。
（実施例１）
実施例１として、図１に示す有機薄膜トランジスタ１００を作製した。
基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。ガラス基板１上に、銀ナノ粒子を分散させた溶液である銀ナノインクを、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、キャパシタ電極３を形成した。キャパシタ電極３の面積は、素子面積に対して７５％であった。
キャパシタ電極３を形成した基板１に、感光性アクリル樹脂をスリットコート法で塗布し、露光、現像を行い所望の形状にパターニングし、２００℃で焼成を行い、第一絶縁層４１を形成した。
第一絶縁層４１を形成した基板１に、銀ナノインクを、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ゲート電極２を形成した。ゲート電極－キャパシタ電極は断面水平方向において、最小スペースを０μｍとした。
その後、第一絶縁層４１と同様の方法で第二絶縁層４２を形成した。第一絶縁層４１の膜厚は０．２μｍ、第二絶縁層４２の膜厚は１．０μｍとした。感光性アクリル樹脂の比誘電率は３．４であった。
銀ナノ粒子を分散させた溶液をインクとして、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ソース電極５およびドレイン電極６を形成した。
その後、有機半導体材料としてポリ（３－ヘキシルチオフェン）を０．１重量％濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングし、半導体層７を形成した。
（比較例１）
比較例１として、図４に示す有機薄膜トランジスタ２００を作製した。
基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。ガラス基板１上に、ＤＣマグネトロンスパッタを用いてＭｏを４００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行い、ゲート電極２およびキャパシタ電極３を形成した。ゲート電極－キャパシタ電極は、断面水平方向において、最小スペースを２０μｍとした。キャパシタ電極の面積は、素子面積に対して６０％であった。
ゲート電極２およびキャパシタ電極３を形成した基板１に、感光性アクリル樹脂をスリットコート法で塗布し、フォトリソグラフィ法によりパターニングし、２００℃で焼成し、ゲート電極２およびキャパシタ電極３上に第一絶縁層４１のみを形成した。第一絶縁層４１の膜厚は１μｍ、比誘電率は３．４であった。
つづいて、銀ナノ粒子を分散させたインクを、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ソース電極５およびドレイン電極６を形成した。
その後、有機半導体材料としてポリ（３－ヘキシルチオフェン）を０．１重量％濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングし、半導体層７を形成した。
以上の工程により、実施例１および比較例１に係る有機薄膜トランジスタを作製した。それぞれ、３０個の素子を作成し、ゲート電極－キャパシタ電極ショート不良が発生した素子数を測定した。
その結果、それぞれキャパシタの容量としては大きな差は見られなかった。一方で、ショート不良の発生した素子数は、比較例１による素子では１３個に対して、実施例１による素子では０個と大幅な減少が見られた。
以上説明したように、本発明によれば、キャパシタ電極３上に複数の絶縁層を形成し、ゲート電極をキャパシタ電極の形成された層に対して別層である下層に形成することによって、歩留まりを良化すると共に、キャパシタ電極のサイズの変更の自由度を向上させた。
したがって、本発明によれば、印刷法を用いた有機薄膜トランジスタにおいて、歩留まり良く最大限のキャパシタ電極が形成された有機薄膜トランジスタおよび画像表示装置を提供することが可能となる。
（実施例２－１）
実施例２－１として、図５に示す有機薄膜トランジスタ１３０を作製した。
基板１の材料として厚さ０．７ｍｍの無アルカリガラスを使用した。基板１上に、銀ナノ粒子を分散させた溶液である銀ナノインクを、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ゲート電極２を形成した。ゲート電極－キャパシタ電極間のスペースは最小区間で５μｍとした。
ゲート電極２を形成した基板１に、感光性アクリル樹脂をスリットコート法で塗布し、露光、現像を行い所望の形状にパターニングし、２００℃で焼成を行い、第一絶縁層４１を形成した。
第一絶縁層４１を形成した基板１に、銀ナノインクを、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、キャパシタ電極３を形成した。キャパシタ電極３の面積は、素子面積に対して７５％であった。
その後、第一絶縁層４１と同様の方法で第二絶縁層４２を形成した。第一絶縁層４１の膜厚は０．６μｍ、比誘電率は３．４であった。第二絶縁層４２の膜厚は０．４μｍ、比誘電率は３．４であった。
銀ナノ粒子を分散させた溶液をインクとして、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ソース電極５およびドレイン電極６を形成した。
その後、有機半導体材料としてポリ（３－ヘキシルチオフェン）を０．１重量％濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングし、半導体層７を形成した。
（実施例２－２）
実施例２－２として、図６に示す有機薄膜トランジスタ１４０を作製した。
第二絶縁層４２として比誘電率４．６のものを用い、キャパシタ電極３のみを覆うように形成したこと、第一絶縁層４１の膜厚を１．０μｍとしたこと以外は、実施例２－１と同様に作製した。
（比較例２）
比較例２として、図８に示す有機薄膜トランジスタ２１０を作製した。
基板１の材料として厚さ０．７ｍｍの無アルカリガラスを使用した。基板１上に、ＤＣマグネトロンスパッタを用いてＭｏを４００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行い、ゲート電極２およびキャパシタ電極３を形成した。ゲート電極－キャパシタ電極間のスペースは最小区間で２０μｍとした。キャパシタ電極３の面積は、素子面積に対して６５％であった。
ゲート電極２およびキャパシタ電極３を形成した基板１上に、感光性アクリル樹脂をスリットコート法で塗布し、フォトリソグラフィ法によりパターニングし、２００℃で焼成して第一絶縁層４１を形成した。第一絶縁層４１の膜厚は１．０μｍ、比誘電率は３．４であった。
つづいて、銀ナノ粒子を分散させたインクを、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ソース電極５およびドレイン電極６を形成した。
その後、有機半導体材料としてポリ（３－ヘキシルチオフェン）を０．１重量％濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングし、半導体層７を形成した。
以上の工程により、実施例２－１、２－２および比較例２に係る有機薄膜トランジスタを作製した。それぞれ、３０個の素子を作成し、ゲート電極－キャパシタ電極ショート不良が発生した素子数、トランジスタ特性としてオン電流値、キャパシタ静電容量を測定した。
オン電流値については、実施例２－１、２－２と比較例２で大きな差は見られなかった。その他の評価結果を表１に示す。キャパシタ静電容量については比較例２の素子の結果を１００パーセントとした場合の相対値を示す。
Figure 0007163772000001
以上、説明したように本発明によればキャパシタ電極をゲート電極と別層かつ上層に形成することによって、キャパシタ容量の向上を行うことができ、さらに歩留まりの向上も行うことが可能となった。
したがって、本発明によれば、歩留まり良く、高キャパシタ容量を得ることが可能な、印刷法を用いて形成することができる有機薄膜トランジスタおよびこれを用いた画像表示装置を提供することが可能となる。
（実施例３－１）
実施例３－１として、図９に示す有機薄膜トランジスタ１６０を作製した。
基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。基板１上に、銀（Ａｇ）のナノ粒子を分散させた溶液をインクとして、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、第一キャパシタ電極３１を形成した。
第一キャパシタ電極３１を形成した基板に、熱硬化性樹脂を塗布し、焼成して第一絶縁層４１を形成した。
その後、インクジェット法により、第一キャパシタ電極３１と同様の方法により、ソース電極５およびドレイン電極６を形成した。
ソース電極５およびドレイン電極６を形成した基板に、有機半導体材料としてポリ（３－ヘキシルチオフェン）を０．１重量％濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングし、半導体層７を形成した。
その後、フッ素樹脂をインクジェット法で塗布し、第二絶縁層４２を形成した。
つづいて、銀ナノ粒子を分散させた溶液をインクとして、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ゲート電極２を形成し、有機薄膜トランジスタ１６０を作製した。
（実施例３－２）
実施例３－２として、図１０に示す有機薄膜トランジスタ１７０を作製した。
基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。基板１上に、銀（Ａｇ）のナノ粒子を分散させた溶液をインクとして、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、第一キャパシタ電極３１を形成した。
第一キャパシタ電極３１を形成した基板に、熱硬化性樹脂を塗布し、焼成して第一絶縁層４１を形成した。
その後、インクジェット法により、第一キャパシタ電極３１と同様の方法により、ソース電極５およびドレイン電極６を形成した。
ソース電極５およびドレイン電極６を形成した基板に、有機半導体材料としてポリ（３－ヘキシルチオフェン）を０．１重量％濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングし、半導体層７を形成した。
その後、フッ素樹脂をインクジェット法で塗布し、第二絶縁層４２を形成した。
つづいて、銀ナノ粒子を分散させたインクを、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ゲート電極２および第二キャパシタ電極３２を形成し、有機薄膜トランジスタ１７０を作製した。
（比較例３）
比較例３として、図１１に示す有機薄膜トランジスタ２２０を作製した。
基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。基板１上に、銀（Ａｇ）のナノ粒子を分散させた溶液をインクとして、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ソース電極５およびドレイン電極６を形成した。
ソース電極５およびドレイン電極６を形成した基板に、有機半導体材料としてポリ（３－ヘキシルチオフェン）を０．１重量％濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングし、半導体層７を形成した。
その後、フッ素樹脂をインクジェット法で塗布し、第一絶縁層４１（ゲート絶縁層）を形成した。
つづいて、銀ナノ粒子を分散させたインクを、インクジェット法を用いて所望の形状にパターニングし、１５０℃で１時間焼成し、ゲート電極５およびキャパシタ電極６を形成し、比較例に係る有機薄膜トランジスタ２２０を作製した。
以上の工程により、実施例３－１、３－２および比較例３に係る有機薄膜トランジスタを作製した。実施例３－１においては、第一キャパシタ電極３１をゲート電極５の形成された第二絶縁層４２とは異なる層であるドレイン電極６の下方の第一絶縁層４１に配置した。これにより、トップゲート構造の有機薄膜トランジスタ１６０において、トランジスタ部の設計寸法に余裕を持たせつつ、かつ十分なキャパシタ電極面積を取ることが可能となり、安定的に駆動可能な有機薄膜トランジスタ１６０を形成することができた。
また、実施例３－２においては、さらに、ゲート電極５の形成された第二絶縁層４２上に第二キャパシタ電極３２を形成することにより、有機薄膜トランジスタ１７０のキャパシタ容量を比較例の有機薄膜トランジスタ２２０と比較して大幅増加させることができた。
いずれの実施例においても、トップゲート構造の有機薄膜トランジスタにおいて、高い半導体特性を維持しながらもトランジスタ寸法に余裕を持たせることにより高い歩留まりを実現し、かつ十分なキャパシタ電極面積を有することで、トランジスタ画素電極の高い電圧保持率を維持し、安定的に駆動可能な有機薄膜トランジスタ１６０、１７０が得られ、有機薄膜トランジスタ１６０、１７０を用いた画像表示装置を駆動させることが可能となった。
以上説明したように、有機薄膜トランジスタ１６０、１７０は、第一キャパシタ電極３１をゲート電極５の形成された第二絶縁層４２とは異なる層であるドレイン電極６の下方の第一絶縁層４１上に形成した。第一キャパシタ電極３１をゲート電極２の形成された層とは異なる層に形成することで、第一キャパシタ電極３１の面積を大きく保ちつつ、有機薄膜トランジスタ１６０、１７０の設計寸法に余裕を持たせることが可能となった。この結果、有機薄膜トランジスタ１６０、１７０は、第一キャパシタ電極３１の面積を大きく保ち、第一絶縁層４１を所望の静電容量に合わせて形成することにより、十分な静電容量を得ることが可能となり、電圧保持率を向上させることが可能となる。
したがって、本発明によれば、トップゲート構造の有機薄膜トランジスタにおいて、高い半導体特性を維持しながらもトランジスタ寸法に余裕を持たせることにより高い歩留まりを実現し、かつ十分なキャパシタ電極面積を有することで、トランジスタ画素電極の高い電圧保持率を維持し、安定的に駆動可能な有機薄膜トランジスタおよび画像表示装置を提供することが可能である。
本発明は、画像表示装置、また各種センサーなどに好適に利用可能である。
１ 基板
２ ゲート電極
３ キャパシタ電極
３１ 第一キャパシタ電極
３２ 第二キャパシタ電極
４ 絶縁層
４１ 第一絶縁層
４２ 第二絶縁層
５ ソース電極
６ ドレイン電極
７ 半導体層
８ 保護層
９ 層間絶縁膜
１０ 画素電極
１００～１７０、２００～２２０ 有機薄膜トランジスタ

Claims (22)

  1. 絶縁性の基板上に少なくともゲート電極と、キャパシタ電極と、それらを覆うように形成された絶縁層と、その上に形成されたソース電極およびドレイン電極と、当該ソース電極と当該ドレイン電極とで挟まれた範囲に有機半導体材料を含む半導体層と、を有する有機薄膜トランジスタであって、
    少なくとも前記キャパシタ電極を覆うように第一絶縁層が、当該第一絶縁層の上に前記ゲート電極が、前記ゲート電極および前記キャパシタ電極を覆うように第二絶縁層が、当該第二絶縁層の上に少なくとも前記ソース電極、ドレイン電極、半導体層が、それぞれ形成されており、
    前記キャパシタ電極が前記ドレイン電極と重なり、かつ、前記ゲート電極と重ならない位置に形成される、有機薄膜トランジスタ。
  2. 絶縁性の基板上に少なくともゲート電極と、キャパシタ電極と、それらを覆うように形成された絶縁層と、その上に形成されたソース電極およびドレイン電極と、当該ソース電極と当該ドレイン電極とで挟まれた範囲に有機半導体材料を含む半導体層と、を有する有機薄膜トランジスタであって、
    少なくとも前記キャパシタ電極を覆うように第一絶縁層が、当該第一絶縁層の上に前記ゲート電極が、前記ゲート電極を覆いかつ前記キャパシタ電極を覆わないように第二絶縁層が、当該第二絶縁層の上に少なくとも前記ソース電極、ドレイン電極、半導体層が、それぞれ形成されている、有機薄膜トランジスタ。
  3. 前記第一絶縁層と前記第二絶縁層とに異なる材料を用いていることを特徴とする、請求項１または２に記載の有機薄膜トランジスタ。
  4. 前記第一絶縁層の誘電率が前記第二絶縁層の誘電率よりも高いことを特徴とする、請求項１ないし３のいずれかに記載の有機薄膜トランジスタ。
  5. 前記第一絶縁層が絶縁材料を２層以上積層してなる、請求項１ないし４のいずれかに記載の有機薄膜トランジスタ。
  6. 前記第二絶縁層が絶縁材料を２層以上積層してなる、請求項１ないし５のいずれかに記載の有機薄膜トランジスタ。
  7. 絶縁性の基板と、ゲート電極と、キャパシタ電極と、絶縁層と、ソース電極と、ドレイン電極と、有機半導体材料を含む半導体層とを有する有機薄膜トランジスタであって、
    前記絶縁層は、
    前記基板と、前記基板上に形成された前記ゲート電極とを覆う第一絶縁層と、
    前記第一絶縁層の上に形成された前記キャパシタ電極を覆う第二絶縁層とを含み、
    前記キャパシタ電極が前記ドレイン電極と重なる位置に形成される、有機薄膜トランジスタ。
  8. 前記第二絶縁層の上に少なくとも前記ソース電極、前記ドレイン電極および前記半導体層が形成されている、請求項７に記載の有機薄膜トランジスタ。
  9. 前記第一絶縁層の上に少なくとも前記ソース電極、前記ドレイン電極の一部および前記半導体層が形成されている、請求項７に記載の有機薄膜トランジスタ。
  10. 前記第一絶縁層と前記第二絶縁層とが異なる材料を用いて形成されている、請求項７から９のいずれかに記載の有機薄膜トランジスタ。
  11. 前記第二絶縁層の誘電率が前記第一絶縁層の誘電率よりも高い、請求項７から１０のいずれかに記載の有機薄膜トランジスタ。
  12. 前記第二絶縁層の膜厚が前記第一絶縁層の膜厚よりも薄い、請求項７から１１のいずれかに記載の有機薄膜トランジスタ。
  13. 前記第一絶縁層が絶縁材料を２層以上積層してなる、請求項７から１２のいずれかに記載の有機薄膜トランジスタ。
  14. 前記第二絶縁層が絶縁材料を２層以上積層してなる、請求項７から１３のいずれかに記載の有機薄膜トランジスタ。
  15. 絶縁性の基板上に少なくとも第１のキャパシタ電極と、第一絶縁層と、ソース電極と、ドレイン電極と、有機半導体材料を含む半導体層と、第二絶縁層と、ゲート電極とを含む有機薄膜トランジスタであって、
    前記基板上に第一キャパシタ電極が形成されており、
    少なくとも前記第一キャパシタ電極上に前記第一絶縁層が形成されており、
    前記第一絶縁層上に前記ソース電極、前記ドレイン電極、および前記半導体層が形成されており、
    前記ドレイン電極は、平面視において前記第一キャパシタ電極の少なくとも一部と重なり、
    前記ソース電極、前記ドレイン電極の少なくとも一部、および前記半導体層上に前記第二絶縁層が形成されており、
    前記第二絶縁層上に前記ゲート電極が形成されている、有機薄膜トランジスタ。
  16. 前記第二絶縁層上に、第二キャパシタ電極がさらに形成され、
    前記第二キャパシタ電極は、平面視において前記ドレイン電極の少なくとも一部と重なる、請求項１５に記載の有機薄膜トランジスタ。
  17. 前記第一絶縁層の比誘電率が、前記第二絶縁層の比誘電率よりも大きい、請求項１５または請求項１６に記載の有機薄膜トランジスタ。
  18. 前記第一絶縁層の膜厚が、前記第二絶縁層の膜厚よりも薄い請求項１５ないし請求項１７のいずれかに記載の薄膜トランジスタ。
  19. 前記第一絶縁層の比誘電率が、３．０以上である、請求項１５ないし１８のいずれかに記載の薄膜トランジスタ。
  20. 絶縁性の基板上に第一キャパシタ電極を設ける工程と、
    少なくとも前記第一キャパシタ電極上に第一絶縁層を設ける工程と、
    前記第一絶縁層上に、ソース電極とドレイン電極とが離間し、かつ、前記ドレイン電極が前記第一キャパシタ電極に重なるように、前記ソース電極および前記ドレイン電極を設ける工程と、
    前記ソース電極および前記ドレイン電極の間に有機半導体材料を含む半導体層を設ける工程と、
    前記半導体層上に第二絶縁層を設ける工程と、
    前記第二絶縁層上にゲート電極を設ける工程とを含む、有機薄膜トランジスタの製造方法。
  21. 前記第二絶縁層上に第二キャパシタ電極を設ける工程をさらに含む、請求項２０に記載の有機薄膜トランジスタの製造方法。
  22. 請求項１ないし１９のいずれかに記載の有機薄膜トランジスタを用いた画像表示装置。
JP2018535699A 2016-08-23 2017-08-22 有機薄膜トランジスタとその製造方法および画像表示装置 Active JP7163772B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016162757 2016-08-23
JP2016162757 2016-08-23
JP2016227003 2016-11-22
JP2016227003 2016-11-22
JP2017035112 2017-02-27
JP2017035112 2017-02-27
PCT/JP2017/029959 WO2018038107A1 (ja) 2016-08-23 2017-08-22 有機薄膜トランジスタとその製造方法および画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2018038107A1 JPWO2018038107A1 (ja) 2019-06-24
JP7163772B2 true JP7163772B2 (ja) 2022-11-01

Family

ID=61244993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018535699A Active JP7163772B2 (ja) 2016-08-23 2017-08-22 有機薄膜トランジスタとその製造方法および画像表示装置

Country Status (5)

Country Link
US (1) US11302880B2 (ja)
EP (1) EP3506337A4 (ja)
JP (1) JP7163772B2 (ja)
CN (1) CN109643659B (ja)
WO (1) WO2018038107A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6853770B2 (ja) * 2017-11-30 2021-03-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US12096657B2 (en) 2020-12-07 2024-09-17 Apple Inc. Display circuitry with semiconducting oxide transistors

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065225A (ja) 2006-09-11 2008-03-21 Toppan Printing Co Ltd 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
US20080197348A1 (en) 2007-02-21 2008-08-21 Toppan Printing Co., Ltd. Thin Film Transistor Array, Method for Manufacturing the Same, and Active Matrix Type Display Using the Same
JP2009231325A (ja) 2008-03-19 2009-10-08 Toppan Printing Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
US20100090205A1 (en) 2007-01-29 2010-04-15 Canon Kabushiki Kaisha Active matrix display apparatus
US20130323889A1 (en) 2011-07-13 2013-12-05 Au Optronics Corp. Method of fabricating pixel structure
US20150243722A1 (en) 2014-02-25 2015-08-27 Lg Display Co., Ltd. Organic light emitting display device
JP2015197633A (ja) 2014-04-02 2015-11-09 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US20160012775A1 (en) 2014-07-10 2016-01-14 Samsung Display Co., Ltd. Organic light emitting diode display, driving method thereof, and manufacturing method thereof
JP2016066099A (ja) 2009-09-04 2016-04-28 株式会社半導体エネルギー研究所 半導体装置
WO2016067590A1 (ja) 2014-10-29 2016-05-06 凸版印刷株式会社 薄膜トランジスタおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100485470C (zh) * 2005-09-13 2009-05-06 爱普生映像元器件有限公司 液晶显示器及其制造方法
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
JP2009180981A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp アクティブマトリックス基板及びその製造方法
JP5407638B2 (ja) * 2009-07-28 2014-02-05 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、及び電子機器
CN102812547B (zh) * 2010-03-19 2015-09-09 株式会社半导体能源研究所 半导体装置
KR101875774B1 (ko) * 2011-08-10 2018-07-09 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR20130050712A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101962852B1 (ko) * 2012-10-09 2019-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104103695B (zh) * 2013-04-02 2017-01-25 清华大学 薄膜晶体管及其制备方法
JP6092134B2 (ja) 2014-01-30 2017-03-08 富士フイルム株式会社 有機薄膜トランジスタの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065225A (ja) 2006-09-11 2008-03-21 Toppan Printing Co Ltd 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
US20100090205A1 (en) 2007-01-29 2010-04-15 Canon Kabushiki Kaisha Active matrix display apparatus
US20080197348A1 (en) 2007-02-21 2008-08-21 Toppan Printing Co., Ltd. Thin Film Transistor Array, Method for Manufacturing the Same, and Active Matrix Type Display Using the Same
JP2008235861A (ja) 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2009231325A (ja) 2008-03-19 2009-10-08 Toppan Printing Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
JP2016066099A (ja) 2009-09-04 2016-04-28 株式会社半導体エネルギー研究所 半導体装置
US20130323889A1 (en) 2011-07-13 2013-12-05 Au Optronics Corp. Method of fabricating pixel structure
US20150243722A1 (en) 2014-02-25 2015-08-27 Lg Display Co., Ltd. Organic light emitting display device
JP2015197633A (ja) 2014-04-02 2015-11-09 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US20160012775A1 (en) 2014-07-10 2016-01-14 Samsung Display Co., Ltd. Organic light emitting diode display, driving method thereof, and manufacturing method thereof
WO2016067590A1 (ja) 2014-10-29 2016-05-06 凸版印刷株式会社 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
CN109643659B (zh) 2022-07-26
EP3506337A1 (en) 2019-07-03
CN109643659A (zh) 2019-04-16
US20190189942A1 (en) 2019-06-20
US11302880B2 (en) 2022-04-12
JPWO2018038107A1 (ja) 2019-06-24
EP3506337A4 (en) 2019-08-28
WO2018038107A1 (ja) 2018-03-01

Similar Documents

Publication Publication Date Title
US8487308B2 (en) Thin film transistor and image display unit
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
WO2011122205A1 (ja) 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP6887806B2 (ja) 薄膜トランジスタおよびその製造方法
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JPWO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP7238546B2 (ja) 圧電体積層シートおよび圧電体積層シートの製造方法、圧電センサーおよび圧電センサーの製造方法
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP2014107280A (ja) 薄膜トランジスタ及びその製造方法
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
JP2018186131A (ja) 電極パターン、電極パターンの形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、及び画像表示装置
JP2020098880A (ja) 有機薄膜トランジスタおよび電子装置
JP2017103409A (ja) 有機トランジスタおよびその製造方法
JP2013074192A (ja) 薄膜トランジスタ、画像表示装置
JP2015069984A (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221003

R150 Certificate of patent or registration of utility model

Ref document number: 7163772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150