JP2015185789A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】本発明は、有機半導体薄膜トランジスタにおいて、印刷法により低分子半導体材料の高移動度を活かした良好な特性を示す薄膜トランジスタおよびその製造方法を提供することである。【解決手段】基板上に少なくともゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、第１の半導体層と、第２の半導体層と、保護層とを有する薄膜トランジスタであって、前記第１の半導体層が結晶性を有する低分子有機半導体材料、前記第２の半導体層が高分子半導体材料からなることを特徴とする薄膜トランジスタである。【選択図】 図１

Description

本発明は、薄膜トランジスタとその製造方法に関するものである。

薄膜トランジスタは液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置、電子ペーパー表示装置などの表示装置や、センサーなどに広く使用されている。

薄膜トランジスタの半導体材料としては、非晶質シリコンや多結晶シリコンあるいは酸化物半導体などを用いたものが主流となっている。一般的に、これらの半導体材料を用いた薄膜トランジスタでは、真空成膜法を用いて成膜した後にフォトリソグラフィ法などによりパターニングを行うことで作製される。

近年、半導体層として有機材料を用いた有機薄膜トランジスタが注目を集めている。有機半導体材料はこれまでシリコン系材料や酸化物系材料と比較すると移動度が小さく、高性能な薄膜トランジスタを作製することが困難であった。しかし、有機材料は材料分子の設計の自由度が高く、近年の技術の進歩により、非晶質シリコンを超えるような移動度を有する有機薄膜トランジスタも多く報告されている。有機半導体材料としては、低分子半導体、高分子半導体の２種類に大きく分けることができるが、特に結晶性を有する低分子半導体材料は、高い移動度を示すことが知られている。

有機薄膜トランジスタにおいては、半導体材料、導電性材料および絶縁性材料などの溶液を塗布・印刷技術などのウェット成膜法を用いることにより、低温でのプラスチック基板上へのデバイス形成、および低コストでのデバイス製造の可能性がある。また、印刷法は成膜とパターニングの工程を同時に行うことから、従来のフォトリソグラフィプロセスを用いる真空成膜プロセスと比較して、材料利用効率が高く、現像、エッチング工程を必要としないことから、環境負荷が少ないという点でも期待されている。

応用物理、第７７巻、第４号（２００８）

しかしながら、印刷法による有機薄膜トランジスタの作製においては、半導体材料を大気下で溶液から形成するため、従来の真空成膜法を用いたデバイス作製と比較すると、半導体層の膜質の制御が困難であるという問題がある。特に移動度の高い、結晶性を有する低分子半導体を用いる場合は、チャネル領域における結晶性を均一に制御することが困難である。

印刷法によって形成される有機薄膜トランジスタの素子構造としては、ソース電極およびドレイン電極を形成した後に有機半導体層を形成するボトムコンタクト構造が採用されることが多い。この場合、ゲート絶縁膜上とソース電極およびドレイン電極上では半導体材料や溶剤に対する濡れ性の違いや、ゲート絶縁膜と電極間に段差が生じるため、結晶性の低分子有機半導体材料の形成においては、薄膜トランジスタのソース電極からドレイン電極のチャネル間における膜の連続性を確保することが困難である。

その結果、ソース・ドレイン電極と半導体層間において連続かつ均質な有機半導体膜を得られず、ＴＦＴのオン状態での抵抗値が大きくなりオン電流の値が制限されたり、膜の一部に電界が集中し素子特性の劣化が促進されたりするなど、有機半導体材料の本来の性能を発揮することができないという問題がある。

本発明は、以上の点を鑑み、有機半導体薄膜トランジスタにおいて、印刷法を用いた場合においても低分子半導体材料の高移動度を活かした良好な特性を示す薄膜トランジスタおよびその製造方法を提供することである。

請求項１の発明は、基板上に少なくともゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、第１の半導体層と、第２の半導体層と、保護層とを有する薄膜トランジスタであって、前記第１の半導体層が結晶性を有する低分子有機半導体材料からなり、前記第２の半導体層が高分子半導体材料からなることを特徴とする薄膜トランジスタである。

結晶性を有する低分子半導体材料からなる第１の半導体層上に高分子半導体材料からなる第２の半導体材料を積層することにより、結晶性の低分子半導体材料からなる第１の半導体層の結晶粒界や結晶の割れ、欠けなどにより、第１の半導体層が均一かつ連続な膜とならず、欠陥を有する場合であっても第２の半導体層により、その欠陥を保障し、薄膜トランジスタの電子特性の劣化を防止することが可能である。特にソース電極およびドレイン電極の端部においては、段差が生じるため、結晶性の低分子半導体からなる第１の半導体材料に割れや欠けが生じやすく、その効果が大きい。

請求項２の発明は、前記第２の半導体層の線幅が少なくともチャネル長方向において前記第１の半導体層の線幅よりも大きいことを特徴とする請求項１に記載の薄膜トランジスタである。

前記第２の半導体のパターン幅が少なくともチャネル方向において第１の半導体層のパターン幅よりも大きいことにより、外部からの影響を受けやすい結晶性の低分子半導体からなる第１の半導体層を覆うことで、第１の半導体を保護することができる。

請求項３の発明は、前記第１の半導体層および前記第２の半導体層と前記ソース電極および前記ドレイン電極との接続において、前記第１の半導体層よりも前記第２の半導体層の方が前記ソースおよび前記ドレイン電極との接触領域が大きいことを特徴とする前記１または２に記載の薄膜トランジスタである。

前記ソース電極およびドレイン電極との接続において、結晶性の低分子半導体材料からなる第１の半導体層は結晶成長の状態によってはソース電極およびドレイン電極との接触状態を良好に保つことが困難な場合がある。したがって、ソース電極およびドレイン電極と良好な接触を得やすい高分子半導体材料からなる第２の半導体層のソース電極およびドレイン電極との接触領域を大きくすることにより、半導体層とソース電極およびドレイン電極との接触を良好に保つことが可能である。

請求項４の発明は、前記第１の半導体層がソース電極およびドレイン電極と離間して形成されていることを特徴とする請求項１または２に記載の薄膜トランジスタである。

このように、第１の半導体層を電極から離間することによって、第１の半導体層を連続かつ均一に成膜することができる。

請求項５の発明は、前記第１の半導体層が、薄膜トランジスタのゲート絶縁層上のみに形成されていることを特徴とする請求項１ないし３のいずれかに記載の薄膜トランジスタである。

結晶性を有する低分子半導体からなる前記第１の半導体層が薄膜トランジスタのチャネル領域における絶縁膜上のみに形成されることにより、ソース電極およびドレイン電極パターンによって生じる段差の影響を受けることがないため、チャネル領域内において、第１の半導体層を均一かつ連続な膜として形成しやすい。

請求項６の発明は、薄膜トランジスタの構造がボトムゲート−ボトムコンタクト構造であることを特徴とする請求項１ないし５のいずれかに記載の薄膜トランジスタである。

請求項７の発明は、薄膜トランジスタの構造がトップゲート−ボトムコンタクト構造であることを特徴とする請求項１ないし４のいずれかに記載の薄膜トランジスタである。

請求項８の発明は、前記基板上に前記ゲート電極と、前記ゲート絶縁層と、前記ソース電極および前記ドレイン電極と、前記第１の半導体層が順次形成される工程と、前記第１の半導体層上に前記第２の半導体層が形成される工程とを含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法である。

請求項９の発明は、前記基板上に前記ソース電極および前記ドレイン電極と前記第１の半導体層と前記第２の半導体層と前記ゲート絶縁膜と、前記ゲート電極が順次形成されることを特徴とする請求項７に記載の薄膜トランジスタの製造方法である。

本発明によれば、有機半導体薄膜トランジスタにおいて、半導体層の形成に印刷法を用いた場合でも半導体層とソース電極およびドレイン電極との接続を良好に保つことで、低分子半導体材料の高移動度を活かした良好な特性を示す薄膜トランジスタおよびその製造方法を提供することである。

本発明の実施の形態に係る薄膜トランジスタの概略断面図である。 本発明の他の実施の形態に係る薄膜トランジスタの概略断面図である。 本発明のその他の実施の形態に係る薄膜トランジスタの概略断面図である。

以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお実施の形態において、同一の構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。

図１は本発明の実施の形態に係る薄膜トランジスタを示す概略平面図である。本実施形態では、ボトムゲート−ボトムコンタクト構造で例示している。

本発明の薄膜トランジスタは、基板１の上に形成されたゲート電極２と、ゲート電極上に形成されたゲート絶縁層３とゲート絶縁層３上に離間して形成されたソース電極４およびドレイン電極５とソース電極４およびドレイン電極５に接続された第１の半導体活性層６と第２の半導体活性層７を保護するための保護層８を少なくとも備えている。

以下、本発明の各構成要素について、薄膜トランジスタの製造工程に沿って説明する。

本発明の実施の形態に係る基板１としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、本発明ではこれらに限定されるものではない。これらは単独で使用してもよいが、二種以上を積層した複合の基板１として使用することもできる。

本発明の実施の形態に係る基板１が有機物フィルムである場合は、薄膜トランジスタの耐久性を向上させるために透明のガスバリア層（図示せず）を形成することもできる。ガスバリア層としては酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＯＮ）、炭化珪素（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。

また、基板１上に形成されるゲート電極２の基板１との密着性を向上させるために密着層を設けることもできる。

本発明の実施の形態に係るゲート電極２、ソース電極４およびドレイン電極５は、電極部分と配線部分は明確に分かれている必要はなく、本発明では特に各薄膜トランジスタの構成要素としては電極と呼称している。また電極と配線を区別する必要のない場合には、合わせてゲート、ソース、ドレイン等と記載する。

本発明の実施の形態に係る電極であるゲート電極２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料、ポリエチレンジオキシチオフェン／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子を用いることができるが、本発明ではこれらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。

ゲート電極２は、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体やナノ粒子などを使用するゾル−ゲル法、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。

次にゲート電極２を覆うようにゲート絶縁層３を形成する。ゲート絶縁層３は、ゲート電極２の接続部を除き、基板上全面に形成することができる。

本発明の実施の形態に係るゲート絶縁層３は酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）等の材料を使用することができる。これらは単層または２層以上積層してもよいし、成長方向に向けて組成を傾斜したものでも構わない。

ゲート絶縁層３は、薄膜トランジスタのゲートリーク電流を抑えるために、その抵抗率が１０^１１Ωｃｍ以上、より好ましくは１０^１４Ωｃｍ以上であることが望ましい。

ゲート絶縁層３は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。

本発明の実施の形態に係るソース電極４およびドレイン電極５は、先に示したゲート電極２と同様の材料および方法によって形成することができる。

本発明の実施の形態に係る第１の半導体層としては、ペンタセン、テトラセン、フタロシアニン、ペリレン、チオフェン、ベンゾジチオフェン、アントラジチオフェン、およびそれらの誘導体のような低分子系有機半導体材料およびフラーレン、カーボンナノチューブのような炭素化合物なども用いることができる。

第１の半導体層は、真空蒸着法などの真空成膜法や、半導体材料を溶解および分散させた溶液およびペーストなどを用いるスクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。

第１の半導体層６のパターニングについては、真空成膜法においては、必要な部分のみに蒸着を行うマスク蒸着などを用いることができるし、ウェット成膜法の場合、印刷法およびインクジェット法においては、必要な部分に直接パターニングを行うことができる。また、基板上に親液および撥液性のパターンを形成して必要な部分のみに材料溶液を塗布するなどの方法を用いることもできる。これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。

紅発明の実施の形態に係る第２の半導体層７としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料を用いることができる。

第２の半導体層７は、半導体材料を溶解および分散させた溶液およびベースとなどを用いる凸版印刷、スクリーン印刷、インクジェット法、ノズルプリンティングなどの方法で形成することができるが、これらに限定されるものではない。

本発明の実施の形態における保護層８は前記第１の半導体層および第２の半導体層を保護するために形成される。保護層８は少なくとも第２の半導体層のチャネル部分と重なる領域を覆うように形成される必要がある。

保護層８としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料
、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるがこれらに限定されるものではない。保護層８の材料については、薄膜トランジスタのリーク電流を低く抑えるためにその抵抗率が１０^１１Ωｃｍ以上、より好ましくは１０^１４Ωｃｍ以上であることが望ましい。

保護層８は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、凸版印刷法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの保護層７は単層として用いても構わないし、２層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。

図２は本発明の他の実施の形態に係る薄膜トランジスタを示す概略平面図である。本実施形態では、トップゲート−ボトムコンタクト構造で例示している。

本実施形態の薄膜トランジスタは、基板１の上に、離間して形成されたソース電極４およびドレイン電極５とソース電極４およびドレイン電極５に接続された第１の半導体活性層６と第２の半導体活性層７を保護するための保護層８を少なくとも備えている。そしてそれを覆うように、ゲート絶縁層３が形成され、その上にソース電極４およびドレイン電極５間を覆うようにゲート電極２が形成されている。

本実施形態での各構成要素は、上記の実施形態例と同様の材料を用いることができる。薄膜トランジスタの製造工程は、基板上にソース、ドレイン電極を形成し、半導体層を形成してから、ゲート絶縁層、ゲート電極を形成する。半導体層の形成を上記実施形態例と同様にするほかは、ほぼ通常のトップゲート−ボトムコンタクト構造の薄膜トランジスタの製造方法で形成できる。

図３は、本発明のその他の実施の形態に係る薄膜トランジスタを示す概略平面図である。本形態例では、第１の半導体層がソース電極およびドレイン電極と離間して形成されている。また、ボトムゲート−ボトムコンタクト構造で例示している。

このように、第１の半導体層を電極から離間することによって、第１の半導体層を連続かつ均一に成膜することができる。

本発明の実施例として、図１に示す薄膜トランジスタを作製した。
基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。ガラス基板上に、ＤＣマグネトロンスパッタ法を用いてＭｏ合金を２００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、感光性ポジ型フォトレジストを塗布後、マスク露光、アルカリ現像液による現像を行い、所望の形状のレジストパターンを形成した。さらにエッチング液によりエッチングを行い、不要なＭｏ合金を溶解させた。その後、レジスト剥離液によりフォトレジストを除去し、所望の形状のＭｏ合金の電極を形成し、ゲート電極２を形成した（以下、このようなパターニング方法をフォトリソグラフィ法として省略する）。

次に、ゲート電極２上に、ダイコート法を用いてアクリル樹脂を塗布し、１８０℃で焼成して膜厚１ｕｍのゲート絶縁層３を形成した。

その後、インクジェット法によりＡｇナノ粒子を分散させたインキを用いてソース電極
４およびドレイン電極５を１００ｎｍの膜厚で形成した。

続いて、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセンをテトラリンに２ｗｔ％の濃度で溶解した溶液を凸版印刷法によって印刷し、１００℃で焼成して第１の半導体層を形成した。さらに第１の半導体層上にポリ（３−ヘキシルチオフェン−２，５−ジイル）を第１の半導体層と同様に凸版印刷法によって形成し、第２の半導体層をとした。第２の半導体層は、第１の半導体と比較して、チャネル長方向のパターン幅が大きくなるように形成した。

続いて、第２の半導体層上にフッ素樹脂を凸版印刷法によって印刷し、100℃で焼成し、保護層８とした。

本実施例による有機半導体薄膜トランジスタにおいて、第１の半導体層として結晶性を有する半導体材料を用い、第２の半導体層として高分子系半導体材料を用いることで、印刷法により低分子半導体材料の高移動度を活かした良好な特性を示す薄膜トランジスタを形成することができた。

１・・・基板
２・・・ゲート電極
３・・・ゲート絶縁層
４・・・ソース電極
５・・・ドレイン電極
６・・・第１の半導体層
７・・・第２の半導体層
８・・・保護層

Claims (9)

1. 基板上に少なくともゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、第１の半導体層と、第２の半導体層と、保護層とを有する薄膜トランジスタであって、前記第１の半導体層が結晶性を有する低分子有機半導体材料からなり、前記第２の半導体層が高分子半導体材料からなることを特徴とする薄膜トランジスタ。
2. 前記第２の半導体層の線幅が少なくともチャネル長方向において前記第１の半導体層の線幅よりも大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
3. 前記第１の半導体層および前記第２の半導体層と前記ソース電極および前記ドレイン電極との接続において、前記第１の半導体層よりも前記第２の半導体層の方が前記ソースおよび前記ドレイン電極との接触領域が大きいことを特徴とする前記１または２に記載の薄膜トランジスタ。
4. 前記第１の半導体層がソース電極およびドレイン電極と離間して形成されていることを特徴とする請求項１または２に記載の薄膜トランジスタ。
5. 前記第１の半導体層が、薄膜トランジスタのゲート絶縁層上のみに形成されていることを特徴とする請求項１ないし３のいずれかに記載の薄膜トランジスタ。
6. 薄膜トランジスタの構造がボトムゲート−ボトムコンタクト構造であることを特徴とする請求項１ないし５のいずれかに記載の薄膜トランジスタ。
7. 薄膜トランジスタの構造がトップゲート−ボトムコンタクト構造であることを特徴とする請求項１ないし４のいずれかに記載の薄膜トランジスタ。
8. 前記基板上に前記ゲート電極と、前記ゲート絶縁層と、前記ソース電極および前記ドレイン電極と、前記第１の半導体層が順次形成される工程と、前記第１の半導体層上に前記第２の半導体層が形成される工程とを含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
9. 前記基板上に前記ソース電極および前記ドレイン電極と前記第１の半導体層と前記第２の半導体層と前記ゲート絶縁膜と、前記ゲート電極が順次形成されることを特徴とする請求項７に記載の薄膜トランジスタの製造方法。