JP6123413B2 - 薄膜トランジスタアレイおよび画像表示装置 - Google Patents

薄膜トランジスタアレイおよび画像表示装置 Download PDF

Info

Publication number
JP6123413B2
JP6123413B2 JP2013066151A JP2013066151A JP6123413B2 JP 6123413 B2 JP6123413 B2 JP 6123413B2 JP 2013066151 A JP2013066151 A JP 2013066151A JP 2013066151 A JP2013066151 A JP 2013066151A JP 6123413 B2 JP6123413 B2 JP 6123413B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor array
protective layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013066151A
Other languages
English (en)
Other versions
JP2014191169A (ja
Inventor
ゆかり 宮入
ゆかり 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2013066151A priority Critical patent/JP6123413B2/ja
Priority to PCT/JP2014/001301 priority patent/WO2014155998A1/ja
Priority to TW103110807A priority patent/TWI594437B/zh
Publication of JP2014191169A publication Critical patent/JP2014191169A/ja
Application granted granted Critical
Publication of JP6123413B2 publication Critical patent/JP6123413B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Description

本発明は、薄膜トランジスタアレイおよび画像表示装置に関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量で薄型の情報端末が望まれる。
そのような情報端末に使用する電子部材の中でも、現在薄膜トランジスタ素子に使用されている半導体材料の主流はシリコン系である。シリコン系材料を用いた薄膜トランジスタ素子の形成には高い温度の工程が含まれるため、薄膜トランジスタ素子の基板材料には工程温度に耐え得ることが求められる。このため、一般的には薄膜トランジスタ素子を形成する基板としてガラスが使用されている。
しかしながら、先に述べた情報端末を構成する際にガラスを用いた場合、その情報端末は重く、柔軟性がなく、落下の衝撃で割れる可能性のある製品となってしまう。従ってガラス上に薄膜トランジスタ素子を形成することに起因するこれらの特徴は、ユビキタス社会における情報端末として望ましくないものであるといえる。
そこで近年、薄膜トランジスタの半導体材料として有機半導体が注目されている。有機半導体材料はシリコン系材料のような高温での熱処理工程を必要としないため可撓性のプラスチック基板上に設けられる等の利点を有する。さらに、真空プロセスを用いず印刷プロセスで作製できるためコストを下げられる等の利点も有する。
溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。なかでも、印刷プロセスを適用することにより、効率よく半導体層を形成することができる。例えば特許文献1においては、フレキソ印刷により有機半導体溶液のパターニングを行っている。
さらに、特許文献2では、半導体層をストライプ形状とすることで、アライメント精度を向上させ、生産効率を更に高めることができる。
保護層の形成においても、ウェットプロセスを適用することで簡便かつ低コストに保護層を形成することができる。例えば特許文献3では、フレキソ印刷により保護層を形成し、簡便に薄膜トランジスタアレイを作製している。
特開2006−63334号公報 特開2008−235861号公報 国際公開第2010/107027号
しかしながら、印刷法によって薄膜トランジスタアレイを形成する場合、従来のフォトリソグラフィを用いたパターニング法に比べ、アライメント精度が低く、パターン形状のバラツキも大きいため、より多くのアライメントマージンが必要となる。なかでも、印刷法により半導体層と保護層を形成する場合、半導体層と保護層双方のバラツキを考慮してアライメントマージンを取らなければならない。特に、保護層のアライメントマージンが小さく、保護層の絶縁性材料がドレイン電極上にはみ出してしまうと、層間絶縁膜のビアホールを塞いでしまい、ドレイン電極と画素電極とが導通することができなくなってしまう。一方、アライメントマージンが多くなりすぎると、薄膜トランジスタアレイの解像度が低下し、視認性が低下してしまう。
そこで、本発明では、保護層と層間絶縁膜のビアホールとの距離を最大にとることで、保護層材料がビアホールを塞いでしまうことを抑制でき、歩留まりを向上することができる薄膜トランジスタアレイ、およびそれを備えた画像表示装置を提供する。
前記課題を解決するための第1の発明は、少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、半導体層と、保護層と、層間絶縁膜と、画素電極とを備えた薄膜トランジスタアレイであって、前記半導体層及び前記保護層はソース配線に平行なストライプ形状であり、前記保護層は、前記半導体層よりも幅が広く、幅方向において前記半導体層を覆うように形成され、前記ドレイン電極と前記画素電極との導通を図るために設けられた前記層間絶縁膜のビアホールの中心位置が、互いに隣接するストライプ形状の前記保護層間の中点を通るストライプに平行な直線上に位置することを特徴とする薄膜トランジスタアレイである。
また、第2の発明は、前記第1の発明において、前記ビアホールの中心位置と、前記中点を通るストライプに平行な直線上の位置とのずれが40μm以下であることを特徴とする薄膜トランジスタアレイである。
また、第3の発明は、前記第1の発明において、前記半導体層が有機半導体もしくは酸化物半導体であることを特徴とする薄膜トランジスタアレイである。
また、第4の発明は、上述の薄膜トランジスタアレイの製造方法であって、半導体層フレキソ印刷法、インクジェット印刷法、スクリーン印刷法のいずれか1つ以上により形成ることを特徴とする薄膜トランジスタアレイの製造方法である。
また、第5の発明は、前記第1の発明において、前記保護層が有機絶縁材料により形成されていることを特徴とする薄膜トランジスタアレイである。
また、第6の発明は、上述の薄膜トランジスタアレイの製造方法であって、保護層フレキソ印刷法、インクジェット印刷法、スクリーン印刷法のいずれか1つ以上により形成ることを特徴とする薄膜トランジスタアレイの製造方法である。
また、第7の発明は、上述の薄膜トランジスタアレイの製造方法であって、層間絶縁膜スクリーン印刷法により形成ることを特徴とする薄膜トランジスタアレイの製造方法である。
また、第8の発明は、前記第1の発明において、前記絶縁基板がプラスチック基板であることを特徴とする薄膜トランジスタアレイである。
また、第9の発明は、前記薄膜トランジスタアレイと画像表示媒体とを備えていることを特徴とする画像表示装置である。
また、第10の発明は、前記第9の発明において、前記画像表示媒体が電気泳動方式によるものであることを特徴とする画像表示装置である。
本発明の薄膜トランジスタアレイによれば、低コストかつ高品質なフレキシブル薄膜トランジスタを歩留まりよく提供することが可能となる。薄膜トランジスタアレイのドレイン電極と画素電極との導通を図るために設けられた層間絶縁膜のビアホールの中心位置が、半導体層を覆う隣接したストライプ形状の保護層の中点を通るストライプに平行な直線上に位置することで、アライメントマージンを最大にとることができ、線幅のバラツキやアライメントずれに起因する歩留まりの低下を軽減し、フレキシブル薄膜トランジスタのスループットを向上することができる。
少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、半導体層と、前記半導体層を覆う保護層と、層間絶縁膜と、上部画素電極とを備えた薄膜トランジスタアレイであって、前記保護層は前記ソース配線に平行なストライプ形状であり、ドレイン電極と画素電極との導通を図るために設けられた層間絶縁膜のビアホールの中心位置が、前記ストライプ形状の保護層と、それに隣接するストライプ形状の保護層との中点を通るストライプに平行な直線上に位置することで、薄膜トランジスタアレイの解像度によらず、保護層のアライメントマージンを最大にとることができる。さらに、保護層の形状をストライプとすることで、層間絶縁膜や半導体層とのアライメント精度が向上する。
前記層間絶縁膜のビアホールの中心位置と、隣接するストライプ形状の保護層の中点を通るストライプに平行な直線上からのずれ量を、最大40μm考慮することで、パターン形状のバラツキや印刷機のアライメント誤差、工程中の加熱によるプラスチック基材の伸縮についても加味したパターン設計を行うことができる。
前記半導体層を有機半導体とすることで、ウェットプロセスを適用することができ、大面積にも短いタクトタイムで薄膜トランジスタアレイを形成することができる。
前記半導体層がフレキソ印刷法、インクジェット印刷法、スクリーン印刷法により形成されることで、大面積にも短いタクトタイムで薄膜トランジスタアレイを形成することができる。
前記保護層が有機絶縁材料により形成されていることで、ウェットプロセスを適用することができ、大面積にも短いタクトタイムで薄膜トランジスタアレイを形成することができる。
前記保護層がフレキソ印刷法、インクジェット印刷法、スクリーン印刷法により形成されることで、大面積にも短いタクトタイムで薄膜トランジスタアレイを形成することができる。
前記層間絶縁膜が有機絶縁材料により形成されていることで、ウェットプロセスを適用でき、大面積を有する薄膜トランジスタアレイでも短いタクトタイムで形成することができる。
前記絶縁基板がプラスチック基板であることで、軽量でフレキシブルな薄膜トランジスタアレイを作製することができる。
本発明の実施形態を示すものであり、薄膜トランジスタアレイ全体の概略構成を示すパターンレイアウト平面図である。 本トランジスタアレイの隣接した2素子における断面構造である(図1のR−R‘間をスライスしたもの)。 比較例1の実施形態を示すものであり、本トランジスタアレイの隣接した2素子における断面構造である。 比較例1における薄膜トランジスタアレイ全体の概略構成を示すパターンレイアウト平面図である。 比較例1における隣接した2素子における断面構造である(図4のR−R‘間をスライスしたもの)。
以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態間において重複する説明は省略する。
図1、図2に、本発明の薄膜トランジスタアレイ1の構成の一例を示す。図1は薄膜トランジスタアレイ1のパターンレイアウト平面図を示す。図2は、図1の薄膜トランジスタアレイ1を、ビアホール17aを通るR−R’線で、保護層16のストライプの延伸方向に垂直に切断した断面図を示す。
プラスチック基板10上にゲート電極11、キャパシタ電極19、ゲート絶縁層12、ソース電極13、ドレイン電極14、半導体層15、保護層16、層間絶縁膜17、および画素電極18を備えた薄膜トランジスタアレイであり、保護層16は有機絶縁材料からなり、ストライプ形状を有していることを特徴とする。さらに、画素電極18とドレイン電極14を導通するために層間絶縁膜17にあけられたビアホール17aの中心位置Aが、図2に示すように、互いに隣接するストライプ形状の保護層16間の中点を通るストライプに平行な直線C上に位置し、ビアホール17aの中心位置Aと直線Cとのずれが40μm以内であることを特徴とする。互いに隣接する2つの保護層16間は、各保護層16をラインとした場合のスペースであり、当該中点は、図2の断面図上では、当該スペースの幅の2等分点である。すなわち、当該中点は、図1の平面図上では、上記2つの保護層16間のスペースに面する各保護層16の端部から、等距離にある線分上の点である。上記中心位置Aは、ビアホール17aのアライメント位置の中心であって基板面に平行な平面上での点の位置を意味し、当該平面上での2次元座標で表される位置である。
本発明のプラスチック基板10には、ポリメチレンメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン、共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂等を使用することができるが、本発明はこれらに限定されるものではない。これらは単独でも、二種以上が積層された複合基板としても使用することができる。またガラスやプラスチック基板上にカラーフィルタのような樹脂層を有する基板も使用することができる。
本発明のゲート電極11、ソース電極13、ドレイン電極14、画素電極18、キャパシタ電極19には、Au、Ag、Cu、Cr、Al、Mg、Liなどの低抵抗金属材料や酸化物材料が好適に用いられる。具体的には、酸化インジウム(In)、酸化錫(SnO)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn)、酸化カドミウム錫(CdSnO)、酸化亜鉛錫(ZnSnO)、酸化インジウム亜鉛(InZnO)等が挙げられる。またこの酸化物材料に不純物をドープしたものも好ましい。一例として酸化インジウムにモリブデンやチタンをドープしたもの、酸化錫にアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどが挙げられる。なかでも酸化インジウムに錫をドープした酸化インジウム錫(ITO)がとりわけ低い抵抗率を示す。またPEDOT(ポリエチレンジオキシチオフェン)等の有機導電性材料も好適であり、単体の場合も導電性酸化物材料との複数積層の場合も好んで用いられる。ゲート電極11、ソース電極13およびドレイン電極14、画素電極18、キャパシタ電極19は、すべて同じ材料からできていても、違う材料からできていてもよい。しかし、工程を減らすためにはソース電極13とドレイン電極14に同一の材料を使用することが望ましい。これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法等により形成される。また上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、フレキソ印刷、インクジェット法等により塗布し、焼成することでも形成が可能である。本発明はこれらに限定されるものではない。
本発明のゲート絶縁膜12には、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、またはPMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PVP(ポリビニルフェノール)等が挙げられるが、本発明はこれらに限定されるものではない。またゲートリーク電流を抑えるために、絶縁材料の好ましい抵抗率は1011Ωcm以上、より好ましくは1014Ωcm以上である。
本発明で用いられる半導体層15として、酸化物半導体や有機半導体が挙げられる。酸化物半導体材料としては、亜鉛、インジウム、錫、タングステン、マグネシウム、ガリウムなどのうち一種類以上の元素を含む酸化物、すなわち酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化錫、酸化タングステン、酸化亜鉛ガリウムインジウム等公知の材料が挙げられる。有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)、およびそれらの誘導体のような低分子有機半導体材料や加熱処理などで有機半導体に変換される前駆体を半導体材料インキとして用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層の材料として用いることができる。半導体材料インキを用いる場合には、溶媒としてトルエンやキシレン、インダン、テトラリン、プロピレングリコールメチルエーテルアセテートなどが挙げられるが、これらに限定されるものではない。上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、フレキソ印刷、インクジェット法等により塗布し、乾燥する方法が好適に用いられる。
本発明で用いられる保護層16として用いられる材料はポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂、フッ素樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液が好適に用いられる。また、保護層の形成方法はスクリーン印刷やフレキソ印刷、インクジェット法などの湿式法を用いて直接パターンを形成する方法が好適に用いられる。
本発明のパターン形成方法を用いて形成される薄膜トランジスタの構造としては、特に限定されるものではなくトップゲート型、ボトムゲート型のいずれの構造であってもよい。
ゲート電極の配置以外の構造の違いとして、半導体層の位置が異なるボトムコンタクト型、トップコンタクト型があるが、本発明はこれらに限定されるものではない。
図3に、実施例1に係るボトムゲートボトムコンタクト型のフレキシブル薄膜トランジスタアレイから成る薄膜トランジスタアレイ1の断面構造を示し、製造方法を説明する。本薄膜トランジスタアレイ1は1素子サイズ300μm×300μmであり、この素子が240×320個あるものである。
プラスチック基板10としてポリエチレンナフタレート(PEN)フィルムを用いた。PENフィルム上にアルミニウムをスパッタ法により100nm成膜後、ポジレジストを用いてフォトリソグラフィ、エッチングを行い、その後レジストを剥離することによりゲート電極11、キャパシタ電極19を形成した。
続いてゲート絶縁材料としてポリイミドをダイコーターにより塗布し、180℃で1時間乾燥させゲート絶縁膜12を得た。次に金を蒸着法により50nm成膜し、ポジレジストを用いてフォトリソグラフィおよびエッチングを行い、その後レジストを剥離することによりソース電極13およびドレイン電極14を形成した。
半導体層形成用材料として、テトラリンと6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)を混合した溶液を用いた。半導体層の形成にはフレキソ印刷法を用いた。フレキソ印刷には感光性樹脂フレキソ版と150線のアニロックスロールを用い、幅100μmのストライプ形状の半導体層を形成した。印刷後、100℃で60分乾燥させて半導体層15を形成した。
続いて保護層16を形成した。保護層形成材料としてフッ素系樹脂を用いた。保護層形成にはフレキソ印刷を用いた。フレキソ版として感光性樹脂フレキソ版を用い、150線アニロックスロールを用いた。ストライプ形状のフレキソ版を用い、半導体層15を覆うように、線幅150μmのストライプ形状の保護層16を印刷した。保護層16の線幅のバラツキは±10μmであった。その後、100℃で90分乾燥させて保護層16を形成した。
続いて層間絶縁膜17を形成した。層間絶縁膜形成材料としてエポキシ樹脂を用いた。スクリーン印刷を用いて形成を行い、90℃で1時間乾燥させ、層間絶縁膜17とした。層間絶縁膜17はアレイ全体を覆うように形成され、画素電極18とドレイン電極14を導通するための、50μm角のビアホール17aを有する。そのビアホール17aの中心位置Aは保護層16のストライプ間の中点を通るストライプに平行な直線C上にあったため、保護層16のストライプ線幅が設計値よりも太くなっている箇所でも、ビアホール部の導通を阻害されることがなかった。
その後、画素電極18を形成した。画素電極材料として銀ペーストを用いた。画素電極18の形成には、スクリーン印刷を用い、銀ペーストをビアホール17a内に完全に充填させた。パターン形成後、90℃で1時間乾燥させることにより、画素電極18とした。
しかる後、対向電極との間に電気泳動媒体20を挟んで本実施例によるディスプレイを駆動した。保護層16の線幅バラツキによる線太り(+10μm)と、保護層16のアライメントずれ(左側へ10μm)および層間絶縁膜17のアライメントずれ(左側へ10μm)が発生したが、層間絶縁膜17のビアホール17aが保護層16のストライプ間の中央にあったため、画素電極18とドレイン電極14間の導通を図ることができ、点欠陥なく良好な画像表示を行うことができた。
比較例1
図4、図5に示した形態をとるボトムゲートボトムコンタクト型フレキシブル薄膜トランジスタアレイの製造方法を示す。本トランジスタアレイは1素子サイズ300μm×300μmであり、この素子が240×320個あるものである。
プラスチック基板10としてポリエチレンナフタレート(PEN)フィルムを用い、実施例1と同様にゲート電極11、キャパシタ電極19、ゲート絶縁膜12、ソース電極13、ドレイン電極14、半導体層15、保護層16を形成した。
層間絶縁膜17の形成には、実施例1と同様の材料および印刷方法を用いた。ただし、画素電極18とドレイン電極14を導通するための50μm角のビアホール17aの中心位置Aは保護層16のストライプ間の中点を通るストライプに平行な直線C上よりも50μm左側にずれた位置となるよう設計されていた。その結果、ビアホール17aの中心が直線C上にあるものに比べ、保護層16と層間絶縁膜17のビアホール17a端部との余白部分は50μm小さくなった。その結果、保護層16の線幅バラツキによる線太りと、保護層16および層間絶縁膜17のアライメントずれによって、保護層16端部と層間絶縁膜17のビアホール17a端部との間隔は一部の保護層16がビアホール部分まではみ出して形成されてしまった。
実施例1と同様に、画素電極18を形成し、対向電極との間に電気泳動媒体20を挟んで本実施例によるディスプレイを駆動したところ、保護層16が層間絶縁膜17のビアホール部分まではみ出して形成されてしまった箇所では、画素電極18とドレイン電極14の導通が阻害され、点欠陥が多くなり、良好な表示を行うことができなかった。
本発明のフレキシブル薄膜トランジスタは、フレキシブル電子ペーパーや、フレキシブル有機ELディスプレイ等のスイッチング素子として利用することができる。特に、層間絶縁膜のビアホールの中心位置を、ストライプ形状の保護層間の中点を通る、ストライプに平行な直線上に形成することにより、製造工程における歩留まりやスループットを向上することができる。アライメントずれ等を考慮すると、ビアホール中心位置とストライプ中点の位置とのずれが40μm以内であれば、ドレイン電極と層間絶縁膜との導通を阻害することなく、保護層を形成することができ、スループットを向上することができる。これによって、フレキシブルディスプレイやICカード、ICタグ等広範囲に応用可能なフレキシブル薄膜トランジスタを低コストかつ高品質に作製することが可能となる。
10・・・プラスチック基板
11・・・ゲート電極
12・・・ゲート絶縁膜
13・・・ソース電極
14・・・ドレイン電極
15・・・半導体層
16・・・保護層
17・・・層間絶縁膜
17a・・・ビアホール
18・・・画素電極
19・・・キャパシタ電極
20・・・電気泳動媒体

Claims (10)

  1. 少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、半導体層と、保護層と、層間絶縁膜と、画素電極とを備えた薄膜トランジスタアレイであって、
    前記半導体層及び前記保護層はソース配線に平行なストライプ形状であり、
    前記保護層は、前記半導体層よりも幅が広く、幅方向において前記半導体層を覆うように形成され、
    前記ドレイン電極と前記画素電極との導通を図るために設けられた前記層間絶縁膜のビアホールの中心位置が、互いに隣接するストライプ形状の前記保護層間の中点を通るストライプに平行な直線上に位置することを特徴とする薄膜トランジスタアレイ。
  2. 前記ビアホールの中心位置と、前記中点を通るストライプに平行な直線上の位置とのずれが40μm以下であることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  3. 前記半導体層が有機半導体もしくは酸化物半導体であることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  4. 請求項1に記載の薄膜トランジスタアレイの製造方法であって、
    半導体層フレキソ印刷法、インクジェット印刷法、スクリーン印刷法のいずれか1つ以上により形成ることを特徴とする薄膜トランジスタアレイの製造方法
  5. 前記保護層が有機絶縁材料により形成されていることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  6. 請求項1に記載の薄膜トランジスタアレイの製造方法であって、
    保護層フレキソ印刷法、インクジェット印刷法、スクリーン印刷法のいずれか1つ以上により形成ることを特徴とする薄膜トランジスタアレイの製造方法
  7. 請求項1に記載の薄膜トランジスタアレイの製造方法であって、
    層間絶縁膜スクリーン印刷法により形成ることを特徴とする薄膜トランジスタアレイの製造方法
  8. 前記絶縁基板がプラスチック基板であることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  9. 請求項1に記載の薄膜トランジスタアレイと画像表示媒体とを備えていることを特徴とする画像表示装置。
  10. 前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項9に記載の画像表示装置。
JP2013066151A 2013-03-27 2013-03-27 薄膜トランジスタアレイおよび画像表示装置 Expired - Fee Related JP6123413B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013066151A JP6123413B2 (ja) 2013-03-27 2013-03-27 薄膜トランジスタアレイおよび画像表示装置
PCT/JP2014/001301 WO2014155998A1 (ja) 2013-03-27 2014-03-07 薄膜トランジスタアレイおよび画像表示装置
TW103110807A TWI594437B (zh) 2013-03-27 2014-03-24 Thin film transistor array and video display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013066151A JP6123413B2 (ja) 2013-03-27 2013-03-27 薄膜トランジスタアレイおよび画像表示装置

Publications (2)

Publication Number Publication Date
JP2014191169A JP2014191169A (ja) 2014-10-06
JP6123413B2 true JP6123413B2 (ja) 2017-05-10

Family

ID=51623019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013066151A Expired - Fee Related JP6123413B2 (ja) 2013-03-27 2013-03-27 薄膜トランジスタアレイおよび画像表示装置

Country Status (3)

Country Link
JP (1) JP6123413B2 (ja)
TW (1) TWI594437B (ja)
WO (1) WO2014155998A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6537960B2 (ja) 2015-12-01 2019-07-03 日本航空電子工業株式会社 絶縁層の形成方法、電子デバイスの生産方法及び電子デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP2002268084A (ja) * 2001-03-08 2002-09-18 Sharp Corp アクティブマトリクス基板及びその製造方法
KR101064185B1 (ko) * 2004-02-05 2011-09-14 삼성전자주식회사 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시장치
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5286691B2 (ja) * 2007-05-14 2013-09-11 三菱電機株式会社 フォトセンサー
JP5553513B2 (ja) * 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JPWO2011122205A1 (ja) * 2010-03-30 2013-07-08 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP5187363B2 (ja) * 2010-08-24 2013-04-24 株式会社Jvcケンウッド 液晶表示装置
WO2013073495A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
JP2014191169A (ja) 2014-10-06
TWI594437B (zh) 2017-08-01
WO2014155998A1 (ja) 2014-10-02
TW201448233A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
WO2012043338A1 (ja) 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6064353B2 (ja) 薄膜トランジスタの製造方法
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
CN107534056B (zh) 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
CN109643659B (zh) 有机薄膜晶体管及其制造方法以及图像显示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
TWI655678B (zh) Thin film transistor array and image display device
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170320

R150 Certificate of patent or registration of utility model

Ref document number: 6123413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees