TW201448233A - 薄膜電晶體陣列及影像顯示裝置 - Google Patents

薄膜電晶體陣列及影像顯示裝置 Download PDF

Info

Publication number
TW201448233A
TW201448233A TW103110807A TW103110807A TW201448233A TW 201448233 A TW201448233 A TW 201448233A TW 103110807 A TW103110807 A TW 103110807A TW 103110807 A TW103110807 A TW 103110807A TW 201448233 A TW201448233 A TW 201448233A
Authority
TW
Taiwan
Prior art keywords
film transistor
transistor array
thin film
printing method
protective layer
Prior art date
Application number
TW103110807A
Other languages
English (en)
Other versions
TWI594437B (zh
Inventor
Yukari Miyairi
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW201448233A publication Critical patent/TW201448233A/zh
Application granted granted Critical
Publication of TWI594437B publication Critical patent/TWI594437B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明係提供一種可抑制保護層材料堵塞通孔，並可提高良率的薄膜電晶體陣列、及具備其之影像顯示裝置。薄膜電晶體陣列係一種至少具備絕緣基板、閘極電極、閘極絕緣層、源極電極、源極配線、汲極電極、半導體層、被覆半導體層之保護層、層間絕緣膜、及像素電極的薄膜電晶體陣列，其中保護層係與源極配線平行的條帶形狀，且用以達成汲極電極與像素電極之導通所設置的層間絕緣膜之通孔的中心位置係位於：通過彼此相鄰的條帶形狀保護層間的中點且與條帶平行的直線上或距直線40μm以下之距離處。

Description

薄膜電晶體陣列及影像顯示裝置
本發明係關於薄膜電晶體陣列及影像顯示裝置。
由於資訊技術的急速發展，當今利用筆記型電腦或行動資訊終端等進行資訊的傳送、接收極為頻繁。在不久的將來，無需選擇場所即可交換資訊的U化社會(Ubiquitous society)可能即將來臨，此已成了眾所皆知之事實。於此社會中，有待更輕量且薄型之資訊終端。
此種資訊終端所使用的電子構件中，目前薄膜電晶體元件所使用的半導體材料之主流為矽系。由於使用矽系材料之薄膜電晶體元件的形成包含高溫步驟，薄膜電晶體元件之基板材料便要求可承受步驟溫度。因此，一般而言，作為供形成薄膜電晶體元件的基板係使用玻璃。
然而，在構成前述之資訊終端時使用玻璃的情況下，該資訊終端會變成較重、無柔軟性且因落下之衝擊而有破裂之可能的製品。因此，在玻璃上形成薄膜電晶體元件所引起之此等徵狀，就U化社會中的資訊終端而言可謂不理想。
對此，近年來作為薄膜電晶體之半導體材料 ，有機半導體係備受矚目。有機半導體材料由於不需要如矽系材料之高溫下熱處理步驟，而具有可裝設於可撓性塑膠基板上等優點。更且，由於能以印刷製程製作而無需使用真空製程，亦具有可降低成本等優點。
為了自溶液形成半導體層，可列舉旋轉塗布法或浸漬法、噴墨法等方法。其中，透過應用印刷製程，可有效形成半導體層。例如在專利文獻1係利用柔版印刷來進行有機半導體溶液之圖案化。
更且，專利文獻2係藉由將半導體層作成條帶形狀，提升對準精確度，並可進一步提高生產效率。
在保護層的形成中，透過應用濕式製程，可簡便且以低成本形成保護層。例如專利文獻3係利用柔版形成印刷保護層，簡便地製作薄膜電晶體陣列。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-63334號公報
[專利文獻2]日本特開2008-235861號公報
[專利文獻3]國際公開第2010/107027號
然而，利用印刷法形成薄膜電晶體陣列時，相較於習知採用光微影的圖案化法，對準精確度較低，且圖案形狀之偏差變動亦大，因此需要更多的對準餘裕度(alignment margin)。其中，當利用印刷法形成半導體 層與保護層時，必須考量半導體層與保護層兩者之偏差變動來取得其對準餘裕度。特別是，若保護層的對準餘裕度較小，致保護層之絕緣性材料在汲極電極上露出時，會堵塞層間絕緣膜之通孔，使得汲極電極與像素電極無法導通。另一方面，對準餘裕度過多時，則薄膜電晶體陣列之解析度會下降，視覺辨識性亦降低。
對此，本發明係提供一種透過取最大之保護層與層間絕緣膜之通孔的距離，可抑制保護層材料堵塞通孔，並可提高良率的薄膜電晶體陣列、及具備其之影像顯示裝置。
用以解決前述課題之本發明一形態係一種薄膜電晶體陣列，其係至少具備絕緣基板、閘極電極、閘極絕緣層、源極配線、與源極配線連接之源極電極、汲極電極、半導體層、被覆半導體層之保護層、層間絕緣膜、及像素電極的薄膜電晶體陣列，其中保護層係與源極配線平行的條帶形狀，且「用以達成汲極電極與像素電極之導通所設置的層間絕緣膜之通孔的中心位置」與「通過彼此相鄰的條帶形狀保護層間的中點且與條帶平行的直線」的距離為40μm以下。
又，通孔的中心位置可位於：通過彼此相鄰的條帶形狀保護層間的中點且與條帶平行的直線上。
又，半導體層可為有機半導體或氧化物半導體。
又，半導體層可利用柔版印刷法、噴墨印刷 法、網版印刷法的任1種以上形成。
又，保護層可使用有機絕緣材料形成。
又，保護層可利用柔版印刷法、噴墨印刷法、網版印刷法的任1種以上形成。
又，層間絕緣膜可利用柔版印刷法、噴墨印刷法、網版印刷法、凹版印刷法的任1種以上形成。
又，絕緣基板可為塑膠基板。
又，本發明另一形態係一種影像顯示裝置，其係具備上述之薄膜電晶體陣列與影像顯示媒體。
又，影像顯示媒體可採用電泳方式。
根據本發明薄膜電晶體陣列，能以高良率提供一種低成本且高品質的可撓性薄膜電晶體。藉著使且用以達成薄膜電晶體陣列之汲極電極與像素電極之導通所設置的層間絕緣膜之通孔的中心位置，位於與通過被覆半導體層的相鄰條帶形狀保護層間的中點的條帶平行的直線上，可取最大之對準餘裕度，可減少線寬之偏差變動或對準偏移所引起的良率下降，以提高可撓性薄膜電晶體之生產量。
一種薄膜電晶體陣列，其係至少具備絕緣基板、閘極電極、閘極絕緣層、源極配線、與源極配線連接之源極電極、汲極電極、半導體層、被覆半導體層之保護層、層間絕緣膜、及像素電極，其中保護層係呈與源極配線平行的條帶形狀，且用以達成汲極電極與像素電極之導通所設置的層間絕緣膜之通孔的中心位置係位 於：距通過條帶形狀保護層與相鄰於其之條帶形狀保護層的中點且與條帶平行之直線40μm以內之距離處，藉此，可不考慮薄膜電晶體陣列之解析度，而取得最大保護層之對準餘裕度。更且，藉由將保護層形狀作成條帶狀，可提升與層間絕緣膜或半導體層之對準精確度。
使通過層間絕緣膜之通孔的中心位置與相鄰條帶形狀保護層的中點且與條帶平行的直線的偏移量最大容許40μm，藉此，可進行假設有：圖案形狀之偏差變動或印刷機之對準誤差、步驟中加熱所致塑膠基材之伸縮，的圖案設計。
使半導體層採用有機半導體，藉此，可應用濕式製程，縱為大面積亦能以較短的產距時間形成薄膜電晶體陣列。
使半導體層利用柔版印刷法、噴墨印刷法、網版印刷法形成，藉此，縱為大面積亦能以較短的產距時間形成薄膜電晶體陣列。
使保護層使用有機絕緣材料形成，藉此，可應用濕式製程，縱為大面積亦能以較短的產距時間形成薄膜電晶體陣列。
使保護層利用柔版印刷法、噴墨印刷法、網版印刷法形成，藉此，縱為大面積亦能以較短的產距時間形成薄膜電晶體陣列。
使層間絕緣膜使用有機絕緣材料形成，藉此，可應用濕式製程，縱為具有大面積之薄膜電晶體陣列，亦能以較短的產距時間形成。
使絕緣基板為塑膠基板，藉此，可製作輕量且為可撓性的薄膜電晶體陣列。
1、2、3‧‧‧薄膜電晶體陣列
10‧‧‧絕緣基板
11‧‧‧閘極電極
12‧‧‧閘極絕緣膜
13‧‧‧源極電極
13a‧‧‧源極配線
14‧‧‧汲極電極
15‧‧‧半導體層
16‧‧‧保護層
17‧‧‧層間絕緣膜
17a‧‧‧通孔
18‧‧‧像素電極
19‧‧‧電容電極
20‧‧‧電泳媒體
第1圖係表示本發明之一實施形態者，其係表示薄膜電晶體陣列之概略構成的圖案配置平面圖。
第2圖係由第1圖之圖案配置平面圖省略層間絕緣膜17之圖示而成的圖案配置平面圖。
第3圖係表示本發明之一實施形態，其係薄膜電晶體陣列之相鄰2元件的剖面結構(沿第1圖之R-R’線切開者)。
第4圖係表示實施例1，其係薄膜電晶體陣列之相鄰2元件的剖面結構。
第5圖係表示比較例1，其係表示薄膜電晶體陣列之概略構成的圖案配置平面圖。
第6圖係表示比較例1，其係薄膜電晶體陣列之相鄰2元件的剖面結構(沿第5圖之R-R’線切開者)。
[實施發明之形態]
以下，就本發明之實施形態，一面參照圖式一面加以說明。實施形態中，將對同一構成元件附予同一符號，並於實施形態間省略重複說明。
第1圖至第3圖係表示本發明薄膜電晶體陣列1之一實施形態。第1圖係表示薄膜電晶體陣列1之圖案配置平面圖。此外，為了進行說明，第1圖之薄膜電晶體陣 列1已省略像素電極18之圖示。為了易於觀看，第2圖係由第1圖省略影線及層間絕緣膜17之圖示而成的圖案配置平面圖。第3圖係表示將第1圖之薄膜電晶體陣列1沿著通過通孔17a之R-R’線切開的剖面圖。
薄膜電晶體陣列1，在絕緣基板10上具備：閘極電極11、電容電極19、閘極絕緣層12、源極電極13、源極配線13a、汲極電極14、半導體層15、保護層16、層間絕緣膜17、及像素電極18。保護層16係包含有機絕緣材料，其係與源極配線13a平行的條帶形狀。為了使像素電極18與汲極電極14導通，如第2圖及第3圖所示，對層間絕緣膜17穿設之通孔17a的中心位置A係位於：通過彼此相鄰的條帶形狀保護層16間的中點且與條帶平行的直線C上；或與直線C之距離(中心位置A與直線C之最短距離)為40μm以下處。通孔17a的中心位置亦可位於直線C上。「彼此相鄰的兩個保護層16間」係指將各保護層16設為線時相鄰保護層16間的空間；「中點」在第2圖及第3圖中係指空間寬度的兩等分點。亦即，在第1圖及第2圖之平面圖上，「中點」係指位於距面向兩保護層16間的空間之各保護層16的端部等距離之線段上的點。中心位置A為通孔17a之對準位置的中心而意指與絕緣基板10面平行之平面上的點的位置，其係以平面上的二維座標表示的位置。
本發明之絕緣基板10典型上為塑膠基板，可使用聚甲基丙烯酸甲酯、聚丙烯酸酯、聚碳酸酯、聚苯乙烯、聚環硫乙烷、聚醚碸、聚烯烴、聚對苯二甲酸乙 二酯、聚萘二甲酸乙二酯、環烯烴聚合物、聚醚碸、三乙酸纖維素、聚氟乙烯薄膜、乙烯-四氟乙烯、共聚合樹脂、耐候性聚對苯二甲酸乙二酯、耐候性聚丙烯、玻璃纖維強化丙烯酸樹脂薄膜、玻璃纖維強化聚碳酸酯、透明性聚醯亞胺、氟系樹脂、環狀聚烯烴樹脂等，惟本發明不限定於此等。此等可單獨，或作成以2種以上積層的複合基板使用。又，亦可使用在玻璃或塑膠基板上具有彩色濾光片之類的樹脂層的基板。
本發明之閘極電極11、源極電極13、源極配線13a、汲極電極14、像素電極18、電容電極19係較佳使用Au、Ag、Cu、Cr、Al、Mg、Li等低電阻金屬材料或氧化物材料。具體而言，可列舉氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化鎘(CdO)、氧化銦鎘(CdIn2O4)、氧化鎘錫(Cd2SnO4)、氧化鋅錫(Zn2SnO4)、氧化銦鋅(InZnO)等。又，較佳亦為該氧化物材料中摻有雜質者。作為一例，可列舉氧化銦中摻有鉬或鈦者、氧化錫中摻有銻或氟者、氧化鋅中摻有銦、鋁、鎵者等。其中，氧化銦中摻有錫之氧化銦錫(ITO)係顯示特低電阻率。又，PEDOT(聚乙撐二氧噻吩)等有機導電性材料亦為較佳，在其為單質或與導電性氧化物材料積層複數層時，均可理想地使用。閘極電極11、源極電極13、源極配線13a、汲極電極14、像素電極18、電容電極19可全由相同材料形成，亦可由不同材料形成。惟，為了縮減步驟，較理想為源極電極13、源極配線13a與汲極電極14係使用同一材料。此等電極可利用真空蒸鍍法、離子鍍法、濺鍍 法、雷射剝蝕法、電漿CVD法、光CVD法、熱線(hot wire)CVD法等形成。另外，亦可藉由將上述之導電性材料調成印墨狀、糊狀者利用網版印刷、柔版印刷、噴墨法等實施塗布並進行燒成而形成；本發明不限定於此等。
本發明之閘極絕緣膜12可列舉氧化矽、氮化矽、氧化氮化矽、氧化鋁、氧化鉭、氧化釔、氧化鉿、鋁酸鉿、氧化鋯、氧化鈦等無機材料；或PMMA(聚甲基丙烯酸甲酯)等聚丙烯酸酯、PVA(聚乙烯醇)、PVP(聚乙烯酚)等，惟本發明不限定於此等。又，為了抑制閘極外漏電流，絕緣材料之較佳電阻率為1011Ωcm以上，更佳為1014Ωcm以上。
作為本發明所使用之半導體層15，可列舉氧化物半導體或有機半導體。作為氧化物半導體材料，可列舉含有鋅、銦、錫、鎢、鎂、鎵等中1種以上之元素的氧化物，亦即可列舉氧化鋅、氧化銦、氧化銦鋅、氧化錫、氧化鎢、氧化鋅鎵銦等習知材料。作為有機半導體材料，可將聚噻吩、聚烯丙胺、茀聯噻吩共聚物、及如該等之衍生物的高分子有機半導體材料；及稠五苯、稠四苯、銅酞青、苝、6,13-雙(三異丙基矽烷基乙炔基)稠五苯(TIPS-稠五苯)、及如該等之衍生物的低分子有機半導體材料或經加熱處理等轉換為有機半導體的前驅物，作為半導體材料印墨使用。又，奈米碳管或者富勒烯等碳化合物或半導體奈米粒子分散液等亦可作為半導體層之材料使用。使用半導體材料印墨時，作為溶媒可列舉甲苯或二甲苯、茚烷、四氫萘、丙二醇甲醚乙酸酯等， 惟不限定於此等。為了形成半導體層15，可適宜使用將上述之導電性材料製成印墨狀、糊料狀者利用網版印刷、柔版印刷、噴墨法等之任1種以上進行塗布並乾燥之方法。
作為本發明使用之保護層16所使用的材料，可適宜使用聚乙烯酚、聚甲基丙烯酸甲酯、聚醯亞胺、聚乙烯醇、環氧樹脂、氟樹脂等的高分子溶液；分散有氧化鋁或氧化矽凝膠等粒子的溶液。又，保護層16之形成方法，可適宜採用利用網版印刷或柔版印刷、噴墨法等濕式法之任1種以上而直接形成圖案的方法。又，層間絕緣膜17，可利用柔版印刷法、噴墨印刷法、網版印刷法、凹版印刷法之任1種以上形成。
就使用本發明之圖案形成方法所形成的薄膜電晶體之結構而言，不特別限定，可為頂部閘極型、底部閘極型之任一結構。
作為閘極電極之配置以外的結構差異，有半導體層位置不同的底部接觸型、頂部接觸型，惟本發明不限定於此等。
又，本案所揭示之可撓性薄膜電晶體陣列透過與採用電泳方式等的影像顯示媒體共同使用，可利用於作為可撓性電子紙張、可撓性有機EL顯示器等影像顯示裝置的開關元件。又，特別是，藉由將層間絕緣膜之通孔的中心位置形成於通過條帶形狀保護層間的中點且與條帶平行的直線上，可提高製造步驟中的良率或生產量。如考量到對準偏移等，只要使通孔中心位置與條帶 中點的位置之偏移限於40μm以內，則可在不妨礙汲極電極與層間絕緣膜之導通下形成保護層，並可提高生產量。依此，得以低成本且高品質地製作可應用於可撓性顯示器或IC卡、IC標籤等廣範圍的可撓性薄膜電晶體。
[實施例]
(實施例1)
在第4圖顯示實施例1之包含底部閘極底部接觸型可撓性薄膜電晶體的薄膜電晶體陣列2之剖面結構，並說明其製造方法。本薄膜電晶體其1元件之尺寸為300μm×300μm，在薄膜電晶體陣列全體中，有240×320個該元件。
使用聚萘二甲酸乙二酯(PEN)薄膜作為絕緣基板10。在PEN薄膜上將鋁藉由濺鍍法予以成膜為100nm後，使用正型光阻進行光微影、蝕刻，其後將光阻剝離，藉此形成閘極電極11、電容電極19。
接著，利用模頭塗布器塗布聚醯亞胺作為絕緣材料，於180℃加以乾燥1小時，得到閘極絕緣膜12。其次將金藉由蒸鍍法予以成膜為50nm，並使用正型光阻進行光微影及蝕刻，其後將光阻剝離，藉此形成源極電極13、源極配線13a及汲極電極14。
使用混有四氫萘與6,13-雙(三異丙基矽烷基乙炔基)稠五苯(TIPS-稠五苯)的溶液作為半導體層形成用材料。對於半導體層15的形成係採用柔版印刷法。柔版印刷係使用感光性樹脂柔版與150線之網紋輥(Anilox roll)，形成寬100μm之條帶形狀之半導體層15。印刷後，於100℃加以乾燥60分鐘而形成半導體層15。
接著形成保護層16。使用氟系樹脂作為保護層形成材料。對於保護層的形成係採用柔版印刷。作為柔版係使用感光性樹脂柔版，並使用150線網紋輥。使用條帶形狀之柔版，以覆蓋半導體層15的方式印刷線寬150μm之條帶形狀保護層16。保護層16之線寬的偏差變動為±10μm。其後，於100℃加以乾燥90分鐘而形成保護層16。
接著形成層間絕緣膜17。使用環氧樹脂作為層間絕緣膜形成材料。採用網版印刷進行形成，於90℃加以乾燥1小時，作成層間絕緣膜17。層間絕緣膜17係以覆蓋陣列全體的方式所形成，其具有50μm見方之通孔17a，用以將像素電極18與汲極電極14導通。由於該通孔17a的中心位置A係位於通過保護層16之條帶間的中點且與條帶平行的直線C上，因此，縱使在保護層16之條帶線寬較設計值為寬的部位，也不會阻礙通孔部之導通。
其後，形成像素電極18。使用銀糊作為像素電極材料。對於像素電極18的形成係採用網版印刷，並使銀糊完全填充於通孔17a內。圖案形成後，於90℃加以乾燥1小時，藉此作成像素電極18。
爾後，在對向電極之間夾持電泳媒體20來驅動本實施例之顯示器。雖發生保護層16之線寬偏差變動所致之線寬化(+10μm)、與保護層16之對準偏移(朝左側10μm)及層間絕緣膜17之對準偏移(朝左側10μm)，但由於層間絕緣膜17之通孔17a位於保護層16之條帶間的中央，故可達成像素電極18與汲極電極14間之導通，且可無 點缺陷地進行良好的影像顯示。
(比較例1)
在第5圖、第6圖顯示包含比較例1之底部閘極底部接觸型可撓性薄膜電晶體的薄膜電晶體陣列3之圖案配置平面圖及剖面結構，並說明其製造方法。本薄膜電晶體其1元件之尺寸為300μm×300μm，在薄膜電晶體陣列全體，有240×320個該元件。
使用聚萘二甲酸乙二酯(PEN)薄膜作為絕緣基板10，並以與實施例1同樣的方式形成閘極電極11、電容電極19、閘極絕緣膜12、源極電極13、源極配線13a、汲極電極14、半導體層15、保護層16。
對於層間絕緣膜17的形成係採用與實施例1同樣的材料及印刷方法。惟，用以將像素電極18與汲極電極14導通的50μm見方之通孔17a的中心位置A，係設計成在較通過保護層16之條帶間的中點且與條帶平行的直線C上更朝左側偏移50μm的位置。其結果，比起通孔17a的中心位於直線C上者，保護層16與層間絕緣膜17之通孔17a端部的空白部分縮小50μm。其結果，因保護層16之線寬偏差變動所致之線寬化、與保護層16及層間絕緣膜17之對準偏移，致使保護層16端部與層間絕緣膜17之通孔17a端部的間隔因一部分的保護層16露出至通孔部分而形成。
與實施例1同樣地形成像素電極18，並在其與對向電極之間夾持電泳媒體20來驅動比較例1之顯示器，結果，在保護層16露出至層間絕緣膜17之通孔部分而 不幸形成的部位，像素電極18與汲極電極14之導通受阻，且點缺陷增加，無法進行良好的顯示。
[產業上之可利用性]
本發明之可撓性薄膜電晶體陣列非僅可利用於作為可撓性電子紙張、可撓性有機EL顯示器等的開關元件，尚可應用於可撓性顯示器或IC卡、IC標籤等廣範圍。
1‧‧‧薄膜電晶體陣列
11‧‧‧閘極電極
13a‧‧‧源極配線
14‧‧‧汲極電極
15‧‧‧半導體層
16‧‧‧保護層
17‧‧‧層間絕緣膜
17a‧‧‧通孔
19‧‧‧電容電極
A‧‧‧中心位置
C‧‧‧直線

Claims (10)

  1. 一種薄膜電晶體陣列，其係至少包括：絕緣基板、閘極電極、閘極絕緣層、源極配線、與該源極配線連接之源極電極、汲極電極、半導體層、被覆該半導體層之保護層、層間絕緣膜、及像素電極，該保護層係與該源極配線平行的條帶形狀，且用以達成該汲極電極與該像素電極之導通所設置的該層間絕緣膜之通孔的中心位置與直線的距離為40μm以下，該直線係通過彼此相鄰的條帶形狀之該保護層間的中點且與條帶平行。
  2. 一種薄膜電晶體陣列，其中該通孔的中心位置係位於通過該中點且與條帶平行的直線上。
  3. 如請求項1之薄膜電晶體陣列，其中該半導體層為有機半導體或氧化物半導體。
  4. 如請求項1之薄膜電晶體陣列，其中該半導體層係利用柔版印刷法、噴墨印刷法、網版印刷法的任1種以上所形成。
  5. 如請求項1之薄膜電晶體陣列，其中該保護層係使用有機絕緣材料所形成。
  6. 如請求項1之薄膜電晶體陣列，其中該保護層係利用柔版印刷法、噴墨印刷法、網版印刷法的任1種以上所形成。
  7. 如請求項1之薄膜電晶體陣列，其中該層間絕緣膜係利用柔版印刷法、噴墨印刷法、網版印刷法、凹版印刷法的任1種以上所形成。
  8. 如請求項1之薄膜電晶體陣列，其中該絕緣基板為塑膠基板。
  9. 一種影像顯示裝置，其係具備如請求項1之薄膜電晶體陣列與影像顯示媒體。
  10. 如請求項9之影像顯示裝置，其中該影像顯示媒體係採用電泳方式。
TW103110807A 2013-03-27 2014-03-24 Thin film transistor array and video display device TWI594437B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013066151A JP6123413B2 (ja) 2013-03-27 2013-03-27 薄膜トランジスタアレイおよび画像表示装置

Publications (2)

Publication Number Publication Date
TW201448233A true TW201448233A (zh) 2014-12-16
TWI594437B TWI594437B (zh) 2017-08-01

Family

ID=51623019

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110807A TWI594437B (zh) 2013-03-27 2014-03-24 Thin film transistor array and video display device

Country Status (3)

Country Link
JP (1) JP6123413B2 (zh)
TW (1) TWI594437B (zh)
WO (1) WO2014155998A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6537960B2 (ja) 2015-12-01 2019-07-03 日本航空電子工業株式会社 絶縁層の形成方法、電子デバイスの生産方法及び電子デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP2002268084A (ja) * 2001-03-08 2002-09-18 Sharp Corp アクティブマトリクス基板及びその製造方法
KR101064185B1 (ko) * 2004-02-05 2011-09-14 삼성전자주식회사 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시장치
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5286691B2 (ja) * 2007-05-14 2013-09-11 三菱電機株式会社 フォトセンサー
JP5553513B2 (ja) * 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP5187363B2 (ja) * 2010-08-24 2013-04-24 株式会社Ｊｖｃケンウッド 液晶表示装置
WO2013073495A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
WO2014155998A1 (ja) 2014-10-02
JP6123413B2 (ja) 2017-05-10
TWI594437B (zh) 2017-08-01
JP2014191169A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP4935963B2 (ja) アクティブマトリクス基板及びその製造方法並びに画像表示装置
WO2012043338A1 (ja) 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
JP2010263182A (ja) 薄膜トランジスタおよび画像表示装置
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP5621273B2 (ja) 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
TWI594437B (zh) Thin film transistor array and video display device
TWI591807B (zh) Thin film transistor array and video display device
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6064353B2 (ja) 薄膜トランジスタの製造方法
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
CN109643659B (zh) 有机薄膜晶体管及其制造方法以及图像显示装置
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
TWI655678B (zh) Thin film transistor array and image display device
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2014183265A (ja) 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
JP2014154672A (ja) 薄膜トランジスタとその製造方法及び画像表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees