JP2014183265A - 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置 - Google Patents

薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置 Download PDF

Info

Publication number
JP2014183265A
JP2014183265A JP2013058025A JP2013058025A JP2014183265A JP 2014183265 A JP2014183265 A JP 2014183265A JP 2013058025 A JP2013058025 A JP 2013058025A JP 2013058025 A JP2013058025 A JP 2013058025A JP 2014183265 A JP2014183265 A JP 2014183265A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor layer
film transistor
transistor array
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013058025A
Other languages
English (en)
Inventor
Hina Chujo
妃奈 中條
Kodai Murata
広大 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2013058025A priority Critical patent/JP2014183265A/ja
Priority to PCT/JP2014/001336 priority patent/WO2014147992A1/ja
Priority to TW103110418A priority patent/TWI646668B/zh
Publication of JP2014183265A publication Critical patent/JP2014183265A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/151Copolymers

Abstract

【課題】半導体層形成時のアライメント合わせ工程の短縮が可能で、半導体層と保護層のアライメントを正確に合わせることのできる薄膜トランジスタアレイを提供する。
【解決手段】基板と、基板上に形成されたゲート電極と、基板およびゲート電極の上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、ゲート絶縁体層とソース電極およびドレイン電極と半導体層との上に形成された保護層とを有し、半導体層と保護層とは、各ストライプが複数のトランジスタに亘るように、ストライプの長辺側の両端が互いに一致したストライプ形状をなし、半導体層と保護層とにおけるストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向である。
【選択図】図4

Description

本発明は薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置に関する。
薄膜トランジスタでは電極上に半導体層のパターンを、半導体層上に保護層のパターンをそれぞれ形成する。半導体層および保護層のパターン形成は、フォトリソグラフィー法などのパターン形成法やインクジェット印刷によって行われている。フォトリソグラフィー法などのパターン形成法やインクジェット印刷のいずれにおいてもアライメント合わせの工程がその都度必要となる。前工程で形成した層、つまり半導体層は電極に、保護層は半導体層にアライメントを合わせて形成する。
特開2007−201056号公報 特開2008−270494号公報
薄膜トランジスタの製造では、電極に半導体層のアライメントを、半導体層に保護層のアライメントを合わせなければならない。そのため、いずれかの工程でずれが生じると後工程のアライメントがずれてしまう、もしくは半導体層が保護されない構造となってしまう問題がある。
本発明は、半導体層形成時のアライメント合わせ工程の短縮が可能で、半導体層と保護層のアライメントを正確に合わせることのできる薄膜トランジスタアレイ、およびその製造方法、ならびに画像表示装置を提供することを目的とする。
本発明において上記課題を達成するために、まず、第1の発明は、基板と、前記基板上に形成されたゲート電極と、前記基板および前記ゲート電極の上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、前記ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極と前記半導体層との上に形成された保護層とを有し、前記半導体層と前記保護層とは、各ストライプが複数のトランジスタに亘るように、前記ストライプの長辺側の両端が互いに一致したストライプ形状をなし、前記半導体層と前記保護層とにおける前記ストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向であることを特徴とする、薄膜トランジスタアレイである。
また、第2の発明は、前記第1の発明において、前記半導体層が有機物を含む材料からなることを特徴とする薄膜トランジスタアレイである。
また、第3の発明は、前記第1又は第2の発明において、前記保護層が無機化合物を含む材料からなることを特徴とする薄膜トランジスタアレイである。
また、第4の発明は、前記第1乃至第3のいずれかの発明において、前記保護層が有機物を含む材料からなることを特徴とする薄膜トランジスタアレイである。
また、第5の発明は、前記第1乃至第4のいずれかの発明において、前記保護層が無機化合物と有機物の混合物を含む材料からなることを特徴とする薄膜トランジスタアレイである。
また、第6の発明は、薄膜トランジスタアレイの製造方法であって、基板上にゲート電極を形成する工程と、前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、前記ゲート絶縁体層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極との上に半導体層を形成する工程と、前記半導体層上に保護層を形成する工程と、前記半導体層の前記保護層で被覆されていない箇所を除去する工程とを有し、前記保護層を形成する工程では、前記保護層を、各ストライプが複数のトランジスタに亘って前記ゲート電極の直上を、水平方向に、かつ、前記チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に形成することを特徴とする、薄膜トランジスタアレイの製造方法である。
また、第7の発明は、前記第6の発明において、前記半導体層が塗布法にて形成されることを特徴とする薄膜トランジスタアレイの製造方法である。
また、第8の発明は、前記第6又は第7の発明において、前記保護層が塗布法にて形成されることを特徴とする薄膜トランジスタアレイの製造方法である。
また、第9の発明は、前記第6乃至第8のいずれかの発明において、前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液で洗い流すことを特徴とする薄膜トランジスタアレイの製造方法である。
また、第10の発明は、前記第6乃至第9のいずれかの発明において、前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液の蒸気にさらすことで除去する方法であることを特徴とする薄膜トランジスタアレイの製造方法である。
また、第11の発明は、前記第6乃至第10のいずれかの発明において、前記塗布方法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれか1つ以上であることを特徴とする薄膜トランジスタアレイの製造方法である。
また、第12の発明は、前記第1乃至第5のいずれかの薄膜トランジスタアレイと、前記ソース電極および前記ドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された共通電極を含む画像表示媒体とを有する画素表示装置である。
また、第13の発明は、前記第12の発明において、前記画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれか1つ以上であることを特徴とする画素表示装置である。
本発明によれば、塗布法にて半導体層を全面に形成後、塗布法にて保護層を前記チャネル部を流れる電流の方向と直交する方向にストライプ状に形成し、保護層で被覆されていない箇所の半導体層を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離を行うことが可能である。
本発明の薄膜トランジスタアレイの製造方法を説明する図であって、(a)は、本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板を模式的に示した側断面図であり、(b)は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板に半導体層を前面に形成した基板を模式的に示した側断面図であり、(c)は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層を形成した基板に保護層をストライプ状に形成した基板を模式的に示した側断面図であり、(d)は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層と保護層を形成した基板の半導体層の保護層で被覆されていない部分を除去した基板を模式的に示した側断面図である。 本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板に半導体層を前面に形成した基板を模式的に示した平面図である。 本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層を形成した基板に保護層をストライプ状に形成した基板を模式的に示した平面図である。 本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層と保護層を形成した基板の半導体層の保護層で被覆されていない部分を除去した基板を模式的に示した平面図である。
本発明の薄膜トランジスタアレイおよびその製造方法を一実施形態に基づいて以下に説明する。
図1(a)〜(d)は、本発明の薄膜トランジスタの製造方法の一実施例を説明する製造工程の側面断面図である。図1は、全面に形成した半導体層に保護層をストライプ状に形成し、保護層に被覆されていない部分の半導体層を除去することで、半導体層のストライプパターンを形成する製造工程の一例を示す工程図である。
図1(a)では、基板1にゲート電極2のパターンを形成する。前記基板1および前記ゲート電極2の全面にわたってゲート絶縁体層3を形成する。前記ゲート絶縁体層3の上にソース電極4およびドレイン電極5のパターンを形成する。
次いで、図1(b)では、前記ゲート電極2と前記ゲート絶縁膜層3と前記ソース電極4および前記ドレイン電極5を形成した前記基板1の前記ゲート絶縁膜層3と前記ソース電極4および前記ドレイン電極5の全面にわたって、半導体層6を形成する。
次いで、図1(c)では、前記ゲート電極2と前記ゲート絶縁膜層3と前記ソース電極4および前記ドレイン電極5と前記半導体層6を形成した前記基板1の前記半導体層6の上に、保護層7を前記ゲート電極2の直上、かつ水平方向、かつ前記チャネル部を流れる電流の方向と直交する方向に各ストライプが延伸するようストライプ状に形成する。なお、チャネル部を流れる電流の方向とは図2の平面図において符号10で示す矢印の方向である。
次いで、図1(d)では、有機系溶剤、無機系溶剤、およびこれらの混合溶液で前記保護層7に被覆されていない前記半導体層6を洗い流すことで、保護層7と同様のストライプ状に半導体層6をパターニングする。これにより、半導体層6と保護層7とはストライプの長辺側の両端が互いに一致したストライプ形状をなす。図4の平面図に示すように、半導体層および保護層の積層体9のそれぞれは1つのストライプをなし、各ストライプが複数のトランジスタに亘ってゲート電極2の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸している。隣接するストライプどうしの間の分離は隣接するトランジスタ間での素子分離を兼ねている。
本発明の実施形態における基板1に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてPENやポリイミドなどを用いることが望ましい。
本発明の実施形態において、ゲート電極2の電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどがある。ゲート電極2を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサなどがある。
本発明の実施形態において、ゲート絶縁膜層3として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。
本発明の実施形態において、半導体層6の半導体材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。
本発明の実施形態において、保護層7の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。また、保護層7には必要に応じて遮光性を付与することも出来る。
本発明者は、図2に示した通り塗布法にて半導体層6を全面に形成し、図3の平面図に示した通り、全面に亘るゲート絶縁膜および半導体層の積層体8上に、各ストライプが複数のトランジスタに亘ってゲート電極の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に保護層7を形成した。そして、保護層7の形成後に、保護層7で被覆されていない箇所の半導体層6を除去することで素子分離を行った第1の薄膜トランジスタアレイを作製した。
更に、塗布法にて半導体層6を全面に形成し、各ストライプが複数のトランジスタに亘ってゲート電極の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に保護層7を形成した後、保護層7で被覆されていない箇所の半導体層6を除去せずにストライプ形状のまま残っている、素子分離を行っていない第2の薄膜トランジスタアレイを作製した。
上記2種類の薄膜トランジスタアレイの素子特性の関係について検討した。
[実施例1]
図1(d)に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法について説明する。まず、基板1の材料として、ポリエチレンナフタレート(PEN)、厚さ125 μmを用いた。
次に、ゲート電極2の材料として、ナノ銀と、ポリエチレングリコールとの重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりPEN基板1上に印刷し、180 ℃で1時間ベークしてゲート電極2を形成した。
次に、ゲート絶縁体層3の材料として、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液を用いた。ゲート絶縁体層3の溶液をダイコータ法により塗布し、180 ℃で1時間乾燥させて形成した。
次に、ソース電極4およびドレイン電極5の材料として、ナノ銀と、ポリエチレングリコールとの重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、180 ℃で1時間乾燥させてソース電極4及びドレイン電極5を形成した。
次に、半導体層6の材料として、フルオレン−ビチオフェンコポリマー(F8T2)をテトラリンで1.0重量%になるように溶解した溶液を用いた。半導体層6は、塗布法を用いて全面に塗布し、100℃で60分乾燥させて形成した。
次に、封止材料としてポリビニルアルコールを純水に5重量%で溶解させたインキを用い、複数のトランジスタにわたってゲート電極の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向に保護層7を形成した。
次に、半導体層6の保護層7で被覆されていない半導体層箇所をトルエンで洗い流すことで素子の分離を行い、前記第1の薄膜トランジスタアレイを作製した。この結果、薄膜トランジスタのオフ状態での電流(リーク電流)値を小さくすることができた。
[実施例2]
保護層7まで形成する工程は実施例1と全く同様な方法で前記第1の薄膜トランジスタアレイを作製した。
当該作製においては、保護層7を形成する工程の次に、半導体層6の保護層7で被覆されていない半導体層箇所をトルエンの蒸気にさらすことで除去して素子の分離を行った。この結果、薄膜トランジスタのオフ状態での電流(リーク電流)値を小さくすることができた。
[比較例1]
保護層7まで形成する工程は実施例1と全く同様な方法で前記第2の薄膜トランジスタアレイを作製した。
当該作製においては、保護層7を形成する工程の次に、半導体層6の保護層7で被覆されていない半導体層箇所を除去せずに素子の分離を行わなかった。この結果、薄膜トランジスタのオフ状態での電流(リーク電流)値が高くなってしまった。
塗布法にて半導体層6を全面に形成して、複数のトランジスタにわたってゲート電極の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向に塗布法にて保護層7を形成後、有機系溶剤、無機系溶剤、およびそれらの混合溶液のいずれかで保護層7で被覆されていない箇所の半導体層6を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタを作製することができた。
上述のようにして作製された第1の薄膜トランジスタアレイを含む基板に対し、例えば、ソース電極4およびドレイン電極5の上に層間絶縁膜(図示せず)を形成し、当該層間絶縁膜上に形成された共通電極を含む画像表示媒体を組み合わせることで、画素表示装置を構成することができる。前記画素表示媒体として、例えば、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれか1つ以上の表示媒体を用いることができる。
本発明は、例えば、電子ペーパー、液晶ディスプレイ、ELディスプレイ等の薄型表示装置を始めとするアクティブマトリク型の表示装置に適用可能である。
1…基板
2…ゲート電極
3…ゲート絶縁膜層
4…ソース電極
5…ドレイン電極
6…半導体層
7…保護層
8…ゲート絶縁膜および半導体層の積層体
9…半導体層および保護層の積層体
10…チャネル部を流れる電流の向き

Claims (13)

  1. 基板と、前記基板上に形成されたゲート電極と、前記基板および前記ゲート電極の上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、前記ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極と前記半導体層との上に形成された保護層とを有し、
    前記半導体層と前記保護層とは、各ストライプが複数のトランジスタに亘るように、前記ストライプの長辺側の両端が互いに一致したストライプ形状をなし、前記半導体層と前記保護層とにおける前記ストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向であることを特徴とする、薄膜トランジスタアレイ。
  2. 前記半導体層が有機物を含む材料からなることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  3. 前記保護層が無機化合物を含む材料からなることを特徴とする請求項1又は請求項2に記載の薄膜トランジスタアレイ。
  4. 前記保護層が有機物を含む材料からなることを特徴とする請求項1乃至請求項3のいずれか1項に記載の薄膜トランジスタアレイ。
  5. 前記保護層が無機化合物と有機物との混合物を含む材料からなることを特徴とする請求項1乃至請求項4のいずれか1項に記載の薄膜トランジスタアレイ。
  6. 薄膜トランジスタアレイの製造方法であって、
    基板上にゲート電極を形成する工程と、
    前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、
    前記ゲート絶縁体層上にソース電極およびドレイン電極を形成する工程と、
    前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極との上に半導体層を形成する工程と、
    前記半導体層上に保護層を形成する工程と、
    前記半導体層の前記保護層で被覆されていない箇所を除去する工程とを有し、
    前記保護層を形成する工程では、前記保護層を、各ストライプが複数のトランジスタに亘って前記ゲート電極の直上を、水平方向に、かつ、前記チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に形成することを特徴とする、薄膜トランジスタアレイの製造方法。
  7. 前記半導体層が塗布法にて形成されることを特徴とする請求項6に記載の薄膜トランジスタアレイの製造方法。
  8. 前記保護層が塗布法にて形成されることを特徴とする請求項6又は請求項7に記載の薄膜トランジスタアレイの製造方法。
  9. 前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液で洗い流すことを特徴とする請求項6乃至請求項8のいずれか1項に記載の薄膜トランジスタアレイの製造方法。
  10. 前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液の蒸気にさらすことで除去する方法であることを特徴とする請求項6乃至請求項9のいずれか1項に記載の薄膜トランジスタアレイの製造方法。
  11. 前記塗布方法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれか1つ以上であることを特徴とする請求項6乃至請求項10のいずれか1項に記載の薄膜トランジスタアレイの製造方法。
  12. 請求項1乃至請求項11のいずれか1項に記載の薄膜トランジスタアレイと、前記ソース電極および前記ドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された共通電極を含む画像表示媒体とを有する画素表示装置。
  13. 前記画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれか1つ以上であることを特徴とする請求項12に記載の画素表示装置。
JP2013058025A 2013-03-21 2013-03-21 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置 Pending JP2014183265A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013058025A JP2014183265A (ja) 2013-03-21 2013-03-21 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
PCT/JP2014/001336 WO2014147992A1 (ja) 2013-03-21 2014-03-10 薄膜トランジスタアレイ
TW103110418A TWI646668B (zh) 2013-03-21 2014-03-20 Thin film transistor array, manufacturing method thereof, and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013058025A JP2014183265A (ja) 2013-03-21 2013-03-21 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置

Publications (1)

Publication Number Publication Date
JP2014183265A true JP2014183265A (ja) 2014-09-29

Family

ID=51579692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013058025A Pending JP2014183265A (ja) 2013-03-21 2013-03-21 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置

Country Status (3)

Country Link
JP (1) JP2014183265A (ja)
TW (1) TWI646668B (ja)
WO (1) WO2014147992A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108280475B (zh) 2018-01-22 2020-06-09 京东方科技集团股份有限公司 一种制作显示设备的方法及装置、显示设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2010283167A (ja) * 2009-06-04 2010-12-16 Fujifilm Corp 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
JP2010283332A (ja) * 2009-05-07 2010-12-16 Seiko Epson Corp 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器
JP2011165947A (ja) * 2010-02-10 2011-08-25 Sony Corp 薄膜トランジスタおよび電子機器
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2012256890A (ja) * 2011-06-09 2012-12-27 Lg Display Co Ltd 酸化物薄膜トランジスタ及びその製造方法
JP2013021305A (ja) * 2011-06-17 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2010283332A (ja) * 2009-05-07 2010-12-16 Seiko Epson Corp 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器
JP2010283167A (ja) * 2009-06-04 2010-12-16 Fujifilm Corp 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
JP2011165947A (ja) * 2010-02-10 2011-08-25 Sony Corp 薄膜トランジスタおよび電子機器
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2012256890A (ja) * 2011-06-09 2012-12-27 Lg Display Co Ltd 酸化物薄膜トランジスタ及びその製造方法
JP2013021305A (ja) * 2011-06-17 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
TW201444066A (zh) 2014-11-16
WO2014147992A1 (ja) 2014-09-25
TWI646668B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
TWI646669B (zh) Thin film transistor array and manufacturing method thereof
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
JP2009231325A (ja) 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
WO2014147992A1 (ja) 薄膜トランジスタアレイ
TWI610423B (zh) 薄膜電晶體陣列及其製造方法
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP5685932B2 (ja) 薄膜トランジスタ
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置
JP6627213B2 (ja) ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
JP2019091735A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2017208378A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206