JP2015195280A - 薄膜トランジスタアレイ、その製造方法および画像表示装置 - Google Patents

薄膜トランジスタアレイ、その製造方法および画像表示装置 Download PDF

Info

Publication number
JP2015195280A
JP2015195280A JP2014072740A JP2014072740A JP2015195280A JP 2015195280 A JP2015195280 A JP 2015195280A JP 2014072740 A JP2014072740 A JP 2014072740A JP 2014072740 A JP2014072740 A JP 2014072740A JP 2015195280 A JP2015195280 A JP 2015195280A
Authority
JP
Japan
Prior art keywords
semiconductor layer
thin film
film transistor
transistor array
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014072740A
Other languages
English (en)
Inventor
妃奈 中條
Hina Chujo
妃奈 中條
広大 村田
Kodai Murata
広大 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2014072740A priority Critical patent/JP2015195280A/ja
Publication of JP2015195280A publication Critical patent/JP2015195280A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】チャネル部の半導体層を侵食することなく、半導体層をパターニングした薄膜トランジスタアレイ、その製造方法、および画像表示装置を提供する。【解決手段】複数のトランジスタ素子を備える薄膜トランジスタアレイであって、基板と、基板上に形成されたゲート電極と、基板とゲート電極との上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成された半導体層と、半導体層上に形成されたソース電極およびドレイン電極と、半導体層、ソース電極およびドレイン電極の上に、複数のトランジスタ素子の領域にわたってストライプ形状に形成された保護層とを有し、半導体層は、保護層、ソース電極およびドレイン電極のいずれかにより被覆され、保護層におけるストライプ形状の形成方向は、半導体層のソース電極およびドレイン電極間のチャネル部を流れる電流の方向と直交する方向である。【選択図】図4

Description

本発明は薄膜トランジスタアレイ、その製造方法および画像表示装置に関する。
薄膜トランジスタではゲート絶縁膜上に半導体層を形成し、半導体層上にソース・ドレイン電極を形成し、ソース・ドレイン電極上に保護層のパターンを形成する(特許文献2)。半導体層および保護層のパターン形成は、フォトリソグラフィー法などのパターン形成法やインクジェット印刷によって行われている。フォトリソグラフィー法などのパターン形成法やインクジェット印刷のいずれにおいてもアライメント合わせの工程がその都度必要となる。一方で、半導体層上に、保護層のみパターン形成し、保護層をマスクとすることでアライメントを合わせる方法もある(特許文献1)。
特開2011−77470号公報 特開2007−318025号公報
薄膜トランジスタや薄膜トランジスタが複数配列された薄膜トランジスタアレイの製造では、半導体層に保護層のアライメントを合わせなければならない。保護層のアライメントにずれが生じると後工程のアライメントがずれてしまう、もしくは半導体層が保護されない構造となってしまう問題がある。
そこで、保護層をマスクとして、半導体層をパターニングする方法がある。しかし、パターニングの形状によっては、半導体層を除去する際にチャネル部の半導体層を侵食してしまう恐れがある。
本発明は、チャネル部の半導体層を侵食することなく半導体層をパターニングしたトランジスタアレイ、その製造方法、および画像表示装置の提供を目的とする。
上記課題を解決するための本発明の一局面は、複数のトランジスタ素子を備える薄膜トランジスタアレイであって、基板と、基板上に形成されたゲート電極と、基板とゲート電極との上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成された半導体層と、半導体層上に形成されたソース電極およびドレイン電極と、半導体層、ソース電極およびドレイン電極の上に複数のトランジスタ素子の領域にわたってストライプ形状に形成された保護層とを有し、半導体層は、保護層、ソース電極およびドレイン電極のいずれかにより被覆され、保護層におけるストライプ形状の形成方向は、半導体層のソース電極およびドレイン電極間のチャネル部を流れる電流の方向と直交する方向である、薄膜トランジスタアレイである。
また、半導体層が有機物を含む材料からなってもよい。
また、保護層が無機化合物を含む材料からなってもよい。
また、保護層が有機物を含む材料からなってもよい。
また、保護層が無機化合物と有機物の混合物を含む材料からなってもよい。
また、本発明の他の局面は、複数のトランジスタ素子を備える薄膜トランジスタアレイの製造方法であって、基板上にゲート電極を形成する工程と、基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、ゲート絶縁体層上に半導体層を形成する工程と、半導体層上にソース電極とドレイン電極とを形成する工程と、半導体層、ソース電極およびドレイン電極上に保護層を形成する工程と、半導体層の保護層、ソース電極およびドレイン電極のいずれによっても被覆されていない箇所を除去する工程とを有し、保護層を形成する工程において、保護層を複数のトランジスタ素子の領域にわたってゲート電極を含む面と平行な面内を半導体層のソース電極とドレイン電極との間のチャネル部を流れる電流の方向と直交する方向に延伸するストライプ状に形成する、薄膜トランジスタアレイの製造方法である。
また、半導体層を形成する工程において、半導体層を塗布法にて形成してもよい。
また、保護層を形成する工程において、保護層を塗布法にて形成してもよい。
また、半導体層を除去する工程において、半導体層を、有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかで洗い流すことで除去してもよい。
また、半導体層を除去する工程において、半導体層を、有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかの蒸気にさらすことで除去してもよい。
また、上述の塗布法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであってもよい。
また、本発明の他の局面は、上述の薄膜トランジスタアレイと、ソース電極および前記ドレイン電極上に形成された層間絶縁膜と、層間絶縁膜上に形成された共通電極とを含む画素表示媒体を有する、画像表示装置である。
また、画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれかであってもよい。
本発明によれば、簡便な方法で、チャネル部の半導体層を侵食することなく半導体層をパターニングすることができる。
本発明の一実施形態に係る薄膜トランジスタアレイの製造途中物の断面図(a)および平面図(b)である。 本発明の一実施形態に係る薄膜トランジスタアレイの製造途中物の断面図(a)および平面図(b)である。 本発明の一実施形態に係る薄膜トランジスタアレイの製造途中物の断面図(a)および平面図(b)である。 本発明の一実施形態に係る薄膜トランジスタアレイの断面図(a)および平面図(b)である。
本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を図面を参照して説明する。
図1〜図4は、本発明に係る薄膜トランジスタアレイの製造方法の一実施形態を模式的に説明する図であり、各製造過程における薄膜トランジスタアレイの一部についての側面断面図(a)および平面図(b)である。
まず、図1に示す工程では、基板1にストライプ状にゲート電極2のパターンを形成する。その後、基板1およびゲート電極2の上面(図1の(a)において、紙面上方をいう。以下同じ)にゲート絶縁体層3を形成する。さらに、ゲート絶縁体層3の全面にわたって、その上面に半導体層4を形成する。
次いで、図2に示す工程では、半導体層4の上面にソース電極5およびドレイン電極6のパターンを形成する。
次いで、図3に示す工程では、半導体層4とソース電極5およびドレイン電極6の上に、保護層7を前記ゲート電極2を含む面に平行な面内を、ソース電極5とドレイン電極6との間のチャネル部を流れる電流の方向と直交する方向に延伸するストライプ状に形成する。保護層7は、ゲート電極2、ソース電極5、ドレイン電極6、半導体層4等が構成する複数のトランジスタ素子にわたって形成される。なお、チャネル部を流れる電流の方向とは図2に示す矢印8の方向(図2の(b)において、紙面左右方向)である。
次いで、図4に示す工程では、有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかで保護層7とソース電極5およびドレイン電極6のいずれにも被覆されていない半導体層4を除去する。これにより、半導体層4の保護層7とソース電極5およびドレイン電極6のいずれかにより被覆されている箇所が残る。また、半導体層4のチャネル部は、保護層7とソース電極5およびドレイン電極6により被覆されているため、侵食されることなくパターン形成がされる。また、除去方法には、有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかで洗い流す方法、蒸気にさらす方法を用いることができる。
本発明の実施形態において、基板1に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板1としてPENやポリイミドなどを用いることが望ましい。
本発明の実施形態において、ゲート電極2、ソース電極5およびドレイン電極6の電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどがある。ゲート電極2、ソース電極5およびドレイン電極6を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサなどがある。
本発明の実施形態において、ゲート絶縁体層3として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。
本発明の実施形態において、半導体層4の半導体材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、ペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。半導体層4の形成には、塗布法を用いることができる。塗布法の具体例としては、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなどがある。
本発明の実施形態において、保護層7の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられる。すなわち、無機化合物、有機物または無機化合物と有機物の混合物を含む材料から適宜選択可能である。保護層7の形成には、塗布法を用いることができる。また、保護層7には必要に応じて遮光性を付与することも出来る。さらに、保護層7の形成には、塗布法を用いることができる。塗布法の具体例としては、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなどがある。
本発明の実施形態に係る製造方法により製造された薄膜トランジスタアレイを用いて、例えば、ソース電極6とドレイン電極7の上に層間絶縁膜を形成し、層間絶縁膜の上にドレイン電極7に電気的に接続された画素電極を形成し、画素電極の上に共通電極を形成して画素表示媒体を得ることができる。また、この画像表示媒体は、電子ペーパー、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置等に適用でき、これらを含む画像表示装置に用いることができる。
(実施例1)
図4に示すような薄膜トランジスタアレイの実施例1について説明する。まず、基板1の材料として、厚さ125μmのポリエチレンナフタレート(PEN)を用いた。
次に、ゲート電極2の材料として、ナノ銀とポリエチレングリコールからなり、それぞれの重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりPEN基板1上に印刷し、180℃で1時間ベークしてゲート電極2を形成した。
次に、ゲート絶縁体層3の材料として、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液を用いた。ゲート絶縁体層3の溶液をダイコータ法により塗布し、180℃で1時間乾燥させて形成した。
次に、半導体層4の材料として、フルオレン−ビチオフェンコポリマー(F8T2)をテトラリンで1.0重量%になるように溶解した溶液を用いた。半導体層4は、塗布法を用いて全面に塗布し、100℃で60分乾燥させて形成した。
次に、ソース電極5およびドレイン電極6の材料として、ナノ銀とポリエチレングリコールからなり、それぞれの重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、180℃で1時間乾燥させてソース電極5およびドレイン電極6を形成した。
次に、保護層7の材料として、ポリビニルアルコールを純水に5重量%で溶解させたインキを用い、複数のトランジスタにわたってストライプ状にゲート電極を含む面と平行な面内をチャネル部を流れる電流の方向と直交する方向に延伸する保護層7を形成した。
半導体層4のうち、保護層7とソース電極5およびドレイン電極6のいずれにも被覆されていない箇所をトルエンで洗い流すことで素子の分離を行った。この結果、チャネル部の半導体層4が侵食されることなく素子が分離され、トランジスタ特性を劣化させることなく、オフ状態での電流(リーク電流)値を小さくすることができた。
(実施例2)
実施例2に係る薄膜トランジスタアレイは、保護層7を形成する工程までは、実施例1と全く同様な方法で製造した。
次に、半導体層4のうち、保護層7とソース電極5およびドレイン電極6のいずれにも被覆されていない箇所をトルエンの蒸気にさらすことで素子の分離を行った。この結果、チャネル部の半導体層4が侵食されることなく素子が分離され、トランジスタ特性を劣化させることなく、オフ状態での電流(リーク電流)値を小さくすることができた。
(比較例1)
比較例1に係る薄膜トランジスタアレイは、ソース電極5およびドレイン電極6を形成する工程までは、実施例1と全く同様な方法で製造した。
次に、保護層7としてポリビニルアルコールを純水に5重量%で溶解させたインキを用い、チャネル部のみに保護層7を形成した。
次に、半導体層4のうち、保護層7とソース電極5およびドレイン電極6のいずれにも被覆されていない箇所をトルエンで洗い流すことで素子の分離を行った。この結果、チャネル部を流れる電流の方向端部の半導体層4が侵食されてしまい、トランジスタ特性が劣化した。
(比較例2)
比較例2に係る薄膜トランジスタアレイは、ソース電極5およびドレイン電極6を形成する工程までは、実施例1と全く同様な方法で製造した。
次に、保護層7としてポリビニルアルコールを純水に5重量%で溶解させたインキを用い、チャネル部のみ保護層7を形成した。
次に、半導体層4のうち、保護層7とソース電極5およびドレイン電極6のいずれにも被覆されていない箇所をトルエンの蒸気にさらすことで素子の分離を行った。この結果、チャネル部を流れる電流の方向端部の半導体層4が侵食されてしまい、トランジスタ特性が劣化した。
以上の結果から、実施例に係るトランジスタアレイの製造方法によれば、チャネル部の半導体層が侵食されてトランジスタ特性が劣化することなく、簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタアレイを製造できることが確認できた。
1 基板
2 ゲート電極
3 ゲート絶縁体層
4 半導体層
5 ソース電極
6 ドレイン電極
7 保護層
8 チャネル部を流れる電流の向き

Claims (13)

  1. 複数のトランジスタ素子を備える薄膜トランジスタアレイであって、基板と、前記基板上に形成されたゲート電極と、前記基板と前記ゲート電極との上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成された半導体層と、前記半導体層上に形成されたソース電極およびドレイン電極と、前記半導体層、前記ソース電極およびドレイン電極の上に、前記複数のトランジスタ素子の領域にわたってストライプ形状に形成された保護層とを有し、
    前記半導体層は、前記保護層、前記ソース電極および前記ドレイン電極のいずれかにより被覆され、
    前記保護層におけるストライプ形状の形成方向は、前記半導体層の前記ソース電極および前記ドレイン電極間のチャネル部を流れる電流の方向と直交する方向である、薄膜トランジスタアレイ。
  2. 前記半導体層が有機物を含む材料からなる、請求項1に記載の薄膜トランジスタアレイ。
  3. 前記保護層が無機化合物を含む材料からなる、請求項1又は2に記載の薄膜トランジスタアレイ。
  4. 前記保護層が有機物を含む材料からなる、請求項1乃至3のいずれかに記載の薄膜トランジスタアレイ。
  5. 前記保護層が無機化合物と有機物との混合物を含む材料からなる、請求項1乃至4のいずれかに記載の薄膜トランジスタアレイ。
  6. 複数のトランジスタ素子を備える薄膜トランジスタアレイの製造方法であって、
    基板上にゲート電極を形成する工程と、
    前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、
    前記ゲート絶縁体層上に半導体層を形成する工程と、
    前記半導体層上にソース電極とドレイン電極とを形成する工程と、
    前記半導体層と前記ソース電極および前記ドレイン電極上に保護層を形成する工程と、
    前記半導体層の前記保護層、前記ソース電極および前記ドレイン電極のいずれによっても被覆されていない箇所を除去する工程とを有し、
    前記保護層を形成する工程において、前記保護層を前記複数のトランジスタ素子の領域にわたって、前記ゲート電極を含む面と平行な面内を、前記半導体層の前記ソース電極と前記ドレイン電極との間のチャネル部を流れる電流の方向と直交する方向に延伸するストライプ状に形成する、薄膜トランジスタアレイの製造方法。
  7. 前記半導体層を形成する工程において、前記半導体層を塗布法にて形成する、請求項6に記載の薄膜トランジスタアレイの製造方法。
  8. 前記保護層を形成する工程において、前記保護層を塗布法にて形成する、請求項6又は7に記載の薄膜トランジスタアレイの製造方法。
  9. 前記半導体層を除去する工程において、前記半導体層を、有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかで洗い流すことで除去する、請求項6乃至8のいずれかに記載の薄膜トランジスタアレイの製造方法。
  10. 前記半導体層を除去する工程において、前記半導体層を、有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかの蒸気にさらすことで除去する、請求項6乃至9のいずれかに記載の薄膜トランジスタアレイの製造方法。
  11. 前記塗布法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかである、請求項7または8に記載の薄膜トランジスタアレイの製造方法。
  12. 請求項1乃至5のいずれかに記載の薄膜トランジスタアレイと、前記ソース電極および前記ドレイン電極の上に形成された層間絶縁膜と、前記層間絶縁膜の上に形成された共通電極とを含む画素表示媒体を有する画像表示装置。
  13. 前記画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれかである、請求項12に記載の画像表示装置。
JP2014072740A 2014-03-31 2014-03-31 薄膜トランジスタアレイ、その製造方法および画像表示装置 Pending JP2015195280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014072740A JP2015195280A (ja) 2014-03-31 2014-03-31 薄膜トランジスタアレイ、その製造方法および画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014072740A JP2015195280A (ja) 2014-03-31 2014-03-31 薄膜トランジスタアレイ、その製造方法および画像表示装置

Publications (1)

Publication Number Publication Date
JP2015195280A true JP2015195280A (ja) 2015-11-05

Family

ID=54434070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014072740A Pending JP2015195280A (ja) 2014-03-31 2014-03-31 薄膜トランジスタアレイ、その製造方法および画像表示装置

Country Status (1)

Country Link
JP (1) JP2015195280A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318025A (ja) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP2008270744A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318025A (ja) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP2008270744A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置

Similar Documents

Publication Publication Date Title
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
TWI646669B (zh) Thin film transistor array and manufacturing method thereof
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
US20080093594A1 (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP6135427B2 (ja) 薄膜トランジスタアレイおよびその製造方法
WO2014147992A1 (ja) 薄膜トランジスタアレイ
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP5098270B2 (ja) 有機半導体素子の製造方法
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP6627213B2 (ja) ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP6277625B2 (ja) 有機半導体素子およびその製造方法
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
JP2007243001A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2019091735A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2017203880A (ja) 薄膜トランジスタアレイ、表示装置及び薄膜トランジスタアレイの製造方法
KR20090017792A (ko) 리프트 오프 방법을 이용한 유기 반도체층의 패터닝방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306