CN104718567B - 薄膜晶体管阵列 - Google Patents

薄膜晶体管阵列 Download PDF

Info

Publication number
CN104718567B
CN104718567B CN201380053653.XA CN201380053653A CN104718567B CN 104718567 B CN104718567 B CN 104718567B CN 201380053653 A CN201380053653 A CN 201380053653A CN 104718567 B CN104718567 B CN 104718567B
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380053653.XA
Other languages
English (en)
Other versions
CN104718567A (zh
Inventor
松原亮平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN104718567A publication Critical patent/CN104718567A/zh
Application granted granted Critical
Publication of CN104718567B publication Critical patent/CN104718567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供即便在半导体层的形成中适用印刷法也具有高产量、定位精度良好、高开关比且元件间的不均少的薄膜晶体管阵列。本发明的薄膜晶体管阵列在第1方向及第2方向上以矩阵状配置有多个薄膜晶体管和电容器的组合，其具有将配置于第1方向上的薄膜晶体管的源电极(27)彼此连接的多个源极配线(28)、将配置于第2方向上的薄膜晶体管的栅电极(21)彼此连接的多个栅极配线(22)、将配置于第2方向上的电容器的电容器电极(23)彼此连接的多个电容器配线(24)、以及将配置于第1方向上的薄膜晶体管的半导体层(13)彼此连接的多个半导体层连接线(12)，半导体层连接线(12)的宽度比薄膜晶体管的半导体层(13)的宽度窄。

Description

薄膜晶体管阵列
技术领域
本发明涉及使用了印刷技术的薄膜晶体管阵列。
背景技术
随着信息技术的日新月异的发展，目前频繁地进行利用笔记本型个人电脑或便携信息终端等的信息的收发。众所周知，在不久的将来将会出现不选择场所即可获取信息的无所不在的社会。在这种社会中，期待更为轻量、薄型的信息终端。
现在半导体材料的主流是硅系，作为制造方法一般来说使用光刻法。
另一方面，使用印刷技术制造电子构件的可打印的电子设备备受关注。通过使用印刷技术，可以举出相比较于光刻法装置或制造成本降低、而且不需要真空或高温因此能够利用塑料基板等优点。
此时，作为半导体材料多使用可溶于有机溶剂的有机半导体或氧化物半导体前体等。这是因为由此可利用印刷法形成半导体层。例如专利文献1中利用喷墨法形成了有机半导体层。另外，例如专利文献2中利用柔性印刷形成了有机半导体层。另外，例如专利文献3中利用凸版胶版印刷形成了有机半导体层。
现有技术文献
专利文献
专利文献1：日本特开2005-210086号公报
专利文献2：日本特开2006-63334号公报
专利文献3：日本特开2009-224665号公报
发明内容
发明要解决的技术问题
但是，在使用喷墨法时，由于一般来说有机半导体对溶剂的溶解度低，因此常常会发生在喷嘴附近有机半导体析出而引起喷吐故障的情况。另外，为了利用喷墨法实现微细图案，需要在图案形成部的周围设置隔壁或者需要使用光照射等预先控制基板表面的润湿性等，因而很繁琐，而且具有不适于低成本化的课题。
另外，使用柔性印刷时，在将有机半导体溶液从网纹辊转印至柔性版时，在柔性版的凸部进入网纹辊的凹部时和触到堤坝部分时所转印的液量不同，在所成膜的膜的厚度中产生不均。膜厚的不均导致薄膜晶体管的特性的不均。
另外，使用凸版胶版印刷时，当将油墨涂布在具有脱模性的橡皮布整个面上之后，通过将不要的部分除去，获得所需的图案，因此油墨的利用效率差，无法有助于低成本化。虽然还可以将所除去的油墨再次回收进行利用，但通常凸版胶版印刷中使用的橡皮布是有机硅制，残留有机硅低聚物会混入到油墨中，因此需要对油墨再次进行精制。
鉴于上述事实，本发明中为了以高的产量实现定位精度良好、具有高的开关比、元件间的不均小的薄膜晶体管阵列而进行了深入研究，结果通过按照能够以条纹形状形成有机半导体层的方式将薄膜晶体管阵列的配置进行优化、以条纹的形状且非沟槽区域的条纹宽比沟槽区域的条纹宽更细地形成有机半导体层，从而发现了具有上述特性的薄膜晶体管阵列及其制造方法。
用于解决技术问题的方法
本发明为了解决上述课题而作出，可作为以下的形态或适用例得以实现。
为了解决上述课题，本发明的一个方式的薄膜晶体管阵列的特征在于，在第1方向及垂直于所述第1方向的第2方向上以矩阵状配置有多个薄膜晶体管和电容器的组合，所述薄膜晶体管由形成于绝缘基板上的栅电极、介由栅极绝缘膜形成于所述栅电极上的源电极及漏电极、以及至少形成在被所述源电极及所述漏电极包围的所述栅电极的区域上的半导体层构成；所述电容器由形成于所述绝缘基板上的电容器电极、和与介由所述栅极绝缘膜形成在所述电容器电极上的所述漏电极相连接的像素电极构成，所述薄膜晶体管阵列具有：将配置于所述矩阵的所述第1方向上的多个所述薄膜晶体管的所述源电极彼此相互连接的多个源极配线；将配置于所述矩阵的所述第2方向上的多个所述薄膜晶体管的所述栅电极彼此相互连接的多个栅极配线；将配置于所述矩阵的所述第2方向上的多个所述电容器的所述电容器电极彼此相互连接的多个电容器配线；以及将配置于所述矩阵的所述第1方向上的多个所述薄膜晶体管的所述半导体层彼此相互连接的多个半导体层连接线，其中，所述半导体层连接线的宽度比所述薄膜晶体管的所述半导体层的宽度窄。
根据该构成，由于将多个半导体层连接线在纵向上配置成条纹状，因此可以实现高产量和定位精度，同时由于半导体层连接线的宽度比沟槽区域的半导体层的宽度更窄，因此可以增大像素电极的面积。因而，在将薄膜晶体管阵列作为显示器驱动用背面板使用时，可以增大电荷保持容量，因此可以实现更为稳定的驱动。
另外，根据该构成，由于多个半导体层连接线与源极配线的方向相同，因此可以减少通过半导体层连接线连接的相邻晶体管之间的漏电流。
为了解决上述课题，本发明的另一方式的薄膜晶体管阵列的特征在于，所述半导体层及所述半导体层连接线分别由有机半导体形成。
根据该构成，由于半导体层及半导体层连接线分别由有机半导体形成，因此可以利用印刷法形成半导体层及半导体层连接线，因而薄膜晶体管阵列的制造工艺变得容易，同时可以实现低成本化。
为了解决上述课题，本发明的又一方式的薄膜晶体管阵列的特征在于，所述像素电极不与所述半导体层重叠。
根据该构成，由于像素电极不与半导体层接触，因此在源极配线与像素电极之间在关闭状态下电流也不会流动，可以增大开/关比。
为了解决上述课题，本发明的再一方式的薄膜晶体管阵列的特征在于，所述源电极具有从所述源极配线向所述第2方向延伸的多个凸部，所述源电极的多个所述凸部至少在形成有所述半导体层的区域中形成在比所述漏电极更靠外侧的位置，形成于比所述漏电极更靠外侧的所述凸部的前端部未被所述半导体层覆盖。
根据该构成，构成薄膜晶体管的多个源电极具有位于比漏电极更靠外侧的凸部，且该凸部的前端部未被半导体层覆盖，因此可以使在与源极配线平行的方向上相邻的各像素薄膜晶体管电独立，因而可以降低关电流。
为了解决上述课题，本发明的又一薄膜晶体管阵列的特征在于，所述源电极为形成于所述源极配线上的凹部，且在所述源极配线的形成有所述凹部的一侧上具有所述源极配线与所述半导体层连接线不重叠的区域。
根据该构成，与源电极形成为从源极配线突出的凸部的情况相比，可以减小薄膜晶体管所占的面积，可以增大像素的开口率。另外，由于可以使在与源极配线平行的方向上相邻的各像素薄膜晶体管电独立，因此可以降低关电流。
为了解决上述课题，本发明的再一方式的薄膜晶体管阵列的特征在于，所述绝缘基板是柔性基板。
根据该构成，由于绝缘基板是柔性基板，可以对薄膜晶体管阵列赋予柔性或耐冲撞性、轻量性，因此对于通过薄膜晶体管阵列驱动的设备也可赋予这些特性。
发明效果
如以上所说明的那样，根据本发明的一个方式，通过按照以条纹形状形成半导体层的方式将薄膜晶体管阵列的配置进行优化，即便用印刷法形成半导体层也可实现高产量和定位精度，且由于非沟槽区域的条纹宽比沟槽区域的条纹宽更细，因而薄膜晶体管阵列的配置变得更为容易。
附图说明
图1为表示本发明的第1实施方式的薄膜晶体管阵列的构成的俯视图。
图2为表示本发明的第1实施方式的薄膜晶体管阵列的截面结构的截面图。
图3为表示本发明的第2实施方式的薄膜晶体管阵列的构成的俯视图。
图4为表示本发明的第3实施方式的薄膜晶体管阵列的构成的俯视图。
图5为对本发明的薄膜晶体管的沟槽区域和非沟槽区域进行说明的俯视图。
图6为表示比较例1的薄膜晶体管阵列的构成的俯视图。
图7为表示比较例2的薄膜晶体管阵列的构成的俯视图。
图8为表示比较例3的薄膜晶体管阵列的构成的俯视图。
具体实施方式
以下根据附图说明薄膜晶体管阵列的实施方式。在以下参照的各图中，与其他图同等的部分带有相同符号来进行说明。
(第1实施方式)
首先，参照图1对第1实施方式的薄膜晶体管阵列的构成进行说明。图1是表示第1实施方式的薄膜晶体管阵列的构成的俯视图。其中，图1的薄膜晶体管阵列在第1方向(图1中为纵向)及第2方向(图1中为横向)上配置有薄膜晶体管及电容器。本实施方式中，配置成3行×3列的矩阵状。
如图1所示，1个薄膜晶体管由栅电极21、源电极27、漏电极26和半导体层13构成。半导体层13形成在栅电极21与源电极27及漏电极26重叠的区域上且至少被源电极27及漏电极26包围的栅电极21的区域上。
另外，1个电容器由电容器电极23和像素电极25构成。漏电极26和像素电极25相互地连接，当成对的薄膜晶体管处于开状态时，电流从漏电极26流向像素电极25，将电容器充电，像素点灯。
在横向上排列的构成各薄膜晶体管的栅电极21通过栅极配线22相互地连接。在纵向上排列的构成各薄膜晶体管的源电极27通过源极配线28相互地连接。在纵向上排列的构成薄膜晶体管的半导体层13通过半导体层连接线12相互地连接。半导体层连接线12按照与源极配线28成相同方向的方式形成。在横向上排列的电容器的电容器电极23通过电容器配线24相互地连接。
接着，参照图2对第1实施方式的薄膜晶体管阵列的截面结构进行说明。图2是表示第1实施方式的薄膜晶体管阵列的截面结构的截面图。图2表示沿着图1的a至b的虚线的截面。
如图2所示，栅电极21形成在绝缘基板10上，在栅电极21上介由栅极绝缘膜11形成有源电极27和漏电极26。源电极27连接于源极配线28。半导体层13形成在栅电极21与源电极27及漏电极26重叠的区域上且至少被源电极27及漏电极26包围的栅电极21的区域上。半导体层13连接于半导体层连接线12。
电容器电极23形成在绝缘基板10上，在电容器电极23上介由栅极绝缘膜11形成有像素电极25。像素电极25与漏电极26相连接。
第1实施方式中，半导体层连接线12优选为横跨多个薄膜晶体管的条纹形状。由此，能够以高产量且定位精度也高地制造薄膜晶体管，而且可以制造晶体管元件间的不均小、开关比高的薄膜晶体管。
另外，通过非沟槽区域的半导体层连接线12的宽度比沟槽区域的半导体层13的宽度更细，可以增大像素电极25的面积。即，当非沟槽区域的半导体层连接线12的宽度与沟槽区域等粗时，像素电极25为了堵住漏电流，优选不与薄膜晶体管接触，因而需要减小像素电极25。但是，当非沟槽区域的半导体层连接线12的宽度细时，可以以不与薄膜晶体管接触的程度增大像素电极25，因而通过增大电容器电极23也可以增大电荷保持容量，当在使用薄膜晶体管阵列对显示器等进行驱动时，可实现稳定的驱动。
本实施方式中，优选绝缘基板10使用柔性的基板。作为一般使用的材料，例如可举出聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯等塑料材料。石英等玻璃基板或硅晶片等也可作为绝缘基板10使用，但考虑到薄型化、轻量化、柔性化时，优选塑料基板。另外，考虑到在各制造工艺中使用的温度等时，作为绝缘基板10优选使用PEN或聚酰亚胺等。
本实施方式中，作为电极材料使用的材料并无特别限定，通常使用的材料有金、铂、镍、铟锡氧化物等金属；或者氧化物的薄膜或聚(乙撑二氧噻吩)-聚苯乙烯磺酸酯(PEDOT/PSS)或聚苯胺等导电性高分子；分散有金或银、镍等金属胶体粒子的溶液、或者使用银等金属粒子作为导电材料的厚膜糊料等。另外，作为电极的形成方法并无特别限定，可以是蒸镀或溅射等干式成膜法。但是，考虑到柔性化、低成本化等时，优选利用丝网印刷、反转胶版印刷、凸版印刷、喷墨法等湿式成膜法形成。
本实施方式中，作为栅极绝缘膜11使用的材料并无特别限定，通常使用的材料有聚乙烯基苯酚、聚甲基丙烯酸甲酯、聚酰亚胺、聚乙烯醇、环氧树脂等高分子溶液；分散有氧化铝或氧化硅凝胶等粒子的溶液等。另外，作为栅极绝缘膜11，还可以使用PET或PEN、PES等薄膜。
本实施方式中，作为半导体层13或半导体层连接线12使用的材料并无特别限定，通常使用的材料可以使用聚噻吩、聚烯丙胺、芴-联二噻吩共聚物及它们的衍生物等高分子系有机半导体材料以及戊省、丁省、铜酞菁、苝及它们的衍生物等低分子系有机半导体材料。但是，考虑到低成本化、柔性化、大面积化时，优选使用能够适用印刷法的有机半导体材料。另外，碳纳米管或富勒烯等碳化合物或者半导体纳米粒子分散液等也可作为半导体材料使用。
作为形成半导体层13或半导体层连接线12的印刷方法，可以使用凹版印刷、胶版印刷、丝网印刷及喷墨法等公知的方法。一般来说，上述有机半导体材料由于对溶剂的溶解度低，因此优选使用适于低粘度溶液的印刷的凸版印刷、反转胶版印刷、喷墨法、分配器。特别是，凸版印刷由于印刷时间短、油墨使用量少，因此最为优选且适于条纹形状的印刷。通过使半导体层连接线12为条纹形状，因网纹辊的凹凸所导致的膜厚的不均分布在条纹形状内被平均化，半导体层13或半导体层连接线12的膜厚变得恒定，可以使TFT特性均匀化。
此外，在本实施方式的薄膜晶体管阵列上还可根据需要形成密封层或层间绝缘膜、上部像素电极、阻气层、平坦化膜等。
另外，在薄膜晶体管阵列中，源和漏的称呼是为了方便，也可以倒过来称呼。本实施方式中，将连接于源极配线28的电极称作源电极27、连接于像素电极25的电极称作漏电极26。
(第2实施方式)
接着，参照图3说明第2实施方式的薄膜晶体管阵列的构成。图3是表示第2实施方式的薄膜晶体管阵列的构成的俯视图。其中，图3的薄膜晶体管阵列在第1方向(图3中为纵向)及第2方向(图3中为横向)上配置有薄膜晶体管及电容器。本实施方式中，配置成3行×3列的矩阵状。
如图3所示，1个薄膜晶体管由栅电极21、源电极27、漏电极26和半导体层13构成。半导体层13形成在栅电极21与源电极27及漏电极26重叠的区域上且至少被源电极27及漏电极26包围的栅电极21的区域上。
另外，1个电容器由电容器电极23和像素电极25构成。漏电极26和像素电极25相互地连接，当成对的薄膜晶体管处于开状态时，电流从漏电极26流向像素电极25，将电容器充电，像素点灯。
在横向上排列的构成各薄膜晶体管的栅电极21通过栅极配线22相互地连接。在纵向上排列的构成各薄膜晶体管的源电极27通过源极配线28相互地连接。在纵向上排列的构成薄膜晶体管的半导体层13通过半导体层连接线12相互地连接。半导体层连接线12按照与源极配线28成相同方向的方式形成。在横向上排列的电容器的电容器电极23通过电容器配线24相互地连接。
第2实施方式中，半导体层连接线12优选为横跨多个薄膜晶体管的条纹形状。由此，能够以高产量且定位精度也高地制造薄膜晶体管，而且可以制造晶体管元件间的不均小、开关比高的薄膜晶体管。
另外，通过非沟槽区域的半导体层连接线12的宽度比沟槽区域的半导体层13的宽度更细，可以增大像素电极25的面积。即，当非沟槽区域的半导体层连接线12的宽度与沟槽区域等粗时，像素电极25为了堵住漏电流，优选不与薄膜晶体管接触，因而需要减小像素电极25。但是，当非沟槽区域的半导体层连接线12的宽度细时，可以以不与薄膜晶体管接触的程度增大像素电极25，因而通过增大电容器电极23也可以增大电荷保持容量，当在使用薄膜晶体管阵列对显示器等进行驱动时，可实现稳定的驱动。
进而，第2实施方式中如图3所示，优选：使源电极27为具有多个凸部的梳齿状，将该源电极27的多个凸部配置在成为薄膜晶体管的区域的最外侧，进而按照配置在成为该薄膜晶体管的区域的最外侧的源电极27的多个凸部的前端部不被半导体层13覆盖的方式来配置半导体层13。由此，可以抑制相邻薄膜晶体管间的在源电极27与漏电极26之间的漏电流的产生。
更详细地说，当介由半导体层13等将某一薄膜晶体管的源电极27和与其相邻的薄膜晶体管的漏电极26电连接时，由于源电极27与漏电极26的电位不同，因此产生电流。与此相对，在图3的构成中，在相邻的晶体管间的源电极27与漏电极26之间配置有设于薄膜晶体管最外侧的源电极27的凸部，因此可以使漏电流难以流动。
另外，图3的构成中，由于配置于薄膜晶体管最外侧的源电极27的凸部未被半导体层13覆盖，因此薄膜晶体管的漏电极26介由半导体层13仅与同一薄膜晶体管内的源电极27电连接，因而漏电流难以发生。
第2实施方式中，绝缘基板10、各种电极材料、栅极绝缘膜11、半导体层13及半导体层连接线12可以使用与第1实施方式相同者，其形成方法也可以适用在第1实施方式中所列举的方法。
(第3实施方式)
接着，参照图4说明第3实施方式的薄膜晶体管阵列的构成。图4是表示第3实施方式的薄膜晶体管阵列的构成的俯视图。其中，图4的薄膜晶体管阵列在第1方向(图4中为纵向)及第2方向(图4中为横向)上配置有薄膜晶体管及电容器。本实施方式中，配置成3行×3列的矩阵状。
如图4所示，1个薄膜晶体管由栅电极21、源电极27、漏电极26和半导体层13构成。半导体层13形成在栅电极21与源电极27及漏电极26重叠的区域上且至少被源电极27及漏电极26包围的栅电极21的区域上。
另外，1个电容器由电容器电极23和像素电极25构成。漏电极26与像素电极25相互地连接，当成对的薄膜晶体管处于开状态时，电流从漏电极26流向像素电极25，将电容器充电，像素点灯。
在横向上排列的构成各薄膜晶体管的栅电极21通过栅极配线22相互地连接。在纵向上排列的构成各薄膜晶体管的源电极27通过源极配线28相互地连接。在纵向上排列的构成薄膜晶体管的半导体层13通过半导体层连接线12相互地连接。半导体层连接线12按照与源极配线28成相同方向的方式形成。在横向排列的电容器的电容器电极23通过电容器配线24相互地连接。
第3实施方式中，半导体层连接线12优选为横跨多个薄膜晶体管的条纹形状。由此，能够以高产量且定位精度也高地制造薄膜晶体管，而且可以制造晶体管元件间的不均小、开关比高的薄膜晶体管。
另外，通过非沟槽区域的半导体层连接线12的宽度比沟槽区域的半导体层13的宽度更细，可以增大像素电极25的面积。即，当非沟槽区域的半导体层连接线12的宽度与沟槽区域等粗时，像素电极25为了堵住漏电流，优选不与薄膜晶体管接触，因而需要减小像素电极25。但是，当非沟槽区域的半导体层连接线12的宽度细时，可以以不与薄膜晶体管接触的程度增大像素电极25，因而通过增大电容器电极23也可以增大电荷保持容量，当在使用薄膜晶体管阵列对显示器等进行驱动时，可实现稳定的驱动。
进而，第3实施方式中如图4所示，源电极27形成为相对于源极配线28形成的缺口(凹部)。由此，与源电极27形成为从源极配线28突出的凸部的情况相比，可以减小薄膜晶体管所占的面积，可以增大像素的开口率。
另外，第3实施方式中如图4所示，半导体层连接线12在源极配线28的形成有缺口的一侧(即存在形成有源电极27的沟槽区域的一侧)上具有不与源极配线28重叠的区域。由此，可以抑制相邻薄膜晶体管之间的在源电极27与漏电极26之间的漏电流的产生。
更详细地进行说明时，当介由半导体层13等将某一薄膜晶体管的源电极27和与其相邻的薄膜晶体管的漏电极26电连接、进行相邻薄膜晶体管彼此不同的驱动时，由于源电极27与漏电极26的电位不同，因此产生电流。与此相对，在图4的构成中，在相邻的晶体管间的源电极27与漏电极26之间存在源极配线28，因此可以使漏电流难以流动。
在第3实施方式中，绝缘基板10、各种电极材料、栅极绝缘膜11、半导体层13及半导体层连接线12可以使用与第1实施方式相同者，其形成方法也可适用在第1实施方式中列举的方法。
实施例1
以下根据附图说明薄膜晶体管阵列的实施例。
首先，对实施例1进行说明。本实施例中示出如图1、图2所示那样的底栅-底接触型薄膜晶体管阵列的制造方法。作为绝缘基板10使用聚萘二甲酸乙二醇酯(PEN)膜(帝人杜邦制)。使用分散有银纳米粒子的油墨(Harima化成制)，利用喷墨法获得栅电极21、栅极配线22、电容器电极23、电容器配线24。作为栅极绝缘膜11，利用模涂机涂布聚酰亚胺(三菱气体化学制Neoplim)，在180℃下干燥1小时，形成栅极绝缘膜11。
接着，使用分散有银纳米粒子的油墨(Harima化成制)，利用喷墨法形成源电极27、漏电极26及源极配线28、像素电极25。作为半导体材料，使用6,13-双(三异丙基甲硅烷基乙炔基)戊省(TIPS-戊省)(Aldrich制)。将在萘满(关东化学制)中以2重量％溶解的溶液作为油墨使用。另外，作为凸版使用感光性树脂凸版，使用150线的网纹辊利用凸版印刷来印刷非沟槽区域的条纹宽度比沟槽区域的条纹宽度更细的条纹形状的半导体，在100℃下干燥60分钟，形成半导体层13和导体层连接线12。
根据以上所述的本实施例1，可获得以下的效果。
本实施例1中，可以制作晶体管特性的不均小的薄膜晶体管阵列。
＜比较例1＞
图6是表示比较例1的薄膜晶体管阵列的构成的俯视图。
图6所示的比较例1的薄膜晶体管阵列相对于实施例1的薄膜晶体管阵列，使非沟槽区域的半导体层连接线12的宽度与沟槽区域的半导体层13的宽度相等。结果，与实施例1相比，由于半导体层连接线12与像素电极25接触，因此在源电极27与像素电极25之间，即便在关闭状态下也会有电流流动，开/关比变小，未能获得良好的晶体管特性。
＜比较例2＞
图7是表示比较例2的薄膜晶体管阵列的构成的俯视图。
图7所示的比较例2的薄膜晶体管阵列相对于实施例1的薄膜晶体管阵列，按照半导体层连接线12不与像素电极25接触的方式减小了像素电极25。结果，虽然漏电流减小，开/关比增大，但由于像素电极25减小，因此电荷保持容量减小。
＜比较例3＞
图8是表示比较例3的薄膜晶体管阵列的构成俯视图。
图8所示的比较例3的薄膜晶体管阵列相对于实施例1的薄膜晶体管阵列，除去了半导体层连接线12。结果，虽然开/关比或电荷保持容量不变，但晶体管特性的不均很大。
符号说明
10 绝缘基板
11 栅极绝缘膜
12 半导体层连接线
13 半导体层
21 栅电极
22 栅极配线
23 电容器电极
24 电容器配线
25 像素电极
26 漏电极
27 源电极
28 源极配线

Claims (5)

1.一种薄膜晶体管阵列，其特征在于，其在第1方向及垂直于所述第1方向的第2方向上以矩阵状配置有多个薄膜晶体管和电容器的组合，
所述薄膜晶体管由形成于绝缘基板上的栅电极、介由栅极绝缘膜形成于所述栅电极上的源电极及漏电极、以及至少形成在被所述源电极及所述漏电极包围的所述栅电极的区域上的半导体层构成；
所述电容器由形成于所述绝缘基板上的电容器电极、和与介由所述栅极绝缘膜形成在所述电容器电极上的所述漏电极相连接的像素电极构成，
所述薄膜晶体管阵列具有：将配置于所述矩阵的所述第1方向上的多个所述薄膜晶体管的所述源电极彼此相互连接的多个源极配线；将配置于所述矩阵的所述第2方向上的多个所述薄膜晶体管的所述栅电极彼此相互连接的多个栅极配线；将配置于所述矩阵的所述第2方向上的多个所述电容器的所述电容器电极彼此相互连接的多个电容器配线；以及将配置于所述矩阵的所述第1方向上的多个所述薄膜晶体管的所述半导体层彼此相互连接的多个半导体层连接线，
其中，所述半导体层连接线为横跨所述多个薄膜晶体管的条纹形状，并且所述半导体层连接线的宽度比所述薄膜晶体管的所述半导体层的宽度窄，
所述源电极是形成于所述源极配线上的凹部，
在所述源极配线的形成有所述凹部的一侧上具有所述源极配线与所述半导体层连接线不重叠的区域。
2.根据权利要求1所述的薄膜晶体管阵列，其特征在于，所述半导体层及所述半导体层连接线分别由有机半导体形成。
3.根据权利要求1或2所述的薄膜晶体管阵列，其特征在于，所述像素电极不与所述半导体层重叠。
4.根据权利要求1或2所述的薄膜晶体管阵列，其特征在于，
所述源电极具有从所述源极配线向所述第2方向延伸的多个凸部，
所述源电极的多个所述凸部在至少形成有所述半导体层的区域上形成在比所述漏电极更靠外侧的位置上，
形成于比所述漏电极更靠外侧的所述凸部的前端部未被所述半导体层覆盖。
5.根据权利要求1或2所述的薄膜晶体管阵列，其特征在于，所述绝缘基板是柔性基板。
CN201380053653.XA 2012-10-31 2013-09-06 薄膜晶体管阵列 Active CN104718567B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012240440A JP6070073B2 (ja) 2012-10-31 2012-10-31 薄膜トランジスタアレイ
JP2012-240440 2012-10-31
PCT/JP2013/005312 WO2014068829A1 (ja) 2012-10-31 2013-09-06 薄膜トランジスタアレイ

Publications (2)

Publication Number Publication Date
CN104718567A CN104718567A (zh) 2015-06-17
CN104718567B true CN104718567B (zh) 2018-01-30

Family

ID=50626787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380053653.XA Active CN104718567B (zh) 2012-10-31 2013-09-06 薄膜晶体管阵列

Country Status (5)

Country Link
US (1) US10374025B2 (zh)
JP (1) JP6070073B2 (zh)
CN (1) CN104718567B (zh)
TW (1) TWI577030B (zh)
WO (1) WO2014068829A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201628200A (zh) * 2014-10-28 2016-08-01 Toppan Printing Co Ltd 薄膜電晶體陣列及其製造方法
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN112640085A (zh) * 2018-08-30 2021-04-09 凸版印刷株式会社 薄膜晶体管阵列
TWI754997B (zh) * 2019-07-31 2022-02-11 日商村田製作所股份有限公司 半導體裝置及高頻模組
CN112394586B (zh) * 2019-08-19 2023-10-17 和鑫光电股份有限公司 像素结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1648751A (zh) * 2004-01-29 2005-08-03 广辉电子股份有限公司 液晶显示装置及其制造方法
CN101009250A (zh) * 2006-01-27 2007-08-01 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4138357B2 (ja) * 2002-04-11 2008-08-27 三菱電機株式会社 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置
JP2004119342A (ja) * 2002-09-30 2004-04-15 Pioneer Electronic Corp 有機ｅｌ積層型有機スイッチング素子及び有機ｅｌディスプレイ
KR100489282B1 (ko) * 2003-06-17 2005-05-17 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
JP4836446B2 (ja) 2003-12-26 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006063334A (ja) 2004-07-30 2006-03-09 Sumitomo Chemical Co Ltd 高分子化合物、高分子薄膜およびそれを用いた高分子薄膜素子
US7825582B2 (en) * 2004-11-08 2010-11-02 Kyodo Printing Co., Ltd. Flexible display and manufacturing method thereof
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
JP2007183629A (ja) * 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示基板及びその製造方法
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP5081461B2 (ja) * 2007-02-02 2012-11-28 パナソニック液晶ディスプレイ株式会社 表示装置の製造方法
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP4589373B2 (ja) * 2007-10-29 2010-12-01 株式会社リコー 有機トランジスタ、有機トランジスタアレイ及び表示装置
US7768008B2 (en) * 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
JP4760844B2 (ja) 2008-03-18 2011-08-31 Ｄｉｃ株式会社 電子部品の製造方法および該方法で製造された電子部品
JP4743348B2 (ja) * 2009-03-17 2011-08-10 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
CN102471465B (zh) * 2009-08-13 2014-06-25 住友化学株式会社 高分子化合物及其制造方法
JP4935963B2 (ja) * 2009-09-28 2012-05-23 凸版印刷株式会社 アクティブマトリクス基板及びその製造方法並びに画像表示装置
KR101802406B1 (ko) * 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR20230141883A (ko) * 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP2012018970A (ja) * 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
CN103140920B (zh) * 2010-09-28 2016-05-04 凸版印刷株式会社 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
TWI453516B (zh) * 2011-07-13 2014-09-21 Au Optronics Corp 畫素結構及其製作方法
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1648751A (zh) * 2004-01-29 2005-08-03 广辉电子股份有限公司 液晶显示装置及其制造方法
CN101009250A (zh) * 2006-01-27 2007-08-01 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Also Published As

Publication number Publication date
CN104718567A (zh) 2015-06-17
TWI577030B (zh) 2017-04-01
JP2014089407A (ja) 2014-05-15
TW201421698A (zh) 2014-06-01
JP6070073B2 (ja) 2017-02-01
WO2014068829A1 (ja) 2014-05-08
US20150236083A1 (en) 2015-08-20
US10374025B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
CN104718567B (zh) 薄膜晶体管阵列
US8598570B2 (en) Organic transistor array, display device and method of fabricating display device
US9865664B2 (en) Thin film transistor array and manufacturing method of the same
KR20060064987A (ko) 전도성 잉크와 이를 이용한 유기 반도체 트랜지스터 및 그제작 방법
CN103477435A (zh) 像素电容器
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
US9735381B2 (en) Thin film transistor array and manufacturing method of the same
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP5540491B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP5359032B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP2014183265A (ja) 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
JP2017208378A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant