JP6197306B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP6197306B2
JP6197306B2 JP2013033081A JP2013033081A JP6197306B2 JP 6197306 B2 JP6197306 B2 JP 6197306B2 JP 2013033081 A JP2013033081 A JP 2013033081A JP 2013033081 A JP2013033081 A JP 2013033081A JP 6197306 B2 JP6197306 B2 JP 6197306B2
Authority
JP
Japan
Prior art keywords
drain electrode
thin film
film transistor
interlayer insulating
via opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013033081A
Other languages
English (en)
Other versions
JP2014165241A (ja
Inventor
広大 村田
広大 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2013033081A priority Critical patent/JP6197306B2/ja
Publication of JP2014165241A publication Critical patent/JP2014165241A/ja
Application granted granted Critical
Publication of JP6197306B2 publication Critical patent/JP6197306B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタ及びその製造方法に関する。
近年、フレキシブル化、軽量化、低コスト化等の観点から、印刷法による薄膜トランジスタの研究が盛んであり、有機ELや電子ペーパー等の駆動回路や電子タグ等への応用が期待されている。しかしながら、一般に印刷法はフォトリソ法よりパターン解像度が劣る。従って、印刷法で種々ディスプレイを作製した場合、解像度を向上させる為には画素電極の形成が必須となり、画素電極の微細形成が重要な技術課題の一つである。
画素電極の印刷法として、これまで、スクリーン印刷やインクジェット印刷を用いた例が数多く報告されているが、これらの印刷法はパターン解像度が十分とは言えない。例えば、スクリーン印刷は、スクリーンメッシュの精細度の制約から、パターンの微細度がライン/スペースで20/20μm 以下となると、パターンの安定形成は困難である。又、パターンが微細となると、粘度が高く流動性の低い印刷ペーストを用いる必要があるため、印刷後のレベリング不足によりパターンに擦れや表面凹凸が残るという表面平滑性の問題も生じてくる。
一方、インクジェットは印刷版に関わる問題は無く、表面平滑性の問題も小さいが、インクの着弾精度は微細パターン形成には十分とは言えず、さらにインクジェット用のインクは低粘度で流動性が大きいため、パターン解像度はスクリーン印刷より悪い。この問題に対し、予め基材表面にインクの流動を制限するための各種パターニング処理を施すことで、微細パターンを形成した例もあるが、工程が複雑となるため低コスト化や大面積化に対する有効性は限られたものとなる(特許文献1)。
これらの印刷法に対し、微細なパターンが形成可能な方法としてグラビアオフセット印刷が知られている。グラビアオフセット印刷は、微細パターンの形成された凹版に、剥離性表面を有する印刷ブランケットを接触させて離すことで、転写物のうち凹部に接触した部分を凹版から除去し、続いてこの印刷ブランケットを被転写物に密着させて離すことで転写物を転写する印刷パターニング方法である。
特表2006−516754号公報
しかしながら、画素電極をグラビアオフセット印刷、インクジェット印刷、及びスクリーン印刷で形成する際に、ビア開口部から露出したドレイン電極の表面自由エネルギーが小さいと、画素電極をビア開口部に転写することができず、画素電極とドレイン電極の導通がとれないという問題がある。
更に、ドレイン電極と画素電極のコンタクト抵抗が大きいと、デバイスを駆動する為に必要な駆動電圧が高くなってしまうという問題もある。
本発明は、上述の課題を鑑みてなされたものであり、層間絶縁膜のビア開口部から露出したドレイン電極の表面を選択的に修飾する単分子膜を形成した後、画素電極を形成することで、ドレイン電極と画素電極の密着性を高め、かつコンタクト抵抗を低減させて良好な電気的な接続を実現することのできる薄膜トランジスタ、及び当該薄膜トランジスタを備えた画像表示装置を提供するものである。
上記課題を達成するためになされた第1の発明は、ドレイン電極と、前記ドレイン電極上に形成されたビア開口部を有する層間絶縁膜と、前記層間絶縁膜上に形成されるとともに前記ビア開口部を介して前記ドレイン電極に電気的に接続された画素電極と、前記ビア開口部において前記層間絶縁膜から露出した前記ドレイン電極の表面に形成された単分子膜とを含む薄膜トランジスタの製造方法であって、前記ドレイン電極上に前記ビア開口部を備える層間絶縁膜を形成する工程と、前記ビア開口部において層間絶縁膜から露出したドレイン電極と、所定の化合物との反応により前記単分子膜を形成する工程と、グラビアオフセット印刷またはスクリーン印刷により前記画素電極を形成する工程とを含む、薄膜トランジスタの製造方法である。
第2の発明は、前記単分子膜を形成する工程において、前記単分子膜が、前記ビア開口部において前記層間絶縁膜から露出した前記ドレイン電極と、チオール化合物、ジスルフィド化合物、シランカップリング剤又はホスホン酸化合物との反応により得られることを特徴とする薄膜トランジスタの製造方法である。
第3の発明は、前記単分子膜を形成する工程において形成される前記単分子膜は、末端に、アミノ基、エポキシ基、及びメルカプト基の少なくとも1つを有することを特徴とする薄膜トランジスタの製造方法である。
本発明によれば、ビア開口部において層間絶縁膜から露出したドレイン電極の表面をアミノ基、エポキシ基、メルカプト基等のような官能基を末端に持つ単分子膜で表面処理することで、グラビアオフセット印刷、及びスクリーン印刷で画素電極を形成する際に、層間絶縁膜のビア開口部に対しても転写不良なく形成することができ、かつコンタクト抵抗を低減することができる薄膜トランジスタを提供することができる。そのため、画素電極とドレイン電極との間で確実な導通を図ることができ、なおかつ微細な画素電極を形成することで、解像度が高く、表示欠陥の少ない薄膜トランジスタアレイ、及び画像表示装置を提供することができる。
本発明の実施の形態に係る薄膜トランジスタの基となる薄膜トランジスタの概略構成を示す断面図 図1の薄膜トランジスタの配列の一部を示す平面図 本発明の実施の形態に係る薄膜トランジスタの概略構成を示す断面図 図3の薄膜トランジスタの配列の一部を示す平面図
以下、本発明に係る薄膜トランジスタ及び画像表示装置の実施形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態間において重複する説明は省略する。
図1に、本発明の実施の形態に係る薄膜トランジスタの基となる薄膜トランジスタ100の構成を示す。図3に、本発明の実施の形態に係る薄膜トランジスタ300の構成を示す。なお、本発明の実施の形態に係る薄膜トランジスタ300の構成は特に図1の構成に限定されない。
また、薄膜トランジスタ100は、図2に示す薄膜トランジスタの配列の一部200のA−B−Cの概略断面図である。ただし、薄膜トランジスタの配列の一部200においては、層間絶縁膜9と画素電極10の図示を省略している。
また、薄膜トランジスタ300は、図4に示す薄膜トランジスタの配列の一部400のA−B−Cの概略断面図である。ただし、薄膜トランジスタの配列の一部400においては、層間絶縁膜9と画素電極10の図示を省略している。
図1、図2に示すように、薄膜トランジスタ100は、基板1、ゲート電極2、キャパシタ電極3、ゲート絶縁体層4、ソース電極5、ドレイン電極6、半導体層7、保護層8、層間絶縁膜9、画素電極10を備えている。
図3、図4に示すように、本発明の実施の形態に係る薄膜トランジスタ300は、基板1、ゲート電極2、キャパシタ電極3、ゲート絶縁体層4、ソース電極5、ドレイン電極6、半導体層7、保護層8、層間絶縁膜9、画素電極10、単分子膜11を備えている。
ゲート電極2及びキャパシタ電極3は基板1上に形成されている。キャパシタ電極3は形成されていなくてもよい。ゲート絶縁体層4は、基板1上とゲート電極3上及びキャパシタ電極3上とにわたって形成されている。ソース電極5及びドレイン電極6は、ゲート絶縁体層4上に形成されている。半導体層7は、ゲート絶縁体層4上とソース電極5上及びドレイン電極6上とにわたって形成されている。保護層8は、ゲート絶縁体層4上とソース電極5上及びドレイン電極6上と半導体層7上とにわたって形成されている。当該保護層8は複数のトランジスタにわたって形成されている。層間絶縁膜9は、ソース電極5上及びドレイン電極6上と保護層8上とにわたって形成されている。当該層間絶縁膜9は、ドレイン電極6上に形成されたビア開口部9aを有する。画素電極10は、層間絶縁膜9上に形成されているとともに、ビア開口部9aを介してドレイン電極6に電気的に接続されている。ビア開口部9aにおいて層間絶縁膜9から露出したドレイン電極6の表面が単分子膜11により表面処理されている。
本発明の実施の形態に係る基板1は可撓性を有することが望ましい。基板1の材料としては、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板1としては、特にPENやポリイミドなどを用いることが望ましい。
基板1が可撓性を有することで、フレキシブル、軽量、薄型な薄膜トランジスタを形成することができ、ひいては薄膜トランジスタを用いたデバイスにおいてもこれらの利点を生かすことができる。
本発明の実施の形態に係るゲート電極2、キャパシタ電極3の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物(ITO)などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
本発明の実施の形態に係るゲート絶縁体層4の材料は、例えばポリビニルフェノール、ポリイミド、ポリメタクリル酸メチルなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などを用いることができる。ゲート絶縁体層4の形成方法はスピンコート法やダイコート法などの方法を用いることができる。また、PETやPEN、PESなどの薄膜フィルムをゲート絶縁体層4として用いてもよい。また、SiO、SiN、SiON、Al等の各種絶縁材料を用い、スパッタリング法、プラズマCVD法、真空蒸着法等で形成することもできる。
本発明の実施の形態に係るソース電極5、ドレイン電極6の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物(ITO)などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
本発明の実施の形態に係る半導体層7は有機半導体材料や酸化物半導体材料であることが望ましい。有機半導体や酸化物半導体は一部の有機溶媒に可溶であるため、半導体層7を印刷法により形成することができる。但し、半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後、乾燥や焼成することにより半導体層7を形成してもよい。有機半導体材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。また、酸化物半導体材料として亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。
本発明の実施形態において、保護層8の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。また、保護層8には必要に応じて遮光性を付与することも出来る。
本発明の実施の形態に係るゲート電極2、キャパシタ電極3、ソース電極5、ドレイン電極6を形成する工程のうち、少なくとも1つが印刷法で行われることが望ましい。薄膜トランジスタを低コストで形成するためには、印刷法が有用であるからである。例えば、ゲート電極2、キャパシタ電極3、ソース電極5、ドレイン電極6を真空蒸着法やスパッタリング法、フォトリソグラフィ、エッチングを用いて形成する場合に比べ、工程数を削減することができ、且つ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、反転オフセット印刷法、インクジェット法などがある。
本発明の実施の形態に係る半導体層7の形成方法が凸版印刷法であることが望ましい。有機半導体や酸化物半導体を用いる場合、溶解させた溶液や分散させた溶液を用いることによって印刷法を適用することができるが、これらの有機半導体溶液や酸化物半導体溶液は、その溶解度の低さなどから粘度が低い場合が多い。そのため、用いることができる印刷法としては、凸版印刷法やインクジェット法に限られる。インクジェット法の場合、細かいパターンを形成しようとすると、溶液が広がらないように工夫する必要があり、一般的にフォトリソグラフィやスクリーン印刷法などによって予めバンクを設ける必要があるため、凸版印刷法がより好ましい。
本発明の実施の形態に係る層間絶縁膜9として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの有機材料がある。層形成に際しては凸版印刷、反転オフセット印刷、グラビアオフセット印刷、インクジェット印刷、スクリーン印刷、スプレーコート、スピンコート等公知の方法を好適に用いることができるが、フレキシブル化、低コスト化などを考慮すると印刷法で形成することが好ましい。また、薄膜トランジスタ300のソース配線、ソース電極5から画素電極10への電圧の影響を減少させるために、比較的厚膜にする必要があるのでグラビアオフセット印刷、スクリーン印刷が好ましい。
画素電極10として用いられる材料は特に限定されるものではないが、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜、若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法などの乾式成膜法も考えられる。しかしながら、フレキシブル化、低コスト化などを考慮するとグラビアオフセット印刷、スクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット法などの印刷法で形成することが望ましい。
本発明に用いられる単分子膜11の化合物はチオール化合物、若しくはジスルフィド化合物、若しくはシランカップリング剤、若しくはホスホン酸化合物等が挙げられるが、これらに限定されるものではない。これらの化合物としては、エタンチオール、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、ヘプタンチオール、オクタンチオール、デカンチオール、オクタデカンチオール等のアルカンチオール類、ベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオール等の芳香族チオール類、ジフェニルジスルフィド等のジスルフィド化合物、メチルトリメトキシシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、オクチルトリクロロシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、オクタデシルトリクロロシラン等のシランカップリング剤、オクタデシルホスホン酸等のホスホン酸化合物等が挙げられるが、これらに限定されるものではない。
本発明に用いられる単分子膜11の形成方法は特に限定されるものではないが、ディップコート法、スプレーコート法、スピンコート法等のウェットプロセスが望ましいが、真空蒸着法等のドライプロセスも用いることができる。単分子膜11は、上述した化合物とドレイン電極との反応により得られる。ディップコート法、スプレーコート法、スピンコート法等のウェットプロセスは、真空蒸着法等のドライプロセスと比較して、簡便なプロセス及び装置にすることができ、さらに低コストで表面処理を施すことができる。
本発明に用いられる単分子膜11の厚さは数nm程度であり、単分子膜11の末端を主々の官能基に置き換えることで単分子膜11上の表面自由エネルギーを制御することができる。例えば、アミノ基、エポキシ基、メルカプト基等を修飾した単分子膜11は、一般的に表面自由エネルギーが大きい傾向にある。そのため、層間絶縁膜9のビア開口部9a内の領域に表面自由エネルギーの大きい単分子膜11を形成することで、グラビアオフセット印刷、スクリーン印刷にて画素電極10を単分子膜11上に転写不良無く形成することができる。
尚、本発明の実施の形態に係る薄膜トランジスタは、マトリックス状に配置して薄膜トランジスタアレイとして用いることができる。薄膜トランジスタアレイの場合は、必要に応じて層間絶縁膜や画素電極、ガスバリア層、平坦化膜、遮光膜などを形成してもよい。
薄膜トランジスタアレイは、画像表示媒体と組み合わせて画像表示装置に用いることができる。画像表示媒体として、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置の各画像表示媒体のいずれか1つ以上を用いることができる。画像表示装置としては電子ペーパー、有機EL表示装置または液晶表示装置に用いることができる。
本発明者は、実施例1として、図3、図4に示した通り層間絶縁膜9のビア開口部9aのドレイン電極6上に単分子膜11を形成後、グラビアオフセット印刷で画素電極10を形成した複数の薄膜トランジスタ300からなる薄膜トランジスタアレイを作製した。
更に、比較例1として、図1、図2に示した通り、ビア開口部9aのドレイン電極6上に単分子膜11を形成せずに、グラビアオフセット印刷で画素電極10を形成した複数の薄膜トランジスタ100からなる薄膜トランジスタアレイを作製した。
また、本発明者は、実施例2として、図3、図4に示した通り層間絶縁膜9のビア開口部9aのドレイン電極6上に単分子膜11を形成後、スクリーン印刷で画素電極10を形成した複数の薄膜トランジスタ300からなる薄膜トランジスタアレイを作製した。
更に、比較例2として、図1、図2に示した通り、ビア開口部9aのドレイン電極6上に単分子膜11を形成せずに、スクリーン印刷で画素電極10を形成した複数の薄膜トランジスタ100からなる薄膜トランジスタアレイを作製した。
上記4種類の表示性能に関して検討した。
図3に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタ300の製造方法について説明する。まず、基板1の材料として、帝人デュポン製、ポリエチレンナフタレート(PEN)、厚さ125μmを用いた。
次に、ゲート電極2、キャパシタ電極3の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法によりPEN基板1上に印刷し、180℃で1時間ベークしてゲート電極2を形成した。
次に、ゲート絶縁体層4の材料として、Aldrich製、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液を用いた。ゲート絶縁体層4の溶液をダイコータ法により塗布し、180℃で1時間乾燥させて形成した。
次に、ソース電極5及びドレイン電極6の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法により印刷し、180℃で1時間乾燥させてソース電極5及びドレイン電極6を形成した。
次に、半導体層7の材料として、フルオレン−ビチオフェンコポリマー(F8T2)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液を用いた。半導体層7は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層7の溶液をチャネル部を流れる電流の方向と水平方向になるように印刷し、100℃で60分乾燥させて形成した。
次に、封止材料としてポリビニルアルコール(Aldrich製)を純水に5重量%で溶解させたインキを用い、半導体層7と直交する方向に保護層8を形成した。
層間絶縁膜9としては、エポキシ樹脂材料のペーストを用い、スクリーン印刷により形成を行った。薄膜トランジスタの画素電極10上に位置する開口のパターンを歩留りよく連続的に形成することが可能であった。
その後、ドレイン電極6上の層間絶縁膜9のビア開口部9aに単分子膜11を形成する為の表面処理剤として、9-アミノ-1-オクタンチオール(関東化学製)をイソプロパノール(関東化学製)に0.5重量%となるように溶解させた溶液を用い、30分浸漬した。浸漬後、イソプロパノールで洗浄し、エアーブローで乾燥させた。表面自由エネルギーを測定したところ、65mN/mであった。
画素電極10として、銀の金属粒子を導電材料としたペーストを用い、グラビアオフセット印刷により形成した。この結果、高解像度を有する薄膜トランジスタ300を歩留まりよく形成できた。
最後に、画素電極10との間に電気泳動媒体を挟んでディスプレイを駆動したところ、駆動電圧±15Vで欠陥の少ない表示性能が良好な結果が得られた。
実施例1と全く同様な作製方法でドレイン電極6上の層間絶縁膜9のビア開口部9aに単分子膜11を形成した後、スクリーン印刷にて画素電極10を形成した。
最後に、画素電極10との間に電気泳動媒体を挟んでディスプレイを駆動したところ、駆動電圧±15Vで欠陥の少ない表示性能が良好な結果が得られた。
比較例1
層間絶縁膜9までの作製方法は実施例1と全く同様に行った。更に、ドレイン電極6上の層間絶縁膜9のビア開口部9aに単分子膜11を形成せずにグラビアオフセット印刷により画素電極10を形成した。
最後に、画素電極10との間に電気泳動媒体を挟んでディスプレイを駆動したところ、駆動電圧±15Vでは欠陥の多い表示性能が不良好な結果が得られた。これは、ドレイン電極6と画素電極10との密着が悪く、電気的導通が良好に取れていないことと、コンタクト抵抗が大きいことに起因する結果である。
比較例2
層間絶縁膜9までの作製方法は実施例1と全く同様に行った。更に、ドレイン電極6上の層間絶縁膜9のビア開口部9aに単分子膜11を形成せずにスクリーン印刷により画素電極10を形成した。
最後に、画素電極10との間に電気泳動媒体を挟んでディスプレイを駆動したところ、欠陥の多い表示性能が不良好な結果が得られた。これは、ドレイン電極6と画素電極10との密着が悪く、電気的導通が良好に取れていないことと、コンタクト抵抗が大きいことに起因する結果である。
ドレイン電極6上の層間絶縁膜9のビア開口部9aに単分子膜11を形成した後、グラビアオフセット印刷、乃至はスクリーン印刷で画素電極10を形成した結果、ドレイン電極6と画素電極10との密着性が向上し、良好な導通が得られた。更にコンタクト抵抗を低減することで、駆動電圧の低減も可能であった。その結果、欠陥の少ない、表示性能が良好なデバイスを作製することができた。
本発明は、例えば電子ペーパー、有機EL表示装置、液晶表示装置といった画像表示装置等に適用可能である。
1・・・基板
2・・・ゲート電極
3・・・キャパシタ電極
4・・・ゲート絶縁体層
5・・・ソース電極
6・・・ドレイン電極
7・・・半導体層
8・・・保護層
9・・・層間絶縁膜
9a・・・ビア開口部
10・・・画素電極
11・・・単分子膜
100・・・薄膜トランジスタ
200・・・薄膜トランジスタの配列の一部
300・・・薄膜トランジスタ
400・・・薄膜トランジスタの配列の一部

Claims (3)

  1. ドレイン電極と、
    前記ドレイン電極上に形成されたビア開口部を有する層間絶縁膜と、
    前記層間絶縁膜上に形成されるとともに前記ビア開口部を介して前記ドレイン電極に電気的に接続された画素電極と、
    前記ビア開口部において前記層間絶縁膜から露出した前記ドレイン電極の表面に形成された単分子膜とを含む薄膜トランジスタの製造方法であって、
    前記ドレイン電極上に前記ビア開口部を備える層間絶縁膜を形成する工程と、
    前記ビア開口部において層間絶縁膜から露出したドレイン電極と、所定の化合物との反応により前記単分子膜を形成する工程と、
    グラビアオフセット印刷またはスクリーン印刷により前記画素電極を形成する工程とを含む、薄膜トランジスタの製造方法。
  2. 前記単分子膜を形成する工程において、前記単分子膜が、前記ビア開口部において前記層間絶縁膜から露出した前記ドレイン電極と、チオール化合物、ジスルフィド化合物、シランカップリング剤又はホスホン酸化合物との反応により得られることを特徴とする請求項1に記載の薄膜トランジスタの製造方法
  3. 前記単分子膜を形成する工程において形成される前記単分子膜は、末端に、アミノ基、エポキシ基、及びメルカプト基の少なくとも1つを有することを特徴とする請求項1または請求項2に記載の薄膜トランジスタの製造方法
JP2013033081A 2013-02-22 2013-02-22 薄膜トランジスタの製造方法 Expired - Fee Related JP6197306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013033081A JP6197306B2 (ja) 2013-02-22 2013-02-22 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013033081A JP6197306B2 (ja) 2013-02-22 2013-02-22 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2014165241A JP2014165241A (ja) 2014-09-08
JP6197306B2 true JP6197306B2 (ja) 2017-09-20

Family

ID=51615611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013033081A Expired - Fee Related JP6197306B2 (ja) 2013-02-22 2013-02-22 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP6197306B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646784B2 (ja) * 2000-03-31 2005-05-11 セイコーエプソン株式会社 薄膜パタ−ンの製造方法および微細構造体
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
JP4252919B2 (ja) * 2004-03-25 2009-04-08 富士フイルム株式会社 導電性パターン材料、金属微粒子パターン材料及びパターン形成方法
JP4907873B2 (ja) * 2004-07-08 2012-04-04 株式会社リコー 電子素子の製造方法
US7508078B2 (en) * 2005-01-06 2009-03-24 Ricoh Company, Ltd. Electronic device, method for manufacturing electronic device, contact hole of electronic device, method for forming contact hole of electronic device
JP2008085315A (ja) * 2006-08-31 2008-04-10 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2009231325A (ja) * 2008-03-19 2009-10-08 Toppan Printing Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
JP5532553B2 (ja) * 2008-06-11 2014-06-25 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP5370636B2 (ja) * 2008-08-05 2013-12-18 株式会社リコー トランジスタアクティブ基板およびその製造方法並びに電気泳動ディスプレイ
JP5158010B2 (ja) * 2009-05-13 2013-03-06 ソニー株式会社 電界効果型トランジスタの製造方法
JP2011082419A (ja) * 2009-10-09 2011-04-21 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP4527194B1 (ja) * 2009-12-11 2010-08-18 エンパイア テクノロジー ディベロップメント エルエルシー グラフェン構造体、グラフェン構造体の製造方法、及び電子デバイス
JP2011186240A (ja) * 2010-03-09 2011-09-22 Bridgestone Corp 情報表示用パネルの製造方法

Also Published As

Publication number Publication date
JP2014165241A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
US8274084B2 (en) Method and structure for establishing contacts in thin film transistor devices
WO2014045543A1 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP2008085315A (ja) 薄膜トランジスタおよびその製造方法
US10374025B2 (en) Thin film transistor array
WO2016067591A1 (ja) 薄膜トランジスタアレイおよびその製造方法
US9735381B2 (en) Thin film transistor array and manufacturing method of the same
JP5760360B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5532553B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP6221243B2 (ja) 薄膜トランジスタアレイ及び画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法
JP6394605B2 (ja) 薄膜トランジスタアレイ、及び画像表示装置
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP5359032B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
JP2007243001A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
WO2014147992A1 (ja) 薄膜トランジスタアレイ
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2010062241A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ素子及び表示装置
JP2018186131A (ja) 電極パターン、電極パターンの形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、及び画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6197306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees