JP4836446B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4836446B2
JP4836446B2 JP2004359559A JP2004359559A JP4836446B2 JP 4836446 B2 JP4836446 B2 JP 4836446B2 JP 2004359559 A JP2004359559 A JP 2004359559A JP 2004359559 A JP2004359559 A JP 2004359559A JP 4836446 B2 JP4836446 B2 JP 4836446B2
Authority
JP
Japan
Prior art keywords
film
organic
organic semiconductor
semiconductor film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004359559A
Other languages
English (en)
Other versions
JP2005210086A (ja
JP2005210086A5 (ja
Inventor
吉晴 平形
哲二 石谷
修次 深井
良太 今林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004359559A priority Critical patent/JP4836446B2/ja
Publication of JP2005210086A publication Critical patent/JP2005210086A/ja
Publication of JP2005210086A5 publication Critical patent/JP2005210086A5/ja
Application granted granted Critical
Publication of JP4836446B2 publication Critical patent/JP4836446B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y02B20/341

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、有機半導体膜を有する半導体素子及びその作製方法に関する。また、本発明は有機半導体素子を備えた半導体装置及びその作製方法に関する。
近年、薄膜半導体を有する薄膜トランジスタ(以下TFT)を備えた表示装置に関する研究が進み実用化されている。このTFTを備えた表示装置は、多数の画素を構成することが可能となることから高精細な表示装置を実現できる。またCRTと比べ低電圧で動作可能なことから低消費電力なことが知られている。さらにCRTのように大きな表示管を用いずに画面を構成できることから省スペース化が図れ、パーソナルコンピュータやPDA、そしてTV等の表示部として広く使用されている。今後の表示装置としての要求には、さらなる薄型化、軽量化、フレキシブル化が挙げられ、プラスチック等の樹脂基板の採用に期待が高まる。しかしこれまでのTFTは、半導体膜として非晶質珪素や結晶質珪素などの無機半導体材料を用いて作製されるものがほとんどであった。このため無機半導体材料を用いてTFTを形成する場合には、半導体膜の形成に350℃を超える処理温度が必要となりプラスチック等の樹脂基板等の採用が制限されていた。
一方、半導体膜として有機半導体を用いた有機TFTの研究が進められている。有機TFTは、有機材料を使用しているので柔軟性に富んでいる。また無機半導体を用いたデバイスと比べると、より低温で形成することができるため、基板にプラスチック等の樹脂材料を使用できる。その結果、軽くて柔軟性があるデバイスを得ることができる。更に有機TFTは、印刷法、インクジェット法、蒸着法等によるプロセスの簡略化が期待できるだけでなく、安価な基板材料を用いる事ができるため、装置の製造価格を抑えることができ、コスト的に有利なことが見積もれる。
しかしながら、有機半導体は水、光又は酸素に触れることで酸化したり分解するので、有機半導体を大気中に放置しておくと電気特性の劣化を引き起こすというデメリットがある。
そのため、有機半導体を有するデバイスの電気特性評価は、真空中もしくは嫌気下(減圧下とも表記する)において測定が行われている。上記真空もしくは嫌気下の状態を維持するには、専用の装置を必要とするほか、真空室やグローブボックスでの測定のため、測定装置種々の制約をうける。さらに、これらの環境の維持にコストがかかるなど、実用の面から見ても不便である。大気中で用いるためには、有機半導体を有する全てのデバイスは、有機半導体が大気に晒されないように保護することが不可欠である。そこで本発明は、高価な専用の装置に依存せず、有機半導体が大気に晒されないような、低コストの有機TFTの作製方法を提供することを課題とする。また、材料の熱分解が問題とならないように低温での有機TFTの作製方法を提供することを目的とする。
上記問題を鑑み、本発明は保護膜として機能するフィルム状の保護体を有機半導体膜上に設けることを特徴とする。その結果、有機半導体膜を水、光又は酸素から保護することができる。
フィルム状の保護体は、フィルム状の支持体を接着剤等で固定して形成することができる。フィルム状の支持体は、0.05mmから0.5mmの範囲であり、好ましくは可撓性を有する。フィルム状の支持体としては、密封性、耐湿性、絶縁性、及び耐薬品性を持ったものが好ましい。具体的にはポリイミド、ポリエステル、ポリエチレン、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリカーボネート(PC)などが挙げられる。
本発明の有機半導体装置は、有機材料を有する半導体膜と、半導体膜を有する半導体素子と、半導体素子を含み構成される電気回路と、フィルム状の保護体とを有し、半導体膜を覆うように、フィルム状の保護体(又は保護膜)が接着されていることを特徴とする。本発明の有機半導体装置は、絶縁表面を有する基板と、第一の基板上に設けられた有機材料を有する半導体膜と、半導体膜を有する半導体素子と、半導体素子を含み構成される電気回路と、フィルム状の保護体とを有し、半導体膜を覆うように、保護体が接着されていることを特徴とする。
本発明の有機半導体装置は、絶縁表面を有する基板と、有機材料を有する半導体膜と、半導体膜を有する半導体素子と、半導体素子を含み構成される電気回路と、フィルム状の保護体群とを有し、フィルム状の半導体体を覆うように、保護体群が接着されていることを特徴とする。
本発明の有機薄膜トランジスタは、絶縁表面上に設けられた第一の導電膜と、第一の導電膜上に設けられた絶縁膜と、絶縁膜上に設けられた第二の導電膜と、第二の導電膜上に設けられた有機半導体膜と、有機半導体膜上に設けられたフィルム状の保護体とを有することを特徴とする。
本発明の有機薄膜トランジスタは、絶縁表面上に設けられた第一の導電膜と、第一の導電膜上に設けられた絶縁膜と、絶縁膜上に設けられた有機半導体膜と、有機半導体膜上に設けられた第二の導電膜と、有機半導体膜上に設けられたフィルム状の保護体とを有することを特徴とする。
本発明の有機半導体装置の作製方法は、有機材料を有する半導体膜を形成し、半導体膜を有する半導体素子を形成し、半導体膜を覆うように、フィルム状の保護体を固定することを特徴とする。
本発明の有機半導体装置の作製方法は、絶縁表面を有する基板上に、有機材料を有する半導体膜を形成し、半導体膜を有する半導体素子を形成し、半導体膜を覆うように、フィルム状の保護体を固定することを特徴とする。
本発明の有機半導体装置の作製方法は、絶縁表面を有する基板上に、有機材料を有する半導体膜を形成し、半導体膜を有する半導体素子を形成し、半導体膜を覆うように、フィルム状の保護体群を固定することを特徴とする。
本発明の有機薄膜トランジスタの作製方法は、第一の導電膜を形成し、第一の導電膜上に絶縁膜を形成し、絶縁膜上に第二の導電膜を形成し、第二の導電膜上に有機半導体膜を形成し、有機半導体膜を覆うように、フィルム状の保護体を固定することを特徴とする。
本発明の有機薄膜トランジスタの作製方法は、第一の導電膜を形成し、第一の導電膜上に絶縁膜を形成し、絶縁膜上に有機半導体膜を形成し、有機半導体膜上に第二の導電膜を形成し、有機半導体膜を覆うように、フィルム状の保護体を固定することを特徴とする。
本発明の有機半導体装置、及び有機薄膜トランジスタの作製方法において、有機半導体膜材料を蒸着又は塗布することにより有機半導体膜材料を形成する。
本発明の有機半導体装置、及び有機薄膜トランジスタの作製方法において、第一の導電膜、又は第二の導電膜は導電性ペーストを用いて形成することができる。また第一の導電膜、又は第二の導電膜はスクリーン印刷法、ロールコーター法又はインクジェット法により形成することができる。
本発明の有機半導体装置、及び有機薄膜トランジスタの作製方法において、エポキシ系接着剤、ウレタン系接着剤、エマルジョン系接着剤、合成ゴム系接着剤、弾性接着剤又は変性アクリレート系接着剤を用いて、半導体膜を覆うように、フォルム状の支持体を接着することにより、保護体、又は保護体群を固定することができる。
本発明の有機半導体装置、及び有機薄膜トランジスタの作製方法において、保護体又は保護体群をフィルム状のテープロールとして供給し、フィルム状のテープロールから半導体膜を覆うために必要な寸法分引き出し、引き出す方向にテンションを与えた状態で、ローラーにより半導体膜上に直接貼りつけ、所定の寸法で切断することができる。
以上のような本発明の有機半導体装置及び有機薄膜トランジスタは、低温で簡便に有機半導体膜の保護ができるため、高価な専用の装置を必要とせず、トータルコストを削減することができる。その結果、低価格な有機TFTを備えた半導体装置(デバイス)を提供することができる。
このような本発明により、有機半導体が大気に晒されて、水や光及び酸素に触れることによる酸化や分解から保護することが可能である。
また本発明は、少なくとも有機半導体膜上をフィルムで覆うだけのため、常圧・大気下で行なうことができる。そのため、試料の加熱・加圧は必要なく、有機材料の分解を防ぐことができる。また、低温で行なうことができるので、基板にプラスチック材料を使用でき、かつ、フィルム自体が軽く柔軟性富んでいるため、有機半導体の利点を損なうことなく、保護膜を作製できる。
さらに、有機半導体膜上にフィルムを接着する際に、減圧雰囲気下で処理してもよい。これにより空気等に触れる時間をより少なくするという利点があるだけでなく、フィルムを貼り付ける際の気泡を無くする事ができ、気泡混入による信頼性への悪影響も避けることができる。
更に本発明は、少なくとも有機半導体膜上をフィルムで覆うだけのため、大掛かりな装置が不要であり、安価に保護膜を形成できるため、トータルコストを削減することが可能であり、デバイスの製造価格を低く設定できる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、有機半導体装置に半導体素子として用いられる有機薄膜トランジスタの形成方法について説明する。図1に示すように、絶縁表面上にゲート電極として機能する導電膜(以下、ゲート電極と表記する)101と、ゲート電極101を覆って設けられたゲート絶縁膜として機能する絶縁膜(以下、ゲート絶縁膜と表記する)102と、ゲート絶縁膜を介して設けられたソース電極及びドレイン電極として機能する導電膜(以下、ソース電極及びドレイン電極と表記する)103とが形成された素子基板110を用意する。このとき好ましくは、ゲート電極の端部にかかるようにゲート絶縁膜を介してソース電極及びドレイン電極を設けるとよい。
絶縁表面を有する基板には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また好ましくは、ポリエチレン−テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いるとよい。このような合成樹脂から成る基板は、可撓性を有し、さらに軽量である。
また基板の平坦性を高めるため、化学的又は機械的ポリッシング法、いわゆるCMP法(Chemical−Mechanical Polishing)により、表面研磨してから用いると好ましい。CMPの研磨剤(スラリー)には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をKOH水溶液に分散した研磨剤を用いることができる。
基板上には、必要に応じて下地膜を形成してもよい。下地膜は、基板中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐ機能を有する。そのため、アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いて下地膜を形成することができる。
また導電膜は、導電性ペースト等を用い、スクリーン印刷法、ロールコーター法又は液滴吐出法により形成することができる。液滴吐出法は、選択的にパターンを形成可能な方法であり、導電膜や絶縁膜などの材料が混入された組成物の液滴(ドットとも表記する)を選択的に吐出(噴出)して導電膜を形成する方法である。液滴吐出法は、その方式によっては、インクジェット法とも呼ばれる。
液滴吐出法により導電膜を形成する場合、溶媒に混在される導電体として、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、ビスマス(Bi)、鉛(Pb)、インジウム(In)、錫(Sn)、亜鉛(Zn)、チタン(Ti)、若しくはアルミニウム(Al)、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。
また導電性ペーストとしては、導電性カーボンペースト、導電性銀ペースト、導電性銅ペースト、導電性ニッケルなどを用いることができる。導電性ペーストで所定のパターンに形成した後は、レベリング、乾燥後、100〜200℃で硬化させるとよい。
また導電膜は、スパッタリング法、スピンコート法、蒸着法などにより形成することもできる。また導電膜は、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。
また絶縁膜は、CVD法、スパッタリング法、スピンコート法、又は蒸着法により形成することができる。絶縁膜の材料は、窒化酸化ケイ素(SiON)、酸化ケイ素膜(SiO2)、窒化ケイ素膜(SiN)、ポリビニルアルコール、シロキサン、ポリシラザン等の有機化合物などを使用しても良い。シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。
またゲート絶縁膜として用いる絶縁膜には、ゲート電極を陽極酸化して得られる絶縁膜を用いてもよい。
そして、素子基板に有機半導体膜104を成膜する。有機材料としては、有機分子性結晶や有機高分子化合物材料を用いればよい。具体的な有機分子結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯体(CT錯体)等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、TTF(テトラチアフルバレン):TCNQ(テトラシアノキノジメタン)錯体、DDPH(ジフェニルピクリルヒドラジル)、色素、タンパク、PTCDA(3,4,9,10−ペリレンテトラカルボキシリックジアンハイドライド)などのペリレンテトラカルボン酸誘導体、NTCDA(1,4,5,8―ナフタレンテトラカルボキシリックジアンハイドライド)などのナフタレンテトラカルボン酸誘導体などを用いることができる。また、具体的な有機高分子化合物は、π共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体、ヨウ素金属錯体などの高分子が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
また、有機半導体膜の成膜方法としては、素子基板に膜厚の均一な膜が形成できる方法を用いればよい。具体的な方法としては、蒸着法、塗布法、スピンコート法、バーコート法、溶液キャスト法、又はディッピング法を用いることができる。また有機半導体膜形成前処理として、被形成面に対してプラズマ処理を行ったり、密着性又は界面状態を向上させるための膜、例えば自己組織化単分子膜(SAM)や配向膜を形成してもよい。有機半導体膜形成後、加熱処理を施してもよい。例えば、大気圧下又は減圧下において、100〜200℃で加熱することができる。
また有機半導体膜形成後、高周波を印加してもよい。加えて加熱処理を施してもよい。なお本実施の形態では、有機材料であるペンタセンを真空蒸着法によって成膜することにより、ゲート絶縁膜102、並びにソース電極及びドレイン電極103上に有機半導体膜104を形成する。
以上のように有機半導体膜を有する半導体素子を形成することができる。特に本実施の形態のようにソース電極及びドレイン電極上に有機半導体膜が設けられた構造を、ボトムコンタクト型構造と表記する。
そして、少なくとも有機半導体膜上を、フィルム状の保護体105で覆う。フィルム状の保護体は、フィルム状の支持体を接着剤等で固定して形成することができる。
フィルム状の支持体は、0.05mmから0.5mmの範囲であり、好ましくは可撓性を有する。フィルム状の支持体としては、密封性、耐湿性、絶縁性、及び耐薬品性を持ったものが好ましい。具体的にはポリイミド、ポリエステル、ポリエチレン、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリカーボネート(PC)などが挙げられる。
また、密封性、耐湿性、絶縁性、及び耐薬品性を高めるため、フィルム状の支持体の表面及び裏面の少なくとも一方に、酸化ケイ素、窒素ケイ素、ダイヤモンドライクカーボン(DLC)、又は窒化アルミ等の無機材料を有する膜を成膜するとよい。またさらに、アクリル、ポリイミド、シロキサン、ポリシラザン、又は窒化カーボン系の有機材料を有する膜と、上記無機材料を有する膜とを積層して形成しても良い。
また、フィルム状の保護体を固定する場合には、密着性、密封性、耐湿性、絶縁性、及び耐薬品性を持った接着剤を用いると好ましい。具体的には、エポキシ系接着剤、ウレタン系接着剤、エマルジョン系接着剤、合成ゴム系接着剤、弾性接着剤又は変性アクリレート系接着剤などが挙げられる。このような接着剤を、フィルム状の支持体の一部に塗布した後、少なくとも有機半導体膜上に接着したり、少なくとも有機半導体膜上に接着剤を塗布した後にフィルム状の支持体を接着しても良い。また半導体素子全体に接着剤を塗布し、フィルム状の支持体を接着することもできる。所謂封止工程により、フィルム状の保護体
を形成することが出来る。また、フィルム状保護膜形成後に、接着剤および有機半導体膜の融点以下で基板に加熱処理を施してもよい。
このようなフィルム状の支持体を有するフィルム状の保護体としては、具体的に、ポリイミド製のフィルムにシリコンポリマーの接着剤が塗布されたテープ状またはシート状の支持体を用いることができる。このようなフィルム状の保護体は、密封性、耐湿性、絶縁性、及び耐薬品性に優れている。
このときフィルム状の保護体で覆う範囲は、少なくとも有機半導体膜上だけであればよいが、ゲート電極、ソース電極及びドレイン電極まで範囲を広げてもよい。但し、これら電極には電圧を印加したり、電流を検出したりするためのパッドが設けられているため、該パッドを完全に覆い隠さないよう注意する必要がある。
また複数の有機半導体膜に対して、フィルム状の保護体を固定してもよい。すなわち、素子基板上にある有機半導体膜を覆うように、フィルム状の保護体群を固定してもよい。具体的には、素子基板上に設けられた複数の有機半導体膜を覆うように、複数箇所に接着剤が塗布されたテープを張り合わせることができる。
また、フィルム状の保護体として有機材料又は無機材料を有する絶縁膜を形成しても良い。絶縁膜に用いる有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。絶縁膜は、プラズマCVD法、減圧CVD法、液滴吐出法、スピンコーティング法又はディップ法を用いて形成することができる。粘性の高い原料を用いて形成する場合、液滴吐出法、スピンコーティング法、又はディップ法を用いると好ましい。
図2には、フィルム状の保護体として接着剤を塗布したテープで、有機半導体膜上を覆う方法を示す。テープロール201からテープ202を引き出し、テープロール方向とテープ端方向にテンション(張力)を与えた状態で、ローラー203により有機半導体膜204上をテープで覆う。
また、有機半導体膜をフィルム状保護体で覆う方法は図2の形態に限定されず、異なる様々な形態で実施しても良い。図10に、図2とは異なる形態の保護膜の形成方法を示す。
図10には、フィルム状の保護体として接着剤を塗布したシート1002で、有機半導体膜上をラミネート式に覆う方法を示す。基板1001に接着剤を塗布したシート1002を乗せ、貼り合わせ用のローラー1003を持つ装置を用いて、基板1001とシート1002をローラー1003で貼り合わせる。
図10の装置は、ローラー1003を回転させることで、図10の矢印の方向に基板が進み、基板1001とシート1002を密着させながら基板の端から端まで貼り合わせることが可能である。また上記ローラー1003は、内部に熱源を持ち、基板1001とシート1002に対して熱を加えながら貼り合わせることが可能である。
このとき、上記フィルム状の保護体として接着剤を塗布したシート1002の形状は有機半導体層のみを覆う形でも、基板全体を覆う形でもよい。
また、基板1001とシート1002を貼り合わせる工程は減圧下で行なってもよい。減圧下で貼り合わせることにより、貼り合わせの際に気泡が発生するのを防ぐことができる。またシートをローラーで貼り合わせる際は、圧力を加えながら貼り合わせてもよい。圧力を加えることにより、基板と保護膜の密着性をより向上させることができる。
以上のようなボトムコンタクト型構造を有する半導体素子を用いて、スイッチング素子又は電気回路を形成することができる。例えば、スイッチング素子としては、液晶表示装置又は発光素子を有する表示装置(発光装置)の画素部に設けることができる。また電気回路としては該スイッチング素子を制御する回路等が挙げられる。また有機半導体素子を有する液晶表示装置又は発光装置を有機半導体装置と表記する。
(実施の形態2)
本実施の形態では、実施の形態1とは異なり、有機半導体膜形成後、ソース電極及びドレイン電極を形成する、トップコンタクト型構造の有機薄膜トランジスタを、図3を用いて説明する。
まず、実施の形態1と同様に、絶縁表面上にゲート電極301と、ゲート電極を覆って設けられたゲート絶縁膜302が形成された素子基板310を用意する。ゲート電極及びゲート絶縁膜の材料や作製方法は、実施の形態1を参照すればよい。
そして、素子基板に有機半導体膜303を成膜する。有機材料としては、有機分子性結晶や有機高分子化合物材料を用いればよい。具体的な有機分子結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯体(CT錯体)等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、TTF(テトラチアフルバレン):TCNQ(テトラシアノキノジメタン)錯体、DDPH(ジフェニルピクリルヒドラジル)、色素、タンパク、PTCDA(3,4,9,10−ペリレンテトラカルボキシリックジアンハイドライド)などのペリレンテトラカルボン酸誘導体、NTCDA(1,4,5,8―ナフタレンテトラカルボキシリックジアンハイドライド)などのナフタレンテトラカルボン酸誘導体などを用いることができる。また、具体的な有機高分子化合物は、π共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体、ヨウ素錯体などの高分子が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
また、成膜方法としては、素子基板に膜厚の均一な膜が形成できる方法を用いればよい。具体的な方法としては、蒸着法、塗布法、スピンコート法、バーコート法、溶液キャスト法、又はディッピング法を用いればよい。
その後更に、ソース電極及びドレイン電極として機能する導電膜304を形成する。この導電膜の材料としては、用いた有機半導体がp型の半導体の場合、その半導体膜とのオーミック接触を取るために仕事関数の大きい材料を用いることが望ましい。また、用いた有機半導体がn型の半導体の場合、仕事関数の小さい材料を用いることが望ましい。また、成膜方法としては、素子基板に膜厚の均一な膜が形成できる方法を用いればよい。導電膜の材料や作製方法は、実施の形態1を参照することができる。そして、有機半導体膜上を、フィルム状の保護体305で覆う。フィルム状の保護体の構成や作製手段は、実施の形態1を参照することができる。
以上のようなトップコンタクト型構造を有する半導体素子を用いて、スイッチング素子又は電気回路を形成することができる。例えば、スイッチング素子としては、液晶表示装置又は発光素子を有する表示装置(発光装置)の画素部に設けることができる。また電気回路としては該スイッチング素子を制御する回路等が挙げられる。また有機半導体素子を有する液晶表示装置又は発光装置を有機半導体装置と表記する。
(実施の形態3)
本実施の形態では、上記実施の形態1に示したボトムコンタクト型のトランジスタを用いて形成する有機半導体装置について説明する。なお、有機半導体装置として発光装置を用いて説明する。
図8は、発光装置が有するパネル全体を示している。パネルは画素部を有し、加えて周辺駆動回路、又はその一部を有していてもよい。画素部は、複数の画素領域801を有し、その画素領域の一部の等価回路図を図9に示す。画素領域は、スイッチング用トランジスタ902、駆動用トランジスタ903、駆動用トランジスタに接続される発光素子904を有する。また加えて、駆動用トランジスタのゲート・ソース間電圧を保持するための容量素子905を有する。容量素子は、駆動用トランジスタのゲート容量で補える場合は、特に設ける必要はない。また本実施の形態では、画素領域に2つのトランジスタを有する形態を説明するが、3つ以上のトランジスタを有する形態であってもよい。例えば、容量素子に蓄積された電圧を放電するために、消去用トランジスタを設けてもよい。
消去用トランジスタにより、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
さらにこの点線領域901、つまり駆動用トランジスタ、及び発光素子の断面図を図4に示す。
まず、絶縁表面上に下地層411と、ゲート電極401と、ゲート電極を覆って設けられたゲート絶縁膜402と、ゲート絶縁膜を介して設けられたソース電極及びドレイン電極403とが形成された素子基板400を用意する。ゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極の材料や作製方法は、実施の形態1を参照すればよい。上記ドレイン電極403と電気的に接続するように画素電極404を設ける。本実施の形態では、表示素子として発光素子を用い、発光素子からの光を画素電極側から取り出す構造とするため、画素電極は透光性を有する。例えば、画素電極は、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(SiO2)を混合したITO−SiOx(便宜上ITSO又はNITOと表記する)を用いて形成することができる。
次に、画素電極404の端部を覆う絶縁物(絶縁層)405(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。絶縁物405としては感光性の有機材料(アクリル、ポリイミドなど)、シロキサンなどを使用すれば良い。
そして画素電極404を覆うように電界発光層406が設けられ、電界発光層406の上に共通電極407が設けられる。共通電極は、透光性又は非透光性を有する電極材料から形成することができる。透光性を有する場合、電界発光層からの光が上方に出射する(共通電極側から発光する)上方出射型の発光装置、又は加えて下方に出射する(画素電極側から発光する)両面出射型の発光装置を形成することができる。
電界発光層の材料は、有機材料(低分子材料又は高分子材料を含む)、又は有機材料と無機材料の複合材料として用いることができる。また電界発光層は、液滴吐出法、塗布法又は蒸着法により形成することができる。高分子材料は、液滴吐出法又は塗布法が好ましく、低分子材料は蒸着法、特に真空蒸着法が好ましい。本実施の形態では、電界発光層として、低分子材料を真空蒸着法により形成する。
なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。さらに、蛍光と燐光を組み合わせて用いてもよく、各RGBの発光特性(発光輝度や寿命等)により蛍光及び燐光のいずれかを選択することができる。
詳細な電界発光層は、画素電極404側から順に、HIL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。
具体的には、HILとしてCuPcやPEDOT、HTLとしてα−NPD、ETLとしてBCPやAlq3、EILとしてBCP:LiやCaF2をそれぞれ用いる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい。
なお、電界発光層は上記材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電子注入層にベンゾオキサゾール誘導体(BzOSと示す)を用いてもよい。
その後、素子基板に有機半導体膜408を成膜する。有機材料としては、有機分子性結晶や有機高分子化合物材料を用いればよい。具体的な有機分子結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯体(CT錯体)等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、TTF(テトラチアフルバレン):TCNQ(テトラシアノキノジメタン)錯体、DDPH(ジフェニルピクリルヒドラジル)、色素、タンパク、PTCDA(3,4,9,10−ペリレンテトラカルボキシリックジアンハイドライド)などのペリレンテトラカルボン酸誘導体、NTCDA(1,4,5,8―ナフタレンテトラカルボキシリックジアンハイドライド)などのナフタレンテトラカルボン酸誘導体などを用いることができる。また、具体的な有機高分子化合物は、π共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体、ヨウ素錯体などの高分子が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
また、成膜方法としては、素子基板に膜厚の均一な膜が形成できる方法を用いればよい。具体的な方法としては、蒸着法、塗布法、スピンコート法、バーコート法、溶液キャスト法、又はディッピング法を用いればよい。
このとき、電界発光層、共通電極、及び有機半導体膜を蒸着法により形成する場合、各メタルマスクを用いて形成することができる。そのため、電界発光層、及び共通電極と、有機半導体膜は、どちらを先に作製してもよい。
そして、少なくとも有機半導体膜上をフィルム状の支持体409と接着剤410で構成されるフィルム状の保護体で覆う。フィルム状の保護体は少なくとも有機半導体膜を覆うように設ければよく、発光に影響しない範囲であればどのように設けても良い。例えば、画素領域全面を覆うように設けても良いし、画素部全面を覆うように設けても良い。フィルム状の保護体の構成や作製手段は、実施の形態1を参照することができる。
一般に電界発光層からなる発光素子は0.5〜2μm程度の段差が生じるが、フィルム状の支持体409は50μmから500μm、接着剤410は2μmから100μmの範囲の厚さを持ち、該発光素子の段差よりも大きく、接着剤が緩衝材の役割を果たすため、フィルム状の保護体は発光素子を均一に覆うことが可能である。
基板端面部の接着剤露出面積の総和は耐湿性の面から小さいことが望ましく、接着剤の厚さは薄いほうが有利となる。このため接着剤の厚さを見積もる場合は該発光素子の段差と緩衝性能とを合わせて考慮する必要がある。ここでは20μm厚の接着剤を用いている。上記のような半導体素子を用いて、発光装置を形成することができる。特に、画素電極側から発光する下方出射型の発光装置を形成することができる。
本実施例では、本発明の保護方法を用いて有機半導体膜が保護された有機TFTのVg−Id特性を測定した。本実施例では実施の形態1に基づいて、接着剤を塗布したテープで有機半導体膜を覆う方法でフィルム状保護体を有機半導体膜上に形成した。なお図5に示すように測定試料の有機TFTは、大気中において、石英基板上にタングステンからなるゲート電極501を設け、ゲート電極上にゲート絶縁膜を設け、ゲート絶縁膜上にタングステンからなるソース電極502とドレイン電極503を設け、ソース電極502とドレイン電極503との間に有機半導体膜が設けられている構造である。そして、各ソース電極502、ドレイン電極503、ゲート電極501には測定電圧を印加したり、電流を検出したりするための測定用パッド(ソース電極用パッド504、ドレイン電極用パッド505、ゲート電極用パッド506)が設けられている。
また、有機TFTのチャネル長はソース電極とドレイン電極との間(図5においてLで示す)の長さで与えられ、Lは100μmであり、チャネル幅はソース電極とドレイン電極とが重なる領域の長さ(図5においてWで示す)で与えられ、Wは8000μmである。また有機半導体の材料はペンタセンを用い、膜厚は50nmで成膜した。成膜方法としては蒸着法を用いた。蒸着後の条件は、以下のとおりである。
(1)フィルム状の保護体で覆う前の有機TFTの電気特性
(2)フィルム状の保護体で覆った後の有機TFTの電気特性
図6には条件(1),(2)におけるVdとして−10Vの電圧を印加したときの、ドレイン電極の電流とゲート電圧とを測定したVg−Id特性の結果を示す。図6より、蒸着後に有機半導体膜上をフィルム状の保護体で覆う前後で、Vg−Id特性の変化がないことが分かる。以上から、有機半導体膜上をフィルム状の保護体で覆うことによる有機TFTの特性の劣化はないことが分かる。
本実施例では、上記実施の形態1に基づき有機半導体膜上をフィルム状の保護体で覆った有機TFTの時間による電気特性の劣化を測定した。本実施例では実施の形態1に基づいて、接着剤を塗布したテープで有機半導体膜を覆う方法でフィルム状保護体を有機半導体膜上に形成した。以下に結果を示す。なお測定試料である有機TFTをフィルム状の保護体で覆う以外の作製条件は、実施例1と同様である。蒸着後の条件は、以下のとおりである。
(1)有機半導体膜上をフィルム状の保護体で覆い168時間大気中で放置した後の電気特性
(2)蒸着後そのまま168時間大気中で放置した後の有機TFTの電気特性
図7には条件(1),(2)におけるVdとして−10Vの電圧を印加したときの、ドレイン電極の電流とゲート電極の電圧とを測定したVg−Id特性の結果を示す。図7より、(1),(2)を比較すると、有機半導体膜上をフィルム状の保護体で覆うことで、Vg−Id特性のON電流の減少や閾値のプラス方向へのシフトを防げることが分かる。以上から、有機半導体膜上をフィルム状の保護体で覆うことにより、有機半導体を大気に晒されて、水や光及び酸素に触れることによる酸化や分解から保護することが可能であることが分かる。
本発明の有機半導体装置は、図11(A)、(B)、(C)に示すように、電話機(携帯電話機も含む)や、テレビ受像機等に実装される表示装置として用いることができる。また、IDカードの様な個人情報を管理する機能を有するカード等に実装してもよい。
図11(A)は携帯電話機の図であり、本体1102には表示部1101と、音声出力部1104、音声入力部1105、操作スイッチ1106、1107、アンテナ1103等によって構成されている。この携帯電話機は、動作特性が良く、信頼性の高いものである。本発明の有機半導体装置を表示部1101に組み込むことでこのような携帯電話機を完成できる。
図11(B)は、本発明を適用して作製したテレビ受像機であり、表示部1111、筐体1112、スピーカー1113などによって構成されている。このテレビ受像機は、動作特性が良く、信頼性の高いものである。本発明の有機半導体装置を表示部1111に組み込むことでこのようなテレビ受像機を完成できる。
図11(C)は、本発明を適用して作製したIDカードであり、支持体1121、表示部1122、支持体1121内に組み込まれた集積回路チップ1123等によって構成されている。なお、表示部1122を駆動するための集積回路1124、1125についても支持体1121内に組み込まれている。このIDカードは、信頼性の高いものである。また、例えば、表示部1122において、集積回路チップ1123において入出力された情報を表示し、どのような情報が入出力されたかを確認することができる。本発明の有機半導体装置を表示部1122に組み込むことでこのようなIDカードを完成できる。
本発明の有機薄膜トランジスタを示した断面図である。 本発明のフィルム状の保護体の形成工程を示した図である。 本発明の有機薄膜トランジスタを示した断面図である。 本発明の発光装置を示した断面図である。 本発明の有機薄膜トランジスタを示した上面図である。 本発明に関する実験結果を示すグラフである。 本発明に関する実験結果を示すグラフである。 本発明の発光装置のパネル全体図である。 本発明の発光装置が有する画素の等価回路図である。 本発明のフィルム状の保護体の形成工程を示した図である。 本発明を適用した電子機器等の図である。
符号の説明
101 ゲート電極
102 ゲート絶縁膜
103 ドレイン電極
104 有機半導体膜
105 保護体
110 素子基板
201 テープロール
202 テープ
203 ローラー
204 有機半導体膜
301 ゲート電極
302 ゲート絶縁膜
303 有機半導体膜
304 導電膜
310 素子基板
305 保護体
400 素子基板
401 ゲート電極
402 ゲート絶縁膜
403 ドレイン電極
404 画素電極
405 絶縁物
406 電界発光層
407 共通電極
408 有機半導体膜
409 支持体
410 接着剤
411 下地層
801 画素領域
901 点線領域
902 スイッチング用トランジスタ
903 駆動用トランジスタ
904 発光素子
905 容量素子
1001 基板
1002 シート
1003 ローラー
1101 表示部
1102 本体
1103 アンテナ
1104 音声出力部
1105 音声入力部
1106 操作スイッチ
1111 表示部
1112 筐体
1113 スピーカー
1121 支持体
1122 表示部
1123 集積回路チップ
1124 集積回路



Claims (3)

  1. 絶縁表面を有する基板上に、ゲート電極と、前記ゲート電極上の絶縁膜と、前記絶縁膜上の有機半導体膜と、を有するトランジスタを形成し、
    前記有機半導体膜表面に接着剤を介してフィルムを貼り付けることを特徴とする半導体装置の作製方法。
  2. 絶縁表面を有する基板上にゲート電極を形成し、
    前記ゲート電極上に絶縁膜を形成し、
    前記絶縁膜上に一対の電極を形成し、
    前記絶縁膜上に、前記一対の電極の一方と電気的に接続する第1の電極を形成し、
    前記第1の電極上に電界発光層を形成し、
    前記電界発光層上に第2の電極を形成し、
    前記絶縁膜上及び前記一対の電極上に有機半導体膜を形成し、
    前記有機半導体膜表面に接着剤を介してフィルムを貼り付けることを特徴とする半導体装置の作製方法。
  3. 請求項2において、
    前記第2の電極表面及び前記一対の電極表面にも前記接着剤を介して前記フィルムを貼り付けることを特徴とする半導体装置の作製方法。
JP2004359559A 2003-12-26 2004-12-13 半導体装置の作製方法 Expired - Fee Related JP4836446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004359559A JP4836446B2 (ja) 2003-12-26 2004-12-13 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003434646 2003-12-26
JP2003434646 2003-12-26
JP2004359559A JP4836446B2 (ja) 2003-12-26 2004-12-13 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011074421A Division JP5412458B2 (ja) 2003-12-26 2011-03-30 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005210086A JP2005210086A (ja) 2005-08-04
JP2005210086A5 JP2005210086A5 (ja) 2007-11-08
JP4836446B2 true JP4836446B2 (ja) 2011-12-14

Family

ID=34914337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004359559A Expired - Fee Related JP4836446B2 (ja) 2003-12-26 2004-12-13 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4836446B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104466030A (zh) * 2013-09-13 2015-03-25 三星显示有限公司 有机发光二极管显示器的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792407B1 (ko) 2006-10-10 2008-01-08 고려대학교 산학협력단 플렉시블 기판 상에 나노 입자를 이용한 전면 게이트 박막트랜지스터 및 그 제조 방법
KR100792712B1 (ko) * 2006-05-24 2008-01-11 경희대학교 산학협력단 유기 박막 트랜지스터의 보호막 형성방법
JP5521270B2 (ja) 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP4882873B2 (ja) * 2007-05-31 2012-02-22 パナソニック株式会社 有機elデバイス及び有機elディスプレイパネル
JP5359003B2 (ja) * 2008-04-04 2013-12-04 コニカミノルタ株式会社 有機薄膜トランジスタ装置、およびその製造方法
CN102834914A (zh) 2010-03-30 2012-12-19 凸版印刷株式会社 层叠体的制造方法和层叠体
JP5835221B2 (ja) 2010-09-22 2015-12-24 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、並びに画像表示装置
WO2014045543A1 (ja) 2012-09-21 2014-03-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置
JP6070073B2 (ja) 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
JP7092041B2 (ja) 2017-02-15 2022-06-28 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
JP2021132050A (ja) * 2018-04-27 2021-09-09 富士フイルム株式会社 有機半導体装置及び有機半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
US7439096B2 (en) * 2001-02-21 2008-10-21 Lucent Technologies Inc. Semiconductor device encapsulation
JP4410456B2 (ja) * 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104466030A (zh) * 2013-09-13 2015-03-25 三星显示有限公司 有机发光二极管显示器的制造方法
CN104466030B (zh) * 2013-09-13 2018-11-13 三星显示有限公司 有机发光二极管显示器的制造方法

Also Published As

Publication number Publication date
JP2005210086A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
JP5412458B2 (ja) 半導体装置の作製方法
US8202760B2 (en) Method for manufacturing an organic semiconductor element
US8742409B2 (en) Thin film transistor and method for producing the same
US7919772B2 (en) Semiconductor device and manufacturing method thereof
US9214496B2 (en) Transistor, display, and electric apparatus
JP4836446B2 (ja) 半導体装置の作製方法
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
JP4273182B2 (ja) 有機電界発光表示装置の製造方法とそれによる表示装置
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2006156985A (ja) 有機半導体装置及び有機半導体装置の作製方法
JP4877869B2 (ja) 有機半導体素子の作製方法
KR100615248B1 (ko) 평판 표시장치
US20130193413A1 (en) Stacking structure, organic semiconductor device, wiring, and display, and method of manufacturing organic semiconductor device
KR101510898B1 (ko) 유기박막 트랜지스터
JP2011119529A (ja) 半導体装置、集積回路、マトリックス回路、表示素子、無線通信装置、電子機器、半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070925

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4836446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees